CN101142642B - 叠层陶瓷电容器 - Google Patents

叠层陶瓷电容器 Download PDF

Info

Publication number
CN101142642B
CN101142642B CN2006800083313A CN200680008331A CN101142642B CN 101142642 B CN101142642 B CN 101142642B CN 2006800083313 A CN2006800083313 A CN 2006800083313A CN 200680008331 A CN200680008331 A CN 200680008331A CN 101142642 B CN101142642 B CN 101142642B
Authority
CN
China
Prior art keywords
layer
internal electrode
outermost
ceramic capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800083313A
Other languages
English (en)
Other versions
CN101142642A (zh
Inventor
中野牧人
斋藤彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101142642A publication Critical patent/CN101142642A/zh
Application granted granted Critical
Publication of CN101142642B publication Critical patent/CN101142642B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种叠层陶瓷电容器，其中，在外部电极的烧付工序之后的冷却过程中，难以产生裂缝，同时热循环之类的低应力循环引起的疲劳断裂(fatigue fracture)即使导致了例如裂缝发生，但裂缝也不会到达内部电极。电容器主体(22)包括由多个内部电极(25，26)和多个电介质陶瓷层(27)交替叠层而成的电容形成部(28)、和在电容形成部(28)的上下面分别堆积的由电介质陶瓷构成的外层部(29)，在该电容器主体(22)中，外层部(29)由最外层(30)和叠层于其内侧的第二层(31)构成。第二层(31)的热膨胀系数大于最外层(30)，而且该差在1×10-6～3×10-6/℃的范围。最外层(30)的厚度在50～80μm的范围，而且第二层(31)的厚度在20～50μm的范围。

Description

叠层陶瓷电容器
技术领域
本发明涉及一种叠层陶瓷电容器，特别是涉及作为叠层陶瓷电容器中具备的电容器主体中没有配置内部电极的部分的外层部的结构。
背景技术
对于本发明而言有意义的叠层陶瓷电容器的通常结构如图5所示。
如图5所示，叠层陶瓷电容器1具备电容器主体2和该电容器主体2的相对向的端部上形成的第一及第二外部电极3及4。电容器主体2包括多个内部电极5及6与多个电介质陶瓷层7彼此叠层而成的电容形成部8，和在该电容形成部8的上下面分别堆积的电介质陶瓷构成的外层部9。
上述多个内部电极5及6成组并被分成在彼此之间形成静电电容的第一内部电极5和第二内部电极6，第一内部电极5与第一全部队机3电连接，第二内部电极6与第二外部电极4电连接。
在这样的叠层陶瓷电容器1中，通常存在于电容形成部8的电介质陶瓷层7和外层部9由相同的电介质陶瓷材料构成。
另外，通过准备形成有内部电极5及6、电介质陶瓷层7以及外层部9的电容器主体2的未加工状态的电容器主体，对其同时进行烧成，然后在已烧结的电容器主体2的两端部涂布导电性糊，对其进行烧付，从而形成外部电极3及4来制造叠层陶瓷电容器1。
在这样的叠层陶瓷电容器1中，由于构成电介质陶瓷层7及外层部9的电介质陶瓷与内部电极5及6之间的热膨胀系数的差、上述电介质陶瓷与外部电极3及4之间的热膨胀系数的差，在用于得到已烧结的电容器主体2的烧成工序及用于形成外部电极3及4的烧付工序之后的冷却过程中，在电容器主体2中会产生残留应力，特别是在外部电极3及4的各端部10附近，大多会集中如虚线的箭头所示的拉伸应力11。
在这样的状况下，在实装时或赋予热循环条件时，或者在实装叠层陶瓷电容器1的布线基板(未图示)产生挠曲时等，由于外部要因，在电容器主体2产生应力时，本来作为残留应力的拉伸应力11就已集中的外部电极3及4的端部10附近进一步加上应力，所以容易以此为起点发生向如用箭头12所示方向伸展的裂缝。
因此，例如在专利文献1及2中提出了通过对外层部9中的结构想办法来抑制如上所述的裂缝发生的技术。
在专利文献1中提出了，使构成外层部9的电介质陶瓷的热膨胀系数比构成电容形成部8中的电介质陶瓷层7的电介质陶瓷的热膨胀系数小0.2×10-6～1×10-6/℃，而且外层部9的厚度在20～200μm。通过采用这样的结构，由于与电容形成部8相比，外层部9的热膨胀系数变小，所以可以利用在电容形成部8的冷却收缩，在外层部9的压缩应力及在外部电极3及4的端部10的压缩应力变高，抑制裂缝的发生。
在专利文献2中提出了用机械强度高的电介质陶瓷构成外层部9中的最外层，使叠层于最外层的内侧的第二层为多孔质。利用这样的结构，可以用多孔质的第二层吸收外层部9中的最外层与电容形成部8之间的收缩度的不同，同时还可以利用机械强度高的最外层抑制裂缝的发生。
但是，如果利用专利文献1中记载的技术，则外层部9与外部电极3及4之间的热膨胀系数的差变大，集中在外部电极3及4的端部10附近的拉伸应力11可能变得更强，裂缝反而变得更容易发生。
另外，即使是专利文献1中记载的技术及专利文献2中记载的技术的任意一种，在热循环之类的低应力循环引起的疲劳断裂导致裂缝发生的情况下，在图5中，如箭头12所示，裂缝在外层部9内伸展到达内部电极5及6的可能性很高。结果，在叠层陶瓷电容器1中，引起短路不良或电容降低等特性劣化。
专利文献1：特开平3-136308号公报
专利文献2：特开平2-86109号公报
发明内容
因此，本发明的目的在于提供一种可以解决如上所述的问题的叠层陶瓷电容器。
本发明是一种叠层陶瓷电容器，其是一种具备电容器主体和在所述电容器主体的外表面上的彼此不同位置形成的第一及第二外部电极，其中的所述电容器主体包括由多个内部电极和多个电介质陶瓷层交替叠层而成的电容形成部和在所述电容形成部的上下面分别堆积的由电介质陶瓷构成的外层部，多个所述内部电极分类成第一内部电极和第二内部电极，所述第一内部电极和第二内部电极形成组从而在相互之间形成静电电容，所述第一内部电极与所述第一外部电极电连接，所述第二内部电极与所述第二外部电极电连接，所述第二内部电极与所述第二外部电极电连接的叠层陶瓷电容器，该叠层陶瓷电容器的特征在于，为了解决上述技术课题而具备如下所述的结构。
即，外层部至少具备最外层和叠层于其内侧的第二层。第二层的热膨胀系数大于最外层的热膨胀系数，而且该差在1×10-6～3×10-6/℃的范围。接着，最外层的厚度在50～80μm的范围，而且第二层的厚度在20～50μm的范围。
在本发明中，第二层位于外层部中与电容形成部相邻的位置。或者，外层部也可以进而具备位于第二层与电容形成部之间的第三层。后者的情况下，第三层由与最外层相同的材料构成。
在本发明中，最外层及第二层由BaTiO3系电介质陶瓷构成，最外层及第二层的各热膨胀系数被BaTiO3系电介质陶瓷中的Ba向Ca的置换量调节。
在用于形成外部电极的烧付工序之后的冷却过程中，由于最外层与外部电极之间的热膨胀系数的差，在外部电极的端部的附近集中拉伸应力。另一方面，在本发明中的叠层陶瓷电容器中，在上述冷却过程中，由于第二层的收缩度程度变得大于最外层的收缩度程度，所以变成较强的压缩应力作用于最外层。该压缩应力起到缓和在外部电极的端部附近的拉伸应力的集中。因而，利用本发明，首先可以抑制在外部电极的端部附近的裂缝的发生。
但是，如上所述，即使在利用压缩应力抑制裂缝的发生的情况下，由于伴随着热循环之类的低应力循环的疲劳断裂，还可能发生裂缝。发生的裂缝还可能向外层部内伸展而到达内部电极。
为了避免上述局势，对关于如上所述的最外层和第二层之间的热膨胀系数的关系以及最外层及第二层的各厚度的数值限定范围进行了规定。利用这样的数值限定范围，即使发生裂缝，也可以利用第二层的收缩引起的向最外层的压缩应力，从而裂缝向不到达内部电极的方向弯曲。结果，利用本发明，在叠层陶瓷电容器中，可以难以发生短路不良或电容降低等问题。
附图说明
图1是表示本发明的第一实施方式中的叠层陶瓷电容器21的截面图。
图2是表示放大图1所示的叠层陶瓷电容器21的一部分的图，图解表示起到缓和拉伸应力32的作用的压缩应力36。
图3是表示表示放大图1所示的叠层陶瓷电容器21的一部分的图，是用于说明可以在拉伸应力32的作用下产生的裂缝的拉伸方向的图。
图4是表示本发明的第二实施方式中的叠层陶瓷电容器41的截面图。
图5是表示对于本发明而言有意义的以往的叠层陶瓷电容器1的截面图。
图中，21、41-叠层陶瓷电容器，22-电容器主体，23、24-外部电极，25、26-内部电极，27-电介质陶瓷层，28-电容形成部，29-外层部，30-最外层，31-第二层，32-拉伸应力，33-外部电极的端部，36-压缩应力，37、38-表示裂缝的拉伸方向的箭头。
具体实施方式
图1是表示本发明的第一实施方式中的叠层陶瓷电容器21的截面图。
如图1所示，叠层陶瓷电容器21具备电容器主体22和在该电容器主体22的外表面上的彼此不同位置例如相对向的端部上形成的第一及第二外部电极23及24。电容器主体22包括多个内部电极25和多个电介质陶瓷层27交替叠层而成的电容形成部28和在该电容形成部28的上下面上分别堆积的电介质陶瓷构成的外层部29。
多个内部电极25及26成组并被分成在彼此之间形成静电电容的第一内部电极25和第二内部电极26，第一内部电极25与第一外部电极23电连接第二内部电极26与第二外部电极24电连接。
目前所述的结构也可以在图5所示的以往的通常叠层陶瓷电容器1中采用。以下对该实施方式所特有的结构进行说明。
外层部29由最外层30和叠层于其内侧的第二层31构成。在图1等中，第二层31为了与其他层区别而被显示成用虚线实施影线的区域。
第二层31的热膨胀系数大于最外层30的热膨胀系数，而且该差被选为1×10-6～3×10-6/℃的范围。
外层部29中的最外层30及第二层31优选由彼此相同的材料系的电介质陶瓷构成。这样，为了使用共同的材料系的电介质陶瓷的同时还实现彼此不同的两种热膨胀系数，例如优选采取如下所述的机构。
即，最外层30即第二层31均由BaTiO3系电介质陶瓷构成的情况下，优选通过增加BaTiO3系电介质陶瓷中的Ba向Ca的置换量，利用热膨胀系数变大的现象，调节最外层30及第二层31的各热膨胀系数。
另外，最外层30的厚度在50～80μm的范围。第二层31的厚度在20～50μm的范围。
利用具备如上所述的特征性结构的叠层陶瓷电容器21，可以起到如下所述的效果。图2及图3是用于说明上述效果的图，放大表示图1所示的叠层陶瓷电容器21的一部分。
在用于形成外部电极23及24的烧付工序之后的冷却过程中，利用外层部29中的最外层30与外部电极23及24之间的热膨胀系数的差，在图2中，如虚线的箭头所示，拉伸应力32集中于外部电极23及24的各端部33的附近。
另一方面，由于内部电极25及26的热膨胀系数大于外层部29的热膨胀系数，所以在上述冷却过程中，与外层部29相比，电容形成部28的一方更大地收缩。在该电容形成部28的收缩34起到强制性引起在外层部29的收缩35的作用，用彼此相向的箭头表示的压缩应力36变成作用整个外层部29的状态。
进而，由于被选择为如上所述的热膨胀系数的关系，在上述冷却过程中，第二层31由于收缩大于最外层30，所以在最外层30中，上述压缩应力36被进一步加强。该压缩应力36由于作用于缓和在外部电极23及24的各端部33附近的拉伸应力32的集中，所以可以首先抑制拉伸应力32引起的裂缝的发生。
但是，如上所述，尽管可以抑制裂缝的发生，但在伴随着热循环之类的低应力循环的疲劳断裂的作用下，有时拉伸应力32会成为起点，在图3中，向箭头37所示的方向发生裂缝。利用该实施方式，由于在最外层30与第二层31之间的热膨胀系数的关系以及最外层30及第二层31的各厚度被选择成如上所述，所以在图3中，即使发生向箭头37方向伸展的裂缝，也会在第二层31的更大的收缩的作用下、在波及最外层30的压缩应力36的作用下，如箭头38所示，裂缝发生弯曲，防止其到达内部电极25及26。结果，在叠层陶瓷电容器21中，可以难以发生短路不良或电容降低等特性劣化。
此外，由于以下原因，在最外层30与第二层31之间的热膨胀系数的差被选择成1×10-6～3×10-6/℃的范围。这是因为，不到1×10-6/℃的情况下，不能相对最外层30给予充分的压缩应力36，所以裂缝不能如箭头38所示弯曲。另一方面，还因为，大于3×10-6/℃的情况下，由于波及最外层30的压缩应力36过强，所以裂缝伸展到电容器主体22的端部39附近，在外部电极23及24的收缩下，在端面39附近，压缩应力40向端面39方向作用，有时会使裂缝向内部电极25及26方向弯曲。
另外，由于如下原因，最外层30的厚度被选择在50～80μm的范围。这是因为，在不到50μm的情况下，不能在最外层30中给予使裂缝向箭头38方向弯曲的充分的路径，裂缝到达第二层31，进而，通过第二层31，到达内部电极25及26的可能性变高。另一方面，这是因为，如果超过80μm，则不能相对最外层30给予充分的压缩应力36，不能恰当地使裂缝向箭头38方向弯曲。
另外，将第二层31的厚度选择在20～50μm的范围，是因为如果偏离该范围，则相对最外层30不能给予充分的压缩应力36，不能使裂缝向箭头38方向弯曲。
图4是表示本发明的第二实施方式中的叠层陶瓷电容器41的截面图。在图4中，向相当于图1所示的要素的要素上加同样的参照符号，省略重复的说明。
在第一实施方式中的叠层陶瓷电容器21中，第二层31位于外层部29中与电容形成部28相邻的位置，但第二实施方式中的叠层陶瓷电容器41的特征在于，如图4所示，进而具备位于第二层31与电容形成部28之间的第三层42。第三层42由与最外层30实质上相同的材料构成。
从第二实施方式可知，第二层31只要最外层30的厚度在50～80μm的范围，可以位于外层部29中的任意位置。
接着，对为了确认利用本发明的效果而实施的实验例进行说明。
在该实验例中，电容器主体具有1.0mm×0.5mm×0.5mm的尺寸，电介质陶瓷层的厚度为7.4μm，内部电极的厚度为1.3μm，外层部的各厚度为100μm，制作叠层陶瓷电容器。另外，在形成内部电极中，使用将镍作为导电成分含有的导电性糊，为了得到电容器主体，与电介质陶瓷层及外层部一起同时烧成该导电性糊。另外，在形成外部电极中，使用将铜作为导电成分含有的导电性糊，在烧结后的电容器主体的两端部涂布导电性糊，然后进行烧付。
另外，为了形成电介质陶瓷层，使用以BaTiO3为主成分的电介质陶瓷。该电介质陶瓷的热膨胀系数在25～800℃的温度范围内，为11×10- 6/℃。
在以下的表1中表示在该实验例中制作的各样本中的叠层陶瓷电容器的外层部的热膨胀系数及厚度。其中，热膨胀系数为25～800℃的温度范围的值。
[表1]
在表1中，在样本编号上加*的为本发明的范围外的样本。
关于表1所示的“热膨胀系数”，为“11”×10-6/℃的，使用以BaTiO3为主成分的电介质陶瓷。为“11.5”×10-6/℃的，使用以Ba0.97Ca0.03TiO3为主成分的电介质陶瓷。为“12”×10-6/℃的，使用以Ba0.95Ca0.05TiO3为主成分的电介质陶瓷。为“13”×10-6/℃的，使用以Ba0.9Ca0.1TiO3为主成分的电介质陶瓷。为“14”×10-6/℃的，使用以Ba0.86Ca0.14TiO3为主成分的电介质陶瓷。为“15”×10-6/℃的，使用以Ba0.82Ca0.18TiO3为主成分的电介质陶瓷。
此外，样本14及15为外层部是单层结构的比较例。在此，样本15的外层部的热膨胀系数为“10”×10-6/℃，但这使用向BaTiO3中添加CaZrO3并将添加量调节成为如上所述的热膨胀系数的电介质陶瓷。
对于这样得到的各样本，如表1所示，评价“应力缓和”及“裂缝弯曲”。
“应力缓和”的评价是以样本14为标准相对评价利用有限单元法计算在从800℃到25℃的温度区域中向外部电极的端部施加的应力的值而进行的评价。“应力缓和”的栏所示的数值越小，则表示应力越被缓和，越难以发生裂缝。
“裂缝弯曲”的评价是通过在循环实施2000个反复赋予-55℃及125℃的各温度的热循环之后，研磨电容器主体，利用目视确认裂缝的形状来评价的。在表1中，“◎”及“○”表示裂缝恰当地弯曲，没有到达内部电极的主体，特别是“◎”表示在最外层与第二层之间的界面与裂缝最接近该界面的点之间的距离为10μm以上的情况，“○”表示上述界面与裂缝最接近的点之间的距离不到10μm的情况。另外，“×”表示裂缝到达内部电极。
如表1所示，利用在本发明的范围内的样本1～5、11及13，关于“应力缓和”，可以将应力向外部电极的端部集中减少至63～87％，所以可知抑制裂缝的发生。关于该“应力缓和”，对在本发明的范围内的样本1～5、11及13之间进行比较可知，热膨胀系数的差越大，最外层的厚度越薄，或者第二层的厚度越厚，则应力缓和效果越倾向于变高。
另外，关于“裂缝弯曲”，利用在本发明的范围内的样本1～5、11及13，在热循环等低应力循环引起的疲劳的作用下发生的裂缝没有到达内部电极。因而，可以难以使叠层陶瓷电容器的特性劣化发生。
以下说明规定本发明的关于“热膨胀系数的差”、“最外层的厚度”及“第二层的厚度”的各数值限定的根据。
表2表示在表1所示的样本中，关注“热膨胀系数的差”，对于其他“最外层的厚度”及“第二层的厚度”只抽出相同条件的样本，按照“热膨胀系数的差”所示的数值的顺序列示这些样本。
[表2]
  热膨胀系数的差[×10<sup>-6</sup>/℃]   对应样本编号   裂缝弯曲
  0.5   *6   ×
  1   2   ○
  2   1   ◎
  3   3   ○
  4   *7   ×
从表2可知，关于“裂缝弯曲”显示出良好的结果，裂缝为了到达内部电极，“热膨胀系数的差”必须在1×10-6～3×10-6/℃的范围。
表3表示在表1所示的样本中，关注“最外层的厚度”，对于其他“热膨胀系数的差”及“第二层的厚度”只抽出相同条件的样本，按照“最外层的厚度”所示的数值的顺序列示这些样本。
[表3]
  最外层的厚度[μm]   对应样本编号   裂缝弯曲
  40   *9   ×
  50   5   ○
  60   1   ◎
  80   4   ○
  90   *8   ×
从表3可知，关于“裂缝弯曲”显示出良好的结果，裂缝为了到达内部电极，“最外层的厚度”必须在50～80μm的范围。
表4表示在表1所示的样本中，关注“第二层的厚度”，对于其他“热膨胀系数的差”及“最外层的厚度”只抽出相同条件的样本，按照“第二层的厚度”所示的数值的顺序列示这些样本。
[表4]
  第二的厚度[μm]   对应样本编号   裂缝弯曲
  10   *10   ×
  20   4   ○
  40   1   ◎
  50   11   ○
  60   *12   ×
从表4可知，关于“裂缝弯曲”显示出良好的结果，裂缝为了到达内部电极，“第二层的厚度”必须在20～50μm的范围。
与此相对，如样本6，如果“热膨胀系数的差”过小，则不能给予最外层充分的压缩应力，不能使裂缝弯曲至不到达内部电极。另一方面，如样本7，如果“热膨胀系数的差”过大，则压缩应力过强，使裂缝伸展至电容器主体的端面附近，在不被外部电极影响的应力的作用下，裂缝向内部电极方向弯曲，到达内部电极。
另外，如样本8，如果最外层过厚，则相对最外层不能赋予充分的压缩应力，不能使裂缝弯曲到不到达内部电极。如样本9，如果最外层过薄，则不能向最外层赋予裂缝弯曲充分的路径，裂缝向第二层进而内部电极伸展。
另外，如样本10所示，如果第二层过薄，则无法对最外层给予足够大的压缩应力，另一方面，如果像样本12那样第二层过厚，则也无法对最外层给予足够大的压缩应力，即，在任何一种情况下都不能按照不到达内部电极的方式弯曲裂缝。
另外，在外层部为单层结构的样本14中，不具有可以给予应力缓和效果的机构，所以容易发生裂缝，另外，也不具有控制裂缝的方向的机构，所以在发生裂缝时，到达内部电极。
另外，在具备同样单层结构的外层部的样本15中，尽管有望具有某种程度的应力缓和效果，但不具有控制裂缝方向的机构，所以裂缝到达内部电极。

Claims (4)

1.一种叠层陶瓷电容器，具备电容器主体和在所述电容器主体的外表面上的不同的位置形成的第一及第二外部电极，所述电容器主体包括由多个内部电极和多个电介质陶瓷层交替叠层而成的电容形成部、和在所述电容形成部的上下面上分别堆积的由电介质陶瓷构成的外层部，
多个所述内部电极分类成第一内部电极和第二内部电极，所述第一内部电极和第二内部电极形成组从而在相互之间形成静电电容，所述第一内部电极与所述第一外部电极电连接，所述第二内部电极与所述第二外部电极电连接，其特征在于，
所述外层部至少具备最外层和叠层于其内侧的第二层，
所述第二层的热膨胀系数大于所述最外层的热膨胀系数，且其差在1×10-6～3×10-6/℃的范围，并且，
所述最外层的厚度在50～80μm的范围，所述第二层的厚度在20～50μm的范围。
2.根据权利要求1所述的叠层陶瓷电容器，其中，
所述第二层位于所述外层部中与所述电容形成部相邻的位置。
3.根据权利要求1所述的叠层陶瓷电容器，其中，
所述外层部还具备位于所述第二层与所述电容形成部之间的第三层，所述第三层由与所述最外层相同的材料构成。
4.根据权利要求1～3中任意一项所述的叠层陶瓷电容器，其中，
所述最外层及所述第二层由BaTiO3系电介质陶瓷构成，所述最外层及所述第二层的各自的热膨胀系数由BaTiO3系电介质陶瓷中的Ba向Ca的置换量来调节。
CN2006800083313A 2005-03-14 2006-02-02 叠层陶瓷电容器 Expired - Fee Related CN101142642B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005070348 2005-03-14
JP070348/2005 2005-03-14
PCT/JP2006/301724 WO2006098092A1 (ja) 2005-03-14 2006-02-02 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
CN101142642A CN101142642A (zh) 2008-03-12
CN101142642B true CN101142642B (zh) 2010-05-19

Family

ID=36991448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800083313A Expired - Fee Related CN101142642B (zh) 2005-03-14 2006-02-02 叠层陶瓷电容器

Country Status (4)

Country Link
US (1) US7859822B2 (zh)
JP (1) JP4636084B2 (zh)
CN (1) CN101142642B (zh)
WO (1) WO2006098092A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070151B1 (ko) * 2009-12-15 2011-10-05 삼성전기주식회사 적층 세라믹 커패시터
KR20110072938A (ko) * 2009-12-23 2011-06-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101753420B1 (ko) * 2012-03-13 2017-07-03 삼성전기주식회사 적층 세라믹 전자 부품
JP5910533B2 (ja) * 2012-05-08 2016-04-27 株式会社村田製作所 電子部品、電子部品内蔵基板及び電子部品の製造方法
KR101474065B1 (ko) 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101420517B1 (ko) 2012-10-31 2014-07-16 삼성전기주식회사 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판
KR20150121567A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
KR102089699B1 (ko) * 2014-05-19 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP2016040817A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040819A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6520861B2 (ja) 2016-08-10 2019-05-29 株式会社村田製作所 電子部品
KR102254876B1 (ko) * 2019-06-03 2021-05-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2022136816A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
CN115410821A (zh) * 2022-09-20 2022-11-29 广东风华高新科技股份有限公司 一种多层陶瓷电容器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574329A (en) * 1983-10-07 1986-03-04 U.S. Philips Corporation Multilayer ceramic capacitor
JPH0286109A (ja) * 1988-09-22 1990-03-27 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2678206B2 (ja) * 1989-10-23 1997-11-17 京セラ株式会社 積層セラミックコンデンサ
JP3471839B2 (ja) * 1993-02-18 2003-12-02 Ｔｄｋ株式会社 誘電体磁器組成物
JP3199616B2 (ja) * 1995-11-29 2001-08-20 京セラ株式会社 セラミックコンデンサ
JPH09320887A (ja) * 1996-06-03 1997-12-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ及びその製造方法
JPH11340083A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
JP4129384B2 (ja) * 2002-10-29 2008-08-06 京セラ株式会社 誘電体磁器およびそれを用いた多層配線基板

Also Published As

Publication number Publication date
US7859822B2 (en) 2010-12-28
US20080013252A1 (en) 2008-01-17
CN101142642A (zh) 2008-03-12
WO2006098092A1 (ja) 2006-09-21
JP4636084B2 (ja) 2011-02-23
JPWO2006098092A1 (ja) 2008-08-21

Similar Documents

Publication Publication Date Title
CN101142642B (zh) 叠层陶瓷电容器
KR101102184B1 (ko) 적층 세라믹 전자부품
CN109119241B (zh) 层叠电感器的制造方法以及层叠电感器
US8773840B2 (en) Monolithic ceramic electronic component
JP5276137B2 (ja) 積層型コンデンサ
JP2012216874A (ja) 電気的な多層構成部材及び層スタック
KR101576163B1 (ko) 적층 세라믹 전자부품
JP2014220324A (ja) 積層セラミックコンデンサ
US10650976B2 (en) Multilayer ceramic capacitor
JP2011097016A (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP4492158B2 (ja) 積層セラミックコンデンサ
JP6866678B2 (ja) 電子部品
JP3879605B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2015053526A (ja) 積層セラミックコンデンサ
US11049651B2 (en) Electronic component and method for manufacturing same
JP4293553B2 (ja) 積層型電子部品及び積層セラミックコンデンサ
JPH10312933A (ja) 積層セラミック電子部品
JP2004111698A (ja) 積層セラミック電子部品
JPH10335168A (ja) 積層セラミックコンデンサ
JP5527048B2 (ja) セラミック多層基板
JP4192796B2 (ja) 積層セラミックコンデンサおよびその実装構造
KR100541075B1 (ko) 적층 세라믹 콘덴서
JP5924543B2 (ja) 積層セラミックコンデンサ
JP2005317776A (ja) セラミック電子部品の製造方法
KR100320928B1 (ko) 적층칩콘덴서의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20170202