CN109119241B - 层叠电感器的制造方法以及层叠电感器 - Google Patents
层叠电感器的制造方法以及层叠电感器 Download PDFInfo
- Publication number
- CN109119241B CN109119241B CN201810642827.0A CN201810642827A CN109119241B CN 109119241 B CN109119241 B CN 109119241B CN 201810642827 A CN201810642827 A CN 201810642827A CN 109119241 B CN109119241 B CN 109119241B
- Authority
- CN
- China
- Prior art keywords
- coil
- coil conductor
- layer
- magnetic layer
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 187
- 239000000463 material Substances 0.000 claims abstract description 103
- 238000010030 laminating Methods 0.000 claims abstract description 34
- 238000010304 firing Methods 0.000 claims abstract description 26
- 238000003475 lamination Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000006866 deterioration Effects 0.000 description 10
- 230000008602 contraction Effects 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 210000004027 cell Anatomy 0.000 description 5
- 210000005056 cell body Anatomy 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
层叠电感器的制造方法具有:在第一磁性层上层叠第一线圈导体层的工序;在第一线圈导体层的宽度方向侧面层叠第一烧毁材料的工序;在第一烧毁材料和第一磁性层上将第二磁性层层叠为不与第一线圈导体层接触的工序;在第一线圈导体层的上表面的宽度方向外侧的第二磁性层上层叠第二烧毁材料的工序;在第一线圈导体层的上表面和第二烧毁材料上将第二线圈导体层层叠为不与第二磁性层接触的工序;在第二线圈导体层的宽度方向侧面及上表面层叠第三烧毁材料的工序;在第三烧毁材料的宽度方向侧面和第二磁性层上将第三磁性层层叠为不与第二线圈导体层接触的工序;在第三烧毁材料和第三磁性层上层叠第四磁性层的工序;通过烧制烧毁第一至第三烧毁材料的工序。
Description
技术领域
本发明涉及层叠电感器的制造方法以及层叠电感器。
背景技术
以往,作为层叠电感器,有日本特开2009-117664号公报(专利文献1)所记载的层叠电感器。该层叠电感器具有:包含多个磁性层的层叠体和设置于层叠体内的多个线圈导体层。
在制造层叠电感器时,在生片上涂覆第一线圈导体层,并在生片上涂覆第一磁性层以覆盖第一线圈导体层的宽度方向的端部。之后,在第一线圈导体层上涂覆第二线圈导体层,并在第一磁性层上涂覆第二磁性层以覆盖第二线圈导体层的宽度方向的端部。多次反复进行该步骤之后,进行烧制来制造层叠电感器。
专利文献1:日本特开2009-117664号公报
然而,已知若想要制造上述以往的层叠电感器,则存在以下的问题。由于在线圈导体层和磁性层接触的状态下进行烧制,所以若线圈导体层和磁性层的热膨胀系数存在差异,则磁性层在受到线圈导体层的收缩的影响的状态下收缩。其结果是,在磁性层产生残余应力,残余应力使磁性层的磁特性劣化,由此,L值(电感值)、Q值(品质系数值)劣化。另外,由于产生磁性层的残余应力,所以每个产品的L值、Q值的偏差增大,从而无法稳定地制造固定品质的产品。
发明内容
因此,本发明的课题在于提供一种能够减少L值、Q值的劣化,并且能够减小每个产品的L值、Q值的偏差的层叠电感器的制造方法。
为了解决上述课题,本发明的层叠电感器的制造方法具备:
在第一磁性层上层叠第一线圈导体层的第一工序;
在上述第一线圈导体层的宽度方向的侧面层叠第一烧毁材料的第二工序;
在上述第一烧毁材料和上述第一磁性层上将第二磁性层层叠为不与上述第一线圈导体层接触的第三工序;
在上述第一线圈导体层的上表面的宽度方向外侧的上述第二磁性层上层叠第二烧毁材料的第四工序;
在上述第一线圈导体层的上表面和上述第二烧毁材料上将第二线圈导体层层叠为不与上述第二磁性层接触的第五工序;
在上述第二线圈导体层的宽度方向的侧面以及上表面层叠第三烧毁材料的第六工序;
在上述第三烧毁材料的宽度方向的侧面和上述第二磁性层上将第三磁性层层叠为不与上述第二线圈导体层接触的第七工序;
在上述第三烧毁材料和上述第三磁性层上层叠第四磁性层的第八工序;以及
通过烧制将上述第一烧毁材料、上述第二烧毁材料以及上述第三烧毁材料烧毁的第九工序。
根据本发明的层叠电感器的制造方法,在第一线圈导体层的侧面、第二线圈导体层的侧面、下表面及上表面与磁性层之间具有烧毁材料,所以在第一线圈导体层的侧面、第二线圈导体层的侧面、下表面及上表面不与磁性层接触的状态下,进行烧制。由此,即使线圈导体层和磁性层的热膨胀系数有差异,磁性层也在难以受到线圈导体层的收缩的影响的状态下收缩。其结果是,能够减少磁性层的残余应力,能够减少L值(电感值)、Q值(品质系数值)的劣化。另外,由于能够减少磁性层的残余应力,所以能够减小每个产品的L值、Q值的偏差,能够稳定地制造固定品质的产品。
另外,在层叠电感器的制造方法的一个实施方式中,在上述第一工序中,在上述第一线圈导体层的下表面的一部分与上述第一磁性层之间,设置烧毁材料。
根据上述实施方式,在第一线圈导体层的下表面的一部分不与第一磁性层接触的状态下进行烧制,所以能够进一步减少第一磁性层的残余应力,能够进一步减少L值、Q值的劣化,能够进一步减小每个产品的L值、Q值的偏差。
另外,在层叠电感器的制造方法的一个实施方式中,在上述第五工序中,使上述第二线圈导体层的最大宽度比上述第一线圈导体层的最大宽度小。
根据上述实施方式,通过减小第二线圈导体层的最大宽度,能够减小第二线圈导体层与磁性层的对置面积。由此,在烧制时,磁性层进一步难以受到第二线圈导体层的影响。因此,能够进一步减少磁性层的残余应力,能够进一步减少L值、Q值的劣化,能够进一步减小每个产品的L值、Q值的偏差。另外,通过减小第二线圈导体层的最大宽度,能够在第一线圈导体层上稳定地层叠第二线圈导体层。
另外,在层叠电感器的制造方法的一个实施方式中,在上述第五工序之后,多次反复进行从上述第二工序至上述第五工序的工序,由相互层叠的3层以上的线圈导体层形成一个线圈布线,并且将2个以上的线圈布线以并联的方式电连接。
根据上述实施方式,由3层以上的线圈导体层形成一个线圈布线,并且将2个以上的线圈布线以并联的方式电连接,所以能够将直接层叠而面接触的线圈导体层分开配置,能够稳定地形成直流电阻较低的线圈布线。
另外,在层叠电感器的制造方法的一个实施方式中,由相互层叠的2层线圈导体层形成一个线圈布线,并且将2个以上的线圈布线以并联的方式电连接。
根据上述实施方式,构成一个线圈布线的线圈导体层的层数为2层,所以能够减少直接层叠而面接触的线圈导体层的数量,能够稳定地形成直流电阻较低的线圈布线。
另外,在层叠电感器的制造方法的一个实施方式中,在以并联的方式电连接的上述2个以上的线圈布线中,构成至少一个线圈布线的线圈导体层的层数与构成其他线圈布线的线圈导体层的层数不同。
根据上述实施方式,能够容易地调整阻抗。
另外,在层叠电感器的制造方法的一个实施方式中,
在上述第七工序与上述第八工序之间,具有在上述第三烧毁材料的上表面层叠第四烧毁材料的工序,
上述第八工序在上述第四烧毁材料和上述第三磁性层上层叠上述第四磁性层,
上述第九工序通过烧制将上述第一烧毁材料、上述第二烧毁材料、上述第三烧毁材料以及上述第四烧毁材料烧毁。
根据上述实施方式,若第三磁性层干燥,则第三烧毁材料被第三磁性层向宽度方向外侧拉伸,有在第三烧毁材料产生裂纹的可能,但由于第四烧毁材料进入第三烧毁材料的裂纹,所以能够防止第四磁性层浸入第三烧毁材料的裂纹。由此,能够防止第二线圈导体层与第四磁性层接触。
另外,在层叠电感器的一个实施方式中,具备:
单元体(element body),沿层叠方向层叠磁性层而构成;
线圈,设置于上述单元体内,卷绕成螺旋状,
上述线圈通过沿上述层叠方向层叠平面状地卷绕的多个线圈布线而构成,上述线圈布线具有相互面接触地沿上述层叠方向层叠的多个线圈导体层,
在上述多个线圈布线中的至少一个线圈布线的沿上述层叠方向的剖面中,在多个线圈导体层的宽度方向的侧面与上述磁性层之间、最上层的线圈导体层的上表面与上述磁性层之间以及第二层以后的至少一个线圈导体层的下表面与上述磁性层之间,具有空洞部。
根据上述实施方式,在至少一个线圈布线的沿层叠方向的剖面中,在多个线圈导体层的宽度方向的侧面与磁性层之间、最上层的线圈导体层的上表面与磁性层之间以及第二层以后的至少一个线圈导体层的下表面与磁性层之间,具有空洞部。由此,即使线圈导体层和磁性层的热膨胀系数具有差异,由于减少了磁性层与线圈导体层的接触,所以也能够减少磁性层的残余应力,能够减少L值、Q值的劣化。另外,由于能够减少磁性层的残余应力,所以能够减小每个产品的L值、Q值的偏差,能够稳定地制造固定品质的产品。
另外,在层叠电感器的一个实施方式中,在上述至少一个线圈布线中,第二层以后的线圈导体层的最大宽度比最下层的线圈导体层的最大宽度小。
根据上述实施方式,多个线圈导体层的层叠稳定。
另外,在层叠电感器的一个实施方式中,将2个以上的线圈布线以并联的方式电连接。
根据上述实施方式,能够减少直接层叠而面接触的线圈导体层的数量,能够稳定地形成直流电阻较低的线圈布线。
另外,在层叠电感器的一个实施方式中,在以并联的方式电连接的上述2个以上的线圈布线中,构成至少一个线圈布线的线圈导体层的层数与构成其他线圈布线的线圈导体层的层数不同。
根据上述实施方式,能够容易地调整阻抗。
根据本发明的层叠电感器,能够减少L值、Q值的劣化,并且能够减小每个产品的L值、Q值的偏差。
附图说明
图1是表示本发明的层叠电感器的第一实施方式的立体图。
图2是层叠电感器的分解立体图。
图3是层叠电感器的剖视图。
图4A是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4B是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4C是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4D是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4E是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4F是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4G是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4H是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4I是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图4J是对层叠电感器的第一实施方式的制造方法进行说明的说明图。
图5是表示本发明的层叠电感器的制造方法的第二实施方式的剖视图。
图6是表示本发明的层叠电感器的制造方法的第三实施方式的剖视图。
图7是表示本发明的层叠电感器的制造方法的第四实施方式的剖视图。
图8A是双层双绕组的层叠电感器的烧制前的图像图。
图8B是双层双绕组的层叠电感器的烧制后的图像图。
图9A是4层单绕组的层叠电感器的烧制前的图像图。
图9B是4层单绕组的层叠电感器的烧制后的图像图。
附图标记说明:1…层叠电感器;10…单元体;11…磁性层;20…线圈;21、21A~21C…第一线圈布线;22、22C…第二线圈布线;23…第三线圈布线;24…第四线圈布线;25…连接部;31…第一外部电极;32…第二外部电极;40…空洞部;51…第一烧毁材料;52…第二烧毁材料;53…第三烧毁材料;54…第四烧毁材料;55…烧毁材料;111…第一磁性层;112…第二磁性层;113…第三磁性层;114…第四磁性层;211…第一线圈导体层;211a…上表面;211b…下表面;211c…侧面;212…第二线圈导体层;212a…上表面;212b…下表面;212c…侧面;P1…第一并联组;P2…第二并联组;W1…第一线圈导体层的最大宽度;W2…第二线圈导体层的最大宽度。
具体实施方式
以下,通过图示的实施方式对本发明进行详细说明。
(第一实施方式)
图1是表示本发明的层叠电感器的第一实施方式的立体图。图2是本发明的层叠电感器的分解立体图。如图1和图2所示,层叠电感器1具有单元体10、设置于单元体10的内部的线圈20、设置于单元体10的表面并与线圈20电连接的第一外部电极31以及第二外部电极32。
层叠电感器1经由第一外部电极31、第二外部电极32与未图示的电路基板的布线电连接。层叠电感器1例如用作去噪滤波器,能够使用于电脑、DVD播放机、数码相机、TV、移动电话、汽车电子产品等电子设备。
单元体10包含多个磁性层11,多个磁性层11沿层叠方向层叠。磁性层11例如由Ni-Cu-Zn系的材料等磁性材料构成。此外,在单元体10中,也可以局部包含非磁性层。
单元体10形成为大致长方体状。单元体10的表面具有第一端面15、位于第一端面15的相反侧的第二端面16、以及位于第一端面15与第二端面16之间的4个侧面17。第一端面15和第二端面16在与层叠方向正交的方向上对置。
第一外部电极31覆盖单元体10的第一端面15的整个面和单元体10的侧面17的第一端面15侧的端部。第二外部电极32覆盖单元体10的第二端面16的整个面和单元体10的侧面17的第二端面16侧的端部。
线圈20沿层叠方向卷绕成螺旋状。线圈20的第一端从单元体10的第一端面15露出,与第一外部电极31电连接。线圈20的第二端从单元体10的第二端面16露出,与第二外部电极32电连接。线圈20例如由Ag或者Cu等导电性材料构成。
线圈20包含平面状地卷绕的多个线圈布线21、22、23、24。多个线圈布线21、22、23、24设置在磁性层11上,且沿层叠方向层叠。
第一层的第一线圈布线21和第二层的第二线圈布线22以并联的方式电连接,构成第一并联组P1。第三层的第三线圈布线23和第四层的第四线圈布线24以并联的方式电连接,构成第二并联组P2。第一并联组P1和第二并联组P2在第一外部电极31与第二外部电极32之间以串联的方式电连接。
若具体地说明,第一线圈布线21和第二线圈布线22为相同形状。第一线圈布线21的第一端和第二线圈布线22的第一端与第一外部电极31连接。第一线圈布线21的第二端和第二线圈布线22的第二端经由连接部25连接。由此,第一线圈布线21和第二线圈布线22成为相同电位。连接部25沿层叠方向贯通磁性层11来设置。
第三线圈布线23和第四线圈布线24为相同形状。第三线圈布线23的第一端和第四线圈布线24的第一端经由连接部25连接。第三线圈布线23的第二端和第四线圈布线24的第二端与第二外部电极32连接。由此,第三线圈布线23和第四线圈布线24成为相同电位。
第一线圈布线21、第二线圈布线22的第二端与第三线圈布线23、第四线圈布线24的第一端经由连接部25连接。由此,第一线圈布线21、第二线圈布线22(第一并联组P1)与第三线圈布线23、第四线圈布线24(第二并联组P2)以串联的方式连接。
图3是层叠电感器1的剖视图。如图3所示,第一~第四线圈布线21~24分别具有下层的第一线圈导体层211和上层的第二线圈导体层212。第一线圈导体层211和第二线圈导体层212相互面接触地沿层叠方向层叠。
在沿层叠方向的剖面中,第一线圈导体层211和第二线圈导体层212分别形成为大致梯形。第一线圈导体层211具有上表面211a、下表面211b以及宽度方向的两个侧面211c。上表面211a的宽度小于下表面211b的宽度。第二线圈导体层212与第一线圈导体层211相同地具有上表面212a、下表面212b以及宽度方向的两个侧面212c。第一线圈导体层211的上表面211a与第二线圈导体层212的下表面212b面接触。
在第一线圈布线21中,在第一线圈导体层211、第二线圈导体层212的宽度方向的侧面211c、212c及第二线圈导体层212的上表面212a与单元体10(磁性层11)之间,具有空洞部40。
空洞部40具有第一延伸部41和第二延伸部42。第一延伸部41在第二线圈导体层212的上表面212a侧朝向宽度方向外侧延伸。第二延伸部42在第二线圈导体层212的下表面212b侧朝向宽度方向外侧延伸。
在第二线圈布线22、第三线圈布线23、第四线圈布线24中,与第一线圈布线21相同地,在第一线圈导体层211、第二线圈导体层212的宽度方向的侧面211c、212c及第二线圈导体层212的上表面212a与磁性层11之间,具有空洞部40。在第三线圈布线23中,还在第二线圈导体层212的下表面212b与磁性层11之间,具有空洞部40。第二线圈导体层212的下表面212b的空洞部40在第一线圈导体层211的上表面211a的一部分与第二线圈导体层212的下表面212b之间延伸。
接下来,对层叠电感器1的制造方法进行说明。
如图4A所示,在第一磁性层111上层叠第一线圈导体层211(称为第一工序)。第一磁性层111例如通过印刷磁性浆料并使其干燥而形成。第一线圈导体层211例如通过印刷导电浆料并使其干燥而形成。
如图4B所示,在第一线圈导体层211的宽度方向的侧面211c层叠第一烧毁材料51(称为第二工序)。第一烧毁材料51由通过烧制而烧毁的材料构成,例如,由树脂材料构成。优选,将第一烧毁材料51印刷成从第一线圈导体层211的两端向宽度方向外侧稍微突出,从而即使发生第一烧毁材料51的印刷位置偏移等,也能够利用第一烧毁材料51可靠地覆盖第一线圈导体层211。
如图4C所示,在第一烧毁材料51和第一磁性层111上将第二磁性层112层叠为不与第一线圈导体层211接触(称为第三工序)。第一线圈导体层211的上表面211a和第一烧毁材料51的上表面从第二磁性层112露出。第一线圈导体层211的侧面211c通过第一烧毁材料51而不与第二磁性层112接触。
如图4D所示,在第一线圈导体层211的上表面211a的宽度方向外侧的第二磁性层112上层叠第二烧毁材料52(称为第四工序)。第二烧毁材料52重叠于第一烧毁材料51的上表面和第二磁性层112的上表面。
如图4E所示,在第一线圈导体层211的上表面211a和第二烧毁材料52上将第二线圈导体层212层叠为不与第二磁性层112接触(称为第五工序)。第二线圈导体层212的下表面212b与第一线圈导体层211的上表面211a面接触。第二线圈导体层212的下表面212b的宽度方向端部与第二烧毁材料52接触。第二线圈导体层212的下表面212b通过第二烧毁材料52而不与第二磁性层112接触。
如图4F所示,在第二线圈导体层212的宽度方向的侧面212c和上表面212a层叠第三烧毁材料53(称为第六工序)。换句话说,利用第三烧毁材料53覆盖第二线圈导体层212的露出面。
如图4G所示,在第三烧毁材料53的宽度方向的侧面和第二磁性层112上将第三磁性层113层叠为不与第二线圈导体层212接触(称为第七工序)。第三烧毁材料53的上表面从第三磁性层113露出。第二线圈导体层212的侧面212c通过第三烧毁材料53而不与第三磁性层113接触。
此时,若第三磁性层113干燥,则由于将第三烧毁材料53层叠于第二线圈导体层212的上表面212a的整个面,所以第三烧毁材料53被第三磁性层113向宽度方向外侧拉伸,从而存在在第三烧毁材料53产生裂纹53a的可能。以下,作为产生了裂纹53a来进行说明。
如图4H所示,在第三烧毁材料53的上表面层叠第四烧毁材料54(称为第八工序)。第四烧毁材料54比第三烧毁材料53的上表面的宽度大。第四烧毁材料54进入至第三烧毁材料53的裂纹53a。
如图4I所示,在第四烧毁材料54和第三磁性层113上层叠第四磁性层114(称为第九工序)。由于第四烧毁材料54进入至第三烧毁材料53的裂纹53a,所以能够防止第四磁性层114浸入第三烧毁材料53的裂纹53a。第二线圈导体层212的上表面212a通过第三烧毁材料53、第四烧毁材料54而不与第四磁性层114接触。这样,制成第一线圈布线21。
之后,反复进行3次从第二工序至第九工序的工序,如图4J所示,制成第二线圈布线22、第三线圈布线23以及第四线圈布线24。之后,通过烧制将第一、第二、第三以及第四烧毁材料51~54烧毁(称为第十工序)。由此,如图3所示,在第一至第四线圈布线21~24与磁性层11之间,形成空洞部40。之后,如图1所示,在单元体10上形成第一外部电极31、第二外部电极32,从而制造层叠电感器1。
根据上述层叠电感器1的制造方法,在第一线圈导体层211的侧面211c、第二线圈导体层212的侧面212c、下表面212b及上表面212a与磁性层111~114之间具有烧毁材料51~54,所以在第一线圈导体层211的侧面211c、第二线圈导体层212的侧面212c、下表面212b及上表面212a不与磁性层111~114接触的状态下进行烧制。由此,即使线圈导体层211、212和磁性层111~114的热膨胀系数具有差异,磁性层111~114也能在难以受到线圈导体层211、212的收缩的影响的状态下收缩。其结果是,能够减少磁性层111~114的残余应力,能够减少L值(电感值)、Q值(品质系数值)的劣化。另外,由于能够减少磁性层111~114的残余应力,所以能够减小每个产品的L值、Q值的偏差,能够稳定地制造固定品质的产品。另外,由于各线圈布线21~24由面接触的第一线圈导体层211和第二线圈导体层212构成,所以能够减少电感器的直流电阻。
如图3所示,在烧毁材料51~54的烧制之后,在第三线圈布线23中,在第二线圈导体层212的下表面212b与磁性层11之间产生空洞部40。另一方面,在第一线圈布线21、第二线圈布线22、第四线圈布线24中,在第二线圈导体层212的下表面212b与磁性层11之间未产生空洞部40,但在烧毁材料51~54的烧制时,第二线圈导体层212的下表面212b与磁性层11通过第二烧毁材料52而不接触,所以能够减少磁性层11的残余应力。此外,在烧毁材料51~54的烧制之后,在至少一个线圈布线中,在第二线圈导体层212的下表面212b与磁性层11之间产生空洞部40。
根据上述层叠电感器1,在第一线圈导体层211和第二线圈导体层212与磁性层111~114之间具有空洞部40,所以即使线圈导体层211、212和磁性层111~114的热膨胀系数具有差异,也能够减少磁性层111~114与线圈导体层211、212的接触。其结果是,能够减少磁性层111~114的残余应力,能够减少L值、Q值的劣化。另外,由于能够减少磁性层111~114的残余应力,所以能够减小每个产品的L值、Q值的偏差,能够稳定地制造固定品质的产品。
另外,除了由相互层叠的2层线圈导体层211、212形成一个线圈布线21~24以外,第一线圈布线21和第二线圈布线22以并联的方式电连接,构成第一并联组P1,第三线圈布线23和第四线圈布线24以并联的方式电连接,构成第二并联组P2。由此,能够减少直接层叠而面接触的线圈导体层211、212的数量,能够稳定地形成直流电阻较低的线圈布线21~24。此时,第一并联组P1、第二并联组P2也可以以并联的方式电连接3个以上的线圈布线。由此,能够稳定地形成直流电阻进一步较低的线圈布线21~24。
另外,通过由2层线圈导体层211、212构成一个线圈布线21~24,能够减小线圈导体层和磁性层的收缩行为的差异,能够稳定地形成空洞部。
优选线圈导体层的浆料的收缩率比磁性层的浆料的收缩率大,从而能够容易地形成空洞部。优选,线圈导体层的浆料的收缩开始温度比磁性层的浆料的收缩开始温度低,从而能够容易地形成空洞部。
此外,线圈也可以由4层以外的多个线圈布线构成。另外,线圈布线也可以由3层以上的线圈导体层构成。此时,在多个线圈布线中的至少一个线圈布线的沿层叠方向的剖面中,在多个线圈导体层的宽度方向的侧面与磁性层之间、最上层的线圈导体层的上表面与磁性层之间以及第二层以后的至少一个线圈导体层的下表面与磁性层之间,具有空洞部。
另外,在层叠电感器的制造方法中,在第三烧毁材料上不产生裂纹的情况下,也可以省略设置第四烧毁材料的第八工序。此时,也可以同时形成第三磁性层和第四磁性层。
另外,在利用生片制成上下的磁性层的情况下,为了紧贴,也可以进行压接的工序。另外,在上下的线圈布线在连接部以外不重叠的情况下,也可以在上下的线圈布线之间,不形成用于绝缘的磁性层。另外,也可以将第一至第四线圈布线以串联的方式电连接。即,也可以是线圈布线不以并联的方式电连接的线圈。
另外,也可以在第五工序之后,多次反复进行从第二工序至第五工序的工序,由相互层叠的3层以上的线圈导体层形成一个线圈布线,并且将2个以上的线圈布线以并联的方式电连接。由此,能够将直接层叠而面接触的线圈导体层分开配置,能够稳定地形成直流电阻较低的线圈布线。
(第二实施方式)
图5是表示本发明的层叠电感器的制造方法的第二实施方式的剖视图。第二实施方式与第一实施方式相比,第一工序不同。以下,对该不同的结构进行说明。此外,在第二实施方式中,与第一实施方式相同的附图标记是与第一实施方式相同的结构,所以省略其说明。
如图5所示,在第二实施方式的第一工序中,与第一实施方式的第一工序(图4A)相比,在第一线圈导体层211的下表面的一部分与第一磁性层111之间,设置有烧毁材料55。烧毁材料55例如从第一线圈导体层211的下表面211b的宽度方向的两端朝向内侧,设置于下表面211b的1/3宽度的范围。以下,与第一实施方式的工序相同地制成第一线圈布线21A。之后,反复进行相同的工序,制成第二线圈布线、第三线圈布线以及第四线圈布线,并通过烧制烧毁全部的烧毁材料。
根据第二实施方式,在第一线圈导体层211的下表面的一部分不与第一磁性层111接触的状态下进行烧制,所以能够进一步减少第一磁性层111的残余应力,能够进一步减少L值、Q值的劣化,能够进一步减小每个产品的L值、Q值的偏差。在这样制造的层叠电感器中,在规定的线圈布线中,在第一层的第一线圈导体层211的下表面的一部分与第一磁性层111之间,具有空洞部。
(第三实施方式)
图6是表示本发明的层叠电感器的制造方法的第三实施方式的剖视图。第三实施方式与第一实施方式相比,第五工序不同。以下,对该不同的结构进行说明。此外,在第三实施方式中,与第一实施方式相同的附图标记是与第一实施方式相同的结构,所以省略其说明。
如图6所示,在第三实施方式的第五工序中,与第一实施方式的第五工序(图4E)相比,使第二线圈导体层212的最大宽度W2(下表面212b的宽度)比第一线圈导体层211的最大宽度W1(下表面211b的宽度)小。以下,与第一实施方式的工序相同地制成第一线圈布线21B。之后,反复进行相同的工序,来制成第二线圈布线、第三线圈布线以及第四线圈布线,并通过烧制烧毁全部的烧毁材料。
根据第三实施方式,通过减小第二线圈导体层212的最大宽度W2,能够减小第二线圈导体层212与磁性层的对置面积。由此,在烧制时,磁性层进一步难以受到第二线圈导体层212的影响。因此,能够进一步减少磁性层的残余应力,能够进一步减少L值、Q值的劣化,能够进一步减小每个产品的L值、Q值的偏差。另外,通过减小第二线圈导体层212的最大宽度W2,能够在第一线圈导体层211上稳定地层叠第二线圈导体层212。而且,在由此制造的层叠电感器中,第二线圈导体层212的最大宽度W2比第一线圈导体层211的最大宽度W1小。
此外,也可以由3层以上的线圈导体层构成线圈布线,此时,相对于最下层(第一层)的线圈导体层的最大宽度而减小第二层以后的各线圈导体层的最大宽度即可。也可以在至少一个线圈布线中,第二层以后的线圈导体层的最大宽度比最下层的线圈导体层的最大宽度小。
(第四实施方式)
图7是表示本发明的层叠电感器的制造方法的第四实施方式的剖视图。第四实施方式与第一实施方式相比,线圈布线的层数不同。以下,对该不同的结构进行说明。此外,在第四实施方式中,与第一实施方式相同的附图标记是与第一实施方式相同的结构,所以省略其说明。
如图7所示,在第四实施方式中,在以并联的方式电连接的第一线圈布线21C和第二线圈布线22C中,构成第一线圈布线21C的线圈导体层211、212的层数(为2层)与构成第二线圈布线22C的线圈导体层211的层数(为1层)不同。由此,能够容易地调整阻抗。
此外,也可以将3个以上的线圈布线以并联的方式电连接,此时,使构成至少一个线圈布线的线圈导体层的层数与构成其他线圈布线的线圈导体层的层数不同。
此外,本发明并不限定于上述的实施方式,能够在不脱离本发明的主旨的范围内进行设计变更。例如,也可以对第一至第四实施方式的各个特征点分别进行组合。
(实施例)
图8A是烧制前的层叠电感器的图像图,图8B是烧制后的层叠电感器的图像图,是通过扫描式电子显微镜(Scanning Electron Microscope)拍摄到的图。图8A和图8B所示的层叠电感器是设置4层由双层线圈导体层构成的线圈布线并将该线圈布线每两层以并联的方式连接的结构,即为所谓的双层双绕组的结构。换句话说,图8A是与图4J对应的图像图,图8B是与图3对应的图像图。如图8A和图8B所示,烧毁材料被烧制,而形成有空洞部。
同样地,图9A是烧制前的层叠电感器的图像图,图9B是烧制后的层叠电感器的图像图。图9A和图9B所示的层叠电感器是设置两层由4层线圈导体层构成的线圈布线并将两层线圈布线以串联的方式连接的结构,即为所谓的4层单绕组的结构。如图9A和图9B所示,烧毁材料被烧制,而形成有空洞部。
Claims (11)
1.一种层叠电感器的制造方法,具备:
在第一磁性层上层叠第一线圈导体层的第一工序;
在所述第一线圈导体层的宽度方向的侧面层叠第一烧毁材料的第二工序;
在所述第一烧毁材料和所述第一磁性层上将第二磁性层层叠为不与所述第一线圈导体层接触的第三工序;
在所述第一线圈导体层的上表面的宽度方向外侧的所述第二磁性层上层叠第二烧毁材料的第四工序;
在所述第一线圈导体层的上表面和所述第二烧毁材料上将第二线圈导体层层叠为不与所述第二磁性层接触的第五工序;
在所述第二线圈导体层的宽度方向的侧面以及上表面层叠第三烧毁材料的第六工序;
在所述第三烧毁材料的宽度方向的侧面和所述第二磁性层上将第三磁性层层叠为不与所述第二线圈导体层接触的第七工序;
在所述第三烧毁材料和所述第三磁性层上层叠第四磁性层的第八工序;以及
通过烧制来将所述第一烧毁材料、所述第二烧毁材料以及所述第三烧毁材料烧毁的第九工序。
2.根据权利要求1所述的层叠电感器的制造方法,其中,
在所述第一工序中,在所述第一线圈导体层的下表面的一部分与所述第一磁性层之间,设置烧毁材料。
3.根据权利要求1所述的层叠电感器的制造方法,其中,
在所述第五工序中,使所述第二线圈导体层的最大宽度比所述第一线圈导体层的最大宽度小。
4.根据权利要求1所述的层叠电感器的制造方法,其中,
在所述第五工序之后,多次反复进行从所述第二工序至所述第五工序的工序,由相互层叠的3层以上的线圈导体层形成一个线圈布线,并且将2个以上的线圈布线以并联的方式电连接。
5.根据权利要求1所述的层叠电感器的制造方法,其中,
由相互层叠的2层线圈导体层形成一个线圈布线,并且将2个以上的线圈布线以并联的方式电连接。
6.根据权利要求4所述的层叠电感器的制造方法,其中,
在以并联的方式电连接的所述2个以上的线圈布线中,构成至少一个线圈布线的线圈导体层的层数与构成其他线圈布线的线圈导体层的层数不同。
7.根据权利要求1~6中任一项所述的层叠电感器的制造方法,其中,
在所述第七工序与所述第八工序之间,具有在所述第三烧毁材料的上表面层叠第四烧毁材料的工序,
所述第八工序在所述第四烧毁材料和所述第三磁性层上层叠所述第四磁性层,
所述第九工序通过烧制将所述第一烧毁材料、所述第二烧毁材料、所述第三烧毁材料以及所述第四烧毁材料烧毁。
8.一种层叠电感器,具备:
单元体,沿层叠方向层叠磁性层而构成;
线圈,设置于所述单元体内,卷绕成螺旋状,
所述线圈通过沿所述层叠方向层叠平面状地卷绕的多个线圈布线而构成,所述线圈布线具有相互面接触地沿所述层叠方向层叠的多个线圈导体层,
在所述多个线圈布线中的至少一个线圈布线的沿所述层叠方向的剖面中,在多个线圈导体层的宽度方向的侧面与所述磁性层之间、最上层的线圈导体层的上表面与所述磁性层之间以及第二层以后的至少一个线圈导体层的下表面与所述磁性层之间,具有通过烧制将烧毁材料烧毁而形成的空洞部。
9.根据权利要求8所述的层叠电感器,其中,
在所述至少一个线圈布线中,第二层以后的线圈导体层的最大宽度比最下层的线圈导体层的最大宽度小。
10.根据权利要求8或9所述的层叠电感器,其中,
将2个以上的线圈布线以并联的方式电连接。
11.根据权利要求10所述的层叠电感器,其中,
在以并联的方式电连接的所述2个以上的线圈布线中,构成至少一个线圈布线的线圈导体层的层数与构成其他线圈布线的线圈导体层的层数不同。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-122089 | 2017-06-22 | ||
JP2017122089A JP6658681B2 (ja) | 2017-06-22 | 2017-06-22 | 積層インダクタの製造方法および積層インダクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109119241A CN109119241A (zh) | 2019-01-01 |
CN109119241B true CN109119241B (zh) | 2020-12-08 |
Family
ID=64693566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810642827.0A Active CN109119241B (zh) | 2017-06-22 | 2018-06-21 | 层叠电感器的制造方法以及层叠电感器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11217388B2 (zh) |
JP (1) | JP6658681B2 (zh) |
KR (1) | KR102093558B1 (zh) |
CN (1) | CN109119241B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7120154B2 (ja) * | 2019-05-28 | 2022-08-17 | 株式会社オートネットワーク技術研究所 | 変成器 |
JP7230837B2 (ja) * | 2020-02-06 | 2023-03-01 | 株式会社村田製作所 | 積層コイル部品 |
JP7215447B2 (ja) * | 2020-02-25 | 2023-01-31 | 株式会社村田製作所 | コイル部品 |
JP7255522B2 (ja) * | 2020-02-27 | 2023-04-11 | 株式会社村田製作所 | コイル部品 |
JP7151738B2 (ja) * | 2020-03-10 | 2022-10-12 | 株式会社村田製作所 | 積層コイル部品 |
JP7173083B2 (ja) * | 2020-04-17 | 2022-11-16 | 株式会社村田製作所 | コイル部品およびその製造方法 |
JP2022059390A (ja) * | 2020-10-01 | 2022-04-13 | 株式会社村田製作所 | コイル部品およびその製造方法 |
JP7484643B2 (ja) | 2020-10-07 | 2024-05-16 | 株式会社村田製作所 | コイル部品 |
WO2022085552A1 (ja) * | 2020-10-20 | 2022-04-28 | 株式会社村田製作所 | 積層型コイル部品 |
KR20220091265A (ko) | 2020-12-23 | 2022-06-30 | (주)포인트엔지니어링 | 인덕터 및 인덕터용 바디 부재 |
WO2023021909A1 (ja) * | 2021-08-16 | 2023-02-23 | 株式会社村田製作所 | コイル部品及びコイル部品の製造方法 |
KR102655257B1 (ko) | 2022-02-23 | 2024-04-19 | (주)포인트엔지니어링 | 인덕터 및 그 제조 방법 |
KR20230153595A (ko) | 2022-04-29 | 2023-11-07 | (주)포인트엔지니어링 | 인덕터 및 그 제조 방법 |
KR20240008697A (ko) | 2022-07-12 | 2024-01-19 | (주)포인트엔지니어링 | 인덕터의 제조 방법 및 이를 이용하여 제조된 인덕터 |
KR20240017649A (ko) | 2022-08-01 | 2024-02-08 | (주)포인트엔지니어링 | 인덕터 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294725A (ja) * | 2004-04-05 | 2005-10-20 | Murata Mfg Co Ltd | 積層型セラミック電子部品及び該積層型セラミック電子部品の製造方法 |
CN102771199A (zh) * | 2010-07-16 | 2012-11-07 | 株式会社村田制作所 | 线圈内置基板 |
JP2016015370A (ja) * | 2014-07-01 | 2016-01-28 | Fdk株式会社 | 積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11219821A (ja) * | 1998-01-30 | 1999-08-10 | Tokin Corp | 積層型インダクタ、及びその製造方法 |
JP3551876B2 (ja) * | 2000-01-12 | 2004-08-11 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
EP1367611A4 (en) * | 2001-03-08 | 2010-01-13 | Panasonic Corp | INDUCTANCE PART AND METHOD FOR PRODUCING THE SAME |
JP2003174749A (ja) * | 2001-12-06 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 積層セラミックコイルおよびこれを用いたモータ |
JP4747533B2 (ja) * | 2003-10-31 | 2011-08-17 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
TWI264969B (en) * | 2003-11-28 | 2006-10-21 | Murata Manufacturing Co | Multilayer ceramic electronic component and its manufacturing method |
JP4737181B2 (ja) | 2007-11-07 | 2011-07-27 | Tdk株式会社 | 積層型インダクタ及びその製造方法 |
US8410576B2 (en) * | 2010-06-16 | 2013-04-02 | National Semiconductor Corporation | Inductive structure and method of forming the inductive structure with an attached core structure |
JP5761248B2 (ja) * | 2013-04-11 | 2015-08-12 | 株式会社村田製作所 | 電子部品 |
KR102176283B1 (ko) * | 2013-11-25 | 2020-11-09 | 삼성전기주식회사 | 인쇄회로기판 |
JP6520604B2 (ja) * | 2015-09-18 | 2019-05-29 | Tdk株式会社 | 積層コイル部品 |
JP6569451B2 (ja) * | 2015-10-08 | 2019-09-04 | Tdk株式会社 | 積層コイル部品 |
KR20170116499A (ko) * | 2016-04-11 | 2017-10-19 | 삼성전기주식회사 | 인덕터 제조방법 및 인덕터 |
KR101832607B1 (ko) * | 2016-05-13 | 2018-02-26 | 삼성전기주식회사 | 코일부품 및 그 제조방법 |
US10763031B2 (en) * | 2016-08-30 | 2020-09-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing an inductor |
US11521785B2 (en) * | 2016-11-18 | 2022-12-06 | Hutchinson Technology Incorporated | High density coil design and process |
US10403707B2 (en) * | 2017-03-31 | 2019-09-03 | Qualcomm Incorporated | Array type inductor |
-
2017
- 2017-06-22 JP JP2017122089A patent/JP6658681B2/ja active Active
-
2018
- 2018-06-12 US US16/006,592 patent/US11217388B2/en active Active
- 2018-06-19 KR KR1020180070211A patent/KR102093558B1/ko active IP Right Grant
- 2018-06-21 CN CN201810642827.0A patent/CN109119241B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294725A (ja) * | 2004-04-05 | 2005-10-20 | Murata Mfg Co Ltd | 積層型セラミック電子部品及び該積層型セラミック電子部品の製造方法 |
CN102771199A (zh) * | 2010-07-16 | 2012-11-07 | 株式会社村田制作所 | 线圈内置基板 |
JP2016015370A (ja) * | 2014-07-01 | 2016-01-28 | Fdk株式会社 | 積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト |
Also Published As
Publication number | Publication date |
---|---|
JP2019009211A (ja) | 2019-01-17 |
US11217388B2 (en) | 2022-01-04 |
US20180374636A1 (en) | 2018-12-27 |
KR20190000303A (ko) | 2019-01-02 |
CN109119241A (zh) | 2019-01-01 |
JP6658681B2 (ja) | 2020-03-04 |
KR102093558B1 (ko) | 2020-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109119241B (zh) | 层叠电感器的制造方法以及层叠电感器 | |
US10153079B2 (en) | Laminated coil component and method of manufacturing the same | |
US6544365B2 (en) | Method of producing laminated ceramic electronic component | |
JP6554833B2 (ja) | 複合電子部品および抵抗素子 | |
WO2012023334A1 (ja) | 積層型セラミック電子部品 | |
JP5835355B2 (ja) | コイル部品 | |
JP4140061B2 (ja) | チップインダクタおよびその製造方法 | |
KR102083781B1 (ko) | 적층 코일 부품 | |
KR20210130648A (ko) | 적층 세라믹 콘덴서 | |
JP2006339617A (ja) | 電子部品 | |
JP2006253322A (ja) | 電子部品 | |
US7567427B2 (en) | Monolithic ceramic electronic component | |
US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
JP4462355B2 (ja) | フェライトペースト、及び積層型セラミック部品の製造方法 | |
JP2001307937A (ja) | 積層セラミック電子部品の製造方法 | |
JP2006352018A (ja) | 積層型電子部品 | |
JP5527048B2 (ja) | セラミック多層基板 | |
JP2008092454A (ja) | 積層電子部品及びその製造方法 | |
JP2002305123A (ja) | 積層セラミック電子部品の製造方法及び積層インダクタの製造方法 | |
JP7484643B2 (ja) | コイル部品 | |
JP2003109820A (ja) | 積層型インダクタ及びその製造方法 | |
JP2005229219A (ja) | 積層型フィルタ及び積層型フィルタアレイ | |
JP2000058324A (ja) | 積層型コイル部品 | |
JP2001093735A (ja) | 積層インダクタ及びその製造方法 | |
JP2018041931A (ja) | 複合電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |