JP2003109820A - 積層型インダクタ及びその製造方法 - Google Patents
積層型インダクタ及びその製造方法Info
- Publication number
- JP2003109820A JP2003109820A JP2001302729A JP2001302729A JP2003109820A JP 2003109820 A JP2003109820 A JP 2003109820A JP 2001302729 A JP2001302729 A JP 2001302729A JP 2001302729 A JP2001302729 A JP 2001302729A JP 2003109820 A JP2003109820 A JP 2003109820A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- magnetic
- internal conductor
- laminated inductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 磁性体層と導体の熱膨張係数の相違に起因す
る応力による特性劣化と、外部電極との接続部からの、
水分などの液体が侵入によるマイグレーションを防止
し、特性及び信頼性が向上した積層インダクタを得る方
法を提供すること。 【解決手段】 外部電極との接続部を形成する部分の内
部導体パターンの印刷に、焼成の際の収縮率が磁性体と
ほぼ同一となる導体ペーストを用いて、外部電極との接
続部は、導体と磁性体との間に空隙が生じないようにす
るとともに、それ以外の部分の内部導体パターン印刷に
は、焼成の際の収縮率が磁性体よりも大きい導体ペース
トを用いて、導体と磁性体との間に空隙を形成する。こ
れによって、外部導体との接続部からの液体の侵入がな
くなり、空隙の存在が応力発生を抑制し得る。
る応力による特性劣化と、外部電極との接続部からの、
水分などの液体が侵入によるマイグレーションを防止
し、特性及び信頼性が向上した積層インダクタを得る方
法を提供すること。 【解決手段】 外部電極との接続部を形成する部分の内
部導体パターンの印刷に、焼成の際の収縮率が磁性体と
ほぼ同一となる導体ペーストを用いて、外部電極との接
続部は、導体と磁性体との間に空隙が生じないようにす
るとともに、それ以外の部分の内部導体パターン印刷に
は、焼成の際の収縮率が磁性体よりも大きい導体ペース
トを用いて、導体と磁性体との間に空隙を形成する。こ
れによって、外部導体との接続部からの液体の侵入がな
くなり、空隙の存在が応力発生を抑制し得る。
Description
【０００１】
【発明の属する技術分野】本発明は、積層印刷法によ
り、磁性体などのセラミックス焼結体内部にＡｇやＡｇ
−Ｐｄなどからなる内部導体のコイルを形成する、小型
の積層インダクタに関し、特に磁性体と導体の熱膨張係
数の相違に起因する応力による特性劣化や、内部導体の
マイグレーションによるショート不良などのない、安定
した特性と高品質を具備した積層インダクタに関するも
のである。
り、磁性体などのセラミックス焼結体内部にＡｇやＡｇ
−Ｐｄなどからなる内部導体のコイルを形成する、小型
の積層インダクタに関し、特に磁性体と導体の熱膨張係
数の相違に起因する応力による特性劣化や、内部導体の
マイグレーションによるショート不良などのない、安定
した特性と高品質を具備した積層インダクタに関するも
のである。
【０００２】
【従来の技術】積層印刷法によるインダクタは、小型で
表面実装に適した形状のものが容易に得られるため、各
種の電子機器に多用されている。図５は、一般的な積層
インダクタの製造工程における積層の順番を模式的に示
した図である。従来の積層インダクタ製造法について、
図５を参照しながら説明する。積層インダクタは、磁性
体ペーストと導電体ペーストをスクリーン版により交互
に印刷するスクリーン印刷法によって製造される。
表面実装に適した形状のものが容易に得られるため、各
種の電子機器に多用されている。図５は、一般的な積層
インダクタの製造工程における積層の順番を模式的に示
した図である。従来の積層インダクタ製造法について、
図５を参照しながら説明する。積層インダクタは、磁性
体ペーストと導電体ペーストをスクリーン版により交互
に印刷するスクリーン印刷法によって製造される。
【０００３】具体的には、フェライトなどの磁性材の粉
末と結合材と溶媒からなる磁性体ペーストを塗布して得
られるグリーンシート５０１ａを基板として、その上面
に対し、スクリーン印刷法により、コイルを形成するた
めの内部導体パターン５０２ａを、Ａｇ−Ｐｄ粉末と結
合材と溶媒からなる導電体ペーストを用いて印刷して形
成する。さらにその上面に対し、コイルを接続するため
の窓５０４ａを形成した磁性体層のグリーンシート５０
３ａを印刷して形成する。
末と結合材と溶媒からなる磁性体ペーストを塗布して得
られるグリーンシート５０１ａを基板として、その上面
に対し、スクリーン印刷法により、コイルを形成するた
めの内部導体パターン５０２ａを、Ａｇ−Ｐｄ粉末と結
合材と溶媒からなる導電体ペーストを用いて印刷して形
成する。さらにその上面に対し、コイルを接続するため
の窓５０４ａを形成した磁性体層のグリーンシート５０
３ａを印刷して形成する。
【０００４】この工程を交互に所要回数繰り返し、最後
にグリーンシート５０１ｂを積層する。このような工程
により、磁性体内部に内部導体パターンよりなるコイル
が形成される。また、所望の巻数を得るためには、積層
回数を増減すればよい。第１の内部導体パターン５０２
ａと最終の内部導体パターン５０２ｅの一部は、積層体
端面に内部導体パターンが露出するように形成されてい
て、この部分がコイルの始端と終端であり、外部電極へ
の接続部となる。
にグリーンシート５０１ｂを積層する。このような工程
により、磁性体内部に内部導体パターンよりなるコイル
が形成される。また、所望の巻数を得るためには、積層
回数を増減すればよい。第１の内部導体パターン５０２
ａと最終の内部導体パターン５０２ｅの一部は、積層体
端面に内部導体パターンが露出するように形成されてい
て、この部分がコイルの始端と終端であり、外部電極へ
の接続部となる。
【０００５】そして、前記積層体を焼結した後、積層体
端面に露出したコイルの始端と終端が電気的に接続する
ように、それぞれ外部より導体ペーストを塗布し、外部
電極を形成する。図６は、磁性体中に複数個のコイルを
配置したアレイ型積層インダクタの内部を透視した斜視
図であり、図７は、アレイ型積層インダクタの外観の斜
視図である。図６において、６０１は磁性体６０３の内
部に配置されるコイルであり、６０２は外部電極への接
続部である。また、図７において、７０１は外部電極を
示す。
端面に露出したコイルの始端と終端が電気的に接続する
ように、それぞれ外部より導体ペーストを塗布し、外部
電極を形成する。図６は、磁性体中に複数個のコイルを
配置したアレイ型積層インダクタの内部を透視した斜視
図であり、図７は、アレイ型積層インダクタの外観の斜
視図である。図６において、６０１は磁性体６０３の内
部に配置されるコイルであり、６０２は外部電極への接
続部である。また、図７において、７０１は外部電極を
示す。
【０００６】磁性体の内部に１つまたは複数個のコイル
を並列に配列した構造からなる、積層インダクタまたは
アレイ型積層インダクタにおいて、従来のものは前記の
ような工程で製造されるため、磁性体内部に存在する各
々の内部導体パターンが、内部導体パターン全表面につ
いて磁性体と密着した構造となっている。
を並列に配列した構造からなる、積層インダクタまたは
アレイ型積層インダクタにおいて、従来のものは前記の
ような工程で製造されるため、磁性体内部に存在する各
々の内部導体パターンが、内部導体パターン全表面につ
いて磁性体と密着した構造となっている。
【０００７】そして、磁性体と導体では、熱膨張係数が
異なるため、素子内部に応力が発生し内部の歪みによる
磁気特性の低下、バラツキ等の問題が発生している。こ
の解決方法として、磁性体と内部導体パターンとの間に
空隙を設けることにより、歪みを緩和する方法がある。
積層インダクタに、このような構造を付与するには、焼
成における導体の収縮率を、磁性体よりも大きくなるよ
うに設定し、焼成後の導体と磁性体との間に、空隙を形
成するという方法がある。
異なるため、素子内部に応力が発生し内部の歪みによる
磁気特性の低下、バラツキ等の問題が発生している。こ
の解決方法として、磁性体と内部導体パターンとの間に
空隙を設けることにより、歪みを緩和する方法がある。
積層インダクタに、このような構造を付与するには、焼
成における導体の収縮率を、磁性体よりも大きくなるよ
うに設定し、焼成後の導体と磁性体との間に、空隙を形
成するという方法がある。
【０００８】しかしながら、磁性体と内部導体の間に空
隙を設けると、水分やめっき液さらにはフラックスなど
の液体が、外部電極と電気的な接点となる第１層の内部
導体パターンまたは最終層の内部導体パターンと磁性体
との間に形成された空隙を通って内部にまで侵入し、磁
気特性が低下したり、内部導体パターン間のマイグレー
ションによるショート不良が生じたりするなど、信頼性
に大きな問題を発生させる可能性がある。
隙を設けると、水分やめっき液さらにはフラックスなど
の液体が、外部電極と電気的な接点となる第１層の内部
導体パターンまたは最終層の内部導体パターンと磁性体
との間に形成された空隙を通って内部にまで侵入し、磁
気特性が低下したり、内部導体パターン間のマイグレー
ションによるショート不良が生じたりするなど、信頼性
に大きな問題を発生させる可能性がある。
【０００９】このような問題を解消しようとして、全内
部導体パターンと全磁性体との間に空隙が生じないよう
に焼成すると、結局のところ、前記のような応力が発生
し磁気特性が劣化したりバラツキが生じたりしてしまう
問題が発生する。
部導体パターンと全磁性体との間に空隙が生じないよう
に焼成すると、結局のところ、前記のような応力が発生
し磁気特性が劣化したりバラツキが生じたりしてしまう
問題が発生する。
【００１０】
【発明が解決しようとする課題】従って、本発明の技術
的な課題は、前記の応力による特性劣化と、外部電極と
の接続部からの水分などの液体が侵入によるマイグレー
ションを防止し、特性及び信頼性が向上した積層インダ
クタを得る方法を提供することにある。
的な課題は、前記の応力による特性劣化と、外部電極と
の接続部からの水分などの液体が侵入によるマイグレー
ションを防止し、特性及び信頼性が向上した積層インダ
クタを得る方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、前記の課題解
決のため、導体と磁性体の間に空隙を形成しつつ、内部
導体パターンの外部電極との接続部からは、液体の侵入
がない構造を、積層インダクタに付与することを検討し
た結果なされたものである。
決のため、導体と磁性体の間に空隙を形成しつつ、内部
導体パターンの外部電極との接続部からは、液体の侵入
がない構造を、積層インダクタに付与することを検討し
た結果なされたものである。
【００１２】即ち、本発明は、複数の内部導体パターン
と磁性体層とが交互に積層され、前記内部導体パターン
の第１層及び最終層が外部電極との接続部を有する積層
体の焼成体の側面に外部電極が形成されてなる積層イン
ダクタにおいて、前記内部導体パターンの第１層及び最
終層の少なくとも外部電極との接続部は、周囲の磁性体
と密着して形成され、それ以外の内部導体パターンは、
周囲の磁性体と密着されずに形成されてなることを特徴
とする積層インダクタである。
と磁性体層とが交互に積層され、前記内部導体パターン
の第１層及び最終層が外部電極との接続部を有する積層
体の焼成体の側面に外部電極が形成されてなる積層イン
ダクタにおいて、前記内部導体パターンの第１層及び最
終層の少なくとも外部電極との接続部は、周囲の磁性体
と密着して形成され、それ以外の内部導体パターンは、
周囲の磁性体と密着されずに形成されてなることを特徴
とする積層インダクタである。
【００１３】また、本発明は、第１層及び最終層に外部
電極との接続部を形成した複数の内部導体パターンと磁
性体層とを交互に積層して焼結し、得られる焼結体の側
面に外部電極層を形成する、前記の積層インダクタの製
造方法において、前記内部導体パターンの第１層及び最
終層の少なくとも外部電極との接続部は、焼結による収
縮率が１０％以下の導体ペーストを用いて形成し、それ
以外の内部導体パターンは、焼結による収縮率が１０％
以上の導体ペーストを用いて形成することを特徴とする
積層インダクタの製造方法である。
電極との接続部を形成した複数の内部導体パターンと磁
性体層とを交互に積層して焼結し、得られる焼結体の側
面に外部電極層を形成する、前記の積層インダクタの製
造方法において、前記内部導体パターンの第１層及び最
終層の少なくとも外部電極との接続部は、焼結による収
縮率が１０％以下の導体ペーストを用いて形成し、それ
以外の内部導体パターンは、焼結による収縮率が１０％
以上の導体ペーストを用いて形成することを特徴とする
積層インダクタの製造方法である。
【００１４】
【作用】通常の磁性体ペーストは、焼成による収縮率が
約１０％であるから、本発明の積層インダクタにおいて
は、内部導体パターンと周囲の磁性体との間に空隙が存
在し、導体と磁性体の熱膨張係数の相違に起因する応力
の発生が皆無に近く、応力に基づく特性の低下が見られ
ない。
約１０％であるから、本発明の積層インダクタにおいて
は、内部導体パターンと周囲の磁性体との間に空隙が存
在し、導体と磁性体の熱膨張係数の相違に起因する応力
の発生が皆無に近く、応力に基づく特性の低下が見られ
ない。
【００１５】また、内部導体パターンの外部導体との接
続部分の近傍は、周囲の磁性体との間に空隙が存在しな
い状態なので、内部にメッキ液、フラックスなどの液体
が侵入することがない。このために、内部導体パターン
が形成しているコイルが、マイグレーションによるショ
ートを起こすことがなく、安定した特性を発現する品質
の優れた積層インダクタを得ることができる。
続部分の近傍は、周囲の磁性体との間に空隙が存在しな
い状態なので、内部にメッキ液、フラックスなどの液体
が侵入することがない。このために、内部導体パターン
が形成しているコイルが、マイグレーションによるショ
ートを起こすことがなく、安定した特性を発現する品質
の優れた積層インダクタを得ることができる。
【００１６】
【実施例】次に、本発明の実施例について、具体的に説
明する。
明する。
【００１７】まず、磁性体層を形成するための磁性体ペ
ースト用に、Ｎｉ−Ｚｎ−Ｃｕフェライトｎ粉末を準備
した。この粉末に、結合材としてポリビニルブチラール
を、また溶媒としてシクロヘキサノンとトルエンを重量
比で５０／５０で混合したものを加え、３本ロールを用
いて混練し、磁性体ペーストを作製した。
ースト用に、Ｎｉ−Ｚｎ−Ｃｕフェライトｎ粉末を準備
した。この粉末に、結合材としてポリビニルブチラール
を、また溶媒としてシクロヘキサノンとトルエンを重量
比で５０／５０で混合したものを加え、３本ロールを用
いて混練し、磁性体ペーストを作製した。
【００１８】また、内部導体パターンを形成するため
の、導体ペースト用としてＡｇ粉末を準備した。この粉
末を磁性体ペーストと同様に、結合材及び溶媒と混練
し、導体ペーストを作製した。この際、結合材の混合比
率などを調整することにより、焼成した際の収縮率が異
なるものを２種類準備した。図３及び図４は、前記２種
類の導体ペーストについて、温度と収縮率の関係を測定
した結果で、図３のものは、９００℃における収縮率が
約１５％、図４のものは、９００℃における収縮率が約
１０％である。
の、導体ペースト用としてＡｇ粉末を準備した。この粉
末を磁性体ペーストと同様に、結合材及び溶媒と混練
し、導体ペーストを作製した。この際、結合材の混合比
率などを調整することにより、焼成した際の収縮率が異
なるものを２種類準備した。図３及び図４は、前記２種
類の導体ペーストについて、温度と収縮率の関係を測定
した結果で、図３のものは、９００℃における収縮率が
約１５％、図４のものは、９００℃における収縮率が約
１０％である。
【００１９】これらの磁性体ペースト及び導体ペースト
を用いて、図５に示したのと同様に磁性体層と内部導体
パターンを交互に印刷して積層を行なった。そして、本
実施例においては、第１層と最終層の内部導体パターン
印刷には、図４に示した収縮率が約１０％の導体ペース
トを用い、その他の層の内部導体パターン印刷には、図
３に示した収縮率が約１５％の導体ペーストを用いた。
を用いて、図５に示したのと同様に磁性体層と内部導体
パターンを交互に印刷して積層を行なった。そして、本
実施例においては、第１層と最終層の内部導体パターン
印刷には、図４に示した収縮率が約１０％の導体ペース
トを用い、その他の層の内部導体パターン印刷には、図
３に示した収縮率が約１５％の導体ペーストを用いた。
【００２０】次に、前記の積層体を上下方向から加圧し
て、各層を圧着し、３.８ｍｍ×１.９２ｍｍの大きさに
切断し、内部に４個のコイルが配置された積層体を得
た。そして前記積層体に脱バインダ処理を施し、８７０
℃、９００℃、９２０℃の各温度で、それぞれ焼成を２
時間行なった。本実施例で用いた材料の場合、焼成温度
は８５０〜９３０℃の範囲が好適である。
て、各層を圧着し、３.８ｍｍ×１.９２ｍｍの大きさに
切断し、内部に４個のコイルが配置された積層体を得
た。そして前記積層体に脱バインダ処理を施し、８７０
℃、９００℃、９２０℃の各温度で、それぞれ焼成を２
時間行なった。本実施例で用いた材料の場合、焼成温度
は８５０〜９３０℃の範囲が好適である。
【００２１】次に、前記焼成体の内部導体パターンが、
外部電極との接続部として、露出している部分に、Ａｇ
を主成分とした導電性ペーストを塗付し、６００℃で焼
き付けを行い、外部電極を形成した。その後、外部電極
にＮｉ及びＳｎのメッキを施し、アレイ型積層インダク
タを得た。本実施例では、外部導体にＡｇを主成分とし
た導電性ペーストを用いたが、カーボンやＣｕ、Ｎｉな
どを主成分とした導電性ペーストでも使用可能である。
外部電極との接続部として、露出している部分に、Ａｇ
を主成分とした導電性ペーストを塗付し、６００℃で焼
き付けを行い、外部電極を形成した。その後、外部電極
にＮｉ及びＳｎのメッキを施し、アレイ型積層インダク
タを得た。本実施例では、外部導体にＡｇを主成分とし
た導電性ペーストを用いたが、カーボンやＣｕ、Ｎｉな
どを主成分とした導電性ペーストでも使用可能である。
【００２２】図１は、本実施例のアレイ型積層インダク
タの、断面の模式図である。図１に示したように、本実
施例のアレイ型積層インダクタ１００においては、外部
電極との接続部１０４における内部導体パターン１０２
と磁性体１０１との間には、空隙がなく、両者が密着し
た状態である。それ以外の内部導体パターンには、磁性
体１０１との間に、空隙１０３が形成されている。
タの、断面の模式図である。図１に示したように、本実
施例のアレイ型積層インダクタ１００においては、外部
電極との接続部１０４における内部導体パターン１０２
と磁性体１０１との間には、空隙がなく、両者が密着し
た状態である。それ以外の内部導体パターンには、磁性
体１０１との間に、空隙１０３が形成されている。
【００２３】
【比較例】次に、比較のために、すべての内部導体パタ
ーン印刷に、縮率が約１５％の導体ペーストを用いた他
は、実施例とまったく同一の条件で、アレイ型積層イン
ダクタを作製した。図２は、本比較例のアレイ型積層イ
ンダクタの、断面の模式図である。図２に示したよう
に、本比較例のアレイ型積層インダクタ２００において
は、内部導体パターン２０２のいずれの箇所について
も、磁性体２０１との間に、空隙２０３が形成されてい
る。
ーン印刷に、縮率が約１５％の導体ペーストを用いた他
は、実施例とまったく同一の条件で、アレイ型積層イン
ダクタを作製した。図２は、本比較例のアレイ型積層イ
ンダクタの、断面の模式図である。図２に示したよう
に、本比較例のアレイ型積層インダクタ２００において
は、内部導体パターン２０２のいずれの箇所について
も、磁性体２０１との間に、空隙２０３が形成されてい
る。
【００２４】次に、前記実施例と前記比較例のアレイ型
積層インダクタについて、それぞれ１００個の試料を準
備し、温度が４０℃、相対湿度が９０％という条件で、
５Ｖの電圧を印加して放置するという方法により、マイ
グレーションの評価を行なった。この際、処理後の絶縁
抵抗が１×１０８Ω以下になった試料をマイグレーショ
ンが発生したものと見做した。
積層インダクタについて、それぞれ１００個の試料を準
備し、温度が４０℃、相対湿度が９０％という条件で、
５Ｖの電圧を印加して放置するという方法により、マイ
グレーションの評価を行なった。この際、処理後の絶縁
抵抗が１×１０８Ω以下になった試料をマイグレーショ
ンが発生したものと見做した。
【００２５】表１は、前記実施例と前記比較例のアレイ
型積層インダクタの、マイグレーションの発生率を示
す。
型積層インダクタの、マイグレーションの発生率を示
す。
【００２６】
【表１】
【００２７】表１から、実施例のアレイ型積層インダク
タは、マイグレーションの発生が認められなかった。こ
れに対し、比較例のアレイ型積層インダクタにおいて
は、マイグレーションが多数発生した。
タは、マイグレーションの発生が認められなかった。こ
れに対し、比較例のアレイ型積層インダクタにおいて
は、マイグレーションが多数発生した。
【００２８】
【発明の効果】以上に説明したように、本発明によれ
ば、アレイ型積層インダクタにおいて、内部導体パター
ンの外部電極との接続部には、周囲の磁性体との間に空
隙がなく、それ以外の内部導体パターンには、周囲の磁
性体との間に空隙が形成されているため、応力発生に起
因する磁気特性劣化がなく、同時に外部電極との接続部
からの、液体の侵入によるマイグレーションの発生のな
い、信頼性と品質の優れたものが得られる。
ば、アレイ型積層インダクタにおいて、内部導体パター
ンの外部電極との接続部には、周囲の磁性体との間に空
隙がなく、それ以外の内部導体パターンには、周囲の磁
性体との間に空隙が形成されているため、応力発生に起
因する磁気特性劣化がなく、同時に外部電極との接続部
からの、液体の侵入によるマイグレーションの発生のな
い、信頼性と品質の優れたものが得られる。
【００２９】また、前記実施例には、アレイ型積層イン
ダクタの例を示したが、本発明の技術は、積層型トラン
ス、積層型チップコンデンサなどにも応用可能である。
このため、本発明が積層型の各種部品の、信頼性や品質
の向上に寄与するところは、非常に大きいと言える。
ダクタの例を示したが、本発明の技術は、積層型トラン
ス、積層型チップコンデンサなどにも応用可能である。
このため、本発明が積層型の各種部品の、信頼性や品質
の向上に寄与するところは、非常に大きいと言える。
【図１】実施例のアレイ型積層インダクタの断面の模式
図。
図。
【図２】比較例のアレイ型積層インダクタの断面の模式
図。
図。
【図３】導体ペーストについて温度と収縮率の関係を測
定した結果を示す図。
定した結果を示す図。
【図４】導体ペーストについて温度と収縮率の関係を測
定した結果を示す図。
定した結果を示す図。
【図５】一般的な積層インダクタの製造工程における積
層の順番を模式的に示す図。
層の順番を模式的に示す図。
【図６】アレイ型積層インダクタの内部を透視した斜視
図。
図。
【図７】アレイ型積層インダクタの外観の斜視図。
１００，２００，６００，７００ アレイ型積層イン
ダクタ １０１，２０１，６０３，７０２ 磁性体 １０２，２０２ 内部導体パターン １０３，２０３ 空隙 １０４，６０２ 外部電極との接続部 ５０１ａ，５０１ｂ ５０３ａ，５０３ｂ，５０３ｃ，
５０３ｄ グリーンシート ５０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，５０２ｅ
内部導体パターン ５０４ａ，５０４ｂ，５０４ｃ，５０４ｄ 窓 ６０１ コイル ７０１ 外部電極
ダクタ １０１，２０１，６０３，７０２ 磁性体 １０２，２０２ 内部導体パターン １０３，２０３ 空隙 １０４，６０２ 外部電極との接続部 ５０１ａ，５０１ｂ ５０３ａ，５０３ｂ，５０３ｃ，
５０３ｄ グリーンシート ５０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，５０２ｅ
内部導体パターン ５０４ａ，５０４ｂ，５０４ｃ，５０４ｄ 窓 ６０１ コイル ７０１ 外部電極
Claims (2)
- 【請求項１】 複数の内部導体パターンと磁性体層とが
交互に積層され、前記内部導体パターンの第１層及び最
終層が外部電極との接続部を有する積層体の焼成体の側
面に外部電極が形成されてなる積層インダクタにおい
て、前記内部導体パターンの第１層及び最終層における
少なくとも外部電極との接続部は、周囲の磁性体と密着
して形成され、それ以外の内部導体パターンは、周囲の
磁性体と密着されずに形成されてなることを特徴とする
積層インダクタ。 - 【請求項２】 第１層及び最終層に外部電極との接続部
を形成した複数の内部導体パターンと磁性体層とを交互
に積層して焼結し、得られる焼結体の側面に外部電極層
を形成する請求項１に記載の積層インダクタの製造方法
において、前記内部導体パターンの第１層及び最終層に
おける少なくとも外部電極との接続部を、焼成による収
縮率が１０％以下の導体ペーストを用いて形成し、それ
以外の内部導体パターンは、焼成による収縮率が１０％
以上の導体ペーストを用いて形成することを特徴とする
積層インダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302729A JP2003109820A (ja) | 2001-09-28 | 2001-09-28 | 積層型インダクタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302729A JP2003109820A (ja) | 2001-09-28 | 2001-09-28 | 積層型インダクタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003109820A true JP2003109820A (ja) | 2003-04-11 |
Family
ID=19122922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001302729A Pending JP2003109820A (ja) | 2001-09-28 | 2001-09-28 | 積層型インダクタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003109820A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029222A (ja) * | 2009-07-21 | 2011-02-10 | Murata Mfg Co Ltd | 電子部品 |
| WO2012008171A1 (ja) * | 2010-07-16 | 2012-01-19 | 株式会社 村田製作所 | コイル内蔵基板 |
| JP2019047015A (ja) * | 2017-09-05 | 2019-03-22 | 株式会社村田製作所 | コイル部品 |
| JP2020126914A (ja) * | 2019-02-04 | 2020-08-20 | 株式会社村田製作所 | コイル部品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021666A (ja) * | 1998-07-02 | 2000-01-21 | Fuji Elelctrochem Co Ltd | 積層チップインダクタの製造方法 |
-
2001
- 2001-09-28 JP JP2001302729A patent/JP2003109820A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021666A (ja) * | 1998-07-02 | 2000-01-21 | Fuji Elelctrochem Co Ltd | 積層チップインダクタの製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029222A (ja) * | 2009-07-21 | 2011-02-10 | Murata Mfg Co Ltd | 電子部品 |
| WO2012008171A1 (ja) * | 2010-07-16 | 2012-01-19 | 株式会社 村田製作所 | コイル内蔵基板 |
| CN102771199A (zh) * | 2010-07-16 | 2012-11-07 | 株式会社村田制作所 | 线圈内置基板 |
| US8410887B2 (en) | 2010-07-16 | 2013-04-02 | Murata Manufacturing Co., Ltd. | Built-in-coil substrate |
| JP5196038B2 (ja) * | 2010-07-16 | 2013-05-15 | 株式会社村田製作所 | コイル内蔵基板 |
| JP2019047015A (ja) * | 2017-09-05 | 2019-03-22 | 株式会社村田製作所 | コイル部品 |
| JP2020126914A (ja) * | 2019-02-04 | 2020-08-20 | 株式会社村田製作所 | コイル部品 |
| JP7099345B2 (ja) | 2019-02-04 | 2022-07-12 | 株式会社村田製作所 | コイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9558877B2 (en) | Ferrite ceramic composition, ceramic electronic component, and method for producing ceramic electronic component | |
| KR100297584B1 (ko) | 코일부품및그생산방법 | |
| KR102029469B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| US6377439B1 (en) | Electronic multilayer ceramic component | |
| US20080073108A1 (en) | Surface mounting type electronic components and manufacturing method of the same | |
| JP2001244116A (ja) | 電子部品及びその製造方法 | |
| KR102015809B1 (ko) | 전자부품 및 그 제조 방법 | |
| CN111524692B (zh) | 层叠线圈部件以及制造方法 | |
| JP7235088B2 (ja) | 積層型電子部品 | |
| US11749448B2 (en) | Laminated electronic component | |
| JP2006253322A (ja) | 電子部品 | |
| JP2020061411A (ja) | 積層型コイルアレイ | |
| JP2002075780A (ja) | チップ型電子部品 | |
| US7567427B2 (en) | Monolithic ceramic electronic component | |
| JPH0254647B2 (ja) | ||
| US6534842B2 (en) | Composite components and the method of manufacturing the same | |
| JP3359522B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| US20140098454A1 (en) | Multilayered ceramic electronic component and method of manufacturing the same | |
| JP2003109820A (ja) | 積層型インダクタ及びその製造方法 | |
| JP2000150289A (ja) | 積層セラミックコンデンサ | |
| JP7184030B2 (ja) | 積層コイル部品 | |
| JPH07263272A (ja) | 積層電子部品の製造方法 | |
| JPS637016B2 (ja) | ||
| JP2506608B2 (ja) | 積層ｌｃフィルタ部品 | |
| JP2002164215A (ja) | 積層セラミック電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050523 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060811 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |