JP2011029222A - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP2011029222A JP2011029222A JP2009170168A JP2009170168A JP2011029222A JP 2011029222 A JP2011029222 A JP 2011029222A JP 2009170168 A JP2009170168 A JP 2009170168A JP 2009170168 A JP2009170168 A JP 2009170168A JP 2011029222 A JP2011029222 A JP 2011029222A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- coil
- layer
- thin
- film conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】段差緩和層に設けられた突起部が、段差緩和層と薄膜導電パターンの間に発生する連続的な隙間を部分的に埋めることで、この隙間への水分やめっき液などの浸入を防ぐ。
【解決手段】第1の絶縁体基板5と薄膜絶縁層82と薄膜導電パターン85とが順次複数形成された積層体と、積層体上に取り付けられた第2の絶縁体基板と、入出力端に接続される外部電極とを備える電子部品において、積層体の内部に薄膜絶縁層82と薄膜導電パターン85とで生じる段差を緩和するための段差緩和層101を有し、段差緩和層は、薄膜導電パターン85に向かう突起部103を有するとともに、突起部の一部が薄膜導電パターンに密接している。
【選択図】図5
【解決手段】第1の絶縁体基板5と薄膜絶縁層82と薄膜導電パターン85とが順次複数形成された積層体と、積層体上に取り付けられた第2の絶縁体基板と、入出力端に接続される外部電極とを備える電子部品において、積層体の内部に薄膜絶縁層82と薄膜導電パターン85とで生じる段差を緩和するための段差緩和層101を有し、段差緩和層は、薄膜導電パターン85に向かう突起部103を有するとともに、突起部の一部が薄膜導電パターンに密接している。
【選択図】図5
Description
本発明は、積層型の電子部品であって、特にコイルパターンを内蔵したトランスやコモンモードチョークコイル等として使用される電子部品に関する。
近年、携帯電話や携帯音楽プレーヤーなどの電子機器の小型化に伴い、搭載される電子部品の小型化が急速に進んでおり、例えば、積層型のコイル部品やセラミックコンデンサなどの積層電子部品が広く用いられている。
このような積層電子部品として、特許文献1に示すような電子部品がある。この電子部品は、第1の磁性体基板と、第1の磁性体基板の表面に薄膜形成手段にて形成された、絶縁体層とコイルパターンを厚み方向に積み重ねた積層体と、第1の磁性体基板との間に積層体を挟む第2の磁性体基板とを備え、コイルパターンが少なくとも2個のコイルを構成している電子部品である。
しかしながら、上記従来の電子部品では、以下のような問題がある。
第1の磁性体基板上に、薄膜形成手段を用いて絶縁体層とコイルパターンとを順に形成した場合、コイルパターンが配設された領域と、配設されていない領域では、コイルパターンの厚み分に対応する段差が生じる。この段差が発生した状態で、複数の絶縁体層とコイルパターンを積層すると、積層体の上面の凹凸が顕著になり、積層体と第2の磁性体基板との間の接着強度が不足したり、凹凸の影響で積層体と第2の磁性体基板との間に隙間が発生してしまう。
一方、積層セラミック電子部品の製造方法では、例えば特許文献2に示すように、セラミックグリーンシート上に、内部電極を印刷後、内部電極の厚みによる段差部を埋めるように、セラミックペーストをさらに印刷することで、内部電極の厚み分の段差を解消する方法が開示されている。
ところが、特許文献1の電子部品に、特許文献2のように段差を解消するための層(以下、段差緩和層という)を薄膜形成手段で形成した場合、コイルパターンと段差緩和層との間に、連続的な隙間が生じる。これは、フォトマスクの位置ずれなどによるコイルパターンと段差緩和層のパターンの重なりを防ぐために、フォトマスクの精度、および、位置合わせ精度分を考慮して設計したフォトマスクを使用するためである。この隙間の幅はフォトマスク自体の精度や位置合わせ精度にもよるが、おおよそ2〜4μmの幅の隙間となる。
この連続的な隙間に外部からの水分やめっき液などの不純物が侵入した場合、コイルパターンの導電材料の腐食やマイグレーションが発生したり、これらの水分やめっき液などの不純物が外部電極とコイルパターンに接続された引き出し電極との接続点部に到達し、外部電極の下地電極が酸化されることで、直流抵抗(Rdc)が増加する問題があった。
上記問題点を解決するために、本発明に係わる電子部品は、第1の絶縁体基板と、前記第1の絶縁体基板の表面に、薄膜絶縁層と薄膜導電パターンとが順次複数形成された積層体と、前記積層体上に取り付けられた第2の絶縁体基板と、前記薄膜導電パターンの入出力端に接続される外部電極とを備える電子部品において、前記積層体の内部に、前記薄膜絶縁層と前記薄膜導電パターンとで生じる段差を緩和するための段差緩和層を有し、前記段差緩和層は、前記薄膜絶縁層の上面であって、前記薄膜導電パターンが配設されていない領域に形成され、前記薄膜導電パターンに向かう突起部を有するとともに、前記突起部の一部が前記薄膜導電パターンに密接していることを特徴とする。
また、前記薄膜絶縁層のうちの1層と、その上面に形成された前記薄膜導電パターン1層を1セットとした場合、2セット毎に前記段差緩和層が設けられていることが好ましい。
また、前記第1の絶縁体基板および前記第2の絶縁体基板は、磁性体基板であることが好ましい。
また、前記薄膜導電パターンはコイルパターンを含むことが好ましい。
段差緩和層に設けられた突起部が、段差緩和層と薄膜導電パターンの間に発生する連続的な隙間を部分的に埋めることで、この隙間への水分やめっき液などの不純物の浸入を防ぐことができる。その結果、積層体内部の薄膜導電パターンの腐食やマイグレーションの発生、および、外部電極の下地電極が酸化されることによる、直流抵抗(Rdc)の増加を防止できる。
図1は、本発明に係わる実施形態1の電子部品の外観を示す斜視図であり、図2は、分解斜視図である。
実施形態1は、電子部品がコモンモードチョークコイルの場合の例である。
このコモンモードチョークコイル1は、チップ体2と外部電極3a、3b、3c、3dを具備している。また、チップ体2は、図2に示すように、第1の絶縁体基板としての第1の磁性体基板5上に、積層体4を形成し、この積層体4上に、接着層7a、7bを介して第2の絶縁体基板としての第2の磁性体基板6を貼り合わせた構成となっている。
第1の磁性体基板5および第2の磁性体基板6の材料としては、Ni−Zn系やMn−Zn系等のフェライト材料が使用される。なお、基板の材料は磁性体に限定されるものではなく、用途に応じて、誘電体や絶縁体を用いても良い。
積層体4は、この第1の磁性体基板5上に、フォトリソグラフィ等の薄膜形成手段により形成された、薄膜絶縁層と薄膜導電パターンを交互に複数積層して形成したもので、薄膜絶縁層で被覆された1対のコイル部8、9を有する。さらに、第1のコイル部8と第2のコイル部9のそれぞれの内部に、薄膜絶縁層と薄膜導電パターンとで生じる段差を緩和するための段差緩和層101、102が形成されている。
具体的には、第1のコイル部8は、第1の磁性体基板5の上に、薄膜絶縁層81、薄膜導電パターンとしてのコイルパターン84および引き出し電極86a、86b、薄膜絶縁層82、薄膜導電パターンとしてのコイルパターン85および引き出し電極87a、87b、段差緩和層101、薄膜絶縁層83を順に積み重ね、薄膜絶縁層82に設けられたスルーホール88を通じて、コイルパターン84、85を電気的に接続した構造となっている。
すなわち、第1のコイル部8内に、内部回路としてコイルパターン84、85からなる並列スパイラルコイルが形成され、それらに電気的にそれぞれ接続されている引き出し電極86a、86b、87a、87bが積層体4の側面で露出されている。
一方、第2のコイル部9も第1のコイル部8とほぼ同様であり、第1のコイル部8の上に、薄膜絶縁層91、薄膜導電パターンとしてのコイルパターン94および引き出し電極96a、96b、薄膜絶縁層92、薄膜導電パターンとしてのコイルパターン95および引き出し電極97a、97b、段差緩和層102、薄膜絶縁層93を順に積み重ね、薄膜絶縁層92に設けられたスルーホール98を通じて、コイルパターン94、95を電気的に接続した構造となっている。
すなわち、第2のコイル部9内に、内部回路としてコイルパターン94、95からなる並列スパイラルコイルがその軸心を第1のコイル部8の軸心と一致させた状態で形成され、それらに電気的にそれぞれ接続されている引き出し電極96a、96b、97a、97bが積層体4の側面で露出されている。
本実施形態1では、薄膜導電パターンとしてのコイルパターン84、85、94、95および引き出し電極86a、86b、87a、87b、96a、96b、97a、97bの材料としてAgもしくはその合金が用いられている。ただし、Ag以外に、Pd、Cu、Al、Niあるいはこれらの合金等の金属であってもよい。
これらの薄膜導電パターンは、スパッタリングや蒸着等の薄膜形成、レジスト塗布、露光、現像、エッチング等の一連のフォトリソグラフィ技術を用いて所望のパターン形状に形成される。
また、薄膜絶縁層81、82、83、91、92、93の材料として感光性ポリイミド樹脂を使用した。これらの薄膜絶縁層は、感光性ポリイミドを塗布、露光、現像等の一連のフォトリソグラフィ技術を用いて形成される。特に、薄膜絶縁層82、92には所望のパターンのフォトマスクを利用し、露光することでスルーホール88、98が形成される。
薄膜絶縁層の材料として、上記感光性ポリイミド樹脂以外に、エポキシ樹脂、アクリル樹脂、環状オレフィン樹脂、ベンゾシクロプテン樹脂等の種々の樹脂材料、あるいはSiO2等のガラス、ガラスセラミクス、誘電体等を用いることもできる。
また、第2の磁性体基板6は、接着層7a、7bを介して、積層体4上に接着される。具体的には、熱硬化性のポリイミド樹脂を、積層体4の薄膜絶縁層93の上面と第2の磁性体基板6の下面とにそれぞれ塗布して、接着層7a、7bを形成し、これらを貼り合わせた後、乾燥させる。その後、加熱しながら、第2の磁性体基板6を第1の磁性体基板5側に所定の圧力で押圧して、第2の磁性体基板6を積層体4上に熱圧着する。
また、外部電極3a、3cは、図1に示すように、チップ体2の一方側面近傍であって、その一方主面から一方側面を経て他方主面に折り返すように形成されている。外部電極3b、3dは、チップ体2の前記一方側面に対向する他方側面近傍であって、その一方主面から他方側面を経て他方主面に折り返すように形成されている。
更に、外部電極3aが引き出し電極86a、87aに、外部電極3bが引き出し電極86b、87bに接続するように取り付けられ、外部電極3cが引き出し電極96a、97aに、外部電極3dが引き出し電極96b、97bに接続するように取り付けられている。
これにより、第1のコイル部8のスパイラルコイルと外部電極3a、3bとが電気的に接続され、第2のコイル部9のスパイラルコイルと外部電極3c、3dとが電気的に接続される。
本実施形態1では、外部電極3a、3b、3c、3dは、下地電極としてスパッタ法等でNi合金の膜が形成され、それを覆うようにNiめっき、Snめっきが形成された構成となっている。
この他、Ag、Cu、NiCr又はNiCuおよびその合金等の材料を含む導電ペーストを塗布する方法、もしくは、これらの材料をスパッタリングや蒸着等で成膜する方法で下地電極が形成され、その後、湿式電解めっきによりNi、Sn、Sn−Pb等の金属膜がめっきされるものであってもよい。
次に、段差緩和層101、102について詳細を説明する。
図3は、実施形態1または後述する比較例の電子部品を天面から見た透視図であり、図4は、実施形態1における図3のA−A断面図である。さらに、図5(a)は、実施形態1における段差緩和層101の上面部を切断した場合の上面図であり、図5(b)は、図5(a)に示すBの方向から見た斜視図である。
本実施形態1の場合、第1のコイル部8および第2のコイル部9の薄膜導電パターン、すなわち、コイルパターンおよび引き出し電極は、天面からみるとほぼ同様の形状をしており、積層方向に対してほぼ重なった状態になっている(図2および図3参照)。このため、積層体4においては、その積層方向において、薄膜導電パターン部分がその厚み分だけ、薄膜導電パターンが配設されていない部分と比較して厚くなってしまう。
この段差を解消するために、薄膜絶縁層上の薄膜導電パターンが配設されていない部分に、段差緩和層が形成されている。
より具体的に第1のコイル部8で説明すると、図5(a)に示すように、段差緩和層101は、薄膜絶縁層82の上面であって、薄膜導電パターンであるコイルパターン85および引き出し電極87a、87bが配設されていない部分であって、コイルパターン85および引き出し電極87a、87bの周囲を囲むように形成されている。
この場合も、薄膜導電パターンと段差緩和層との間に、2〜4μmの幅の隙間Sが生じる。
この構造に関しては、第2のコイル部9もほぼ同様である。
また、図2に示すように、薄膜絶縁層1層とその上面に形成された薄膜導電パターン1層を1セットとした場合、2セット毎に段差緩和層が設けられている。
すなわち、第1のコイル部8の場合、薄膜絶縁層81と薄膜導電パターンであるコイルパターン84および引き出し電極86a、86bが1セット目で、薄膜絶縁層82と薄膜導電パターンであるコイルパターン85および引き出し電極87a、86bが2セット目に相当し、これらに対して、段差緩和層101が1層形成されている。この場合、段差吸収層101の厚みは、おおよそコイルパターン84および引き出し配線86a、86bの厚みと、コイルパターン85および引き出し配線87a、87bの厚みとを合わせた厚みとなる。
第2のコイル部9の場合も、同様で、薄膜絶縁層91と薄膜導電パターンであるコイルパターン94および引き出し電極96a、96bが1セット目で、薄膜絶縁層92と薄膜導電パターンであるコイルパターン95および引き出し電極97a、96bが2セット目に相当し、これらに対して、段差緩和層102が1層形成されている。この場合、段差吸収層102の厚みは、おおよそコイルパターン94および引き出し配線96a、96bの厚みと、コイルパターン95および引き出し配線97a、97bの厚みとを合わせた厚みとなる。
このように、薄膜絶縁層1層と、その上面に形成された薄膜導電パターン1層を1セットとした場合に、2セット毎に段差緩和層が設けられることにより、1セット毎に段差緩和層を形成する場合に比べて、コモンモードチョークコイルの製造過程において、工程数が削減でき、コストを抑えることが可能となる。
次に、突起部103に関して詳細に説明する。
突起部103は、図4に示すように、段差緩和層101と薄膜導電パターン(この図ではコイルパターン85)の間、および、段差緩和層102と薄膜導電パターン(この図ではコイルパターン95)の間の隙間Sを埋める様に形成されている。更に、突起部103は、図5に示すように、段差緩和層101の要所に複数形成されており、薄膜導電パターンであるコイルパターン85および引き出し電極97a、97bに向って突出しており、その一部が薄膜導電パターンに密接して形成されている。
また、突起部103の形状は、図5(a)のように平面視した場合、おおよそ底部が20〜30μmで高さが10〜15μmの2等辺三角形の形状をしており、頂点部分が薄膜導電パターンと数〜十数μmの幅で重なっている。
このように、突起部103は、上述の隙間Sを分断するように形成されている。この突起部103により、この隙間Sへの水分やめっき液などの不純物の浸入を防ぐことができる。
また、特に、引き出し電極は、外部電極と電気的に接続するために積層体4の側面にその一部が露出しており、外部から水分やめっき液などの不純物が侵入しやすい部分である。このため、突起部103は、少なくとも引き出し電極近傍に必ず形成することが望ましい。
以上の突起部103についての説明では、段差緩和層101に形成されたものについて説明したが、段差緩和層102にも同様の突起部103が設けられている。
次に、段差緩和層および突起部の製造方法に関して図6を使って説明する。
図6は、積層体4の側面であって、図5(b)と同様に、図5(a)のBの方向から見た図であり、第1のコイル部8内の段差緩和層101を形成する途中の段階を示す図である。
まず、磁性体基板5上に薄膜絶縁層81、引き出し電極86a、薄膜絶縁膜82、引き出し電極87aが順に形成されたその上面に、段差緩和層101となる感光性ポリイミド樹脂を塗布する(図6(a))、その後、所望の段差緩和層および突起部の形状に設計されたフォトマスクを用いて露光する(図6(b))。その後、現像することで突起部103を有した段差緩和層101が形成される。この段階では、突起部103は、上述の連続的な隙間Sの一部を隙間なく埋めると共に、突起部103の先端部は、引き出し電極87aの上部に重なって形成される。この重なった部分は、積層体4あるいは第2の磁性体基板6を積層圧着する過程の中で、押しつぶされていき、重なり部分の厚みはほぼ皆無となり、図5(b)の形状となる。なお、段差緩和層の材料は、薄膜絶縁層と同じ材料を用いることができる。本実施形態1では感光性ポリイミドが使用されている。
ここでの説明では、引き出し電極87a付近のみの説明のため、コイルパターン85や引き出し電極87bは説明にはないが、積層体4全体で見た場合、コイルパターン85や引き出し電極87bは、引き出し電極87aを形成する際に同時に形成される。
上記一連の突起部に関する説明は、段差緩和層101および突起部103に関するものであるが、第2のコイル部9内に形成される段差緩和層102に関しても、同様に突起部103を有しており、同様な構造、製造方法で形成される(詳細説明は省略する)。
一方、比較例として、図8、9に段差緩和層に突起部が形成されていない場合の図を示す。図8は、比較例における図3のA−A断面図である。さらに、図9(a)は、比較例における段差緩和層101Aの上面部を切断した場合の上面図であり、図9(b)は、図9(a)に示すCの方向から見た斜視図である。
この場合、突起部103が形成されていないため、図8に示すように、段差緩和層101Aとコイルパターン85の間、あるいは、段差緩和層102Aとコイルパターン95の間に隙間Sが形成された状態になる。また、図9(a)および図9(b)に示すように、段差緩和層101Aと、コイルパターン85および引き出し電極87a、87bとの間に隙間Sが分断されていない状態で連続的に延伸して存在する。また、第2のコイル部9においても同様に連続的に延伸する隙間Sが形成されている。
これら実施形態1および比較例1のコモンモードチョークコイル1を、それぞれ耐湿試験層(試験条件70℃/93%)に投入し、故障率を比較した。その結果を図7に示す。
この結果からもわかるように、比較例1のコモンモードチョークコイルでは試験時間2000時間後に故障率が37%発生した。一方で、実施形態1のコモンモードチョークコイルでは2000時間経過後も故障は発生しなかった。故障の発生原因は、上述の連続的な隙間Sに侵入した水分や不純物による積層体内部の薄膜導電パターンの腐食やマイグレーションの発生と、外部電極の下地電極が酸化したことによる、直流抵抗(Rdc)の増加であった。
この結果からも判るように、段差緩和層101、102に本発明の突起部103を設けることで、コモンモードチョークコイル1の信頼性性能を向上させることができる。
ところで、コイルパターンをインダクタとして利用するような電子部品の場合、コイルのQ値を上げるために、抵抗成分を下げる必要がある。このため、コイルパターンの導体の厚みを厚くしなければならない。その結果、導体の厚み分の段差がさらに大きなものになる。このため、本発明に係わる段差緩和層および突起部は、積層体の薄膜導電パターンが特にコイルパターンの場合において特にその効果を発揮することができる。
なお、この発明は、上記実施形態に限定されるものではなく、発明の要旨の範囲において種々の変形及び変更が可能である。
本実施形態1では、薄膜絶縁層と薄膜導電パターン2セットにつき段差緩和層を1層形成する例を示したが、1セット毎に段差緩和層を形成してもよい。
また、段差緩和層および突起部はコイルパターンおよび引き出し電極が配設されていない部分であって、コイルパターンおよび引き出し電極の周囲を囲むように形成されている例を示したが、これに限定するものでなく、薄膜導電パターンの配設されていない場所全面に形成してもよい。また突起部は、略三角形の例を示したが、形状についてもこれに限定しない。さらに、突起部の間隔や個数についても限定しない。また、段差緩和層101、102に形成される突起部103の大きさ、形状、個数、位置は、上記2つの段差緩和層101、102間で同じである必要もなく、違っていても構わない。また、1つの段差緩和層内においても、大きさ、形状が同じにする必要もない。
更に、内部回路として、コイルパターン84、85で構成される第1のコイル部8とコイルパターン94、95に構成される第2のコイル部9というコイル回路を有するコモンモードチョークコイルについて例を挙げたが、内部回路として、一次側コイルと二次側コイルとで構成されるトランス回路を有した電子部品や、その他のコイルパターンを内蔵した電子部品であってもよい。
1 コモンモードチョークコイル
2 チップ体
3a、3b、3c、3d 外部電極
4 積層体
5 第1の絶縁体基板(第1の磁性体基板)
6 第2の絶縁体基板(第2の磁性体基板)
7a、7b 接着層
8 第1のコイル部
9 第2のコイル部
81、82、83、91、92、93 薄膜絶縁層
84、85、94、95 コイルパターン
86a、86b、87a、87b、96a、96b、97a、97b 引き出し電極
88、98 スルーホール
101、102、101A、102A 段差緩和層
103 突起部
2 チップ体
3a、3b、3c、3d 外部電極
4 積層体
5 第1の絶縁体基板(第1の磁性体基板)
6 第2の絶縁体基板(第2の磁性体基板)
7a、7b 接着層
8 第1のコイル部
9 第2のコイル部
81、82、83、91、92、93 薄膜絶縁層
84、85、94、95 コイルパターン
86a、86b、87a、87b、96a、96b、97a、97b 引き出し電極
88、98 スルーホール
101、102、101A、102A 段差緩和層
103 突起部
Claims (4)
- 第1の絶縁体基板と、前記第1の絶縁体基板の表面に、薄膜絶縁層と薄膜導電パターンとが順次複数形成された積層体と、前記積層体上に取り付けられた第2の絶縁体基板と、前記薄膜導電パターンの入出力端に接続される外部電極とを備える電子部品において、
前記積層体の内部に、前記薄膜絶縁層と前記薄膜導電パターンとで生じる段差を緩和するための段差緩和層を有し、
前記段差緩和層は、前記薄膜絶縁層の上面であって、前記薄膜導電パターンが配設されていない領域に形成され、前記薄膜導電パターンに向かう突起部を有するとともに、前記突起部の一部が前記薄膜導電パターンに密接していることを特徴とする電子部品。 - 前記薄膜絶縁層のうちの1層と、その上面に形成された前記薄膜導電パターン1層を1セットとした場合、2セット毎に前記段差緩和層が設けられていることを特徴とする請求項1に記載の電子部品。
- 前記第1の絶縁体基板および前記第2の絶縁体基板は、磁性体基板であることを特徴とする請求項1または請求項2に記載の電子部品。
- 前記薄膜導電パターンはコイルパターンを含むことを特徴とする請求項1ないし請求項3のいずれか1項に記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170168A JP2011029222A (ja) | 2009-07-21 | 2009-07-21 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170168A JP2011029222A (ja) | 2009-07-21 | 2009-07-21 | 電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011029222A true JP2011029222A (ja) | 2011-02-10 |
Family
ID=43637680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170168A Pending JP2011029222A (ja) | 2009-07-21 | 2009-07-21 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011029222A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016529732A (ja) * | 2013-08-30 | 2016-09-23 | クアルコム,インコーポレイテッド | 厚さが変化するインダクタ |
WO2017064921A1 (ja) * | 2015-10-14 | 2017-04-20 | アルプス電気株式会社 | 電流検知装置 |
US10116285B2 (en) | 2013-03-14 | 2018-10-30 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
US11289264B2 (en) | 2018-05-18 | 2022-03-29 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6116529A (ja) * | 1984-07-03 | 1986-01-24 | Matsushita Electronics Corp | 半導体装置表面の平坦化方法 |
JPH06232179A (ja) * | 1992-12-08 | 1994-08-19 | Sumitomo Electric Ind Ltd | 化合物半導体装置およびその製造方法 |
JPH07192954A (ja) * | 1993-12-27 | 1995-07-28 | Taiyo Yuden Co Ltd | 積層型電子部品の製造方法 |
JP2003109820A (ja) * | 2001-09-28 | 2003-04-11 | Nec Tokin Corp | 積層型インダクタ及びその製造方法 |
JP2005086056A (ja) * | 2003-09-10 | 2005-03-31 | Tdk Corp | 積層チップ形成部材及び積層チップ電子部品の製造方法 |
JP2005085800A (ja) * | 2003-09-04 | 2005-03-31 | Tdk Corp | コイル部品の製造方法 |
JP2005286353A (ja) * | 2002-06-19 | 2005-10-13 | Murata Mfg Co Ltd | 積層型電子部品 |
JP2006041184A (ja) * | 2004-07-27 | 2006-02-09 | Murata Mfg Co Ltd | 電子部品 |
-
2009
- 2009-07-21 JP JP2009170168A patent/JP2011029222A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6116529A (ja) * | 1984-07-03 | 1986-01-24 | Matsushita Electronics Corp | 半導体装置表面の平坦化方法 |
JPH06232179A (ja) * | 1992-12-08 | 1994-08-19 | Sumitomo Electric Ind Ltd | 化合物半導体装置およびその製造方法 |
JPH07192954A (ja) * | 1993-12-27 | 1995-07-28 | Taiyo Yuden Co Ltd | 積層型電子部品の製造方法 |
JP2003109820A (ja) * | 2001-09-28 | 2003-04-11 | Nec Tokin Corp | 積層型インダクタ及びその製造方法 |
JP2005286353A (ja) * | 2002-06-19 | 2005-10-13 | Murata Mfg Co Ltd | 積層型電子部品 |
JP2005085800A (ja) * | 2003-09-04 | 2005-03-31 | Tdk Corp | コイル部品の製造方法 |
JP2005086056A (ja) * | 2003-09-10 | 2005-03-31 | Tdk Corp | 積層チップ形成部材及び積層チップ電子部品の製造方法 |
JP2006041184A (ja) * | 2004-07-27 | 2006-02-09 | Murata Mfg Co Ltd | 電子部品 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10116285B2 (en) | 2013-03-14 | 2018-10-30 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
JP2016529732A (ja) * | 2013-08-30 | 2016-09-23 | クアルコム,インコーポレイテッド | 厚さが変化するインダクタ |
US10354795B2 (en) | 2013-08-30 | 2019-07-16 | Qualcomm Incorporated | Varying thickness inductor |
WO2017064921A1 (ja) * | 2015-10-14 | 2017-04-20 | アルプス電気株式会社 | 電流検知装置 |
US10495671B2 (en) | 2015-10-14 | 2019-12-03 | Alps Alpine Co., Ltd. | Current detection device |
US11289264B2 (en) | 2018-05-18 | 2022-03-29 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108109807B (zh) | 电子部件 | |
US20220028602A1 (en) | Inductor component | |
US8050045B2 (en) | Electronic component and method of manufacturing the same | |
JP5874199B2 (ja) | コイル部品及びその製造方法 | |
KR101219006B1 (ko) | 칩형 코일 부품 | |
CN108288536B (zh) | 电感元件 | |
JP2005159223A (ja) | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ | |
JP7163882B2 (ja) | インダクタ部品および電子部品 | |
JP2017191923A (ja) | コイル電子部品 | |
KR102356125B1 (ko) | 전자 부품 내장 기판 | |
US10515755B2 (en) | Coil electronic component and method of manufacturing the same | |
KR102545033B1 (ko) | 코일 전자 부품 | |
JP2011029222A (ja) | 電子部品 | |
JP4622367B2 (ja) | 電子部品 | |
JP2018206950A (ja) | コイル部品 | |
JP2006222106A (ja) | チップ型電子部品およびその製造方法 | |
JP6740874B2 (ja) | 電子部品 | |
WO2012124421A1 (ja) | フレキシブル多層基板 | |
KR20180046270A (ko) | 코일 전자 부품 | |
JP2009182188A (ja) | チップコイルおよびその製造方法 | |
KR20150089211A (ko) | 칩형 코일 부품 | |
JP2012221995A (ja) | 積層型電子部品 | |
JP2021052105A (ja) | インダクタ部品 | |
JP7367713B2 (ja) | インダクタ部品 | |
JP7355051B2 (ja) | インダクタ部品および電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |