JP2016015370A - 積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト - Google Patents

積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト Download PDF

Info

Publication number
JP2016015370A
JP2016015370A JP2014135776A JP2014135776A JP2016015370A JP 2016015370 A JP2016015370 A JP 2016015370A JP 2014135776 A JP2014135776 A JP 2014135776A JP 2014135776 A JP2014135776 A JP 2014135776A JP 2016015370 A JP2016015370 A JP 2016015370A
Authority
JP
Japan
Prior art keywords
conductor
paste
magnetic
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014135776A
Other languages
English (en)
Inventor
中野 年章
Toshiaki Nakano
年章 中野
健二 奥田
Kenji Okuda
健二 奥田
慶太 山本
Keita Yamamoto
慶太 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2014135776A priority Critical patent/JP2016015370A/ja
Publication of JP2016015370A publication Critical patent/JP2016015370A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】より大きな電流を扱える積層インダクタの製造方法を提供する【解決手段】磁性体中に導体パターン32が順次層間接続されて積層方向に螺旋状に周回するコイルに形成されてなる積層チップインダクタ1の製造方法であって、グリーンシート11上に導体パターンの形状の溝31を有する磁性体パターン21を形成するステップ(s2a、s2b)と、溝内に金属ペーストが充填されてなる導体パターンを形成するステップ(s3a、s3b)とを実行して1層目の導体埋め込み層40を形成する第1工程と、形成済みの導体埋め込み層の上に絶縁層12を形成するステップ(s4a、s4b)と、絶縁層上に磁性体パターンを形成するステップ(s5a、s5b)と、当該磁性体パターンの溝に導体パターンを形成するステップ(s6a、s6b)を実行して2層目以降の導体埋め込み層を形成する第2工程とを含む。【選択図】図2

Description

本発明は積層チップインダクタの製造方法に関する。具体的にはパワーインダクタなどの大電流を扱う積層チップインダクタの製造方法に関する。またその製造方法において使用する磁性体ペーストと金属ペーストにも関する。
周知のごとく、積層チップインダクタは電気絶縁性の磁性体中に形成された層状の導体パターンがビアホールなどを介して順次層間接続された構造を有している。それによって各層の導体パターンが積層方向に重畳しながら螺旋状に周回するコイルを形成している。このような積層チップインダクタの製造手順としては、まず、磁性体ペーストからなるグリーンシート上にビアホール加工を施した後、そのグリーンシート上に金属ペーストからなる導体パターンをスクリーン印刷する。それによって導体パターンが形成された1層分の磁性体層が形成される。層間で導体パターンが異なる磁性体層を複数作製し、導体パターンが上下方向で螺旋を形成するように上記の複数の磁性体層を積層して圧着する。なお1層分の磁性体層には多数のコイルに対応して多数の導体パターンが形成されており、圧着により得た積層体を個々のコイルに裁断し、その裁断したチップ状の積層体を焼結させ、内部のコイルに接続する外部電極を形成して積層チップインダクタを完成させる(以下の非特許文献1,2参照)。
このように積層チップインダクタは、印刷技術を用いて製造されるため、コイルを極めて小型、薄型にすることができる。またコイルの周囲が磁性体で囲まれているため、外部への磁気漏洩が少なく、比較的少ない巻数で必要なインダクタンスが得られるという特徴がある。
積層チップインダクタは上述した特徴からフィルタ回路などに広く用いられ電子機器の小型化に寄与している。ところが電子機器に対するさらなる小型化への要求から、従来では巻線タイプのインダクタが使用されていたパワーインダクタなどにも積層チップインダクタを使用することが検討されるようになった。しかし、上述した手順で製造された積層チップインダクタでは導体パターンを厚くすることができず、パワーインダクタなどの大電流を扱う電子部品には適用できなかった。
そこでより厚い導体パターンの形成が可能な「落とし込み印刷法」と呼ばれる製造方法が開発された。この落とし込み印刷法では、まず、グリーンシート上に導体パターンを印刷により形成し、ついで磁性体ペーストをスクリーン印刷することで、導体パターンの周囲を取り囲む形状の磁性体パターンを形成する。それによって磁性体中に導体パターンが埋め込まれた1層分の磁性体層が完成する。次に、その磁性体層の上に層間の導体パターンを絶縁するための磁性体ペーストからなる絶縁層を形成するとともに、絶縁層上に導体パターンと磁性体パターンを形成して2層目の磁性体層を1層目の磁性体層上に印刷により連続して積層する。この2層目の磁性体層を形成する工程を以後繰り返すことで、磁性体中に螺旋状の導体パターンが形成される。この落とし込み印刷法を用いて製造されたパワーインダクタ用の積層チップインダクタは、携帯型情報機器(例えばスマートフォン)などの電源回路に組み込まれて実用に供されている(以下の非特許文献3参照)。
公益法人日本セラミック協会、"セラミックスアーカイブス「積層チップインダクタ」"、[online]、[平成26年6月14日検索]、インターネット<URL:http://www.ceramic.or.jp/museum/contents/pdf/2007_5_03.pdf> TDK株式会社、"テクノマガジン「積層セラミックチップコンデンサの技術革新」"、[online]、[平成26年6月14日検索]、インターネット<URL:http://www.tdk.co.jp/techmag/condenser/200804/> FDK株式会社、"技術情報「積層チップパワーインダクタ MIPシリーズ」"、[online]、[平成26年6月14日検索]、インターネット<URL:http://img.jp.fujitsu.com/downloads/jp/jed/brochures/find/23-4j/29-31.pdf>
現在、動作電力が比較的小さな携帯型情報端末などの電源回路については、従来の巻線タイプのインダクタが上述した落とし込み印刷法により製造された積層チップインダクタが利用されている。しかしながら落とし込み印刷法であっても導体パターンの厚膜化に限界があり、より大電力を必要とする電子機器の電源回路などに採用することが難しい。様々な電子機器に対して小型、薄型化が要求されている現状を鑑みれば、さらに大きな電流を扱える積層チップインダクタが必要となる。そこで本発明はより大きな電流を扱える積層インダクタの製造方法を提供することを主な目的としている。
上記目的を達成するための本発明は、電気絶縁性の磁性体中に1層分の導体パターンが形成されてなる導体埋め込み層が複数層積層されているとともに、各層の導体パターンが順次層間接続されて当該各層の導体パターンが積層方向に螺旋状に周回するコイルに形成されてなる積層チップインダクタの製造方法であって、
磁性体ペーストからなるグリーンシート上に1層目の前記導体埋め込み層を形成する第1工程と、当該第1工程に続いて1回以上実行することで2層目以降の前記導体埋め込み層を形成する第2工程とを含み、
前記第1工程では、前記グリーンシート上に磁性体ペーストをスクリーン印刷することで、前記導体パターンの輪郭形状に開口する溝を備えた磁性体パターンを形成する第1磁性体パターン形成ステップと、金属ペーストをスクリーン印刷することで、前記溝内に金属ペーストが充填されてなる前記導体パターンを形成する第1導体パターン形成ステップとを実行し、
前記第2工程では、磁性体ペーストからなる絶縁層をスクリーン印刷により積層する絶縁層形成ステップと、当該絶縁層上に前記磁性体パターンを形成する第2磁性体パターン形成ステップと、金属ペーストをスクリーン印刷することで、当該第2磁性体パターン形成ステップにより形成された前記溝内に当該金属ペーストが充填されてなる導体パターンを形成する第2導体パターン形成ステップとを実行する、
ことを特徴とする積層チップインダクタの製造方法としている。
あるいは、前記第1工程では、前記グリーンシート上で磁性体ペーストをスクリーン印刷することで、前記導体パターンの輪郭形状に開口する溝を備えた磁性体パターンを形成する第1磁性体パターン形成ステップと、金属ペーストをスクリーン印刷することで、前記溝内に金属ペーストが充填されてなる導体パターンを形成する第1導体パターン形成ステップを交互に複数回繰り返し、
前記第2工程では、形成済みの前記導体埋め込み層の上に磁性体ペーストからなる絶縁層をスクリーン印刷により積層する絶縁層形成ステップを実行するとともに、当該絶縁層上で磁性体ペーストをスクリーン印刷することで、前記導体パターンの輪郭形状に開口する溝を備えた磁性体パターンを形成する第2磁性体パターン形成ステップと、金属ペーストをスクリーン印刷することで、前記溝内に金属ペーストが充填されてなる導体パターンを形成する第2導体パターン形成ステップを交互に複数回繰り返す、
ことを特徴とする積層チップインダクタの製造方法としてもよい。
上記いずれかに記載の積層チップインダクタの製造方法において、前記磁性体ペーストは含有する磁性体材料の固形分が70%以上であるとともに粘度が60Pa・s以下であり、前記金属ペーストは含有する金属材料の固形分が90%以上であるとともに粘度が80Pa・s以下であればより好ましい。
また本発明は積層チップインダクタの製造方法において使用される磁性体ペーストと金属ペーストにも及んでおり、磁性体ペーストに係る発明は、含有する磁性体材料の固形分が70%以上であるとともに粘度が60Pa・s以下であることを特徴とし、金属ペーストに係る発明は、含有する金属材料の固形分が90%以上であるとともに粘度が80Pa・s以下であることを特徴としている。
本発明の積層チップインダクタの製造方法によれば、積層チップインダクタを構成する導体パターンを厚膜化することができ、配線抵抗を低減させてパワーインダクタなどの大電流を扱う電子部品にも採用することができる。それによって電子機器のさらなる小型化を達成することができる。その他の効果については以下の記載で明らかにする。
従来の積層チップインダクタの製造方法により形成された導体パターンの断面を示す図である。 本発明の第1の実施例に係る積層チップインダクタの製造方法の概略を示す図である。 本発明の第2の実施例に係る積層チップインダクタの製造方法の概略を示す図である。 比較例1に係る積層チップインダクタの製造方法の概略を示す図である。 比較例2に係る積層チップインダクタの製造方法の概略を示す図である。 各種製造方法で作製された積層チップインダクタに形成された導体パターンの断面形状を示す図である。 上記第1の実施例の製造方法で作製した積層チップインタクタと上記比較例2の製造方法で作製した積層チップインダクタの断面を示す顕微鏡写真である。
本発明の実施例について、以下に添付図面を参照しつつ説明する。なお、以下の説明に用いた図面において、同一または類似の部分に同一の符号を付して重複する説明を省略することがある。図面によっては説明に際して不要な符号を省略することもある。
===従来技術の問題点===
従来の積層チップインダクタの製造方法は、旧来からの磁性体層を積層して圧着する方法であっても、上記の落とし込み印刷法であっても、金属ペーストを印刷したのちに、その金属ペーストのパターンの周囲に磁性体ペーストを充填させるという手順を基本としている。しかしながら金属ペーストをスクリーン印刷して微細なパターンを形成する場合、そのパターンを厚くすることが難しいという原理的な問題がある。図1に金属ペーストPをスクリーン印刷したときの断面形状を示した。この図1では幅wの配線が紙面奥行き方向に延長していることとしている。この図に示したように、スクリーン印刷された金属ペーストPの断面は矩形状にならず角が鈍る。これは金属ペーストに限るものではなく、スクリーン印刷によるパターンはそのエッジが鈍る。とくに積層チップインダクタではコイルの巻線となる微細な配線を印刷するため、図示したように幅wに対して高さhが低い扁平な液滴状となる。そのため図中斜線のハッチングで示した部分の断面積Sを大きくすることができず、配線抵抗が大きくなる。すなわち大電流を扱う用途には不向きとなる。また金属ペーストPは粘度を高くしても厚膜化することが難しいことが知られている。粘度が高いとスクリーン版のメッシュが詰まり断線する可能性もある。同じ導体パターンを重ねて印刷することも考えられるが、スクリーン印刷後には金属ペーストを乾燥させる工程が介在することから、再度位置合わせをしてスクリーン印刷をすることになる。そして微細でしかも液滴状の導体パターンを上下に積層することになり、高い位置合わせ精度が必要となる。
そこで本発明者が金属ペーストの厚膜化と矩形断面形状の実現化に向けて検討したところ、金属ペーストよりも磁性体ペーストの方が厚膜化し易いという知見を得た。そしてこの知見に基づいて鋭意研究を重ねた結果、本発明に想到した。本発明の実施例に係る積層チップインダクタの製造方法(以下、製造方法とも言う)では、金属ペーストの粘度を上げなくても導体パターンを厚くすることができ、また導体パターンの断面形状を矩形に近い形状にすることができる。すなわち断面積を大きくすることができる。以下に本実施例に係る製造方法について具体的に説明する。
===第1の実施例===
図2に本発明の第1の実施例に係る積層チップインダクタの製造方法の概略を示した。図中では(s1a、s1b)〜(s6a、s6b)の順に当該製造方法の流れを示している。なおs1a〜s6aは製造途上にある積層チップインダクタの平面図であり、s1b〜s6bは、s1a〜s6aにおけるa−a矢視断面図である。
まず磁性体ペーストをシート状に成形したグリーンシート11を準備する(s1a、s1b)。このグリーンシート11上に導体パターンが形成される部位が溝31になっている形状の磁性体パターン21を形成する(s2a、s2b)。すなわち溝31の部分がマスクされたスクリーン版を用いて磁性体ペーストをグリーンシート11上に印刷する。
磁性体パターン21の形状を有する磁性体ペーストを乾燥させたのち、磁性体パターン21の溝31を除く部分をマスクしたスクリーン版を用いて銀(Ag)ペーストなどの金属ペーストを印刷してコイルの一部分となる導体パターン32を形成する(s3a、s3b)。金属ペーストを乾燥させるとグリーンシート11上に1層分の導体パターン32が埋め込まれた磁性体のシート(以下、導体埋め込み層40とも言う)が完成する。
つぎに2層目以降の導体埋め込み層40を形成するために、1層目の導体埋め込み層40を覆うように磁性体ペーストを印刷して絶縁層12を形成し(s4a、s4b)、その絶縁層12の上に第2層目の導体埋め込み層40を形成する。すなわち1層目と同様の磁性体パターン21を形成し(s5a、s5b)、その磁性体パターン21の溝31に再度金属ペーストを充填するように印刷して導体パターン32を形成する。それによって2層目の導体埋め込み層40が形成される(s6a、s6b)。
3層目以降は、上記の手順(s4a、s4b)〜(s6a、s6b)を繰り返して最終的に最上層に絶縁層12を形成して積層体に形成したならば、その積層体を圧着した上で焼結させる。なお積層体に層間接続に要するビアを設けるためには、グリーンシート11および絶縁層12にスルーホールを形成しておけばよい。
このように、実施例1では、金属ペーストと比較して厚膜を形成しやすい磁性体ペーストを用いて溝31が形成された磁性体パターン21を形成し、その溝31に金属ペーストを充填させている点に特徴を有している。すなわち磁性体パターン21自体が「型」となり、その型に従来の製造方法では厚膜化が難しい金属ペーストを「流し込む」ことで厚い導体パターン32を形成することを可能にしている。
===第2の実施例===
本発明の第2の実施例として、上記実施例1を応用してさらに厚い導体パターンを形成することができる製造方法を挙げる。図3に当該第2の実施例に係る製造方法(以下、実施例2とも言う)の手順を示した。図3において(s11a、s11b)〜(s16a、s16b)の順にその製造方法の流れを示した。なおs11a〜s15aは製造途上にある積層チップインダクタの平面図であり、s11b〜s16bは、s11a〜s16aにおけるb−b矢視断面図である。
図3に示したように、磁性体ペーストをシート状に成形したグリーンシート11上に溝31を有する磁性体パターン21を形成し、溝31に金属ペーストを充填するように印刷して導体パターン32を形成する(s11a、s11b)〜(s13a、s13b)。ここまでの手順は実施例1と同様である。実施例2ではここで絶縁層12を形成せず、再度磁性体パターン22を形成し(s14a、s14b)、その磁性体パターン22によって形成されている溝31に導体パターン33を形成する(s15a、s15b)。それによって2段分の導体パターン(以下、2段導体パターン)34が形成され、この時点で1層目の導体埋め込み層40がグリーンシート11上に形成される。そして1層目の導体埋め込み層40上に絶縁層12を形成し(s16a、s16b)、2層目の導体埋め込み層40の形成工程に移る。すなわち以後(s12a、s12b)〜(s16a、s16b)と同様の工程を繰り返して2層目以降の導体埋め込み層40を順次積層していく。
このように実施例2に係る製造方法では、1段目の導体パターン32の周囲に上面が平坦な磁性体パターン21が形成されているため、2段目の磁性体パターン22を形成する際には、1段目の導体パターンを溝31の底に露出させるだけで、必ず1段目と2段目の導体パターン(32、33)を接触させることができる。しかも、1段分の導体パターン(32、33)が矩形に近い断面形状であるため、広い幅に亘って上下の導体パターン(32、32)を接触させることができる。すなわち高い位置合わせ精度を必要とせずに、断面積が極めて大きな導体パターン34を形成することができる。したがって実施例2の方法で製造した積層チップインダクタではさらに大きな電流を扱う電子回路にも適用することができる。
===評価===
上記各実施例の製造方法の有効性を評価するために、実施例1および実施例2の方法に基づいて積層チップインダクタを実際に作製した。また落とし込み印刷法による製造方法を比較例として、当該比較例の方法でも積層チップインダクタを作製した。
<比較例に係る製造方法>
図4に落とし込み印刷法による積層チップインダクタの製造手順の基本的な例(以下、比較例1とも言う)を示した。図中では比較例1に係る製造方法の流れを(s21a、s21b)〜(s26a、s26b)の順に示した。s21a〜s26aは製造途上にある積層チップインダクタの平面図であり、s21a〜s26bは、s21a〜s26aにおけるc−c矢視断面図である。
比較例1では、まずグリーンシート11準備し(s21a、s21b)、そのグリーンシート11上に導体パターン132を印刷する(s22a、s22b)。次いでその導体パターン132の周囲が磁性体ペーストで充填されるように磁性体パターン121を印刷する(s23a、s23b)。それによって1層分の導体埋め込み層140がグリーンシート11上に形成される。そして1層目の導体埋め込み層140を磁性体ペーストで覆って絶縁層112を形成する(s24a、s24b)。その絶縁層112の上に2層目の導体パターン132を印刷し(s25a、s25b)、その導体パターン132の周囲に磁性体パターン121を形成すれば2層目の導体埋め込み層140が絶縁層112上に形成される(s26a、s26b)。以後は(s24a、s24b)〜(s26a、s26b)を繰り返して必要な層数分の導体埋め込み層140を形成していく。
また落とし込み印刷法においても、実施例2と同様に1層の埋め込み導体層140に2段分の導体パターンを形成する製造方法(以下、比較例2とも言う)がある。図5に比較例2に係る製造方法の手順を示した。ここでも製造方法の流れを(s31a、s31b)〜(s35a、s36b)の順に示すとともに、s31a〜s36aに製造途上にある積層チップインダクタの平面図を示し、s31a〜s36bにs31a〜s36aにおけるd−d矢視断面図を示した。比較例2では、準備したグリーンシート11に導体パターン132と磁性体パターン121を形成する(s31a、s31b)〜(s33a、s33b)。ここまでの手順は比較例1と同様である。つぎに再度導体パターン133を形成し(s34a、s34b)、次いでその導体パターン133の周囲に磁性体パターン122を印刷する(s35a、s35b)。それによって1層に2段分の導体パターン134が形成された導体埋め込み層140がグリーンシート11上に形成される。そして1層目の導体埋め込み層140を磁性体ペーストで覆って絶縁層112を形成し(s36a、s36b)、以後は(s32a、s32b)〜(s36a、s36b)と同様の手順を繰り返して必要な層数分の導体埋め込み層140を形成していく。
<製造条件>
実施例1や2に係る製造方法の有効性を評価するために、製造方法および磁性体パターン(21、22、121、122)や導体パターン(32〜34、132〜134)の膜厚を左右するペーストの物性を変えて各種積層チップインダクタを作製した。そして製造条件が異なる各種積層チップインダクタをサンプルとして各サンプルにおける導体パターン(32〜34、132〜134)の形成状態を評価した。具体的には、各サンプルでは同じ原料を用いて調製した磁性体ペーストおよび金属ペーストを用いることとし、積層体の層数や圧着圧力、および焼成温度を同一にした。なお磁性体ペーストは粉体状の磁性体(フェライト)、溶剤、およびバインダを混練する周知の方法で作製した。金属ペーストは銀ペーストを用い、粉体状の銀(銀粉)に溶剤とバインダを混練して作製した。そして各サンプルに応じてペースト中の粉体状のフェライトや銀粉の割合を固形分(%)と粘度(Pa・s)を変えた。粘度は固形分である粉体状の原材料と溶剤とバインダの配合比を変えることで調整した。
以下の表1に各サンプルの製造条件を示した
表1に示したように、サンプルに応じて磁性体ペーストや銀ペーストの固形分と粘度が異なっている。銀ペーストの粘度は導体パターン(32〜34、132〜134)の厚さを左右する条件であり、1段分の導体パターン(132、133)を厚くすることが難しい比較例1、2で作製したサンプル5〜11の方が実施例1、2で作製したサンプル1〜4よりも粘度を高くしている。言い換えれば、実施例1、2では粘度を低くしても1段分の導体パターン(32、33)を厚く形成できることを前提として、低い粘度の銀ペーストを敢えて用いている。
磁性体ペーストについては、実施例1、2が磁性体パターン(21、22)に形成されている溝31に粘度の低い銀ペーストを「流し込む」製造方法であることから、導体パターン(32、33)の形成に際してグリーンシート11や絶縁層12を硬くする必要がない。すなわち磁性体ペーストも銀ペーストに合わせて粘度を低くすることができる。また周知のごとく低粘度の方が印刷が容易であり、メッシュも詰まり難くなるなどの利点がある。一方比較例1、2では、銀ペーストと同様に磁性体ペーストの粘度が高い。これは磁性体ペーストからなるグリーンシート11や絶縁層112の上に導体パターン(132、133)を形成するため、ある程度固い「土台」が必要となるためである。
また比較例1、2に対して実施例1、2の方が磁性体ペースト、銀ペーストとも固形分が若干多い。これは実施例1、2が比較例1、2よりも一回のスクリーン印刷でパターン(21、22、32、33)を厚くできる製造方法であるため、焼結体にしたときに十分な密度が得られるようにするためである。もちろん実施例1、2における固形分を比較例1、2と同様にしても焼成温度を高めるなどすれば十分な焼結密度を確保することができる。
なお表1に示したように、比較例2の製造方法ではサンプル11のみを作製しているが、このサンプル11は現在市販しているパワーインダクタ用の積層チップインダクタの製造条件であり実施例1、2を除けば現時点での最適製造条件であると言える。したがって、サンプル11における導体パターンの形成状態を基準とすれば、実施例1、2および比較例1に係る製造方法の有効性を相対評価することができる。
<導体パターンの形成状態>
表1に示した条件で作製した各種サンプルについて、導体パターン(32、134、132、134)における各部位のサイズや断面積を測定するとともに、導体パターン(32、34、132、134)の形状を顕微鏡下で観察した。図6に導体パターン(32、34、132、134)におけるサイズの測定条件を示した。図6(A)および(B)は実施例1の方法および実施例2の方法によって作製された積層チップインダクタにおける導体パターン(32、34)のサイズ測定箇所を示しており、図6(C)および(D)は比較例1および比較例2によって形成された導体パターン(132、134)のサイズ測定箇所を示している。各サンプルについて線幅wと高さh、1層分の導体埋め込み層(40、140)における磁性体パターン(21、22,121、122)の厚さ(以下、埋め込み厚tとも言う)、さらには図6(A)〜(D)において斜線で示した各導体パターン(32、34、132、134)部分の断面積Sも測定した。また線幅wと高さhとの比(以下、アスペクト比w/hとも言う)を求めた。そして各サイズ(w、h、t)、面積S、アスペクト比w/hによって各サンプルを評価した。
以下の表2に各サンプルの評価結果を示した
表2に示したように実施例1、2で作製したサンプル1〜4は、比較例1、2で作製したサンプル5〜11よりも粘度が低い銀ペーストを用いているのにも拘わらず、サンプル5〜11に対して導体パターン(32、34)の高さhを高くできることが確認できた。そして導体パターン(32、34)の形状が矩形に近いため、線幅wが同等であっても高さhに亘ってその線幅wの変化が少なく断面積Sを大きくすることができることも確認できた。とくに実施例2で作製したサンプル3、4では導体パターン33の高さhを80μm以上にすることができ、断面積Sも12,000μm以上とすることができた。
また実施例2の方法で作製したサンプル3、4では他のサンプル1、2、5〜11と比較してアスペクト比w/h=2.5と小さい。これは線幅wに対して厚さhが大きな導体パターンを形成することができ、より微細な導体パターン133でも十分に大きな断面積Sが得られることを意味する。一方比較例1、2の方法で形成した導体パターン(132、134)の中で最も厚いh=50μmを得ているサンプル7では、アスペクト比w/h=4.6であり、他のサンプルとほぼ同じである。すなわち比較例1、2は、高さhを得るために線幅wも広くする必要があり、実施例1、2に対して微細化し難い製造方法である。そして表2に示した評価結果から、実施例1、2の方法を用いて製造した積層チップインダクタは、すでに実用化されているサンプル11よりもさらに大電流を扱う用途に供することができることが確認できた。
ところで各サンプルにおける埋め込み厚tを見ると、比較例1、2では導体パターン(132、134)の高さhが埋め込み厚tと同じになっているが、実施例1、2では埋め込み厚tより導体パターン(32、34)の高さhの方が大きい。これは先に図1に示したように、金属ペーストをスクリーン印刷して導体パターンPを形成すると、そのパターンPの断面が従来では液滴状になるという欠点があるが、実施例1、2ではこの欠点を利点にしているということを意味している。すなわち、溝31内に金属ペーストを充填するとその金属ペーストの表面が扁平な液滴状に膨らみ、結果として導体パターン(32、34)の高さhを大きくすることができるのである。
つぎに実施例1、2および比較例1、2の各方法で製造した積層チップインダクタにおける導体パターン(32、34、132、134)を実際に観察してみた。図7に、代表例として、実施例1および比較例2の方法で作製した積層チップインダクタ(1、100)の電子顕微鏡写真を示した。図7(A)は実施例1の方法で作製した積層チップインダクタ1の断面を示しており、図7(B)は従来の製造方法としては導体パターン133の高さhと断面積Sを最も大きくすることができる比較例2の方法で製造した積層チップインダクタ100の断面を示している。ここに示した写真から実施例1および比較例2のどちらの方法であっても緻密な磁性体20中に欠陥のない導体パターン(32、134)が埋め込まれており、どちらの積層チップインダクタ(1、100)も実用上問題ないことが一瞥するだけでわかる。
そして図7(A)に示した実施例1の方法で形成した導体パターン32は、断面形状が矩形に近く、1段分でも十分な高さhを有していることがわかる。一方(B)に示した積層チップインダクタ100では1段分の導体パターン(132、133)の断面が扁平な液滴状であり、その扁平な導体パターン(132、133)を2段重ねると、ある程度の高さhが得られるものの、上下で積層されている境界領域150に多量の磁性体20が充填され2段分の導体パターン134であっても断面積Sを大きくすることが難しい構造であることがわかる。このように図7(A)、(B)に示した導体パターン(32、134)を観察しただけでも、実施例1の方法で製造した積層チップインダクタ1の方がより大きな電流を扱えることがわかる。
<製造条件の最適化について>
なお先に表1に示したサンプル1〜4の製造条件は最適条件であり、膨大な条件で試作したサンプルのうち、印刷が容易で一回の印刷工程で目的とする厚さのパターンが形成された条件でもある。すなわち他の条件であっても実施例1、2の方法で積層チップインダクタを製造しても比較例1、2に対してより高くより断面積が大きな導体パターン(32〜34)を形成できることは、磁性体ペーストが金属ペーストよりも厚膜化が容易であるという事実、および表1に示した製造条件では実施例1、2で用いた銀ペーストの粘度が比較例1、2のものよりも低かったという事実からも明らかである。そして実施例1、2における最適条件は、表1より、磁性体ペーストについては固形分が70%以上で、かつ粘度が60Pa・s以下であり、金属ペーストについては固形分が90%以上で、かつ粘度が80Pa・s以下となる。
===その他の実施例===
実施例2では1層分の導体埋め込み層40に2段分の導体パターン34を形成していたが、図3に示した製造手順において(s14a、s14b)と(s15a、s15b)を繰り返して3段以上の導体パターンを形成するようにしてもよい。
1,100 積層チップインダクタ、11 グリーンシート、12 絶縁層、
20 磁性体、21、22、121、122 磁性体パターン、31 溝、
32、33,34,132,133,134 導体パターン、
40,140 導体埋め込み層

Claims (5)

  1. 電気絶縁性の磁性体中に1層分の導体パターンが形成されてなる導体埋め込み層が複数層積層されているとともに、各層の導体パターンが順次層間接続されて当該各層の導体パターンが積層方向に螺旋状に周回するコイルに形成されてなる積層チップインダクタの製造方法であって、
    磁性体ペーストからなるグリーンシート上に1層目の前記導体埋め込み層を形成する第1工程と、当該第1工程に続いて1回以上実行することで2層目以降の前記導体埋め込み層を形成する第2工程とを含み、
    前記第1工程では、前記グリーンシート上に磁性体ペーストをスクリーン印刷することで、前記導体パターンの輪郭形状に開口する溝を備えた磁性体パターンを形成する第1磁性体パターン形成ステップと、金属ペーストをスクリーン印刷することで、前記溝内に金属ペーストが充填されてなる前記導体パターンを形成する第1導体パターン形成ステップとを実行し、
    前記第2工程では、磁性体ペーストからなる絶縁層をスクリーン印刷により積層する絶縁層形成ステップと、当該絶縁層上に前記磁性体パターンを形成する第2磁性体パターン形成ステップと、金属ペーストをスクリーン印刷することで、当該第2磁性体パターン形成ステップにより形成された前記溝内に当該金属ペーストが充填されてなる導体パターンを形成する第2導体パターン形成ステップとを実行する、
    ことを特徴とする積層チップインダクタの製造方法。
  2. 電気絶縁性の磁性体中に1層分の導体パターンが形成されてなる導体埋め込み層が複数層積層されているとともに、各層の導体パターンが順次層間接続されて当該各層の導体パターンが積層方向に螺旋状に周回するコイルに形成されてなる積層チップインダクタの製造方法であって、
    磁性体ペーストからなるグリーンシート上に1層目の前記導体埋め込み層を形成する第1工程と、当該第1工程に続いて1回以上実行することで2層目以降の前記導体埋め込み層を形成する第2工程とを含み、
    前記第1工程では、前記グリーンシート上で磁性体ペーストをスクリーン印刷することで、前記導体パターンの輪郭形状に開口する溝を備えた磁性体パターンを形成する第1磁性体パターン形成ステップと、金属ペーストをスクリーン印刷することで、前記溝内に金属ペーストが充填されてなる導体パターンを形成する第1導体パターン形成ステップを交互に複数回繰り返し、
    前記第2工程では、形成済みの前記導体埋め込み層の上に磁性体ペーストからなる絶縁層をスクリーン印刷により積層する絶縁層形成ステップを実行するとともに、当該絶縁層上で磁性体ペーストをスクリーン印刷することで、前記導体パターンの輪郭形状に開口する溝を備えた磁性体パターンを形成する第2磁性体パターン形成ステップと、金属ペーストをスクリーン印刷することで、前記溝内に金属ペーストが充填されてなる導体パターンを形成する第2導体パターン形成ステップを交互に複数回繰り返す、
    ことを特徴とする積層チップインダクタの製造方法。
  3. 請求項1または2において、前記磁性体ペーストは含有する磁性体材料の固形分が70%以上であるとともに粘度が60Pa・s以下であり、前記金属ペーストは含有する金属材料の固形分が90%以上であるとともに粘度が80Pa・s以下であることを特徴とする積層チップインダクタの製造方法。
  4. 請求項1または2に記載の前記積層チップインダクタの製造方法において使用される前記磁性体ペーストであって、含有する磁性体材料の固形分が70%以上であるとともに粘度が60Pa・s以下であることを特徴とする磁性体ペースト。
  5. 請求項1または2に記載の前記積層チップインダクタの製造方法において使用される前記金属ペーストであって、含有する金属材料の固形分が90%以上であるとともに粘度が80Pa・s以下であることを特徴とする金属ペースト。
JP2014135776A 2014-07-01 2014-07-01 積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト Pending JP2016015370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014135776A JP2016015370A (ja) 2014-07-01 2014-07-01 積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014135776A JP2016015370A (ja) 2014-07-01 2014-07-01 積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト

Publications (1)

Publication Number Publication Date
JP2016015370A true JP2016015370A (ja) 2016-01-28

Family

ID=55231381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014135776A Pending JP2016015370A (ja) 2014-07-01 2014-07-01 積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト

Country Status (1)

Country Link
JP (1) JP2016015370A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437457A (zh) * 2016-05-05 2017-12-05 乾坤科技股份有限公司 一多层电感器及其制造方法
CN109119241A (zh) * 2017-06-22 2019-01-01 株式会社村田制作所 层叠电感器的制造方法以及层叠电感器
WO2019236229A1 (en) * 2018-06-05 2019-12-12 Intel Corporation Magnetic structures in integrated circuit packages
CN110634670A (zh) * 2019-10-31 2019-12-31 胡梦婷 一种铁芯组装硅钢铁芯片叠片叠装装配机

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437457A (zh) * 2016-05-05 2017-12-05 乾坤科技股份有限公司 一多层电感器及其制造方法
CN107437457B (zh) * 2016-05-05 2019-05-24 乾坤科技股份有限公司 一多层电感器及其制造方法
CN109119241A (zh) * 2017-06-22 2019-01-01 株式会社村田制作所 层叠电感器的制造方法以及层叠电感器
KR20190000303A (ko) * 2017-06-22 2019-01-02 가부시키가이샤 무라타 세이사쿠쇼 적층 인덕터의 제조 방법 및 적층 인덕터
KR102093558B1 (ko) * 2017-06-22 2020-03-25 가부시키가이샤 무라타 세이사쿠쇼 적층 인덕터의 제조 방법 및 적층 인덕터
CN109119241B (zh) * 2017-06-22 2020-12-08 株式会社村田制作所 层叠电感器的制造方法以及层叠电感器
US11217388B2 (en) 2017-06-22 2022-01-04 Murata Manufacturing Co., Ltd. Multilayer inductor manufacturing method and multilayer inductor
WO2019236229A1 (en) * 2018-06-05 2019-12-12 Intel Corporation Magnetic structures in integrated circuit packages
US11444042B2 (en) 2018-06-05 2022-09-13 Intel Corporation Magnetic structures in integrated circuit packages
CN110634670A (zh) * 2019-10-31 2019-12-31 胡梦婷 一种铁芯组装硅钢铁芯片叠片叠装装配机

Similar Documents

Publication Publication Date Title
US9536660B2 (en) Chip electronic component and method of manufacturing the same
JP6351159B2 (ja) 積層セラミック電子部品及びその実装基板並びに製造方法
JP6275377B2 (ja) 積層チップ電子部品、その実装基板及び包装体
JP6092155B2 (ja) 積層型電子部品、その製造方法及びその実装基板
CN104715923B (zh) 多层陶瓷电容器及其制造方法和安装板
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
CN104700980B (zh) 多层电子元件及其制造方法
CN106486267A (zh) 层叠电子部件及其制造方法
JP7338665B2 (ja) 積層セラミックコンデンサ
JP2016032091A (ja) 積層セラミック電子部品
JP2013251551A (ja) 積層チップ電子部品、積層チップ電子部品が実装された基板、および、包装ユニット
JP6328370B2 (ja) 積層チップ電子部品
JP2009099572A (ja) セラミック電子部品及びその製造方法
JP2016015370A (ja) 積層チップインダクタの製造方法、磁性体ペーストおよび金属ペースト
US9818538B2 (en) Multilayer ceramic electronic component and board for mounting thereof
JP6696703B2 (ja) 積層チップ電子部品、その実装基板及び包装体
US9349512B2 (en) Multi-layered chip electronic component
US20130214889A1 (en) Multilayer type inductor and method of manufacturing the same
KR20160076656A (ko) 파워인덕터 및 그 제조방법
JP6149392B2 (ja) 多層基板
CN103515053B (zh) 多层芯片电子元件
JP2019117901A (ja) 電子部品および積層セラミックコンデンサ
DE102008034691A1 (de) Keramischer Mehrschichtkörper, Induktives Bauelement mit dem Mehrschichtkörper und Verfahren zum Herstellen des Mehrschichtkörpers
JP2022105266A (ja) 積層型電子部品
JP5251824B2 (ja) セラミック焼結体の焼結密度の管理方法