JP5488725B2 - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP5488725B2
JP5488725B2 JP2012557941A JP2012557941A JP5488725B2 JP 5488725 B2 JP5488725 B2 JP 5488725B2 JP 2012557941 A JP2012557941 A JP 2012557941A JP 2012557941 A JP2012557941 A JP 2012557941A JP 5488725 B2 JP5488725 B2 JP 5488725B2
Authority
JP
Japan
Prior art keywords
internal electrode
main component
powder
dielectric
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012557941A
Other languages
English (en)
Other versions
JPWO2012111592A1 (ja
Inventor
祥一郎 鈴木
晋一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012557941A priority Critical patent/JP5488725B2/ja
Application granted granted Critical
Publication of JP5488725B2 publication Critical patent/JP5488725B2/ja
Publication of JPWO2012111592A1 publication Critical patent/JPWO2012111592A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Description

本発明は積層セラミックコンデンサ、及び積層セラミックコンデンサの製造方法に関するものである。
近年のエレクトロニクス技術の進展に伴い、積層セラミックコンデンサには小型化かつ大容量化が要求されている。これらの要求を満たすため、積層セラミックコンデンサの誘電体層の薄層化が進められている。しかし、誘電体層を薄層化すると、１層あたりに加わる電界強度が相対的に高くなる。よって、電圧印加時における信頼性の向上が求められる。
積層セラミックコンデンサは、一般的に、積層されている複数の誘電体層と、誘電体層間の界面に沿って形成されている複数の内部電極と、を有する積層体と、積層体の外表面に形成され、内部電極と電気的に接続されている複数の外部電極と、を備えている。そして、例えば特許文献１のように、内部電極の主成分としてＮｉを用いたものが知られている。
特開平１１−２８３８６７号公報
ところで、内部電極の主成分にＮｉを用いた場合に、近年の小型化かつ大容量化の要請に応えるためには、電圧印加時における信頼性が未だ不十分であるという問題があった。
本発明はかかる課題に鑑みてなされたものであって、誘電体層がより一層薄層化し、高電界強度の電圧が印加されても、良好な誘電特性と優れた信頼性を示す積層セラミックコンデンサを提供することを目的とする。
本発明に係る積層セラミックコンデンサの製造方法は、Ｎｉ金属もしくはＮｉを含む合金を主成分とする内部電極主成分粉末を用意する工程と、Ｓｎ金属、Ｓｎを含む合金、Ｓｎ化合物のいずれかからなるＳｎ素材の中から、少なくとも１つを用意する工程と、ペロブスカイト型化合物を主成分とする主成分粉末を含有するセラミックグリーンシートを得る工程と、セラミックグリーンシートと、用意した内部電極主成分粉末および用意したＳｎ素材を含有する内部電極層と、を積み重ねて焼成前の積層体を得る工程と、焼成前の積層体を焼成して、積層体を得る工程と、を備える、複数の誘電体層と、それらの誘電体層間の界面に沿って形成されている複数の内部電極と、を有する積層セラミックコンデンサの製造方法であって、内部電極は主成分としてＮｉを含み、かつ、内部電極はＳｎを含み、内部電極における、ＮｉとＳｎの合計に対するＳｎのモル比が０．００１以上０．１以下であることを特徴としている。
また、別の本発明に係る積層セラミックコンデンサの製造方法は、Ｎｉ-Ｓｎ合金を主成分とする内部電極主成分粉末を用意する工程と、ペロブスカイト型化合物を主成分とする主成分粉末を含有するセラミックグリーンシートを得る工程と、セラミックグリーンシートと、用意した内部電極主成分粉末を含有する内部電極層と、を積み重ねて焼成前の積層体を得る工程と、焼成前の積層体を焼成して、積層体を得る工程と、を備える、複数の誘電体層と、それらの誘電体層間の界面に沿って形成されている複数の内部電極と、を有する積層セラミックコンデンサの製造方法であって、内部電極は主成分としてＮｉを含み、かつ、内部電極はＳｎを含み、内部電極における、ＮｉとＳｎの合計に対するＳｎのモル比が０．００１以上０．１以下であることを特徴としている。
この発明によれば、内部電極は主成分がＮｉであり、かつ、Ｓｎを含むことにより、電圧印加時における信頼性の優れた積層セラミックコンデンサを提供することが可能である。
本発明に係る積層セラミックコンデンサを示す断面図である。 実験例１において、積層セラミックコンデンサのＷＤＸによるＮｉとＳｎのマッピング分析をおこなった個所を示す説明図である。 実験例１における、Ｎｉのマッピング分析結果示すＷＤＸである。 実験例１における、Ｓｎのマッピング分析結果を示すＷＤＸである。 実験例３において、誘電体層の厚さを測定した個所を示す説明図である。 実験例３における、ＭＴＴＦの誘電体層厚み依存性を示すグラフである。
以下において、本発明を実施するための形態について説明する。
図１は、本発明に係る積層セラミックコンデンサの断面図である。
積層セラミックコンデンサ１は、積層体５を備えている。積層体５は、積層されている複数の誘電体層２と、複数の誘電体層２間の界面に沿って形成されている複数の内部電極３及び４と、を備えている。
積層体５の外表面上の互いに異なる位置には、外部電極６及び７が形成されている。外部電極６及び７の材質としては、例えばＡｇ又はＣｕを主成分とするものが挙げられる。図１に示した積層セラミックコンデンサでは、外部電極６及び７は、積層体５の互いに対向する各端面上に形成されている。内部電極３及び４は、それぞれ外部電極６及び７と電気的に接続されている。そして、内部電極３及び４は、積層体５の内部において誘電体層２を介して交互に積層されている。
なお、積層セラミックコンデンサ１は、２個の外部電極６及び７を備える２端子型のものであっても、多数の外部電極を備える多端子型のものであっても良い。
本発明では、内部電極３及び４は主成分がＮｉであり、かつ、内部電極３及び４はＳｎを含むことを特徴としている。この場合に、電圧印加時における信頼性の優れた積層セラミックコンデンサが得られる。なお、内部電極３及び４中のＳｎの存在形態は問われないが、ＳｎとＮｉの合金の形態で存在していることが好ましく、ＳｎとＮｉの金属間化合物の形態で存在していることがさらに好ましい。この場合には、誘電体層２と内部電極３及び４との界面の絶縁性が向上し、電圧印加時における信頼性がさらに改善される。
Ｓｎの含有方法は特に問われない。例えば、内部電極３及び４となるべき導電性ペーストにあらかじめ含まれていても良いし、焼成後に誘電体層２を構成する誘電体セラミックの原料粉末に混合されていても良い。後者の場合には、誘電体セラミックの原料粉末にＳｎＯ粉末を混合し、その後還元雰囲気中で２０℃／分以上の昇温速度で焼成すると、ＳｎＯがＳｎに還元され、内部電極３及び４に吸収されやすくなる。
内部電極３及び４における、ＮｉとＳｎの合計に対するＳｎのモル比は０．００１以上０．１未満であることが好ましい。Ｓｎが０．００１以上の場合には、Ｓｎ含有の効果がより顕著になる。また、０．１未満の場合には、内部電極３及び４の融点が好ましい範囲となり、玉化等の不具合がより起こりにくくなるためである。
誘電体層２はＢａおよびＴｉを含むペロブスカイト型化合物（ただし、Ｂａの一部はＣａで置換されても良く、Ｔｉの一部はＺｒで置換されても良い）を主成分として含むことが好ましい。本発明に係る積層セラミックコンデンサは、誘電体層２の主成分がＢａＴｉＯ3である場合に、誘電率が高い上に、特に優れた信頼性を示す。なお、誘電体層には、主成分の他に、例えば希土類元素や、Ｍｎ、Ｍｇ、Ｓｉ等が副成分として含まれていても良い。
誘電体セラミックの原料粉末は、例えば、固相合成法で作製される。具体的には、まず、主成分の構成元素を含む酸化物、炭酸物等の化合物粉末を所定の割合で混合し、仮焼する。なお、固相合成法の他に、水熱法等を適用しても良い。なお、本発明に係る誘電体セラミックに対して、アルカリ金属、遷移金属、Ｃｌ、Ｓ、Ｐ、Ｈｆ等が、本発明の効果を妨げない量の範囲で含まれていても良い。
積層セラミックコンデンサは、例えば、以下のように作製される。上記のようにして得られた誘電体セラミックの原料粉末を用いてセラミックスラリーを作製する。そして、シート成形法等でセラミックグリーンシートを成形する。そして、複数のセラミックグリーンシートのうち所定のセラミックグリーンシート上に、内部電極となるべき導電性ペーストを印刷等で塗布する。そして、複数のセラミックグリーンシートを積層した後に圧着して、生の積層体を得る。そして、生の積層体を焼成する。この焼成する工程で、誘電体セラミックで構成される誘電体層が得られる。その後、積層体の端面に外部電極を焼き付け等で形成する。
次に、この発明に基づいて実施した実験例について説明する。
［実験例１］
実験例１では、内部電極中のＳｎの有無が電圧印加時の信頼性に与える影響を確認した。なお、本実験例では、誘電体セラミックの原料粉末にＳｎＯ粉末をあらかじめ混合する方法を用いた。また、誘電体層の主成分としては、チタン酸バリウム（以下ＢＴ）とチタン酸バリウムカルシウム（以下ＢＣＴ）の２種類の組成を用意した。
（Ａ）誘電体セラミックの原料粉末の作製
最初に、主成分であるＢＴ粉末とＢＣＴ粉末を用意した。具体的には、ＢａＣＯ3粉末、ＣａＣＯ3粉末、及びＴｉＯ2粉末をＴｉに対するＢａのモル比が１−ｘ、Ｔｉに対するＣａのモル比がｘとなるように秤量し、ボールミルにより一定時間混合した後、熱処理を行い、主成分のＢＴ粉末とＢＣＴ粉末を得た。
次に、副成分である、Ｒ2Ｏ3（ＲはＤｙまたはＹ）、ＭｇＯ、ＭｎＯ、ＳｉＯ2、ＳｎＯの各粉末を用意した。そして、これらの粉末を主成分のセラミック粉末中のＴｉ１００モル部に対するＲの含有量がａモル部、Ｍｇの含有量がｂモル部、Ｍｎの含有量がｃモル部、Ｓｉの含有量がｄモル部、Ｓｎの含有量がｅモル部となるように秤量して、主成分のＢＴ粉末やＢＣＴ粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕した。このようにして、試料番号１〜８の誘電体セラミックの原料粉末を得た。表１に、各試料番号における、ａ、ｂ、ｃ、ｄ、ｅ、ｘの値およびＲ成分を示す。
なお、得られた原料粉末をＩＣＰ発光分光分析したところ、表１に示した調合組成とほとんど同一であることが確認された。
（Ｂ）積層セラミックコンデンサの作製
最初に、誘電体層となるべきセラミックグリーンシートを形成した。具体的には、上記の原料粉末に、ポリビニルブチラール系バインダと、エタノール等の有機溶媒を加えて、ボールミルにより湿式混合してセラミックスラリーを調製した。そして、このセラミックスラリーを、ドクターブレード法によりシート状に成形して、厚さが３μｍのセラミックグリーンシートを得た。
次に、所定のセラミックグリーンシート上にＮｉを主成分とする導電性ペーストを印刷し、内部電極となるべき導電性ペースト層を形成した。
次に、セラミックグリーンシートを、導電性ペースト層が引き出されている側が互い違いになるように複数層積層し、生の積層体を形成した。
次に、この積層体を、Ｎ2雰囲気中、３５０℃で加熱して、バインダを燃焼させた。その後、酸素分圧１０-10ＭＰａのＨ2−Ｎ2−Ｈ2Ｏガスからなる還元雰囲気中において、昇温速度２０℃／分、最高温度１２００℃で２０分保持して、その後に降温するプロファイルで焼成した。
次に、焼成後の積層体の両端面に、Ｂ2Ｏ3−ＳｉＯ2−ＢａＯガラスフリットを含む銀ペーストを塗布した。そして、Ｎ2雰囲気中、６００℃で焼き付けて、内部電極と電気的に接続された外部電極を形成した。
以上のようにして作製した積層セラミックコンデンサの外形寸法は、２．０ｍｍ×１．０ｍｍ×１．０ｍｍであり、内部電極間に介在する誘電体層の厚さは２．５μｍ、内部電極の厚さは０．８μｍであった。また、有効誘電体層の層数は１００層であり、１層あたりの対向電極面積は１．７×１０-6ｍ2であった。
（Ｃ）特性評価
得られた各条件の積層セラミックコンデンサについて、誘電率と誘電損失を測定した。最初に、自動ブリッジ式測定器を用いて、静電容量と誘電損失をＡＣ電圧１Ｖ、１ｋＨｚの条件で測定した。そして、静電容量の平均値と誘電体層の厚さ、層数、対向電極面積から、誘電率を算出した。
次に、１７５℃、７．５Ｖの条件で高温負荷試験を実施して、絶縁抵抗が１００ｋΩ以下になった時間を故障と判定し、試料の平均故障時間（ＭＴＴＦ）を算出した。測定数は１０個とし、その平均値を算出した。なお、誘電率、誘電損失、ＭＴＴＦのいずれも測定数は１０個であり、その平均値を算出した。
表１に、各条件における、各種特性評価の結果を示す。表１において、試料番号に*を付したものは、この発明の範囲外の試料である。
（Ｄ）Ｓｎが内部電極中に存在することの確認
１）研磨
各試料を垂直になるように立てて、各試料の周りを樹脂で固めた。このとき、各試料のＷＴ（幅・高さ）側面が露出するようにした。
次に、研磨機により、ＷＴ側面を研磨した。
次に、素体のＬ（長さ）方向の１／２程度の深さで研磨を終了し、ＷＴ断面を出した。
そして、研磨による内部電極のダレをなくすために、研磨終了後、イオンミリングにより、研磨表面を加工した。
２）内部電極のマッピング分析
図２に示す通り、ＷＴ断面のＷ方向１／２程度において、試料の内部電極が積層されている領域をＴ方向に３等分に分割し、それぞれのＷ方向における中央部を上方領域Ｕ、中間領域Ｍ、下方領域Ｄの３つの領域に分けた。さらに、Ｔ方向の中央部は、中間領域Ｍと、中間領域ＭからＷ方向に隣接する側部領域Ｓの２つの領域に分けた。
そして、これらの４つの領域内においてＷＤＸによりＮｉおよびＳｎのマッピング分析を行った。なお、側部領域Ｓにおいては、その中央部ではなく、内部電極の存在しない積層体の側部寄りの部分を内部電極を含めてマッピングした。
誘電体セラミックの原料粉末にＳｎ素材粉末を入れた試料の、Ｎｉのマッピング分析結果を図３に、Ｓｎのマッピング分析結果を図４に示す。図３、図４からわかるように、誘電体セラミックの原料粉末にＳｎ素材粉末を入れた試料では、上方領域Ｕ、中間領域Ｍ、下方領域Ｄおよび側部領域Ｓの全ての領域において内部電極中にＳｎが存在していた。
（Ｅ）内部電極中のＳｎ／（Ｎｉ＋Ｓｎ）値の確認
誘電体セラミックの原料粉末にＳｎ素材粉末を入れた試料（資料番号１、３、５、７）につき、内部電極中のＳｎ／（Ｎｉ＋Ｓｎ）値を確認した。具体的には、１つの積層セラミックコンデンサから無作為に３本の内部電極を選び、ＦＩＢ加工（集束イオンビーム法）にてそれぞれ内部電極部のみを切り出して薄片化した試料を３個用意した。各試料に対して無作為に抽出した１０箇所でＮｉとＳｎの定量分析をＷＤＸを用いて実施した。合計３０箇所（１０箇所×３個）の平均値を調べたところ、各試料とも、Ｓｎ／（Ｎｉ＋Ｓｎ）＝０．００６であった。
（Ｆ）内部電極に含まれるＳｎがＮｉと合金化していることの確認
焼成後の積層セラミックコンデンサ（積層体）を粉砕し、粉末状にした。その粉末をＸＲＤで分析したところ、Ｎｉのピーク位置がシフトしていた。このことから、内部電極中のＳｎはＮｉとＳｎの合金の形成で存在していることが分かった。
試料番号１〜４は、誘電体層の主成分がＢＴである。Ｓｎを入れた試料番号１、３では、いずれも試料番号２、４に比べて、誘電特性は同程度でＭＴＴＦの値が大きい結果となった。また、試料番号５〜８は、誘電体層の主成分がＢＣＴである。Ｓｎを入れた試料番号５、７では、いずれも試料番号６，８に比べて誘電特性は同程度でＭＴＴＦの値が大きい結果となった。
［実験例２］
実験例２では、内部電極中のＳｎの量が電圧印加時の信頼性に与える影響を確認した。なお、本実験例では、内部電極となるべき導電性ペーストに、主成分としてＮｉとＳｎの合金が含まれているものを用いた。また、誘電体セラミックには、実験例１の試料番号６と同じ条件のものを用いた。積層セラミックコンデンサの作製方法は実験例１と同様である。作製した積層セラミックコンデンサの内部電極間に介在する誘電体層の厚さは２．５μｍであった。表２に、各試料番号の条件における、内部電極中の、ＮｉとＳｎの合計に対するＳｎのモル比と、各種特性評価の結果を示す。
試料番号１１〜１５を比較すると、Ｓｎが含まれていない試料番号１１に比べて、試料番号１２〜１５はいずれも誘電特性が同程度であり、ＭＴＴＦの値が大きい結果となった。
［実験例３］
実験例３では、誘電体層の厚みを変化させ、ＭＴＴＦに与える影響を調べた。なお、本実験例では、誘電体セラミックの原料粉末にＳｎＯ粉末をあらかじめ混合する方法を用いた。また、誘電体層の主成分は、チタン酸バリウム（ＢＴ）とした。
（Ａ）誘電体セラミックの原料粉末の作製
最初に、主成分であるＢＴ粉末を用意した。具体的には、ＢａＣＯ3粉末及びＴｉＯ2粉末をＴｉとＢａのモル比が１：１となるように秤量し、ボールミルにより一定時間混合した後、熱処理を行い、主成分のＢＴ粉末を得た。
次に、副成分である、Ｒ2Ｏ3（ＲはＤｙ）、ＭｇＯ、ＭｎＯ、ＳｉＯ2、ＳｎＯの各粉末を用意した。なお、本実験例ではＲはＤｙとした。そして、これらの粉末を主成分のセラミック粉末中のＴｉ１００モル部に対するＲの含有量がａモル部、Ｍｇの含有量がｂモル部、Ｍｎの含有量がｃモル部、Ｓｉの含有量がｄモル部となるように秤量し、ＳｎＯに関しては積層セラミックコンデンサを形成した後の内部電極に含まれるＮｉとＳｎの合計に対するＳｎのモル比Ｓｎ／（Ｎｉ＋Ｓｎ）が表３の値になるように秤量して、主成分のＢＴ粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕した。このようにして、試料番号２１〜３６の誘電体セラミックの原料粉末を得た。表３に、各試料番号における、ａ、ｂ、ｃ、ｄ、ｅの値を示す。
（Ｂ）積層セラミックコンデンサの作製
最初に、誘電体層となるべきセラミックグリーンシートを形成した。具体的には、上記の原料粉末にポリビニルブチラール系バインダと、エタノール等の有機溶媒を加えて、ボールミルにより湿式混合してセラミックスラリーを調製した。そして、このセラミックスラリーを、ドクターブレード法によりシート状に成形して、８種類の厚さのセラミックグリーンシート、具体的には、０．９μｍ、１．１μｍ、１．３μｍ、１．６μｍ、２．０μｍ、２．２μｍ、２．７μｍ、３．３μｍの８種類の厚さのセラミックグリーンシートを得た。
次に、所定のセラミックグリーンシート上にＮｉを主成分とする導電性ペーストを印刷し、内部電極となるべき導電性ペースト層を形成した。
次に、セラミックグリーンシートを、導電性ペースト層が引き出されている側が互い違いになるように複数層積層し、生の積層体を形成した。
次に、この積層体を、Ｎ2雰囲気中、３５０℃で加熱して、バインダを燃焼させた。その後、酸素分圧１０-10ＭＰａのＨ2−Ｎ2−Ｈ2Ｏガスからなる還元雰囲気中において、昇温速度２０℃／分、最高温度１２００℃で２０分保持して、その後に降温するプロファイルで焼成した。
次に、焼成後の積層体の両端面に、Ｂ2Ｏ3−ＳｉＯ2−ＢａＯガラスフリットを含む銀ペーストを塗布した。そして、Ｎ2雰囲気中、６００℃で焼き付けて、内部電極と電気的に接続された外部電極を形成した。
以上のようにして作製した積層セラミックコンデンサの外形寸法は、２．０ｍｍ×１．０ｍｍ×１．０ｍｍであった。また、有効誘電体層の層数は１００層であり、１層あたりの対向電極面積は１．７×１０-6ｍ2であった。
なお、作製した積層セラミックコンデンサの外部電極を除去し、溶剤により溶解し、ＩＣＰ発光分光分析をしたところ、内部電極成分のＮｉおよび内部電極中への拡散が生じるＳｎを除いては、表３に示した調合組成とほとんど同一であることが確認された。
各試料につき、次の方法で誘電体層の厚さを調べた。
まず、各試料を垂直になるように立てて、各試料の周りを樹脂で固めた。このとき、各試料のＬＴ側面（長さ・高さ側面；研磨すると外部電極への接続部分を含めて内部電極が露出する側面）が露出するようにした。研磨機により、ＬＴ側面を研磨し、積層体のＷ方向（幅方向）の１／２の深さで研磨を終了し、ＬＴ断面を出した。この研磨面に対しイオンリミングを行い、研磨によるダレを除去した。このようにして、観察用の断面を得た。
図５に示す通り、ＬＴ断面のＬ方向（長さ方向）１／２において、内部電極と直交する垂線を引いた。次に、試料の内部電極が積層されている領域をＴ方向（高さ方向）に３等分に分割し、上側部Ｕ、中間部Ｍ、下側部Ｄの３つの領域に分けた。そして、各領域のそれぞれの高さ方向中央部から２５層の誘電体層を選定し（図５において当該２５層の誘電体層を含む領域を測定領域Ｒ１として示す）、これらの誘電体層の上記垂線上における厚みを測定した。ただし、上記垂線上で内部電極が欠損し、該内部電極を挟む誘電体層がつながっている等により測定が不可能なものは測定対象から除いた。
以上より、各試料につき、７５箇所で誘電体層の厚みを測定し、これらの平均値を求めた。誘電体層の厚さは、表３に示すように、試料により、０．８μｍ、１μｍ、１．２μｍ、１．５μｍ、１．８μｍ、２μｍ、２．５μｍ、３μｍのいずれかであった。
（Ｃ）特性評価
得られた各条件の積層セラミックコンデンサについて、誘電率と誘電損失を測定した。最初に、自動ブリッジ式測定器を用いて、静電容量と誘電損失をＡＣ電圧１Ｖ、１ｋＨｚの条件で測定した。そして、静電容量の平均値と誘電体層の厚さ、層数、対向電極面積から、誘電率を算出した。
次に、１５０℃、３Ｖ／μｍ相当の条件で高温負荷試験を実施して、絶縁抵抗が１００ｋΩ以下になった時間を故障と判定し、試料の平均故障時間（ＭＴＴＦ）を算出した。測定数は１０個とし、その平均値を算出した。なお、誘電率、誘電損失、ＭＴＴＦのいずれも測定数は１０個であり、その平均値を算出した。
表３に、各条件における、各種特性評価の結果を示す。表３において、試料番号に*を付したものは、この発明の範囲外の試料である。
（Ｄ）Ｓｎが内部電極中に存在することの確認
実験例１と同様の方法により、各試料について、ＷＤＸによりＮｉおよびＳｎのマッピング分析結果をおこなった。その結果、誘電体セラミックの原料粉末にＳｎ素材粉末を入れた試料では、内部電極中にＳｎが存在していた。
（Ｅ）内部電極中のＳｎ／（Ｎｉ＋Ｓｎ）値の確認
誘電体セラミックの原料粉末にＳｎ素材粉末を入れた試料につき、内部電極中のＳｎ／（Ｎｉ＋Ｓｎ）値を確認した。具体的には、１つのチップから無作為に３本の内部電極を選び、ＦＩＢ加工（集束イオンビーム法）にてそれぞれ内部電極部のみを切り出して薄片化した試料を３個用意した。各試料に対して無作為に抽出した１０箇所でＮｉとＳｎの定量分析をＷＤＸを用いて実施した。合計３０箇所（１０箇所×３個）の平均値が表３に示したＳｎ／（Ｎｉ＋Ｓｎ）である。
（Ｆ）内部電極に含まれるＳｎがＮｉと合金化していることの確認
また、積層セラミックコンデンサの外部電極を除去した後、これを粉砕し、粉末状にした。その粉末をＸＲＤで測定したところ、Ｎｉのピーク位置がシフトしていたことから、本実験例では、内部電極中のＳｎはＮｉとＳｎの合金の形で存在していることが分かった。
Ｓｎを入れた試料番号２９〜３６では、Ｓｎを入れない試料番号２１〜２８に比べて、誘電特性は同程度でＭＴＴＦの値が改善された。しかしながら、Ｓｎを入れた場合でも、誘電体層の厚みが２．５μｍを超えた場合、具体的には誘電体層の厚みが３の試料番号３６では、誘電体層の厚みが２．５μｍ以下である試料番号２９〜３５に比べて、ＭＴＴＦが改善される割合が小さくなった。
図６に、ＭＴＴＦの誘電体層厚み依存性を示す。誘電体層の厚みが２．５μｍを超えると、界面の信頼性への寄与が小さくなり、Ｓｎを添加した効果が小さくなり、ＭＴＴＦが改善される割合が小さくなったものと考えられる。
すなわち、対向する内部電極に挟まれた領域は「誘電体層」と「内部電極と誘電体層の界面」から構成されるが、誘電体層の厚みが２．５μｍを超えると、対向する内部電極に挟まれた領域における「誘電体層」の比率が高まり、逆に「内部電極と誘電体層の界面」の比率が低くなる。詳細なメカニズムは不明であるが、本発明においては、内部電極にＳｎを添加することによる「界面」の変化が信頼性向上に寄与しているものと考えられ、上記のように誘電体層の厚みが２．５μｍ超えて「界面」の比率が低くなることにより、ＭＴＴＦが改善される効果が小さくなったものと考えられる。
［実験例４］
実験例４では、誘電体セラミックの原料粉末にＳｎ素材の粉末をあらかじめ混合する方法を用いた。また、誘電体層の主成分としては、チタン酸バリウム（ＢＴ）を用意した。
（Ａ）誘電体セラミックの原料粉末の作製
最初に、主成分であるＢＴ粉末を用意した。具体的には、ＢａＣＯ3粉末及びＴｉＯ2粉末をＴｉとＢａのモル比が１：１となるように秤量し、ボールミルにより一定時間混合した後、熱処理を行い、主成分のＢＴ粉末を得た。
次に、副成分である、Ｄｙ2Ｏ3、ＭｇＯ、ＭｎＯ、ＳｉＯ2の各粉末を用意した。更に、Ｓｎ素材の粉末として、Ｓｎ金属粉末、ＳｎＯ粉末、ＳｎＯ2粉末、Ｎｉ-Ｓｎ合金粉末（Ｎｉ:Ｓｎ=９０：１０）を用意した。そして、主成分中のＴｉ１００モル部に対してＤｙ2Ｏ3が０．５モル部（＝Ｄｙが１．０モル部）、ＭｇＯが１モル部、ＭｎＯが０．２モル部、ＳｉＯ2が１モル部となるように秤量し、Ｓｎ素材は積層セラミックコンデンサを形成した後の内部電極に含まれるＮｉに対してＳｎが表４の量になるように秤量した。これらの粉末を主成分のＢＴ粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕し、原料粉末を得た。
（Ｂ）積層セラミックコンデンサの作製
最初に、誘電体層となるべきセラミックグリーンシートを形成した。具体的には、上記の原料粉末に、ポリビニルブチラール系バインダと、エタノール等の有機溶媒を加えて、ボールミルにより湿式混合してセラミックスラリーを調製した。そして、このセラミックスラリーを、ドクターブレード法によりシート状に成形して、厚さが３μｍのセラミックグリーンシートを得た。
次に、所定のセラミックグリーンシート上にＮｉを主成分とする導電性ペーストを印刷し、内部電極となるべき導電性ペースト層を形成した。
次に、セラミックグリーンシートを、導電性ペースト層が引き出されている側が互い違いになるように複数層積層し、生の積層体を形成した。
次に、この積層体を、Ｎ2雰囲気中、３５０℃で加熱して、バインダを燃焼させた。その後、酸素分圧１０-10ＭＰａのＨ2−Ｎ2−Ｈ2Ｏガスからなる還元雰囲気中において、昇温速度２０℃／分、最高温度１２００℃で２０分保持して、その後に降温するプロファイルで焼成した。
次に、焼成後の積層体の両端面に、Ｂ2Ｏ3−ＳｉＯ2−ＢａＯガラスフリットを含む銀ペーストを塗布した。そして、Ｎ2雰囲気中、６００℃で焼き付けて、内部電極と電気的に接続された外部電極を形成した。
以上のようにして作製した積層セラミックコンデンサの外形寸法は、２．０ｍｍ×１．０ｍｍ×１．０ｍｍであり、内部電極間に介在する誘電体層の厚さは２．５μｍであった。また、有効誘電体層の層数は２３０層であり、１層あたりの対向電極面積は１．７×１０-6ｍ2であった。
（Ｃ）特性評価
得られた各条件の積層セラミックコンデンサについて、誘電率と誘電損失を測定した。最初に、自動ブリッジ式測定器を用いて、静電容量と誘電損失をＡＣ電圧１Ｖ、１ｋＨｚの条件で測定した。そして、静電容量の平均値と誘電体層の厚さ、層数、対向電極面積から、誘電率を算出した。
次に、１５０℃、７．５Ｖの条件で高温負荷試験を実施して、絶縁抵抗が１０ｋΩ以下になった時間を故障と判定し、試料の平均故障時間（ＭＴＴＦ）を算出した。測定数は１０個とし、その平均値を算出した。なお、誘電率、誘電損失、ＭＴＴＦのいずれも測定数は１０個であり、その平均値を算出した。
表４に、各条件における、各種特性評価の結果を示す。
（Ｄ）Ｓｎが内部電極中に存在することの確認
１）研磨
各試料を垂直になるように立てて、各試料の周りを樹脂で固めた。このとき、各試料のＷＴ（幅・高さ）側面が露出するようにした。
次に、研磨機により、ＷＴ側面を研磨した。
次に、素体のＬ（長さ）方向の１／２程度の深さで研磨を終了し、ＷＴ断面を出した。
そして、研磨による内部電極のダレをなくすために、研磨終了後、イオンミリングにより、研磨表面を加工した。
２）内部電極のマッピング分析
実験例１と同様に、図２に示すように、ＷＴ断面のＷ方向１／２程度において、試料の内部電極が積層されている領域をＴ方向に３等分に分割し、それぞれのＷ方向における中央部を上方領域Ｕ、中間領域Ｍ、下方領域Ｄの３つの領域に分けた。さらに、Ｔ方向の中央部は、中間領域Ｍと、中間領域ＭからＷ方向に隣接する側部領域Ｓの２つの領域に分けた。
そして、これらの４つの領域内においてＷＤＸによりＮｉおよびＳｎのマッピング分析を行った。なお、側部領域Ｓにおいては、その中央部ではなく、内部電極の存在しない積層体の側部寄りの部分を内部電極を含めてマッピングした。誘電体セラミックの原料粉末にＳｎ素材粉末を入れた試料では、上方領域Ｕ、中間領域Ｍ、下方領域Ｄおよび側部領域Ｓの全ての領域において内部電極中にＳｎが存在していた。
（Ｅ）内部電極中のＳｎ／（Ｎｉ＋Ｓｎ）値の確認
誘電体セラミックの原料粉末にＳｎ素材粉末を入れた試料につき、内部電極中のＳｎ／（Ｎｉ＋Ｓｎ）値を確認した。具体的には、１つの積層セラミックコンデンサから無作為に３本の内部電極を選び、ＦＩＢ加工（集束イオンビーム法）にてそれぞれ内部電極部のみを切り出して薄片化した試料を３個用意した。各試料に対して無作為に抽出した１０箇所でＮｉとＳｎの定量分析をＷＤＸを用いて実施した。合計３０箇所（１０箇所×３個）の平均値が表４に示したＳｎ／（Ｎｉ＋Ｓｎ）である。
（Ｆ）内部電極に含まれるＳｎがＮｉと合金化していることの確認
焼成後の積層セラミックコンデンサ（積層体）を粉砕し、粉末状にした。その粉末をＸＲＤで分析したところ、Ｎｉのピーク位置がシフトしていた。このことから、内部電極中のＳｎはＮｉとＳｎの合金の形成で存在していることが分かった。
誘電体セラミックの原料粉末にあらかじめＳｎ素材を添加した場合において、Ｓｎ素材の種類に関係なく、誘電特性は同程度でＭＴＴＦが改善できることが確認された。ただし、Ｓｎ／（Ｎｉ＋Ｓｎ）値が０．１を超えるほど添加した場合は、ＭＴＴＦの改善はなかった。Ｓｎ／（Ｎｉ＋Ｓｎ）値が０．１を超えると、内部電極の融点が下がりすぎて内部電極の玉化が生じる。これにより内部電極が局所的に太るため、誘電体層の厚みを局所的に薄くしてしまうために、ＭＴＴＦの改善がなかった（Ｓｎ添加の効果を相殺した）ものと考えられる。
［実験例５］
実験例５では、内部電極ペーストにＳｎ素材の粉末をあらかじめ混合する方法を用いた。また、誘電体層の主成分としては、チタン酸バリウム（ＢＴ）を用意した。
（Ａ）誘電体セラミックの原料粉末の作製
最初に、主成分であるＢＴ粉末を用意した。具体的には、ＢａＣＯ3粉末及びＴｉＯ2粉末をＴｉとＢａのモル比が１：１となるように秤量し、ボールミルにより一定時間混合した後、熱処理を行い、主成分のＢＴ粉末を得た。
次に、副成分である、Ｄｙ2Ｏ3、ＭｇＯ、ＭｎＯ、ＳｉＯ2の各粉末を用意した。そして、主成分１００モル部に対してＤｙ2Ｏ3が０．５モル部、ＭｇＯが１モル部、ＭｎＯが０．２モル部、ＳｉＯ2が１モル部となるように秤量した。これらの粉末を主成分のＢＴ粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕し、原料粉末を得た。
（Ｂ）積層セラミックコンデンサの作製
最初に、誘電体層となるべきセラミックグリーンシートを形成した。具体的には、上記の原料粉末に、ポリビニルブチラール系バインダと、エタノール等の有機溶媒を加えて、ボールミルにより湿式混合してセラミックスラリーを調製した。そして、このセラミックスラリーを、ドクターブレード法によりシート状に成形して、厚さが３μｍのセラミックグリーンシートを得た。
次に、内部電極ペーストを用意した。まずＮｉ粉末、とＳｎ素材の粉末としてＳｎ金属粉末、ＳｎＯ粉末、ＳｎＯ2粉末、Ｎｉ-Ｓｎ合金粉末（Ｎｉ：Ｓｎ＝９０：１０）を用意し、表５の比率になるように秤量した。そして、ポリビニルブチラール系バインダおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、導電性ペーストを作製した。
次に、上記のセラミックグリーンシート上に、上記の導電性ペーストを印刷し、内部電極を構成するための導電性ペースト層を形成した。
次に、セラミックグリーンシートを、導電性ペースト層が引き出されている側が互い違いになるように複数層積層し、生の積層体を形成した。
次に、この積層体を、Ｎ2雰囲気中、３５０℃で加熱して、バインダを燃焼させた。その後、酸素分圧１０-10ＭＰａのＨ2−Ｎ2−Ｈ2Ｏガスからなる還元雰囲気中において、昇温速度２０℃／分、最高温度１２００℃で２０分保持して、その後に降温するプロファイルで焼成した。
次に、焼成後の積層体の両端面に、Ｂ2Ｏ3−ＳｉＯ2−ＢａＯガラスフリットを含む銀ペーストを塗布した。そして、Ｎ2雰囲気中、６００℃で焼き付けて、内部電極と電気的に接続された外部電極を形成した。
以上のようにして作製した積層セラミックコンデンサの外形寸法は、２．０ｍｍ×１．０ｍｍ×１．０ｍｍであり、内部電極間に介在する誘電体層の厚さは２．５μｍであった。また、有効誘電体層の層数は２３０層であり、１層あたりの対向電極面積は１．７×１０-6ｍ2であった。
（Ｃ）特性評価
得られた各条件の積層セラミックコンデンサについて、誘電率と誘電損失を測定した。最初に、自動ブリッジ式測定器を用いて、静電容量と誘電損失をＡＣ電圧１Ｖ、１ｋＨｚの条件で測定した。そして、静電容量の平均値と誘電体層の厚さ、層数、対向電極面積から、誘電率を算出した。
次に、１５０℃、７．５Ｖの条件で高温負荷試験を実施して、絶縁抵抗が１０ｋΩ以下になった時間を故障と判定し、試料の平均故障時間（ＭＴＴＦ）を算出した。測定数は１０個とし、その平均値を算出した。なお、誘電率、誘電損失、ＭＴＴＦのいずれも測定数は１０個であり、その平均値を算出した。
表５に、各条件における、各種特性評価の結果を示す。
なお、焼成後の積層セラミックコンデンサにおいて、内部電極中のＳｎ／（Ｎｉ+Ｓｎ）が調合組成と殆ど同一であること、およびＳｎが内部電極中に存在し、Ｎｉと合金化していることは実験例４と同様の方法で確認した。
内部電極ペーストにあらかじめＳｎ素材を添加した場合において、Ｓｎ素材の種類に関係なく、誘電特性は同程度でＭＴＴＦが改善できることが確認された。ただし、Ｓｎ／（Ｎｉ＋Ｓｎ）値が０．１を超えるほど添加した場合はＭＴＴＦの改善はなかった。Ｓｎ／（Ｎｉ＋Ｓｎ）値が０．１を超えると、内部電極の融点が下がりすぎて内部電極の玉化が生じる。これにより内部電極が局所的に太るため、誘電体層の厚みを局所的に薄くしてしまうために、ＭＴＴＦの改善がなかった（Ｓｎ添加の効果を相殺した）ものと考えられる。
［実験例６］
実験例６では、内部電極ペーストに金属粉末としてＮｉ-Ｓｎ合金を使用する方法方法を用いた。また、誘電体層の主成分としては、チタン酸バリウム（ＢＴ）を用意した。
（Ａ）誘電体セラミックの原料粉末の作製
最初に、主成分であるＢＴ粉末を用意した。具体的には、ＢａＣＯ3粉末及びＴｉＯ2粉末をＴｉとＢａのモル比が１：１となるように秤量し、ボールミルにより一定時間混合した後、熱処理を行い、主成分のＢＴ粉末を得た。
次に、副成分である、Ｄｙ2Ｏ3、ＭｇＯ、ＭｎＯ、ＳｉＯ2の各粉末を用意した。そして、主成分１００モル部に対してＤｙ2Ｏ3が０．５モル部、ＭｇＯが１モル部、ＭｎＯが０．２モル部、ＳｉＯ2が１モル部となるように秤量した。これらの粉末を主成分のＢＴ粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕し、原料粉末を得た。
（Ｂ）積層セラミックコンデンサの作製
最初に、誘電体層となるべきセラミックグリーンシートを形成した。具体的には、上記の原料粉末に、ポリビニルブチラール系バインダと、エタノール等の有機溶媒を加えて、ボールミルにより湿式混合してセラミックスラリーを調製した。そして、このセラミックスラリーを、ドクターブレード法によりシート状に成形して、厚さが３μｍのセラミックグリーンシートを得た。
次に、金属粉末としてＮｉ-Ｓｎ合金粉末を用いた内部電極ペーストを用意した。表６のＳｎ／（Ｎｉ＋Ｓｎ）比率のＮｉ-Ｓｎ合金粉末を用意し、ポリビニルブチラール系バインダおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、導電性ペーストを作製した。
次に、上記のセラミックグリーンシート上に、上記の導電性ペーストを印刷し、内部電極を構成するための導電性ペースト層を形成した。
次に、セラミックグリーンシートを、導電性ペースト層が引き出されている側が互い違いになるように複数層積層し、生の積層体を形成した。
次に、この積層体を、Ｎ2雰囲気中、３５０℃で加熱して、バインダを燃焼させた。その後、酸素分圧１０-10ＭＰａのＨ2−Ｎ2−Ｈ2Ｏガスからなる還元雰囲気中において、昇温速度２０℃／分、最高温度１２００℃で２０分保持して、その後に降温するプロファイルで焼成した。
次に、焼成後の積層体の両端面に、Ｂ2Ｏ3−ＳｉＯ2−ＢａＯガラスフリットを含む銀ペーストを塗布した。そして、Ｎ2雰囲気中、６００℃で焼き付けて、内部電極と電気的に接続された外部電極を形成した。
以上のようにして作製した積層セラミックコンデンサの外形寸法は、２．０ｍｍ×１．０ｍｍ×１．０ｍｍであり、内部電極間に介在する誘電体層の厚さは２．５μｍであった。また、有効誘電体層の層数は２３０層であり、１層あたりの対向電極面積は１．７×１０-6ｍ2であった。
（Ｃ）特性評価
得られた各条件の積層セラミックコンデンサについて、誘電率と誘電損失を測定した。最初に、自動ブリッジ式測定器を用いて、静電容量と誘電損失をＡＣ電圧１Ｖ、１ｋＨｚの条件で測定した。そして、静電容量の平均値と誘電体層の厚さ、層数、対向電極面積から、誘電率を算出した。
次に、１５０℃、７．５Ｖの条件で高温負荷試験を実施して、絶縁抵抗が１０ｋΩ以下になった時間を故障と判定し、試料の平均故障時間（ＭＴＴＦ）を算出した。測定数は１０個とし、その平均値を算出した。なお、誘電率、誘電損失、ＭＴＴＦのいずれも測定数は１０個であり、その平均値を算出した。
表６に、各条件における、各種特性評価の結果を示す。
なお、焼成後の積層セラミックコンデンサにおいて、内部電極中のＳｎ／（Ｎｉ+Ｓｎ）が調合組成と殆ど同一であること、およびＳｎが内部電極中に存在し、Ｎｉと合金化していることは実験例４と同様の方法で確認した。
内部電極ペーストに金属粉末としてＮｉ−Ｓｎ合金を使用した場合においても、誘電特性は同程度でＭＴＴＦが改善できることが確認された。
１ 積層セラミックコンデンサ
２ 誘電体層
３、４ 内部電極
５ 積層体
６、７ 外部電極

Claims (2)

  1. Ｎｉ金属もしくはＮｉを含む合金を主成分とする内部電極主成分粉末を用意する工程と、
    Ｓｎ金属、Ｓｎを含む合金、Ｓｎ化合物のいずれかからなるＳｎ素材の中から、少なくとも１つを用意する工程と、
    ペロブスカイト型化合物を主成分とする主成分粉末を含有するセラミックグリーンシートを得る工程と、
    前記セラミックグリーンシートと、前記用意した内部電極主成分粉末および前記用意したＳｎ素材を含有する内部電極層と、を積み重ねて焼成前の積層体を得る工程と、
    前記焼成前の積層体を焼成して、積層体を得る工程と、を備える、複数の誘電体層と、当該誘電体層間の界面に沿って形成されている複数の内部電極と、を有する積層セラミックコンデンサの製造方法であって、
    前記内部電極は主成分としてＮｉを含み、かつ、前記内部電極はＳｎを含み、前記内部電極における、ＮｉとＳｎの合計に対するＳｎのモル比が０．００１以上０．１以下であることを特徴とする、積層セラミックコンデンサの製造方法。
  2. Ｎｉ-Ｓｎ合金を主成分とする内部電極主成分粉末を用意する工程と、
    ペロブスカイト型化合物を主成分とする主成分粉末を含有するセラミックグリーンシートを得る工程と、
    前記セラミックグリーンシートと、前記用意した内部電極主成分粉末を含有する内部電極層と、を積み重ねて焼成前の積層体を得る工程と、
    前記焼成前の積層体を焼成して、積層体を得る工程と、を備える、複数の誘電体層と、当該誘電体層間の界面に沿って形成されている複数の内部電極と、を有する積層セラミックコンデンサの製造方法であって、
    前記内部電極は主成分としてＮｉを含み、かつ、前記内部電極はＳｎを含み、前記内部電極における、ＮｉとＳｎの合計に対するＳｎのモル比が０．００１以上０．１以下であることを特徴とする、積層セラミックコンデンサの製造方法。
JP2012557941A 2011-02-14 2012-02-13 積層セラミックコンデンサの製造方法 Active JP5488725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012557941A JP5488725B2 (ja) 2011-02-14 2012-02-13 積層セラミックコンデンサの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011028981 2011-02-14
JP2011028981 2011-02-14
PCT/JP2012/053233 WO2012111592A1 (ja) 2011-02-14 2012-02-13 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2012557941A JP5488725B2 (ja) 2011-02-14 2012-02-13 積層セラミックコンデンサの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013241458A Division JP5757319B2 (ja) 2011-02-14 2013-11-22 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP5488725B2 true JP5488725B2 (ja) 2014-05-14
JPWO2012111592A1 JPWO2012111592A1 (ja) 2014-07-07

Family

ID=46672511

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012557941A Active JP5488725B2 (ja) 2011-02-14 2012-02-13 積層セラミックコンデンサの製造方法
JP2013241458A Active JP5757319B2 (ja) 2011-02-14 2013-11-22 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013241458A Active JP5757319B2 (ja) 2011-02-14 2013-11-22 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Country Status (6)

Country Link
US (1) US9099244B2 (ja)
JP (2) JP5488725B2 (ja)
KR (1) KR101581925B1 (ja)
CN (1) CN103370755B (ja)
DE (1) DE112012000798T5 (ja)
WO (1) WO2012111592A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5919847B2 (ja) * 2012-01-30 2016-05-18 Tdk株式会社 積層セラミックコンデンサ
JP5892252B2 (ja) 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6003988B2 (ja) * 2012-08-07 2016-10-05 株式会社村田製作所 積層セラミックコンデンサの製造方法
TWI530973B (zh) * 2013-08-02 2016-04-21 Murata Manufacturing Co Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method
KR101537717B1 (ko) * 2013-09-17 2015-07-20 신유선 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법
JP6197879B2 (ja) 2013-12-10 2017-09-20 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
TWI642074B (zh) * 2016-06-06 2018-11-21 村田製作所股份有限公司 Multilayer ceramic capacitor
US10770227B2 (en) 2017-11-22 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Capacitor and board having the same
KR102107027B1 (ko) 2017-11-22 2020-05-07 삼성전기주식회사 커패시터 및 그 실장기판
KR102407983B1 (ko) * 2018-08-23 2022-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102147408B1 (ko) * 2018-08-23 2020-08-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20190121210A (ko) 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20210084536A (ko) 2018-10-31 2021-07-07 쇼에이 가가쿠 가부시키가이샤 Ni 페이스트 및 적층 세라믹 콘덴서
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
JP2021108362A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ
US11600446B2 (en) 2019-12-27 2023-03-07 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP7348890B2 (ja) 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7396251B2 (ja) * 2020-11-11 2023-12-12 株式会社村田製作所 積層セラミックコンデンサ
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
JP2022083829A (ja) * 2020-11-25 2022-06-06 株式会社村田製作所 積層セラミックコンデンサ
KR20220083295A (ko) * 2020-12-11 2022-06-20 삼성전기주식회사 적층형 전자 부품
KR20220101911A (ko) 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
US20220230807A1 (en) * 2021-01-15 2022-07-21 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US20220277897A1 (en) * 2021-03-01 2022-09-01 Taiyo Yuden Co., Ltd. Ceramic electronic device, powder material, paste material, and manufacturing method of ceramic electronic device
JP2022143403A (ja) * 2021-03-17 2022-10-03 株式会社村田製作所 積層セラミックコンデンサ
JP2022157148A (ja) * 2021-03-31 2022-10-14 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7459858B2 (ja) 2021-12-23 2024-04-02 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312907A (ja) * 1991-01-30 1992-11-04 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2000124058A (ja) * 1999-09-06 2000-04-28 Tdk Corp 積層型セラミックチップコンデンサ
JP2000348962A (ja) * 1999-03-31 2000-12-15 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP2005298315A (ja) * 2004-04-14 2005-10-27 Samsung Electro Mech Co Ltd 耐還元性誘電体磁器組成物と超薄層積層セラミックコンデンサ
WO2010146967A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954672A (ja) 1982-09-22 1984-03-29 株式会社村田製作所 高誘電率磁器の製造方法
JPS59126354A (ja) * 1982-12-22 1984-07-20 Fujitsu Ltd 電話機のハンドセツト
JPH04110978A (ja) 1990-08-31 1992-04-13 Mita Ind Co Ltd 画像形成装置
JPH05290622A (ja) 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Ｎｉペースト組成物
JP3552878B2 (ja) 1997-05-30 2004-08-11 Ｆｄｋ株式会社 低温焼結誘電体磁器の製造方法
JP3874041B2 (ja) * 1997-08-18 2007-01-31 Ｔｄｋ株式会社 Ｃｒ複合電子部品とその製造方法
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
US6291380B1 (en) * 1999-03-15 2001-09-18 Rohm Co., Ltd. Dielectric ceramic and capacitor using the same
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
JP4110978B2 (ja) * 2003-01-24 2008-07-02 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP5131595B2 (ja) * 2006-07-07 2013-01-30 株式会社村田製作所 誘電体セラミック、及びセラミック電子部品、並びに積層セラミックコンデンサ
DE112007002865B4 (de) * 2006-12-05 2018-03-01 Murata Manufacturing Co., Ltd. Dielektrische Keramik und diese verwendender Mehrschicht-Keramikkondensator
JP5077245B2 (ja) * 2007-02-06 2012-11-21 株式会社村田製作所 抵抗ペーストおよび積層セラミックコンデンサ
WO2008099772A1 (ja) * 2007-02-14 2008-08-21 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその製造方法
JP5315796B2 (ja) * 2007-06-18 2013-10-16 株式会社村田製作所 積層セラミックコンデンサ
JP4992955B2 (ja) * 2009-11-20 2012-08-08 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312907A (ja) * 1991-01-30 1992-11-04 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2000348962A (ja) * 1999-03-31 2000-12-15 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP2000124058A (ja) * 1999-09-06 2000-04-28 Tdk Corp 積層型セラミックチップコンデンサ
JP2005298315A (ja) * 2004-04-14 2005-10-27 Samsung Electro Mech Co Ltd 耐還元性誘電体磁器組成物と超薄層積層セラミックコンデンサ
WO2010146967A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
JP5757319B2 (ja) 2015-07-29
KR20130115357A (ko) 2013-10-21
WO2012111592A1 (ja) 2012-08-23
KR101581925B1 (ko) 2015-12-31
US20130321980A1 (en) 2013-12-05
US9099244B2 (en) 2015-08-04
JP2014057097A (ja) 2014-03-27
CN103370755B (zh) 2016-05-11
JPWO2012111592A1 (ja) 2014-07-07
CN103370755A (zh) 2013-10-23
DE112012000798T5 (de) 2013-11-14

Similar Documents

Publication Publication Date Title
JP5757319B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US10121591B2 (en) Laminated ceramic capacitor and method for manufacturing laminated ceramic capacitor
JP5811103B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5224074B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP6274267B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5146852B2 (ja) 積層セラミックコンデンサ
JP5093351B2 (ja) 積層セラミックコンデンサ
JP4345071B2 (ja) 積層セラミックコンデンサ、及び該積層セラミックコンデンサの製造方法
JP5224147B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP5565528B2 (ja) 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
JP5109872B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2020068262A (ja) 誘電体磁器組成物及び積層セラミックコンデンサ
JP5655866B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2020092226A (ja) 積層セラミックコンデンサ
JP5939300B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP5790816B2 (ja) 積層セラミックコンデンサ
WO2023234392A1 (ja) 積層セラミックコンデンサ
TW202405835A (zh) 積層陶瓷電容器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5488725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150