JP6197879B2 - 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP6197879B2
JP6197879B2 JP2015552379A JP2015552379A JP6197879B2 JP 6197879 B2 JP6197879 B2 JP 6197879B2 JP 2015552379 A JP2015552379 A JP 2015552379A JP 2015552379 A JP2015552379 A JP 2015552379A JP 6197879 B2 JP6197879 B2 JP 6197879B2
Authority
JP
Japan
Prior art keywords
internal electrode
metal
ceramic
interface
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015552379A
Other languages
English (en)
Other versions
JPWO2015087688A1 (ja
Inventor
祥一郎 鈴木
祥一郎 鈴木
山口 晋一
晋一 山口
章孝 土井
章孝 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015087688A1 publication Critical patent/JPWO2015087688A1/ja
Application granted granted Critical
Publication of JP6197879B2 publication Critical patent/JP6197879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は誘電体セラミック層を介して互いに対向するように内部電極が配設された構造を有する積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法に関する。
近年のエレクトロニクス技術の進展に伴い、積層セラミックコンデンサには小型化および大容量化が要求されている。これらの要求を満たすため、積層セラミックコンデンサを構成するセラミック誘電体層の薄層化が進められている。
しかし、セラミック誘電体層を薄層化すると、1層あたりに加わる電界強度が相対的に高くなる。よって、電圧印加時における耐久性、信頼性の向上が求められる。
このような、積層セラミックコンデンサとして、例えば、積層されている複数のセラミック誘電体層と、セラミック誘電体層間の界面に沿って形成されている複数の内部電極とを有する積層体と、積層体の外表面に形成され、内部電極と電気的に接続されている複数の外部電極とを備えた積層セラミックコンデンサが知られている(特許文献1参照)。そして、この特許文献1の積層セラミックコンデンサにおいては、内部電極として、Niを主成分として用いたものが開示されている。
特開平11−283867号公報
しかしながら、Niを主成分として用いた内部電極を備える、上記特許文献1の積層セラミックコンデンサにおいては、高温負荷寿命が必ずしも十分ではなく、さらに高温負荷寿命の長い、耐久性に優れた積層セラミックコンデンサの開発が求められているのが実情である。
本発明は上記課題を解決するためになされたものであって、セラミック誘電体層がより薄層化した場合にも十分な高温負荷寿命を有し、取得できる静電容量の大きい積層セラミックコンデンサ、およびかかる積層セラミックコンデンサを確実に製造することが可能な積層セラミックコンデンサの製造方法を提供することを目的とする。
上記課題を解決するため、本発明の積層セラミックコンデンサは、
複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備える積層セラミックコンデンサであって、
前記内部電極において、In、Ga、Zn、Bi、およびPbからなる群より選ばれる1種の金属AがNiに固溶しているとともに、
前記金属AがIn、Ga、およびZnからなる群より選ばれる1種の金属である場合に、前記内部電極の、前記セラミック誘電体層と対向する表面から2nmの深さの領域である界面近傍領域に存在するAとNiの合計量に対するAの割合が1.4原子%以上であり
前記金属AがBiである場合に、前記界面近傍領域に存在するAとNiの合計量に対するAの割合が2.4原子%以上であり、
前記金属AがPbである場合に、前記界面近傍領域に存在するAとNiの合計量に対するAの割合が2.5原子%以上であり、かつ、
前記界面近傍領域におけるAの割合を示す原子%の値Xと、前記内部電極の厚み方向中央領域におけるAの割合を示す原子%の値Yの関係が下記の式(1):
X−Y≧1.0 ……(1)
の要件を満たすことを特徴としている。
また、本発明の積層セラミックコンデンサにおいては、前記厚み方向中央領域が、前記内部電極の厚みをTとした場合に、前記内部電極の一方側および他方側の表面から0.2T以上厚み方向内側に入った領域であることが好ましい。
厚み方向中央領域を上記の領域とした場合において、上述の本願発明の要件:X−Y≧1.0を満たすことにより、セラミック誘電体層がより薄層化した場合にも、十分な高温負荷寿命を有する耐久性に優れた積層セラミックコンデンサを確実に提供することができるようになる。
なお、上記領域(内部電極の一方側および他方側の表面から0.2T以上厚み方向内側に入った領域)の範囲は、本発明をより具体的に規定したものであるが、厚み方向中央領域をさらに広く捉えるようにすることも可能である。なぜなら、本発明が内部電極の界面近傍領域における金属Aの割合が高温負荷寿命の向上には寄与する一方、内部電極の内部(界面領域よりも内側の領域)は高温負荷寿命の向上には寄与しないからである。
また、本発明の積層セラミックコンデンサの製造方法は、上記本発明の積層セラミックコンデンサの製造方法であって、
積層され、焼成後に前記セラミック誘電体層となる複数の未焼成セラミック誘電体層と、Ni成分と、In、Ga、Zn、Bi、およびPbからなる群より選ばれる1種の金属A成分とを含む導電性ペーストを塗布することにより形成され、前記未焼成セラミック誘電体層間の複数の界面に沿って配設された、焼成後に前記内部電極となる複数の未焼成内部電極パターンとを有する未焼成セラミック積層体を形成する工程と、
前記未焼成セラミック積層体を焼成することにより焼成済みの前記セラミック積層体を得る工程と、
前記セラミック積層体を、所定の条件でアニールすることにより、前記内部電極の、前記セラミック誘電体層と対向する表面から2nmの深さの領域である界面近傍領域に存在する金属Aの割合を上昇させる工程と
を具備することを特徴としている。
本発明の積層セラミックコンデンサは、内部電極において、In、Ga、Zn、Bi、およびPbからなる群より選ばれる1種の金属(元素)AがNiに固溶しているとともに、金属AがIn、Ga、およびZnからなる群より選ばれる1種の金属である場合に、内部電極の、セラミック誘電体層と対向する表面から2nmの深さの領域(界面近傍領域)に存在するAとNiの合計量に対するAの割合が1.4原子%以上であり、金属AがBiである場合に、内部電極の界面近傍領域に存在するAとNiの合計量に対するAの割合が2.4原子%以上であり、金属AがPbである場合に、内部電極の界面近傍領域に存在するAとNiの合計量に対するAの割合が2.5原子%以上であり、かつ、上記界面近傍領域におけるAの割合を示す原子%の値Xと、内部電極の厚み方向中央領域におけるAの割合を示す原子%の値Yの関係が、X−Y≧1.0の要件を満たすようにしているので、セラミック誘電体層がより薄層化した場合にも、十分な高温負荷寿命を有する耐久性に優れた積層セラミックコンデンサを提供することができる。
なお、「Aの割合を示す原子%の値」であるXおよびYは、金属(元素)Aの原子数の、Aの原子数とNiの原子数の合計数に対する割合を百分率で表した値である。
すなわち、XまたはYは下記の式(2):
{Aの原子数/(Aの原子数+Niの原子数)}×100 ……(2)
から求められる値である。
なお、NiとAの割合が質量%の値として与えられた場合、質量%の各値を原子量で割って、(Niの質量%の値/Niの原子量)の値と、(の質量%の値/の原子量)の値を求め、それからAの割合(原子%の値)を求めることも可能である。
さらに説明すると、本発明の積層セラミックコンデンサにおいては、
(a)内部電極が、In、Ga、Zn、Bi、およびPbからなる群より選ばれる1種の金属Aが固溶した電極構造を有していること、
(b)また、本発明の積層セラミックコンデンサにおいて、内部電極は、Niと、金属A(In、Ga、Zn、Bi、およびPbからなる群より選ばれる1種)の合金からなるものであること、
(c)そして、本発明の積層セラミックコンデンサを構成する内部電極においては、In、Ga、Zn、Bi、およびPbのうちの1種の金属Aが、内部電極の厚み方向中央領域(以下、「内部領域」ともいう)よりも、内部電極の、セラミック誘電体層と対向する表面から2nmの深さの領域(界面近傍領域)に、より高濃度で存在しているとともに、ある割合(濃度)以上の割合で存在していること、
を特徴的な構成として備えている。
そして、上述のような構成を備えた本発明の積層セラミックコンデンサにおいては、内部電極がNi−In、Ni−Ga、Ni−Bi、Ni−Zn、Ni−Pbなどのように合金化し、かつ、他の領域よりも界面近傍領域に高い割合で存在することにより、内部電極の、セラミック誘電体層との界面近傍の状態(電気的な障壁高さ)が変化し、高温負荷寿命の向上に寄与する。
すなわち、特に内部電極の界面近傍領域に、Ni−In、Ni−Ga、Ni−Bi、Ni−Zn、Ni−Pbなどの合金が高い割合で存在することが、高温負荷寿命の向上にとって重要な役割を担っている。
一方、内部電極の内部(界面領域よりも内側の領域)は高温負荷寿命の向上には寄与しないため、必ずしもNi−In、Ni−Ga、Ni−Bi、Ni−Zn、Ni−Pbなどの合金が存在している必要はない。
なお、界面近傍領域に、上記合金を形成する金属(元素)(In、Ga、Zn、Bi、およびPb)が高い割合で存在することにより高い静電容量が得られる理由は明確でないが、内部電極の上記界面近傍領域と、内部(内部電極の厚み方向中央領域)とでは、結晶格子の格子定数に差が生じて、積層セラミックコンデンサ内部における残留応力の分布状態が変化したことによるものとでないかと推測される。
また、上記(a)および(b)の、内部電極にIn、Ga、Zn、Bi、Pbが固溶した電極構造を備えていることおよび内部電極がNi−In,Ni−Ga、Ni−Bi、Ni−Zn、Ni−Pbなどの合金から構成されていることについては、XRD(X線回折法)、WDX(波長分散型X線分析法)により確認することが可能である。
さらに、上記(c)のIn、Ga、Zn、Bi、およびPbのうちの1種の金属Aが内部電極の内部領域(厚み方向中央領域)よりも、内部電極の界面近傍領域により高濃度で存在しているとともに、ある割合(濃度)以上の割合で存在していることは、TEM−EDX(エネルギー分散型X線分光法)により確認することが可能である。
また、本発明の積層セラミックコンデンサの製造方法は、上述のように、焼成済みのセラミック積層体を、所定の条件でアニールすることにより、内部電極の、セラミック誘電体層と対向する表面から2nmの深さの領域である界面近傍領域に存在する金属Aの割合を上昇させる工程を備えているので、上述の要件を備えた本発明にかかる積層セラミックコンデンサを確実に、かつ、効率よく製造することができる。
本発明の実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図である。 本発明の実施形態にかかる積層セラミックコンデンサを構成する内部電極について、WDXによるNiと金属Aのマッピング分析をおこなった個所を示す説明図である。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
[実施形態1]
<積層セラミックコンデンサの構成>
図1は、本発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサの構成を示す正面断面図である。
この積層セラミックコンデンサ1は、セラミック積層体5を備えている。セラミック積層体5は、積層された複数のセラミック誘電体層2と、その内部に、セラミック誘電体層2を介して互いに対向するように配設された複数の内部電極3,4を備えている。なお、セラミック誘電体層2の内部に配設された内部電極3,4は、交互にセラミック積層体5の逆側の端面に引き出されている。
そして、セラミック積層体5の互いに対向する端面には、内部電極3,4と電気的に接続するように外部電極6,7が配設されている。
なお、外部電極6,7を構成する導電材料としては、例えばAgまたはCuを主成分とするものなどを用いることができる。
なお、この実施形態1の積層セラミックコンデンサ1は、2個の外部電極6,7を備える2端子型のものであるが、本発明は、多数の外部電極を備える多端子型の構成のものにも適用することができる。
この積層セラミックコンデンサ1において、内部電極3,4は、In、Ga、Zn、Bi、およびPbのいずれかの金属(元素)AがNiに固溶した合金(Ni−A合金)を主たる成分とする電極である。
そして、上述の金属AがIn、Ga、およびZnからなる群より選ばれる1種の金属である場合に、内部電極3,4の、セラミック誘電体層2と対向する表面から2nmの深さの領域(界面近傍領域)における、上述の金属AとNiの合計量に対するAの割合が1.4原子%以上、金属AがBiである場合に、上記界面近傍領域に存在するAとNiの合計量に対するAの割合が2.4原子%以上、金属AがPbである場合に、上記界面近傍領域に存在するAとNiの合計量に対するAの割合が2.5原子%以上で、かつ、上記界面近傍領域におけるAの割合を示す原子%の値Xから、内部電極の厚み方向中央領域におけるAの割合を示す原子%の値Yの関係が、下記の式(1):
X−Y≧1.0 ……(1)
の要件を満たすように構成されている。
このような構成とすることにより、高温負荷寿命の長い信頼性の高い積層セラミックコンデンサ1を得ることが可能になる。
<積層セラミックコンデンサの製造>
次に、上述の本発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサ1の製造方法について説明する。
(1)まず、TiとBaを含むペロブスカイト型化合物の原料として、BaCO3粉末と、TiO2粉末を所定量秤量した。それから秤量した粉末を合わせて、ボールミルにより混合した後、所定の条件で熱処理を行うことにより、セラミック誘電体層を構成する材料の主成分となるチタン酸バリウム系ペロブスカイト型化合物粉末を得た。
(2)次に、副成分である、Dy23、MgO、MnO、SiO2の各粉末を用意し、上述の主成分100モル部に対してDy23が0.75モル部、MgOが1モル部、MnOが0.2モル部、SiO2が1モル部となるように秤量した。これらの粉末を主成分のチタン酸バリウム系ペロブスカイト型化合物粉末と配合し、ボールミルにより一定時間混合し、乾燥した後、乾式粉砕し、原料粉末を得た。
(3)そして、この原料粉末にポリビニルブチラール系バインダーおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、スラリーを調整した。このセラミックスラリーをドクターブレード法によりシート成形し、厚みが2.8μmのセラミックグリーンシートを得た。なお、このセラミックグリーンシートは焼成後に誘電体セラミック層となるセラミックグリーンシートである。
(4)また、以下の方法で内部電極形成用の導電性ペーストを調製した。
導電性粉末として、Ni粉末と上述の金属A(In、Ga、Zn、Bi、Pbより選ばれる一種)との合金の粉末(Ni−A合金粉末)を用意した。この実施形態1では、Ni−A合金粉末は、表1に示すように、Niと金属Aの合計量に対する金属Aの割合が1質量%となるように予め作製し、粉末化したものを入手して用いた。
ただし、Ni−A合金粉末を予め作製して用いる代わりに、熱処理工程でNi−A合金を生成する各種金属粉末を所定の割合で配合して用いることも可能である。
そして、上記の導電性粉末に、ポリビニルブチラール系バインダーおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、導電性ペーストを作製した。
(5)次に、この導電性ペーストを、上述のようにして作製したセラミックグリーンシート上に所定のパターンとなるように印刷し、焼成後に内部電極となる導電性ペースト層(内部電極パターン)を形成した。
(6)それから、内部電極パターンが形成されたセラミックグリーンシートを、内部電極パターンの引き出されている側が交互に逆側になるように複数枚積層し、未焼成のセラミック積層体を得た。
(7)次に、このセラミック積層体を、N2雰囲気中、350℃に加熱し、バインダーを燃焼させた後、酸素分圧10-10〜10-12MPaのH2−N2−H2Oガスからなる還元雰囲気中において、20℃/minの速度で昇温し、1200℃にて20分間の焼成を行った。
(8)その後、酸素分圧10-12〜10-15MPa、800〜1000℃の温度および雰囲気のもとで、1〜4時間のアニール処理を行った。なお、この実施形態1では、アニール処理の条件によって、内部電極の、セラミック誘電体との界面近傍に濃化する金属Aの量を調整した。
具体的には、この実施形態1のような内部電極を備えた積層セラミックコンデンサにおいては、アニール温度を高くすることにより、内部電極の界面近傍領域に存在する金属Aの量が多くなる。
(9)次に、得られたセラミック積層体の両端面に、B23−SiO2−BaO系ガラスフリットを含有するAgペーストを塗布し、N2雰囲気中において600℃の温度で焼き付けることにより、内部電極と電気的に接続された外部電極を形成した。
これにより図1に示すような構造を有する積層セラミックコンデンサ(表1の試料番号1〜12の試料)1を得た。
このようにして作製した積層セラミックコンデンサの外形寸法は、幅1.2mm、長さ2.0mm、厚さが1.1mmであり、内部電極間に介在するセラミック誘電体層の厚みは2.2μmであった。また、有効誘電体セラミック層の総数は300層であり、1層あたりの対向電極の面積は1.6×10-62であった。
表1の試料番号に*を付した試料番号1,4,7,10の試料は本発明の要件を満たさない比較例としての試料であり、試料番号に*を付していない試料番号2,3,5,6,8,9,11,12の試料は、本発明の要件を満たす試料である。
なお、表1の試料番号1の試料は、内部電極が上記金属A(In、Ga、Zn、Bi、Pbより選ばれる一種)を含まない試料、試料番号4,7,10の試料は内部電極の界面近傍領域の、金属Aの割合が1.4原子%未満で本発明の要件を満たさない試料である。
<特性の評価>
(1)静電容量容量
作製した各試料をそれぞれ10個サンプリングし、自動ブリッジ式測定器を用いて各試料において得られる静電容量をAC電圧1Vrms、1kHzで測定した。その結果を表1に併せて示す。
(2)MTTF(平均故障時間)
上記(1)のようにして静電容量を測定した各試料について、さらに、165℃、7.5Vの条件で高温負荷試験を行い、絶縁抵抗が10KΩ以下になった時間を故障時間とした。この故障時間からMTTFを算出し、比較を行った。その結果を表1に併せて示す。
(3)内部電極中に金属Aが存在することの確認
また、上述のようにして作製した表1の各試料(積層セラミックコンデンサ)について、以下に説明する方法により、内部電極中に金属Aが存在することを確認した。
(3−1)研磨
各試料を長さ(L)方向が垂直方向に沿う姿勢で保持し、試料の周りを樹脂で固め、試料の幅(W)と、厚さ(T)により規定されるWT面を樹脂から露出させた。
それから、研磨機により、各試料のWT面を研磨し、各試料の長さ(L)方向の1/2程度の深さまで研磨を行った。そして、研磨による内部電極のダレをなくすために、研磨終了後に、イオンミリングにより、研磨表面を加工した。
(3−2)内部電極のマッピング分析
それから、図2に示すように、WT断面のL方向1/2程度の位置における、内部電極が積層されている領域の、厚み(T)方向中央領域と、上下の外層部(無効部)に近い領域(上部領域および下部領域)の3つの領域において、WDX(波長分散X線分光法)によりNiおよび金属Aのマッピング分析を行った。
その結果、金属Aを含む導電性ペーストを用いて内部電極を形成した各試料(試料番号2〜12の試料)においては、内部電極中に金属Aが存在していることが確認された。
(4)内部電極に含まれる金属AがNiと合金化していることの確認
焼成後の積層セラミックコンデンサ(積層体)を粉砕し、粉末状にした。その粉末をXRDで分析した。
その結果、Niのピーク位置がシフトしていることが確認された。このことから、内部電極中の金属Aは、Niと合金した形で存在していることがわかる。
(5)内部電極中の金属Aの分布の確認
(5−1)金属Aの分布確認用の試料の作製
焼成後の積層セラミックコンデンサ(積層体)のWT断面のL方向の1/2程度の位置において、試料の内部電極が積層されている領域の、厚み(T)方向中央領域と、上下の外層部(無効部)に近い領域(上部領域および下部領域)の3つの領域の、W方向における中央部を、FIBによるマイクロサンプリング加工法を用いて加工し、薄片化された分析用の試料を作製した。
なお、薄片試料厚みは60nm以下となるように加工した。また、FIB加工時に形成された試料表面のダメージ層は、Arイオンミリングによって除去した。
また、分析試料の加工には、FIBはSMI3050SE(セイコーインスツル社製)を、ArイオンミリングはPIPS(Gatan社製)を用いた。
(5−2)分析
それから、上述のようにして作製した試料をSTEM(走査透過型電子顕微鏡)で観察し、試料中の各領域から異なる内部電極を4本選んだ。
また、薄片化試料断面(薄片化試料の主面)に略垂直になっているセラミック素子と内部電極の界面を5箇所探した(上記内部電極4本のそれぞれについて5箇所探した)。
そして、その略垂直になっている界面に接している内部電極について、略垂直になっている界面に対して垂直な方向(積層方向)に、界面から2nm内部電極内部に入った領域(界面近傍領域)と、厚み方向中央領域について分析を実施した。界面近傍領域と厚み方向中央領域についての分析は、同一の内部電極について行った。
なお、薄片化試料断面に略垂直になっている上記界面は次のようにして探した。まず、STEMにより界面の両側に現れる線、すなわちフレネルフリンジを観察し、フォーカスを変化させたときに、フレネルフリンジのコントラストが両側でほぼ対称に変化する界面を探し、これを薄片化試料断面に対して略垂直になっている界面とした。
また、STEM分析において、STEMはJEM−2200FS(JEOL製)を用いた。加速電圧は200kVとした。
検出器は、JED−2300Tで60mm2口径のSDD検出器を用い、EDXシステムはNoran System7(サーモフィッシャーサイエンティフィック社製)を用いた。
そして、界面近傍領域および厚み方向中央領域のそれぞれに対して、上記の上部領域、中央領域および下部領域の3つの領域で、5箇所×内部電極4本の合計60ポイントにおいて、EDX(エネルギー分散型X線分析装置)を用いてNiと金属Aの定量分析を実施した。電子線の測定プローブ径は約1nmとし、測定時間は30秒とした。なお、得られたEDXスペクトルからの定量補正はクリフ・ロリマー補正を用いた。マッピング時間は3時間とした。
そして、上記20箇所におけるNiと金属Aの定量分析の結果から、内部電極の界面近傍領域における金属Aの割合X(原子%)と、厚み方向中央領域における金属Aの割合Y(原子%)を調べた。その結果を表1に併せて示す。
また、上述のように調べたXとYの値から、X−Yを求めた。その結果を表1に併せて示す。
Figure 0006197879
表1に示すように、本発明の要件を満たさない、試料番号1,4,7,10の試料(比較例としての試料)の場合、MTTFの値が小さく、信頼性が低いことが確認された。
内部電極が金属Aを含まない、試料番号1の試料(比較例としての試料)は、MTTFの値が小さく、信頼性が低いことが確認された。
また、比較例の試料のうち、金属Aは含むものの、界面近傍領域におけるAの原子%の値Xと厚み方向中央領域におけるAの原子%の値Yの差が本発明の要件を満たさない試料番号4,7,10の試料(比較例としての試料)の場合、取得できる静電容量の値が小さいことが確認された。
これに対し、本発明の要件(すなわち、In、Ga、Zn、Bi、およびPbからなる群より選ばれる1種の金属AがNiに固溶し、金属AがIn、Ga、およびZnからなる群より選ばれる1種の金属である場合に、内部電極の、セラミック誘電体層と対向する表面から2nmの深さの界面近傍領域に存在するAとNiの合計量に対するAの割合が1.4原子%以上、金属AがBiである場合に、界面近傍領域に存在するAとNiの合計量に対するAの割合が2.4原子%以上、金属AがPbである場合に、界面近傍領域に存在するAとNiの合計量に対するAの割合が2.5原子%以上で、界面近傍領域におけるAの原子%の値Xと、内部電極の厚み方向中央領域におけるAの原子%の値Yの関係が、X−Y≧1.0の関係を満たすという要件)を備えた積層セラミックコンデンサ(試料番号2,3,5,6,8,9,11,12の試料)の場合、MTTFの値が大きく、信頼性が向上することが確認された。
これは、内部電極の界面近傍領域のNi−A合金化によって、セラミック誘電体層と内部電極の界面の状態が変化したことによるものと考えられる。
また、本発明の要件素備えた積層セラミックコンデンサにおいては、静電容量が向上することが確認された。
これは、内部電極の内部(厚み方向中央領域)よりも界面近傍領域に、金属Aが高濃度で存在することにより、積層セラミックコンデンサの内部の残留応力の分布状態が変化したことによるものではないかと考えられる。
なお、内部電極の、セラミック誘電体層との界面には、Niと金属A以外の、セラミック誘電体層や内部電極に含まれる元素が存在していてもよい。
また、セラミック誘電体層と内部電極との界面の一部に、Niと金属A以外の元素から構成される異相が存在していてもよい。
また、内部電極は、セラミック誘電体層を構成するセラミックと特性の類似するセラミックを共材として含んでいてもよい。共材としては、具体的には、セラミック誘電体層を構成するセラミックと同じ組成のセラミック、一部の構成元素が存在しないセラミック、一部の構成元素が異なるセラミック、構成元素が同じで配合比率が異なるセラミックなどを用いることが可能である。
本発明はさらにその他の点においても上記実施形態に限定されるものではなく、セラミック積層体を構成するセラミック誘電体層や内部電極の層数などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。
1 積層セラミックコンデンサ
2 セラミック誘電体層
3,4 内部電極
5 セラミック積層体
6,7 外部電極
L 長さ
T 厚さ
W 幅

Claims (3)

  1. 複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備える積層セラミックコンデンサであって、
    前記内部電極において、In、Ga、Zn、Bi、およびPbからなる群より選ばれる1種の金属AがNiに固溶しているとともに、
    前記金属AがIn、Ga、およびZnからなる群より選ばれる1種の金属である場合に、前記内部電極の、前記セラミック誘電体層と対向する表面から2nmの深さの領域である界面近傍領域に存在するAとNiの合計量に対するAの割合が1.4原子%以上であり
    前記金属AがBiである場合に、前記界面近傍領域に存在するAとNiの合計量に対するAの割合が2.4原子%以上であり、
    前記金属AがPbである場合に、前記界面近傍領域に存在するAとNiの合計量に対するAの割合が2.5原子%以上であり、かつ、
    前記界面近傍領域におけるAの割合を示す原子%の値Xと、前記内部電極の厚み方向中央領域におけるAの割合を示す原子%の値Yの関係が下記の式(1):
    X−Y≧1.0 ……(1)
    の要件を満たすこと
    を特徴とする積層セラミックコンデンサ。
  2. 前記厚み方向中央領域が、前記内部電極の厚みをTとした場合に、前記内部電極の一方側および他方側の表面から0.2T以上厚み方向内側に入った領域であることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 請求項1または2記載の積層セラミックコンデンサの製造方法であって、
    積層され、焼成後に前記セラミック誘電体層となる複数の未焼成セラミック誘電体層と、Ni成分と、In、Ga、Zn、Bi、およびPbからなる群より選ばれる1種の金属A成分とを含む導電性ペーストを塗布することにより形成され、前記未焼成セラミック誘電体層間の複数の界面に沿って配設された、焼成後に前記内部電極となる複数の未焼成内部電極パターンとを有する未焼成セラミック積層体を形成する工程と、
    前記未焼成セラミック積層体を焼成することにより焼成済みの前記セラミック積層体を得る工程と、
    前記セラミック積層体を、所定の条件でアニールすることにより、前記内部電極の、前記セラミック誘電体層と対向する表面から2nmの深さの領域である界面近傍領域に存在する金属Aの割合を上昇させる工程と
    を具備することを特徴とする積層セラミックコンデンサの製造方法。
JP2015552379A 2013-12-10 2014-11-21 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 Active JP6197879B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013254923 2013-12-10
JP2013254923 2013-12-10
PCT/JP2014/080889 WO2015087688A1 (ja) 2013-12-10 2014-11-21 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JPWO2015087688A1 JPWO2015087688A1 (ja) 2017-03-16
JP6197879B2 true JP6197879B2 (ja) 2017-09-20

Family

ID=53371002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552379A Active JP6197879B2 (ja) 2013-12-10 2014-11-21 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Country Status (6)

Country Link
US (1) US9818536B2 (ja)
JP (1) JP6197879B2 (ja)
KR (1) KR101771019B1 (ja)
CN (1) CN105793938B (ja)
DE (1) DE112014005611T5 (ja)
WO (1) WO2015087688A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558084B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6955846B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP7427380B2 (ja) * 2019-07-19 2024-02-05 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
US11600446B2 (en) * 2019-12-27 2023-03-07 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
WO2023120487A1 (ja) * 2021-12-23 2023-06-29 株式会社村田製作所 電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Niペースト組成物
JPH07326535A (ja) * 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 粒界絶縁型半導体セラミックコンデンサ
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
TWI310570B (en) * 2004-07-30 2009-06-01 Jfe Mineral Co Ltd Ultrafine metal powder slurry
JP4915153B2 (ja) * 2005-07-07 2012-04-11 株式会社村田製作所 積層バリスタ
JP4792900B2 (ja) * 2005-09-30 2011-10-12 株式会社村田製作所 バリスタ用磁器組成物、及び積層バリスタ
JP5123542B2 (ja) * 2007-03-26 2013-01-23 太陽誘電株式会社 誘電体セラミックス及び積層セラミックコンデンサ
JP2009079239A (ja) * 2007-09-25 2009-04-16 Sumitomo Electric Ind Ltd ニッケル粉末、またはニッケルを主成分とする合金粉末およびその製造方法、導電性ペースト、並びに積層セラミックコンデンサ
KR101581925B1 (ko) * 2011-02-14 2015-12-31 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP2013098312A (ja) 2011-10-31 2013-05-20 Kyocera Corp 積層セラミックコンデンサ
JP2013197366A (ja) * 2012-03-21 2013-09-30 Tdk Corp 積層セラミックコンデンサ
KR101607536B1 (ko) * 2012-08-07 2016-03-30 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법

Also Published As

Publication number Publication date
CN105793938A (zh) 2016-07-20
CN105793938B (zh) 2019-04-12
KR20160085296A (ko) 2016-07-15
US9818536B2 (en) 2017-11-14
WO2015087688A1 (ja) 2015-06-18
DE112014005611T5 (de) 2016-08-25
US20160276102A1 (en) 2016-09-22
JPWO2015087688A1 (ja) 2017-03-16
KR101771019B1 (ko) 2017-08-24

Similar Documents

Publication Publication Date Title
JP5892252B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558083B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5939360B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6197879B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5757319B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP6274267B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558084B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102572425B1 (ko) 적층 세라믹 전자부품
JP6075457B2 (ja) セラミックグリーンシート、積層セラミックコンデンサの製造方法、および積層セラミックコンデンサ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6197879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150