JP5892252B2 - 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP5892252B2
JP5892252B2 JP2014529331A JP2014529331A JP5892252B2 JP 5892252 B2 JP5892252 B2 JP 5892252B2 JP 2014529331 A JP2014529331 A JP 2014529331A JP 2014529331 A JP2014529331 A JP 2014529331A JP 5892252 B2 JP5892252 B2 JP 5892252B2
Authority
JP
Japan
Prior art keywords
ceramic
internal electrode
ratio
region
ceramic dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014529331A
Other languages
English (en)
Other versions
JPWO2014024538A1 (ja
Inventor
山口　晋一
晋一 山口
祥一郎 鈴木
祥一郎 鈴木
章孝 土井
章孝 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014529331A priority Critical patent/JP5892252B2/ja
Application granted granted Critical
Publication of JP5892252B2 publication Critical patent/JP5892252B2/ja
Publication of JPWO2014024538A1 publication Critical patent/JPWO2014024538A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法に関する。
近年のエレクトロニクス技術の進展に伴い、積層セラミックコンデンサには小型化および大容量化が要求されている。これらの要求を満たすため、積層セラミックコンデンサを構成するセラミック誘電体層の薄層化が進められている。しかし、セラミック誘電体層を薄層化すると、１層あたりに加わる電界強度が相対的に高くなる。よって、電圧印加時における耐久性、信頼性の向上が求められる。
積層セラミックコンデンサとしては、例えば、積層されている複数のセラミック誘電体層と、セラミック誘電体層間の界面に沿って形成されている複数の内部電極とを有する積層体と、積層体の外表面に形成され、内部電極と電気的に接続されている複数の外部電極とを備えた積層セラミックコンデンサが知られている（特許文献１参照）。そして、この特許文献１の積層セラミックコンデンサにおいては、内部電極として、Ｎｉを主成分として用いたものが開示されている。
特開平１１−２８３８６７号公報
しかしながら、Ｎｉを主成分として用いた内部電極を備える、上記特許文献１の積層セラミックコンデンサにおいては、近年の小型化および大容量化の要求に応えるためには、高電圧印加時における耐久性が未だ不十分であるという問題がある。
本発明は上記課題を解決するためになされたものであって、セラミック誘電体層がより薄層化し、高電界強度の電圧が印加された場合にも、優れた耐久性と、良好な誘電特性を示す積層セラミックコンデンサを提供することを目的とする。
上記課題を解決するため、本発明の積層セラミックコンデンサは、
複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備える積層セラミックコンデンサであって、
前記内部電極がＮｉとＳｎを含有しているとともに、
前記内部電極の、前記セラミック誘電体層と対向する表面から２０ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が７５％以上であり、かつ、
前記内部電極の厚み方向の中央領域における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が４０％未満であること
を特徴としている。
また、本発明の積層セラミックコンデンサの製造方法は、
複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備え、
前記内部電極がＮｉとＳｎを含有しているとともに、
前記内部電極の、前記セラミック誘電体層と対向する表面から２０ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が７５％以上であり、かつ、
前記内部電極の厚み方向の中央領域における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が４０％未満である積層セラミックコンデンサを製造するための方法であって、
積層され、焼成後に前記セラミック誘電体層となる複数の未焼成セラミック誘電体層と、導電性ペーストを塗布することにより形成され、前記未焼成セラミック誘電体層間の複数の界面に沿って配設された複数の未焼成内部電極パターンとを有する未焼成セラミック積層体を形成する工程と、
前記未焼成セラミック積層体を焼成することにより、前記セラミック積層体を得る工程と
を備えるとともに、
前記導電性ペーストとして、前記未焼成セラミック誘電体層を構成するセラミック材料粉末と同一組成またはそれに準じる組成を有するセラミック材料粉末にＳｎ成分を配合した、Ｓｎ成分配合共材を含有する導電性ペーストを用いること
を特徴としている。
なお、本発明において、導電性ペーストに含まれるＳｎ成分配合共材とは、未焼成セラミック誘電体層を構成するセラミック材料粉末（誘電体層用セラミック材料粉末）と同一のセラミック材料粉末、あるいは、誘電体層用セラミック材料粉末と組成を同じにしたセラミック材料粉末、さらには、誘電体層用セラミック材料粉末に類似した組成を有するセラミック材料粉末などの材料に、例えば、ＳｎＯ2のようなＳｎ化合物を配合した材料を意味する広い概念である。
また、本発明の他の積層セラミックコンデンサは、
複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備える積層セラミックコンデンサであって、
前記内部電極がＮｉとＳｎを含有しているとともに、ＳｎがＮｉに固溶しており、
前記内部電極の、前記セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が２原子％以上であり、かつ、
前記内部電極の、前記セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が、前記内部電極の、前記セラミック誘電体層との界面から２０ｎｍ以上の深さの領域におけるＳｎの割合よりも１．０原子％以上大きいこと
を特徴としている。
また、本発明の他の積層セラミックコンデンサの製造方法は、
複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備え、前記内部電極がＮｉとＳｎを含有し、かつ、ＳｎがＮｉに固溶している積層セラミックコンデンサの製造方法であって、
積層され、焼成後に前記セラミック誘電体層となる複数の未焼成セラミック誘電体層と、導電性ペーストを塗布することにより形成され、前記未焼成セラミック誘電体層間の複数の界面に沿って配設された複数の未焼成内部電極パターンとを有する未焼成セラミック積層体を形成する工程と、
前記未焼成セラミック積層体を焼成することにより、前記セラミック積層体を得る工程と、
を備え、
前記導電性ペーストとして、前記未焼成セラミック誘電体層を構成するセラミック材料粉末を構成する少なくとも一部の元素を含有する組成を有するセラミック材料粉末にＳｎ成分を配合した、Ｓｎ成分配合共材を含有する導電性ペーストを用いるとともに、
前記未焼成セラミック積層体を焼成することにより、前記セラミック積層体を構成する前記内部電極の、前記セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が２原子％以上であり、かつ、前記内部電極の、前記セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が、前記内部電極の、前記セラミック誘電体層との界面から２０ｎｍ以上の深さの領域におけるＳｎの割合よりも１．０原子％以上大きい前記セラミック積層体が得られるように構成されていること
を特徴としている。
本発明の積層セラミックコンデンサは、内部電極がＮｉとＳｎを含有しているとともに、内部電極の、セラミック誘電体層と対向する表面から２０ｎｍの深さの領域（界面近傍領域）における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合が７５％以上で、内部電極の厚み方向の中央領域（電極内部領域）における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合が４０％未満であるという要件を満たすようにしているので、高静電容量を得ることが可能で、高温負荷寿命に優れた信頼性の高い積層セラミックコンデンサを得ることが可能になる。
すなわち、本発明においては、内部電極がＮｉ−Ｓｎ合金化することによってセラミック誘電体層と内部電極の界面の状態が変化し、そのことが高温負荷寿命の向上に寄与しているものと考えられる。特に、内部電極のセラミック誘電体層との界面近傍領域にＮｉ−Ｓｎ合金が多く存在することが、高温負荷寿命の向上にとって重要な役割を担っていると推測される。
一方、内部電極の厚み方向の中央領域（電極内部領域）は、高温負荷寿命の向上に特に寄与しないため、必ずしもＮｉ−Ｓｎ合金が多く存在している必要はない。
なお、内部電極の界面近傍領域に、電極内部領域よりも高い確率でＳｎが存在することにより、高い静電容量が得られる理由は必ずしも明確ではないが、内部電極の界面近傍領域と電極内部領域とでＳｎの存在する割合が異なる（界面近傍領域に電極内部領域よりも高い確率でＳｎが存在する）ことにより、界面近傍領域と電極内部領域とで、結晶格子における格子定数に差が生じ、積層セラミックコンデンサ内部で残留応力の分布状態が変化したことによるものではないかと推測される。
また、本発明の積層セラミックコンデンサの製造方法は、複数の未焼成セラミック誘電体層と、導電性ペーストを塗布することにより形成され、未焼成セラミック誘電体層間の複数の界面に沿って配設された複数の未焼成の内部電極パターンとを有する未焼成セラミック積層体を形成する工程と、未焼成セラミック積層体を焼成することにより、セラミック積層体を得る工程とを備えるとともに、導電性ペーストとして、未焼成セラミック誘電体層を構成するセラミック材料粉末と同一組成またはそれに準じる組成を有するセラミック材料粉末にＳｎ成分を配合した、Ｓｎ成分配合共材を含有する導電性ペーストを用いているので、内部電極の、セラミック誘電体層と対向する表面から２０ｎｍの深さの領域（界面近傍領域）における、Ｓｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が７５％以上であり、内部電極の厚み方向の中央領域（電極内部領域）における、Ｓｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が４０％未満であるという構成、すなわち、電極内部領域よりも、内部電極の界面近傍領域に高い確率でＳｎが存在するという構成を備え、大きな静電容量を得ることが可能で、高温負荷寿命に優れた信頼性の高い積層セラミックコンデンサを確実に製造することができる。
本発明の積層セラミックコンデンサの製造方法においては、上述のように、導電性ペーストとして、導電性ペーストとして、未焼成セラミック誘電体層を構成するセラミック材料粉末と同一組成またはそれに準じる組成を有するセラミック材料粉末にＳｎ成分を配合した、Ｓｎ成分配合共材を含有する導電性ペーストを用いているので、焼成工程で、共材（Ｓｎ成分配合共材）が親和性の高いセラミック誘電体層側に引き寄せられるとともに、共材に配合されたＳｎ成分も、セラミック誘電体層側に引き寄せられる。その結果、内部電極の内部（電極内部領域）よりも、セラミック誘電体層との界面（界面近傍領域）において高い確率でＳｎが存在するという特有の構成を備えた積層セラミックコンデンサを確実に、しかも効率よく製造することが可能になる。
また、本発明の他の積層セラミックコンデンサは、内部電極がＮｉとＳｎを含有しているとともに、ＳｎがＮｉに固溶しており、内部電極の、セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が２原子％以上であり、かつ、内部電極の、セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が、セラミック誘電体層との界面から２０ｎｍ以上の深さの領域におけるＳｎの割合よりも１．０原子％以上大きくなるように構成されていることから、高静電容量を得ることが可能で、高温負荷寿命に優れた信頼性の高い積層セラミックコンデンサを提供することができる。
本発明の他の積層セラミックコンデンサにおいては、内部電極がＮｉ−Ｓｎ合金化し、かつ、Ｓｎの割合が上記要件を備えることにより、セラミック誘電体層と内部電極の界面の状態が変化し、そのことにより高温負荷寿命の向上がもたらされたものと考えられる。特に、内部電極のセラミック誘電体層との界面から２ｎｍの深さの領域にＮｉ−Ｓｎ合金が多く存在することが、高温負荷寿命の向上にとって重要な役割を担っていると推測される。
一方、内部電極のセラミック誘電体層との界面から２０ｎｍ以上の深さの領域は、高温負荷寿命の向上に特に寄与しないため、必ずしもＮｉ−Ｓｎ合金が多く存在している必要はない。
また、本発明の積層セラミックコンデンサの製造方法においては、上述のように、導電性ペーストとして、未焼成セラミック誘電体層を構成するセラミック材料粉末を構成する少なくとも一部の元素を含有する組成を有するセラミック材料粉末にＳｎ成分を配合した、Ｓｎ成分配合共材を含有する導電性ペーストを用いるとともに、未焼成セラミック積層体を焼成することにより、セラミック積層体を構成する内部電極の、セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が２原子％以上であり、かつ、内部電極の、セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が、セラミック誘電体層との界面から２０ｎｍ以上の深さの領域におけるＳｎの割合よりも１．０原子％以上大きいセラミック積層体が得られるようにしており、焼成工程で、共材（Ｓｎ成分配合共材）が親和性の高いセラミック誘電体層側に引き寄せられるとともに、共材に配合されたＳｎ成分も、セラミック誘電体層側に引き寄せられることから、内部電極の、セラミック誘電体層との界面から２ｎｍの深さの領域におけるＳｎの割合が２原子％以上であり、かつ、界面から２ｎｍの深さの領域におけるＳｎの割合が、上記界面から２０ｎｍ以上の深さの領域におけるＳｎの割合よりも１．０原子％以上大きいセラミック積層体を確実に得ることが可能になり、高静電容量を得ることが可能で、高温負荷寿命に優れた信頼性の高い積層セラミックコンデンサを効率よく製造することができる。
本発明の実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図である。 本発明の実施形態にかかる積層セラミックコンデンサを構成する内部電極について、ＷＤＸによるＮｉとＳｎのマッピング分析をおこなった個所を示す説明図である。 本発明の実施形態にかかる積層セラミックコンデンサを構成する内部電極について、ＷＤＸによりＮｉのマッピング分析を行った結果を示す図である。 本発明の実施形態にかかる積層セラミックコンデンサを構成する内部電極について、ＷＤＸによりＳｎのマッピング分析を行った結果を示す図である。 本発明の他の実施形態にかかる積層セラミックコンデンサを構成するセラミック誘電体層と内部電極の界面近傍のＳｎのＳＴＥＭ−ＥＤＸマップを示す図である。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
［実施形態１］
＜積層セラミックコンデンサの構成＞
図１は、本発明の一実施形態（実施形態１）にかかる積層セラミックコンデンサの構成を示す正面断面図である。
この積層セラミックコンデンサ１は、セラミック積層体５を備えている。セラミック積層体５は、積層された複数のセラミック誘電体層２と、その内部に、セラミック誘電体層２を介して互いに対向するように配設された複数の内部電極３，４を備えている。なお、セラミック誘電体層２の内部に配設された内部電極３，４は、交互にセラミック積層体５の逆側の端面に引き出されている。
そして、セラミック積層体５の互いに対向する端面には、内部電極３，４と電気的に接続するように外部電極６，７が配設されている。
セラミック積層体５の外表面上の互いに対抗する端面には、外部電極６，７が形成されている。そして、外部電極６，７は、それぞれ、交互に逆側の端面に引き出された内部電極３，４と接続している。
なお、外部電極６，７を構成する導電材料としては、例えばＡｇまたはＣｕを主成分とするものなどを用いることができる。
なお、この実施形態１の積層セラミックコンデンサ１は、２個の外部電極６，７を備える２端子型のものであるが、本発明は、多数の外部電極を備える多端子型の構成のものにも適用することができる。
この積層セラミックコンデンサ１において、内部電極３，４は、Ｎｉを主成分とし、Ｓｎを含有している。
そして、内部電極３，４の、セラミック誘電体層２と対向する表面から２０ｎｍの深さの領域（界面近傍領域）における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が７５％以上となるように構成されている。
また、内部電極３，４の厚み方向の中央領域（電極内部領域）における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が４０％未満となるように構成されている。
このような構成とすることにより、高静電容量を得ることが可能で、かつ、高温負荷寿命に優れた信頼性の高い積層セラミックコンデンサ１を得ることが可能になる。
＜積層セラミックコンデンサの製造＞
次に、上述の本発明の一実施形態（実施形態１）にかかる積層セラミックコンデンサ１の製造方法について説明する。
（１）最初に、ＴｉとＢａを含むペロブスカイト型化合物の原料として、ＢａＣＯ3粉末と、ＴｉＯ2粉末を所定量秤量した。それから秤量した粉末を合わせて、ボールミルにより混合した後、所定の条件で熱処理を行うことにより、セラミック誘電体層を構成する材料の主成分となるチタン酸バリウム系ペロブスカイト型化合物粉末を得た。
（２）次に、副成分である、Ｄｙ2Ｏ3、ＭｇＯ、ＭｎＯ、ＳｉＯ2の各粉末を用意し、上述の主成分１００モル部に対してＤｙ2Ｏ3が０．７５モル部、ＭｇＯが１モル部、ＭｎＯが０．２モル部、ＳｉＯ2が１モル部となるように秤量した。これらの粉末を主成分のチタン酸バリウム系ペロブスカイト型化合物粉末と配合し、ボールミルにより一定時間混合し、乾燥した後、乾式粉砕し、原料粉末を得た。
（３）次に、この原料粉末にポリビニルブチラール系バインダーおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、スラリーを調整した。このセラミックスラリーをドクターブレード法によりシート成形し、厚み２．８μｍのセラミックグリーンシートを得た。
（４）次に、以下の方法で内部電極形成用の導電性ペーストを調製した。
まず、内部電極形成用の導電性ペーストに配合するための共材（Ｓｎ成分配合共材）を調製した。このＳｎ成分配合共材を調製するにあたっては、表面積が３５ｍ2／ｇのチタン酸バリウム（ＢａＴｉＯ3）粉末とＳｎＯ2粉末とを用意し、チタン酸バリウム（ＢａＴｉＯ3）に対するＳｎの量が表１に示すような割合となるように調合し、ボールミルにて湿式混合した後、粉砕を行った。そして、得られたスラリーを蒸発乾燥した後、乾式粉砕し、内部電極形成用の導電性ペーストに配合するためのＳｎ成分配合共材を得た。
なお、表１の「共材におけるチタン酸バリウムに対するＳｎの割合」とは、共材中のＢａＴｉＯ3の量（ｍｏｌ量）に対するＳｎの量（ｍｏｌ量）の割合を示す値であり、下記の式：
Ｓｎの割合＝｛Ｓｎ（ｍｏｌ量）／ＢａＴｉＯ3（ｍｏｌ量）｝×１００
により求められる値である。
また、導電性粉末として、Ｎｉ粉末と、Ｎｉ−Ｓｎ合金粉末（Ｎｉ：Ｓｎ＝９９：１）とを用意した。
そして、上述のＳｎ成分配合共材の、Ｎｉ粉末に対する重量比、あるいは、Ｎｉ−Ｓｎ合金粉末に対する重量比が、表１に示すような重量比となるように、Ｓｎ成分配合共材、Ｎｉ粉末、およびＮｉ−Ｓｎ合金粉末を秤量した。
それから、ポリビニルブチラール系バインダーおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合することにより、内部電極形成用の導電性ペーストを得た。
なお、表１の「Ｎｉに対する共材の割合」とは、内部電極形成用の導電性ペーストにおける、Ｎｉ１００重量部に対する共材の重量部の割合を示す値であり、下記の式：
Ｎｉに対する共材の割合＝｛共材（重量部）／Ｎｉ重量部｝×１００
により求められる値である。
（５）次に、この導電性ペーストを、上述のようにして作製したセラミックグリーンシート上に所定のパターンで印刷し、焼成後に内部電極となる導電性ペースト層（内部電極パターン）を形成した。
（６）それから、セラミックグリーンシートを、上述の内部電極パターンの引き出されている側が交互に逆側になるように複数枚積層し、未焼成のセラミック積層体を得た。
（７）このセラミック積層体を、Ｎ2雰囲気中で、３５０℃に加熱し、バインダーを燃焼させた後、酸素分圧１０-10〜１０-12ＭＰａのＨ2−Ｎ2−Ｈ2Ｏガスからなる還元雰囲気中において、２０℃／ｍｉｎの昇温速度で昇温し、１２００℃にて２０分焼成することにより、焼成済みのセラミック積層体を得た。
（８）次に、得られたセラミック積層体の両端面に、Ａｇを導電成分とし、Ｂ2Ｏ3−ＳｉＯ2−ＢａＯ系ガラスフリットを含有する外部電極形成用の導電性ペーストを塗布し、Ｎ2雰囲気中、６００℃の温度で焼き付けることにより、内部電極と電気的に接続された外部電極を形成した。これにより図１に示すような構造を有する積層セラミックコンデンサ（表１の試料番号１〜９の試料）１を得た。
なお、表１の試料番号に＊を付した試料番号４〜９の試料は本発明の要件を満たさない比較例の試料であり、表１の試料番号に＊を付していない試料番号１〜３の試料は、本発明の要件を満たす実施例の試料である。
なお、この実施形態１において得た積層セラミックコンデンサの外形寸法は、幅（Ｗ）：１．２ｍｍ、長さ（Ｌ）：２．０ｍｍ、厚さ（Ｔ）：１．１ｍｍであり、内部電極間に介在するセラミック誘電体層の厚みが２．２μｍであった。また、内部電極間に介在する有効セラミック誘電体層の総数は３００層であり、１層あたりの対向電極の面積は１．６×１０-6ｍ2であった。
＜特性の評価＞
上述のようにして作製した各積層セラミックコンデンサ（表１の試料番号１〜９の試料）について、以下に説明する方法で、静電容量の測定や高温負荷試験などを行い、特性を調べた。
（１）静電容量の測定
まず、作製した表１の試料番号１〜９の試料（積層セラミックコンデンサ）からそれぞれ１０個の試料をサンプリングした。
次に、自動ブリッジ式測定器を用いて、ＡＣ電圧１Ｖｒｍｓ、１ｋＨｚの条件で静電容量を測定した。
その結果を表１に併せて示す。
（２）高温負荷試験
静電容量を測定した試料について、さらに１６５℃、７．５Ｖの条件で高温負荷試験を行い、絶縁抵抗が１０ＫΩ以下になった時間を故障と判定した。この故障時間からＭＴＴＦ（平均故障時間）を算出した。
その結果を表１に併せて示す。
（３）内部電極中のＳｎの存在および分布状態の確認
また、積層セラミックコンデンサを製造する際の、上記（７）の工程で得た、焼成済みのセラミック積層体を用いて、Ｓｎが内部電極中に存在し、Ｎｉと合金化していること、および内部電極中のＳｎの分布状態を、以下に説明する方法で確認した。
（３−１）内部電極中のＳｎの確認
（ａ）研磨
各試料を長さ（Ｌ）方向が垂直方向に沿うような姿勢で保持し、試料の周りを樹脂で固め、試料の幅（Ｗ）と、厚さ（Ｔ）により規定されるＷＴ面を樹脂から露出させた。
それから、研磨機により、各試料のＷＴ面を研磨し、各試料の長さ（Ｌ）方向の１／２程度の深さまで研磨を行った。そして、研磨による内部電極のダレをなくすために、研磨終了後に、イオンミリングにより、研磨表面を加工した。
（ｂ）内部電極のマッピング分析
それから、図２に示すように、ＷＴ断面のＬ方向１／２程度の位置における、内部電極が積層されている領域のうちの、中央領域、および、上下の外層部（無効部）に近い領域、すなわち、上部領域および下部領域の３つの領域において、ＷＤＸ（波長分散Ｘ線分光法）によりＮｉおよびＳｎのマッピング分析を行った。
試料番号１の試料（本発明の要件を満たす実施例の試料）について行った、Ｎｉのマッピング分析の結果を図３に示し、Ｓｎのマッピング分析の結果を図４に示す。
図３、図４より、Ｓｎ成分配合共材を配合した導電性ペーストを用いて内部電極を形成した試料番号１の試料（本発明の実施形態１にかかる積層セラミックコンデンサ）においては、内部電極中にＳｎが存在していることが確認された。
なお、Ｎｉ−Ｓｎ合金粉末を導電成分とし、および、Ｎｉ粉末を導電成分とし、Ｓｎ成分（ＳｎＯ2）を配合した共材を含有させた導電性ペーストを用いた他の試料（試料番号２〜８）の試料、および、Ｓｎ成分（ＳｎＯ2）を配合した共材を含有させていない導電性ペーストを用いた試料番号９の試料のいずれの場合も、マッピング分析の結果、内部電極中にＳｎが存在していることが確認されている。
（３−２）内部電極中のＳｎの形態の確認
積層セラミックコンデンサの製造する際の、上記（７）の工程で得た焼成済みのセラミック積層体を粉砕して、粉末状にし、得られた粉末をＸＲＤ（Ｘ線回折法）により分析した。その結果、Ｎｉのピーク位置がシフトしており、このことから、内部電極中のＳｎは、ＮｉとＳｎの合金の形で存在していることが確認された。
（３−３）内部電極中のＳｎの分布状態の確認
積層セラミックコンデンサの製造する際の、上記（７）の工程で得た焼成済みのセラミック積層体をミリングにより薄片化して分析試料を作製した。それから、この分析試料をＴＥＭ（透過型電子顕微鏡）にて観察し、分析試料中から４本の内部電極を無作為に選んだ。
そして、各内部電極の、セラミック誘電体層と対向する表面から２０ｎｍの深さの領域（以下、「界面近傍領域」という）と、内部電極の厚み方向における中央の領域（以下、「電極内部領域」という）のそれぞれから、無作為に５箇所を抽出した。
次に、上述の、無作為に選んだ４本の内部電極につき、その界面近傍領域と、電極内部領域のそれぞれの５箇所について、ＥＤＸ（エネルギー分散型Ｘ線分光法）によりＮｉとＳｎの定量分析を行った。各試料の、界面近傍領域と電極内部領域のそれぞれについてのデータ数は、４（内部電極の本数：４本）×５（界面近傍領域と電極内部領域のそれぞれの箇所：５箇所）＝２０となる。
分析結果の平均値から、ＳｎとＮｉの合計量に対するＳｎの比：Ｓｎ／（Ｎｉ＋Ｓｎ）比（モル比）を求めた。
そして、内部電極の界面近傍領域における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合と、電極内部領域における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合とを求めた。
各試料についての、内部電極の界面近傍領域と電極内部領域における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合を表１に併せて示す。
Figure 0005892252
表１に示すように、界面近傍領域における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合が７５％以上で、かつ、電極内部領域における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合が４０％未満という本発明の要件を満たす試料番号１〜３の試料の場合、得られる静電容量が大きく、小型、高静電容量が実現されること、および、高温負荷試験におけるＭＴＴＦ（平均故障時間）の値が大きく、高温下での使用に対する耐久性に優れていることが確認された。
一方、界面近傍領域における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合が７５％以上で、かつ、電極内部領域における、Ｓｎ／（Ｎｉ＋Ｓｎ）比がモル比で０．００１以上である領域の割合が４０％未満という本発明の要件を満たさない試料番号４〜９の試料の場合、取得される静電容量あるいは高温負荷試験における耐久性のいずれかにおいて、望ましくない結果となることが確認された。
なお、Ｎｉ−Ｓｎ合金粉末を導電成分とする一方、Ｓｎ成分（ＳｎＯ2）を配合した共材を含有させていない導電性ペーストを用いた試料番号９の試料の場合、高温負荷試験における耐久性については、良好な結果が得られたが、本発明の要件を満たす試料番号１〜３の試料の場合に比べて、得られる静電容量が小さくなることが確認された。
上述の結果から、本発明によれば、得られる静電容量が大きく、しかも、高温負荷試験におけるＭＴＴＦの値の大きい耐久性に優れた積層セラミックコンデンサが得られることがわかる。
なお、本発明の積層セラミックコンデンサにおいて、得られる静電容量が大きくなるのは、内部電極の、界面近傍領域におけるＳｎ存在確率が、電極内部領域よりも高くなり、界面近傍領域において、結晶格子における格子定数に差が生じ、積層セラミックコンデンサ内部の残留応力の分布状態に変化が生じたことによるものと考えられる。
また、本発明の積層セラミックコンデンサにおいて、高温負荷試験における耐久性が向上するのは、内部電極のＮｉ−Ｓｎ合金化によってセラミック誘電体層と内部電極の界面の状態が変化したことによるものと考えられる。特に内部電極の、セラミック誘電体層との界面に、Ｎｉ−Ｓｎ合金が存在することが高温負荷寿命の向上に、重要な役割を担っているものと推測される。
［実施形態２］
この実施形態２においても、図１に示すような構造を有する、本発明の実施形態１にかかる積層セラミックコンデンサと同様の構成を備えた積層セラミックコンデンサを製造した。
＜積層セラミックコンデンサの製造＞
次に、本発明の実施形態２にかかる積層セラミックコンデンサ１の製造方法について説明する。
（１）最初に、ＴｉとＢａを含むペロブスカイト型化合物の原料として、ＢａＣＯ3粉末と、ＴｉＯ2粉末を所定量秤量した。それから秤量した粉末を合わせて、ボールミルにより一定時間混合した後、所定の条件で熱処理を行うことにより、セラミック誘電体層を構成する材料の主成分となるチタン酸バリウム系ペロブスカイト型化合物粉末を得た。
（２）次に、副成分である、Ｄｙ2Ｏ3、ＭｇＯ、ＭｎＯ、ＳｉＯ2の各粉末を用意し、上述の主成分１００モル部に対してＤｙ2Ｏ3が０．７５モル部、ＭｇＯが１モル部、ＭｎＯが０．２モル部、ＳｉＯ2が１モル部となるように秤量した。これらの粉末を主成分のチタン酸バリウム系ペロブスカイト型化合物粉末と配合し、ボールミルにより一定時間混合し、乾燥した後、乾式粉砕し、原料粉末を得た。
（３）次に、この原料粉末にポリビニルブチラール系バインダーおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、スラリーを調整した。このセラミックスラリーをドクターブレード法によりシート成形し、厚み２．８μｍのセラミックグリーンシートを得た。
（４）次に、以下の方法で内部電極形成用の導電性ペーストを調製した。
まず、内部電極形成用の導電性ペーストに配合するための共材（Ｓｎ成分配合共材）を調製した。このＳｎ成分配合共材を調製するにあたっては、表面積が３５ｍ2／ｇのチタン酸バリウム（ＢａＴｉＯ3）粉末とＳｎＯ2粉末とを用意し、チタン酸バリウム（ＢａＴｉＯ3）に対するＳｎの量が表２に示すような割合となるように両者を調合し、ボールミルにて湿式混合した後、粉砕を行った。そして、得られたスラリーを蒸発乾燥した後、乾式粉砕し、内部電極形成用の導電性ペーストに配合するためのＳｎ成分配合共材を得た。
なお、表２の「共材におけるＢａＴｉＯ3に対するＳｎの割合」とは、共材中のＢａＴｉＯ3の量（ｍｏｌ量）に対するＳｎの量（ｍｏｌ量）の割合を示す値であり、下記の式：
Ｓｎの割合＝｛Ｓｎ（ｍｏｌ量）／ＢａＴｉＯ3（ｍｏｌ量）｝×１００
により求められる値である。
また、導電性粉末として、Ｎｉ粉末を用意し、Ｎｉ粉末と上述のＳｎ成分配合共材の合計量に対するＳｎ成分配合共材（単に「共材」ともいう）の割合が表２に示すような割合となるように、Ｓｎ成分配合共材およびＮｉ粉末を秤量した。
それから、ポリビニルブチラール系バインダーおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合することにより、内部電極形成用の導電性ペーストを得た。
なお、表２の「Ｎｉに対する共材の割合」とは、内部電極形成用の導電性ペーストにおける、Ｎｉ１００重量部に対するＳｎ成分配合共材の重量部の割合を示す値であり、下記の式：
Ｎｉに対する共材の割合＝｛共材（重量部）／Ｎｉ重量部｝×１００
により求められる値である。
（５）次に、この導電性ペーストを、上述のようにして作製したセラミックグリーンシート上に所定のパターンで印刷し、焼成後に内部電極となる導電性ペースト層（内部電極パターン）を形成した。
（６）それから、セラミックグリーンシートを、上述の内部電極パターンの引き出されている側が交互に逆側になるように複数枚積層し、未焼成のセラミック積層体を得た。
（７）このセラミック積層体を、Ｎ2雰囲気中で、３５０℃に加熱し、バインダーを燃焼させた後、酸素分圧１０-10〜１０-12ＭＰａのＨ2−Ｎ2−Ｈ2Ｏガスからなる還元雰囲気中において、２０℃／ｍｉｎの昇温速度で昇温し、１２００℃にて２０分焼成することにより、焼成済みのセラミック積層体を得た。
（８）次に、得られたセラミック積層体の両端面に、Ａｇを導電成分とし、Ｂ2Ｏ3−ＳｉＯ2−ＢａＯ系ガラスフリットを含有する外部電極形成用の導電性ペーストを塗布し、Ｎ2雰囲気中、６００℃の温度で焼き付けることにより、内部電極と電気的に接続された外部電極を形成した。これにより図１に示すような構造を有する積層セラミックコンデンサ（表２の試料番号１１〜１９の試料）を得た。ただし、試料番号１９の試料はＮｉ−Ｓｎ合金粉末を導電成分とする内部電極形成用の導電性ペーストを用いて内部電極を形成している。
Figure 0005892252
なお、表２の試料番号に＊を付した試料番号１４〜１９の試料は本発明の要件を満たさない比較例の試料であり、表２の試料番号に＊を付していない試料番号１１〜１３の試料は、本発明の要件を満たす実施例の試料である。
なお、この実施形態２において得た積層セラミックコンデンサの外形寸法は、実施形態１の場合と同様の、幅（Ｗ）：１．２ｍｍ、長さ（Ｌ）：２．０ｍｍ、厚さ（Ｔ）：１．１ｍｍであり、内部電極間に介在するセラミック誘電体層の厚みが２．２μｍのものであり、また、内部電極間に介在する有効セラミック誘電体層の総数は３００層であり、１層あたりの対向電極の面積は１．６×１０-6ｍ2である。
＜特性の評価＞
上述のようにして作製した各積層セラミックコンデンサ（表２の試料番号１１〜１９の試料）について、以下に説明する方法で、静電容量の測定や高温負荷試験などを行い、特性を調べた。
（１）静電容量の測定
まず、作製した表２の試料番号１１〜１９の試料（積層セラミックコンデンサ）からそれぞれ１０個の試料をサンプリングした。
次に、自動ブリッジ式測定器を用いて、ＡＣ電圧１Ｖｒｍｓ、１ｋＨｚの条件で静電容量を測定した。
その結果を表２に併せて示す。
（２）高温負荷試験
静電容量を測定した試料について、さらに１６５℃、７．５Ｖの条件で高温負荷試験を行い、絶縁抵抗が１０ＫΩ以下になった時間を故障と判定した。この故障時間からＭＴＴＦ（平均故障時間）を算出した。
その結果を表２に併せて示す。
（３）内部電極中のＳｎの存在および分布状態の確認
また、積層セラミックコンデンサを製造する際の、上記（７）の工程で得た、焼成済みのセラミック積層体を用いて、Ｓｎが内部電極中に存在し、Ｎｉと合金化していること、および内部電極中のＳｎの分布状態を、以下に説明する方法で確認した。
（３−１）内部電極中のＳｎの確認
（ａ）研磨
各試料を長さ（Ｌ）方向が垂直方向に沿うような姿勢で保持し、試料の周りを樹脂で固め、試料の幅（Ｗ）と、厚さ（Ｔ）により規定されるＷＴ面を樹脂から露出させた。
それから、研磨機により、各試料のＷＴ面を研磨し、各試料の長さ（Ｌ）方向の１／２程度の深さまで研磨を行った。そして、研磨による内部電極のダレをなくすために、研磨終了後に、イオンミリングにより、研磨表面を加工した。
（ｂ）内部電極のマッピング分析
それから、実施形態１の場合と同様に、図２に示すように、ＷＴ断面のＬ方向１／２程度の位置における、内部電極が積層されている領域のうちの中央領域、および、上下の外層部（無効部）に近い領域、すなわち、上部領域および下部領域の３つの領域において、ＷＤＸ（波長分散Ｘ線分光法）によりＮｉおよびＳｎのマッピング分析を行った。
上記マッピング分析の結果、Ｓｎ成分配合共材を配合した導電性ペーストを用いて内部電極を形成した、本発明の要件を備えた試料番号１１〜１３の試料においては、内部電極中にＳｎが存在していることが確認された。
なお、本発明の要件を備えていない試料番号１４〜１８の試料、および、Ｓｎ成分（ＳｎＯ2）を配合した共材を含有させていない導電性ペーストを用いた試料番号１９の試料のいずれの場合も、マッピング分析の結果、内部電極中にＳｎが存在していることが確認されている。
（３−２）内部電極中のＳｎの形態の確認
積層セラミックコンデンサの製造する際の、上記（７）の工程で得た焼成済みのセラミック積層体を粉砕して、粉末状にし、得られた粉末をＸＲＤ（Ｘ線回折法）により分析した。その結果、Ｎｉのピーク位置がシフトしており、このことから、内部電極中のＳｎは、ＮｉとＳｎの合金の形で存在していることが確認された。
（３−３）内部電極中のＳｎの分布状態の確認
図２に示すように、ＷＴ断面のＬ方向１／２程度の位置における、内部電極が積層されている領域のうちの中央領域、および、上下の外層部（無効部）に近い領域、すなわち、上部領域および下部領域の３つの領域のそれぞれについて、ＦＩＢによるマイクロサンプリング加工法を用いて薄片化した分析試料を準備した。
薄片化した試料は、その厚みが６０ｎｍ以下となるように加工した。なお、ＦＩＢ加工時に形成された試料表面のダメージ層は、Ａｒイオンミリングによって除去した。
ＦＩＢ下降には、ＳＭＩ３０５０ＳＥ（セイコーインスツル社製）を用い、Ａｒイオンミリングには、ＰＩＰＳ（Ｇａｔａｎ社製）を用いた。
上述のようにして作製した試料（薄片化試料）をＳＴＥＭ（走査透過型電子顕微鏡）で観察し、各領域のそれぞれについて準備した試料から異なる内部電極を４本選んだ。そして、薄片化試料の断面に対して略垂直となっている、セラミック素子と内部電極の界面を５箇所探した。
そして、この略垂直になっている界面に接している内部電極を、該界面から内部電極内部へ２ｎｍ入った領域と、該界面から内部電極内部へ２０ｎｍ以上入った領域に分けた。
なお、上記薄片化試料の断面に対して略垂直となっている界面は次のようにして探した。ＳＴＥＭ（走査透過型電子顕微鏡）により界面の両側に現れる線、すなわちフレネルフリンジを観察し、フォーカスを変化させたときにフレネルフリンジのコントラストが両側でほぼ対称に変化する界面を探し、これを薄片化試料断面に対して略垂直になっている界面とした。
また、ＳＴＥＭ分析において、走査透過型電子顕微鏡として、ＪＥＭ−２２００ＦＳ（ＪＥＯＬ製）を用いた。加速電圧は２００ｋＶである。
検出器は、ＪＥＤ−２３００Ｔで６０ｍｍ2口径のＳＤＤ検出器を用い、ＥＤＸシステムはＮｏｒａｎ Ｓｙｓｔｅｍ７（サーモフィッシャーサイエンティフィック社製）を用いた。
そして、上記界面から内部電極内部へ２ｎｍ入った領域および界面から内部電極内部へ２０ｎｍ入った領域のそれぞれに対して５箇所×４本の合計２０箇所において、ＥＤＸ（エネルギー分散型Ｘ線分析装置）を用いてＮｉとＳｎの定量分析を実施した。電子線の測定プローブ径は約１ｎｍとし、測定時間は３０秒とした。なお、得られたＥＤＸスペクトルからの定量補正はクリフ・ロリマー補正を用いた。
図５に、セラミック誘電体層と内部電極の界面近傍のＳｎのＳＴＥＭ−ＥＤＸマップを示す。なお、マッピング時間は３時間とした。
図５より、セラミック誘電体層と内部電極の界面近傍には、内部電極の内部よりも多くのＳｎが存在していることがわかる。
なお、この実施形態２で作製した各試料の耐久性についてみると、表２に示すように、本発明の要件を満たす試料番号１１〜１３の試料（積層セラミックコンデンサ）の場合、ＭＴＴＦの値が大きく、信頼性が向上することが確認された、これは、内部電極のＮｉ−Ｓｎ合金化によってセラミックと電極の界面の状態が変化したことによるものと考えられる。
また、本発明の要件を満たす試料番号１１〜１３の試料（積層セラミックコンデンサ）の場合、大きな静電容量が得られることが確認された。これは、内部電極の、セラミック誘電体層との界面から２ｎｍの深さの領域では、界面から２０ｎｍ以上の深さの領域よりも１．０原子％以上高濃度でＳｎが存在することにより、積層セラミックコンデンサ内部の残留応力の分布状態が変化したことによるものと考えられる。
一方、実施形態２において作製した、本発明の要件を満たさない試料（試料番号１４〜１９の試料）の場合、静電容量および耐久性（ＭＴＴＦ）の少なくとも一方で好ましくない結果となることが確認された。
なお、本発明の積層セラミックコンデンサにおいて、セラミック誘電体層と内部電極の界面には、ＮｉとＳｎ以外のセラミックや内部電極に含まれる元素が存在していてもよい。また、セラミック誘電体層と内部電極の界面の一部にＮｉとＳｎ以外から構成される異相が存在していてもよい。
さらに、内部電極用の共材は、セラミック誘電体層を構成するセラミック材料粉末と同一組成でもよく、一部の構成元素を含まないものでもよく、一部の構成元素が異なっていてもよく、また、配合比率が異なっていてもよい。
また、セラミック誘電体層を構成するセラミック材料および共材を構成するセラミック材料は、ペロブスカイト型酸化物を主成分とするものであることが望ましい。上記実施形態ではセラミック材料として、ペロブスカイト型酸化物であるＢａＴｉＯ3を用いたが、ＢａＴｉＯ3を構成するＢａの一部がＣａやＳｒで置換されていたり、ＢａＴｉＯ3を構成するＴｉの一部がＺｒで置換されていたりしてもよい。また、ＣａＺｒＯ3などの他のペロブスカイト型化合物を用いることも可能である。
また、内部電極とセラミック誘電体層の界面から内部電極側に２ｎｍ入った領域における、ＳｎとＮｉの合計量に対するＳｎの割合は２原子％を超えて、さらに高いほうが高温負荷寿命の向上にとって望ましく、特に上限はない。これは、Ｓｎの割合が高いほうが、セラミック誘電体層と内部電極の界面の状態（電気的な障壁高さ）の変化度合いが大きくなると考えられることによる。なお、上述の界面から内部電極側に２ｎｍ入った領域におけるＳｎの割合は例えば、２０原子％以上である場合にも効果を得ることができる。
本発明はさらにその他の点においても上記実施形態に限定されるものではなく、セラミック積層体を構成するセラミック誘電体層や内部電極の層数などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。
１ 積層セラミックコンデンサ
２ セラミック誘電体層
３，４ 内部電極
５ セラミック積層体
６，７ 外部電極
Ｌ 長さ
Ｔ 厚さ
Ｗ 幅

Claims (4)

  1. 複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備える積層セラミックコンデンサであって、
    前記内部電極がＮｉとＳｎを含有しているとともに、
    前記内部電極の、前記セラミック誘電体層と対向する表面から２０ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が７５％以上であり、かつ、
    前記内部電極の厚み方向の中央領域における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が４０％未満であること
    を特徴とする積層セラミックコンデンサ。
  2. 複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備え、
    前記内部電極がＮｉとＳｎを含有しているとともに、
    前記内部電極の、前記セラミック誘電体層と対向する表面から２０ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が７５％以上であり、かつ、
    前記内部電極の厚み方向の中央領域における、ＳｎとＮｉの合計量に対するＳｎの比であるＳｎ／（Ｎｉ＋Ｓｎ）比が、モル比で０．００１以上である領域の割合が４０％未満である積層セラミックコンデンサを製造するための方法であって、
    積層され、焼成後に前記セラミック誘電体層となる複数の未焼成セラミック誘電体層と、導電性ペーストを塗布することにより形成され、前記未焼成セラミック誘電体層間の複数の界面に沿って配設された複数の未焼成内部電極パターンとを有する未焼成セラミック積層体を形成する工程と、
    前記未焼成セラミック積層体を焼成することにより、前記セラミック積層体を得る工程と
    を備えるとともに、
    前記導電性ペーストとして、前記未焼成セラミック誘電体層を構成するセラミック材料粉末と同一組成またはそれに準じる組成を有するセラミック材料粉末にＳｎ成分を配合した、Ｓｎ成分配合共材を含有する導電性ペーストを用いること
    を特徴とする積層セラミックコンデンサの製造方法。
  3. 複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備える積層セラミックコンデンサであって、
    前記内部電極がＮｉとＳｎを含有しているとともに、ＳｎがＮｉに固溶しており、
    前記内部電極の、前記セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が２原子％以上であり、かつ、
    前記内部電極の、前記セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が、前記内部電極の、前記セラミック誘電体層との界面から２０ｎｍ以上の深さの領域におけるＳｎの割合よりも１．０原子％以上大きいこと
    を特徴とする積層セラミックコンデンサ。
  4. 複数のセラミック誘電体層が積層されたセラミック積層体と、前記セラミック積層体の内部に、前記セラミック誘電体層を介して互いに対向するように配設された複数の内部電極と、前記セラミック積層体の外表面に前記内部電極と導通するように配設された外部電極とを備え、前記内部電極がＮｉとＳｎを含有し、かつ、ＳｎがＮｉに固溶している積層セラミックコンデンサの製造方法であって、
    積層され、焼成後に前記セラミック誘電体層となる複数の未焼成セラミック誘電体層と、導電性ペーストを塗布することにより形成され、前記未焼成セラミック誘電体層間の複数の界面に沿って配設された複数の未焼成内部電極パターンとを有する未焼成セラミック積層体を形成する工程と、
    前記未焼成セラミック積層体を焼成することにより、前記セラミック積層体を得る工程と、
    を備え、
    前記導電性ペーストとして、前記未焼成セラミック誘電体層を構成するセラミック材料粉末を構成する少なくとも一部の元素を含有する組成を有するセラミック材料粉末にＳｎ成分を配合した、Ｓｎ成分配合共材を含有する導電性ペーストを用いるとともに、
    前記未焼成セラミック積層体を焼成することにより、前記セラミック積層体を構成する前記内部電極の、前記セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が２原子％以上であり、かつ、前記内部電極の、前記セラミック誘電体層との界面から２ｎｍの深さの領域における、ＳｎとＮｉの合計量に対するＳｎの割合が、前記内部電極の、前記セラミック誘電体層との界面から２０ｎｍ以上の深さの領域におけるＳｎの割合よりも１．０原子％以上大きい前記セラミック積層体が得られるように構成されていること
    を特徴とする積層セラミックコンデンサの製造方法。
JP2014529331A 2012-08-07 2013-05-20 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 Active JP5892252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014529331A JP5892252B2 (ja) 2012-08-07 2013-05-20 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012175048 2012-08-07
JP2012175048 2012-08-07
PCT/JP2013/063949 WO2014024538A1 (ja) 2012-08-07 2013-05-20 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2014529331A JP5892252B2 (ja) 2012-08-07 2013-05-20 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP5892252B2 true JP5892252B2 (ja) 2016-03-23
JPWO2014024538A1 JPWO2014024538A1 (ja) 2016-07-25

Family

ID=50067783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014529331A Active JP5892252B2 (ja) 2012-08-07 2013-05-20 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Country Status (6)

Country Link
US (2) US9728333B2 (ja)
JP (1) JP5892252B2 (ja)
KR (1) KR101607536B1 (ja)
CN (1) CN104508771B (ja)
TW (1) TWI470659B (ja)
WO (1) WO2014024538A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5892252B2 (ja) 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
DE112014005611T5 (de) * 2013-12-10 2016-08-25 Murata Manufacturing Co., Ltd. Mehrschichtiger Keramikkondensator und Verfahren zum Herstellen eines mehrschichtigen Keramikkondensators
JP6558084B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6431887B2 (ja) * 2016-10-31 2018-11-28 住友理工株式会社 静電型トランスデューサ
JP6984368B2 (ja) * 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
US10650974B2 (en) 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
TW201917775A (zh) * 2017-07-15 2019-05-01 美商微材料有限責任公司 用於利用放大的epe窗口切割圖案流程的遮罩方案
KR102442835B1 (ko) 2018-03-28 2022-09-14 삼성전기주식회사 적층형 커패시터
KR102439906B1 (ko) * 2018-03-29 2022-09-05 삼성전기주식회사 적층형 커패시터
KR102105057B1 (ko) 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품
KR20190121210A (ko) 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
US11600446B2 (en) * 2019-12-27 2023-03-07 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
KR20220057735A (ko) 2020-10-30 2022-05-09 삼성전기주식회사 적층형 커패시터
JP7348890B2 (ja) 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220066506A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 내부 전극용 도전성 분말, 전자 부품 및 그 제조 방법
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220068413A (ko) 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품 및 그 제조 방법
KR20220101911A (ko) 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
US20220230807A1 (en) * 2021-01-15 2022-07-21 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR20220131609A (ko) * 2021-03-22 2022-09-29 삼성전기주식회사 적층 세라믹 전자부품
JP2022154959A (ja) 2021-03-30 2022-10-13 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022157148A (ja) 2021-03-31 2022-10-14 太陽誘電株式会社 セラミック電子部品およびその製造方法
TW202405835A (zh) * 2022-06-03 2024-02-01 日商京瓷股份有限公司 積層陶瓷電容器
KR20230172183A (ko) * 2022-06-15 2023-12-22 삼성전기주식회사 적층형 전자 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200310A (ja) * 1989-12-27 1991-09-02 Taiyo Yuden Co Ltd 積層型薄膜誘電体素子およびその製法
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Ｎｉペースト組成物
JP2000348962A (ja) * 1999-03-31 2000-12-15 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP2005298315A (ja) * 2004-04-14 2005-10-27 Samsung Electro Mech Co Ltd 耐還元性誘電体磁器組成物と超薄層積層セラミックコンデンサ
WO2012111592A1 (ja) * 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010559B1 (ko) * 1991-09-11 1994-10-24 한국과학기술연구원 적층 세라믹 캐패시터의 제조방법
US5319517A (en) * 1992-03-27 1994-06-07 Tdk Corporation Multilayer ceramic chip capacitor
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
JP2000049031A (ja) 1998-07-30 2000-02-18 Toshiba Corp コンデンサの電極組成物及びそれを用いた電極ペースト
JP3833864B2 (ja) * 2000-02-16 2006-10-18 太陽誘電株式会社 電歪により変位する積層変位素子
TW508600B (en) * 2000-03-30 2002-11-01 Taiyo Yuden Kk Laminated ceramic capacitor and its manufacturing method
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
US6649553B2 (en) * 2001-04-12 2003-11-18 Murata Manufacturing Co. Ltd. Dielectric ceramic composition, dielectric ceramic compact and electronic component including the same
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
US6947276B2 (en) * 2002-10-28 2005-09-20 Matsushita Electric Industrial Co., Ltd. Process for producing laminated ceramic capacitor
JP3859079B2 (ja) * 2003-09-25 2006-12-20 Ｔｄｋ株式会社 積層セラミックコンデンサのスクリーニング方法
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP2006319205A (ja) * 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP4267614B2 (ja) * 2005-09-30 2009-05-27 Ｔｄｋ株式会社 積層型セラミック電子部品の製造方法
JP5151990B2 (ja) * 2006-12-05 2013-02-27 株式会社村田製作所 誘電体セラミックおよびそれを用いた積層セラミックコンデンサ
JP4952723B2 (ja) * 2007-02-14 2012-06-13 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP5892252B2 (ja) * 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200310A (ja) * 1989-12-27 1991-09-02 Taiyo Yuden Co Ltd 積層型薄膜誘電体素子およびその製法
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Ｎｉペースト組成物
JP2000348962A (ja) * 1999-03-31 2000-12-15 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP2005298315A (ja) * 2004-04-14 2005-10-27 Samsung Electro Mech Co Ltd 耐還元性誘電体磁器組成物と超薄層積層セラミックコンデンサ
WO2012111592A1 (ja) * 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Also Published As

Publication number Publication date
WO2014024538A1 (ja) 2014-02-13
TW201413763A (zh) 2014-04-01
TWI470659B (zh) 2015-01-21
US9728333B2 (en) 2017-08-08
JPWO2014024538A1 (ja) 2016-07-25
CN104508771B (zh) 2017-06-27
US10121591B2 (en) 2018-11-06
US20150155098A1 (en) 2015-06-04
KR20150036428A (ko) 2015-04-07
US20170309400A1 (en) 2017-10-26
CN104508771A (zh) 2015-04-08
KR101607536B1 (ko) 2016-03-30

Similar Documents

Publication Publication Date Title
JP5892252B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5939360B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5757319B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP6558083B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6274267B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6197879B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5811103B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP6558084B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6075457B2 (ja) セラミックグリーンシート、積層セラミックコンデンサの製造方法、および積層セラミックコンデンサ
JP2014232896A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160208

R150 Certificate of patent or registration of utility model

Ref document number: 5892252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150