TWI321330B - Monolithic capacitor - Google Patents

Monolithic capacitor Download PDF

Info

Publication number
TWI321330B
TWI321330B TW095139505A TW95139505A TWI321330B TW I321330 B TWI321330 B TW I321330B TW 095139505 A TW095139505 A TW 095139505A TW 95139505 A TW95139505 A TW 95139505A TW I321330 B TWI321330 B TW I321330B
Authority
TW
Taiwan
Prior art keywords
capacitor
dielectric layer
internal electrodes
internal
electrode
Prior art date
Application number
TW095139505A
Other languages
English (en)
Other versions
TW200721215A (en
Inventor
Hirokazu Takashima
Hiroshi Ueoka
Yoshikazu Takagi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW200721215A publication Critical patent/TW200721215A/zh
Application granted granted Critical
Publication of TWI321330B publication Critical patent/TWI321330B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

1321330 九、發明說明: 【發明所屬之技術領域】 本發明係關於積層電容器’尤其是關於在高頻電路中 可有效運用之積層電容器。 【先前技術】 在數GHz之向頻區域中’作為MPU(micro processor unit微處理器單元)等用之電源電路所使用的解耦合電容 器,已有一種例如曰本特開平n_ 144996號公報(專利文 獻丨)所記載的積層電容器。根據此積層電容器,係藉由作 成夕k子構造且使相鄰之端子為逆極性,來縮短電流從正 極至負極之流動,使電流之流動多樣化,進一步地使電流 之方向朝向彼此為相反之方向來進行磁通之抵銷,藉此來 謀求ESL(等效串聯電感)之減低。 然而,根據上述專利文獻丨所記載之積層電容器,由 於會隨著ESL之降低導致ESR(等效串聯電阻)亦降低,因 田因周邊電路之電感引起共振現象時,即會有容易導致 電壓降低、振鈴(ringing)等衰減現象的問題。 另一方面,曰本特開2001 — 284170號公報(專利文獻 2)中提出了一種方式,可對用以將電容形成於電容器本體 内邛所设的各内部電極,將被引出至電容器本體表面且電 ,,接於外部端子電極之引出部數目作成單一個,藉此來 提高積層電容器之ESR。 然而,根據專利文獻2所記載之構造雖能提高esr, 仁ESL亦會隨之增高,與專利文獻1所記載者相較,有高 1321330 頻侧之特性劣化、頻帶變窄的問題。 又’專利文獻1及2所記載之構造,為了使積層電容 器之共振頻率變化須改變材料或内部電極設計,但欲在將 電I維持於相同程度之狀態下,將共振頻率設定於高頻側 或設定於低頻側是非常困難的。 〔專利文獻1〕曰本特開平η — 144996號公報 〔專利文獻2〕曰本特開2〇〇1_ 28417〇號公報 【發明内容】
因此,本發明之目的,係提供一種積層電容器,其能 謀求低ESL及冑ESR,且冑共振頻率容易地設定於高頻側 或低頻側。 本發明之積層電容器具備電容器本體,該電容器本體 具有以積層之複數層介電體層構成的積層構造。本發明為 了解決上述技術上之課題,立特徵在於,接a奋+ } ,、付做杜於積層電容器係以 下述方式構成。 亦即,積層電容器所具備之電容器本體,係構成第丄 及第2電容器部° 第1電容 至少一對透過既定介電體層彼此 對向之第1及第2内部電極’以形成靜電裒. %令,弟2電容器 4内部電極’以形成靜電容。 部,包含至少一對透過既定介電體層彼此對向之第3及第 第1電容器部之共振頻率,係較第2齋… 电谷器部之共振 頻率高,又,藉由第2電容器部所含之一纟、 ’、弟3及第4內 部電極及其間之介電體層所賦予之每一居 增的等效串聯電 1321330 Γ及:較藉由第1電容器部所含之-組第1及第2内部電 極及其間之介電體層所賦予之每一層的等效串聯電阻高。 又,其特徵在於,藉由笛丨發六怒* 第 電谷15邛所含之所有第1
UlSL 4 Y及該等間之介電體層所料的合成等效串 =阻、以及藉由第2電容器部所含之所有第3及第々内 4電極及該等間之該介電體 阳甘& 層所賦予的合成等效串聯電 /、兩者之關係’在本發明 去,而^月之帛1態樣中前者係低於後 者,而在第2態樣令後者則低於前者。 藉由本發明之積層電容 U ^ ^ ^ 田係使第1電容器部之 /、振頻率咼於第2電容器部之妓 雷六哭加丨振頻革,因此能藉由第1 電合器部來謀求低ESL »另—古;e;丄 β ^ 面,由於使第2電容器部 母層之ESR咼於第1電容考邱总 & 丄姑 P母一層之ESR,因此能藉 由苐2電容器部來謀求高ESL。 猎 由上述可知,積層電容器之特性,係 之低ESL特性與第2電容 p 胜14 甘从里β 同ESR特性複合而成的 特性,其、,Ό果,即能得到可 者之積層電容ϋ。 ㊆咖化及肖腹化兩 又,第1電容器部與第2 0松 _ 电谷盗部之共振頻率不同, 第1電容器部所賦予之合成ESR 。 之人忐ρςκ的關总 ”弟2電谷器部所賦予 之D成ESR的關係,在本發明之 去 « .L At ¢, _p . I樣中前者係低於後 者,因此此付到可在將電容維 IT XT、相同程度狀皞 振頻率變化成高頻側的特性,第 心πW卜便/、 於儿本 ra ., At , I、樣中,由於後者係低 佶丘垢嘀盔轡仆士、加_ 谷維持於相同程度之狀態下 使/、振頻率變化成低頻側的特性。 7 1321330 【實施方式】 圖1至圖4係顯示本發明一實施形態的積層電容器】。 此處,圖1係顯示積層電容器1外觀之立體圖,圖2係顯 示積層電容器1内部構造的前視圖。此外,圖2中,積層 電容器1係沿後述圖3及圖4之線Π — Π之截面所示。
積層電容器1’具備長方體形電容器本體8,該電容器 本體8具有相對向之兩個主面2及3、以及連結此等主面 2及3間之四個側面4, 5, 6及7。電容器本體8,具有延伸 於主面2及3之方向、積層之複數層介電體層9(例如由介 電體陶瓷構成)所構成的積層構造。 電容器本體8,如圖2所示,構成第i及第2電容器 :U及12。本實施形態中,第1電容器部11與第2電容 器郤12係配置成排列於積層方向,且第2電容器部12 配置成於積層方向被兩個第1電容器部"挾持。其結果, 第1電合器11即位在電容器本體8之積層方向兩端。
第^電容器部U,具備至少—對透過既定介電體層9 彼此對向之第i及第2内部當 門P電極13及14,以形成靜電容。 另一方面,第2電容器部12,
It # 9 ^ ^ ^ ^也 具備至少一對透過既定介電 遐層9彼此對向之第3及 靜電容。 弟4内部電極15及16,以形成 不貫施形態中,為了得 内部電極13及14成對之’大之靜電容,第1及第: 及16成對之數目係複數。目與第3及第4内部電極1〗 ® 3,係顯示第1電容哭却 ° 11内部構造的俯視圖,(a: 1321330 係顯示第1内部電極13所通過之戴面,(b)係顯示第2内 部電極14所通過之截面。 如圖3(a)所示,於第1内部電極13,形成有引出至電 容器本體8外表面亦即侧面4〜7之複數個、例如七個第丄 引出部17。又,如圖3(b)所示,於第2内部電極μ,形 成有引出至電容器本體8外表面亦即側面4〜7之複數個、 例如七個第2引出部18。 、
笛…本體8之各侧面4〜7上’形成有分別電氣連 、1引出部17之複數個(例如七個)第1外部端子電極 卜口0¾¾子電極2〇〇笛1方楚9 & A 2〇,如圖!及_, 部端子電極19及 主面2及3之: ,係形成為從側面4〜7上延伸至 气各一部分上。 係與出部17在侧面4〜7上的各位置, 設置之第1卜=二出部18的各位置不同,因此,所 …外部:電極電 子電極19與第 之各位置不同。又,帛1外部端 配置。 第2外部端子電㈣,係在側面4〜7上交互 诉顯示第2電宜 係顯示第3内 ° ° 12内部構造的俯視圖,(£ 门口丨《電極1 5所 部電極16所通過之截面。通過之裁面,(b)係顯示第4户 如圖4⑷所示,於第°3力 器本體8外表面亦即側面5部電極15形成有引出至電溶 及7之至少一個、例如兩個 二又’如圖4(b)所示,於第4内部電… 個、器本體8外表面亦即側面5及7之至少- 列如兩個第4引出部22。 本實施形態中,第3引出 外部端子電極19,第4引出:電乳連接於前述第1 外引出。P 22則電氣連接於前述第2 子電極2°。亦即,第!外部端子電極19之若:: 糸與待電氣連接於第3弓丨 干個, 通,第… 出部21之第3外部端子電極此 :第”卜部端子電極2。之若干個,係與待 二 引出部22之第4外部端子電極共通。,、 如上所述,當第3及第4引出部21及22, 連接於與第i及第2引出部 丨 電乳 邱嫂工夂18,、通之第1及第2外 ^子電極19及20時,積層電容器丨本身 卜 第1電容器部U與第2電容器部12並聯之狀態。成為將 此外,待分別連接於第3及第4引出部21及 3及第4外部端子電極,亦 分別獨立設置。 〇與第1及第2外部端子電極 以上說明之實施形態中’各一個之第3及第 極15及!6中第3及第”丨出部m各自的數目。: 較各一個之第i及第2内部電極13及14中第i及第係 出部17及18各自的數目少。亦即,前者為兩個,後:弓丨 七個。因此’只要内部電極13〜16之材料等其為 同’即能器部U之肌低於第2電容器部二 之ESL,其結果即能使第i電容器部丨丨之共振頻率高 2電容器部12之共振頻率。 问於第 10 另一方面,如前所述,由於第3及第4引出部21及22 各自之數目較第i及第2引出部17及18各自之數目少, 因此只要内部電極13〜16或引出部17,18,21及22對£訊 ,影響在第1電容器部η與第2電容器部12之間不變的 =,即能使由第2電容器部12所含之一組第3及第4内 邛電極15’ 16及其間之介電體層9所賦予之每一層的ESR, 較由第1電容器部11所含之一組第1及第2内部電極13, 14 及其間之介電體層9所賦予之每一層的esr高。 由上述可知,積層電容器1之特性,係第1電容器部 之低ESL特性會有效發揮作用 '且為反映出第i電容器 部η之esim4性與第2電容器部12之㈣特性的高腿 特性。因此,透過積層電容器丨,即能實現低esl化及高 ESR化兩者。 又,如前所述,積層電容器丨中,第丨電容器部丨〗之 共率係較帛1電容器部U之共振頻率高,且由第1 電容器部11所含之所有第i及第2内部電極13, 14及該 11 1 之;1電體層9所賦予的合成ESR,係不同於由第1電 1321330 合成ESR較小時’即可得到虛線b所示之特性。此外,圖 5中’分別顯示頻率及電感之各軸之刻度及數值雖省略, 但圖5只要理解成係顯示頻率一電感特性之一般傾向即 可。 以上,雖說明了圖示本發明之實施形態,但在本發明 之範圍内可有其他各種變形例。 例如,形成於内部電極之引出部之位置或數目、咬外 部端子電極之位置或數目,可進行各種變更。 又,圖式之實施形態中,雖僅係為了構成第丨電容器 部11而設置第1及第2内部電極13及14,且僅係為了構 成第2電容器部12而設置第3及第4内部電極Μ及μ, 但位於第i電容器部與第2電容器部之邊界部的内部電 極’亦可設為第1及第2電容器部兩者用的内部電極,亦 即可設為兼作帛1或第2内部電極與第3或第4内部電極
,、佩頭平尚於第2電容 镇。卩12之共振頻率,因此前述實施形態中,係使第1及 :引出部17及18之數目(或成對之數目)高於第3及第 出部21及22之數目(或成對之數目),但亦可代替此 〜法、或除了此種方法以外,亦可採用改變内部電極Η 16之材料、圖案及/或積層數的方法。 2電容器部12中每 一層之ESR,而使 第1及第2引出部 又’前述實施形態中,雖為了使第 層之ESR高於第!電容器部u中每 第3及第4引出部21及22之數目少於 12 17及 18之;•曰 . 以外,亦 旦’、可代替此種方法、或除了此種方法 了採用將第3及/戎坌 之材料作成比電阻較高者的二第4内部電極15 "或16 電極15及/或16之厚户較簿使第3及/或第4内部 第4引出部21及^ 法、或縮小第3及/或 /或22之寬度或厚度的方法。 #電*器本體中帛1及第2電容器部之配置,亦可 如下述數例所示進行各種變更。 電六解方式顯示電容器本體所能採用之第1 巾,1厂第2電容器部之積層配置狀態數例的圖。圖6 /、圖2所不要件相當之要件賦予相同符號,省略重 複之說明。 卜圖6中,賦予參照符號「41」之部分,係顯示 ^成任—内部電極之外層部。又,目6中,藉由配線基 斤賦予之構裝面係位於⑷〜(d)各圖式下側。 ,一,6(昀⑷所示之各例中’帛1電容器部11與第2 電邛12均共通地配置成在電容器本體8中排列於積 層方向。 圖6(a)所不之例中,兩個第1電容器部11係配置成於 積層方向夾著-個第2電容器部12。此外,此積層配置狀 態與圖2所示之實施形態的情形相同。 圖6(b)所不之例中,兩個第2電容器部12係配置成於 積層方向夾著一個第1電容器部11。 圖6(C)所示之例中,第1電容器部11係位於構裝面側, 於其上配置有第2電容器部12。 13 圖6(d)所示之例中,第2電容器部12係位於構裝面側, 於其上配置有第1電容器部11。 其次,說明為了確認本發明之效果而實施的實驗例。 本κ施例中,係以周知方式經由下述各步驟來製作出 表"斤示之各試料的積層電容器,亦即:準備複數個陶究 坏片(ceramics green sheet),藉由導電性糊之印刷將具 出部之内部電極形成於特定陶究坏片上,將包含形成有内 鲁部電極之陶竟坏片的複數個陶竟坏片予以積層,對所得 之積層體進行燒成而得到電容器本體,再藉由導電性糊之 印刷將外部端子電極形成於該電容器本體之外表面上。 關於各試料之積層電容器方面,電容器本體之尺寸為 2.〇mmxl.25mmx〇.5mm ’内部電極之總積層數為64,電容 之設計值為0.68"F,與圖i等所示實施形態之情形同= 地外4端子電極之數目為14,第1電容器部中各—個之 第1及第2内部電極之第1及第2引出部各自的數目為了, 鲁第2電容器部中各一個之第3及第*内部電極之第3及第 4弓.丨出部各自的數目為2。又,内部電極之厚度為ι心, 引出部之厚度為1//m,引出部之寬度為ι〇〇以爪。 1321330
積層電容器之共 振頻率數 [MHz] 32.8 5 00 卜 16.1 積層電容器之 電容 ["F] 0.64 0.62 0.63 0.64 0.64 0.65 0.63 1 0.64 0.64 第2電容器部 搬合成 ESR [mQ] / 1-H in 36.2 34.6 33.1 28.3 27.3 26.3 36.7 每一層之 ESR [mQ] / 614 OO OO Ό OO 共振 頻率數 [MHz] 29.6 20.2 34.6 19.3 17.8 17.4 17.1 16.1 積層數 / 5 ^T) OO V) 第1電容器部 碰合成 ESR [mQ] 〇〇 〇\ ON 19.5 19.7 23.8 41.8 51.6 67.2 / 每一層之 ESR [ηιΩ] S VO C\ v〇 OO v〇 o 160 VO / 共振 頻率數 [MHz] 32.8 36.3 51.9 54.6 57.7 79.3 89.9 106.4 / 積層數 3 <N CN OO 〇 00 VO / 試料 編號 (N m 寸 卜 00 ON 表1中,「第1電容器部」及「第2電容器部」各攔’ 係顯示「積層數」、「共振頻率數」、「每一層之ESRj、 以及「整體合成ESR」。 此處,「整體合成ESR」,就第1電容器部而言,係 由該處所含之所有第丨及第2内部電極及其間之介電體詹 所賦予之合成ESR’就第2電容器部而言,係由該處所含 之所有第3及第4内部電極及其間之介電體層所賦予之合 成 ESR。 母一層之ESR」係以下述方式求出。電容器之esR, 當將每一層之電阻設為R、積層數設為N時,即能以下述 之式表示。 電容器之 ESR= R(4N— 2)/N2
例如,第1電容器部中,將第〗電容器部整體之ESR 反推計算為電容器之ESR,算出電極每一層之電阻r,藉 由將該R之值帶入上述數式且將N=2(電容器一層係與内 部電極兩片對向形成)代入上述數式,來算出「每一層之 ESR」。 又’ 「積層電容器之共振頻率數」,係顯示包含第1 及第2電容器部之積層電容器整體的共振頻率。 「積層電容器之電容」係顯示電容之實測值。 此外’表1中,試料1及9為比較例。此處,試料1 係僅具備引出部之數目為7的第1電容器部,與前述專利 文獻1所記載之構造對應。另一方面,試料9係僅具備引 出部之數目為2的第2電容器部,與前述專利文獻2所記 1321330 載之構造對應。 试料2〜8,係滿足「第1電容器邱 Γ 电合喆。Ρ」之「共振頻率數 較「第2電容器部」之「此据相·玄缸 八振頻率數」咼的條件、以及滿 足「第2電容器部」之「每—層 p 層之ESR」較「第1電容器 部」之「每一層之ESR」高的條件。 又,參照「積層電容器之電容,一__^4 电今」 襴可知,試料2〜8 與試料1及9之間,電容為同等或近似。 在此種狀況下’试料2〜5中,「第1雷办纽 τ 罘i電令器部」之「整 體合成ESR」係較「第2電容器部」之「整體合成驗」 低’其結I,「積層電容器之共振頻率數」,^與「整 體合成ESR」較低侧之電容器部較近似之值亦即與「第 1電容器部」之「共振頻率數」較近似之值’與僅具備「第 1電容器部」之試料1相較,能使「積層電 盗之共振頻 率數」變化至高頻側。 另一方面’試料6〜8中,「第2雷交哭 丁 罘z电令為部」之「整體 合成ESR」係較「第1電容器部」之「整體入 σ战E S R」低。 其結果,「積層電容器之共振頻率數」,即為肖「整體合 成ESR」較低侧之電容器部較近似之值、亦即與「第2 σ 容器部」之「共振頻率數」較近似之值,與 、m具備「第1 電容器部」之試料1相較,能使「積層電忽 器之共振頻率 數」變化至低頻側,且能接近僅具備「第2 電容器部」之 試料9的「積層電容器之共振頻率數」。 圖7〜圖15’係分別顯示各試料1〜9夕 、頸率—電感特 性。此外,圖7〜圖15所示之圖表中,橫紅 袖之頻率及縱轴 17 丄以1330 之電感’均以對數尺度來顯示。又,以各圖7〜圖15所示 之各尺度表示的數值,在圖7〜圖15之間係彼此相同。 首先,當比較圖7與圖8〜圖11來觀察電感之極小點 時,可知與圖7所示之試料1相較,係依圖8所示之試料 2、圖9所示之試料3、圖1〇所示之試料4、圖u所示之 試料5之順序往高頻侧位移。 另—方面,比較圖12〜圖14與圖15可知,電感之極 ^點,係一點一點地依圖12所示之試料6、圖13所示之 /邛 圖14所示之試料8之順序往低頻側位移,而越接 近圖15所示之試料9。 【圖式簡單說明】 圖1係顯示本發明一實施形態之積層電容器丨 立體圖。 :2係顯示圖i所示之積層電容器i内部構造的前視 '、从沿圖3及圖4之線π 一 π之截面所示。 係顯不圖2所示之第1雷, 俯視圖,之第1電谷盗部11内部構造的 (a)係顯示第1内部電極13 顯示第2內邮所通過之截面,(b)係 内4電極14所通過之截面。 圖4’係顯示圖2所示之第2雷六》。加 俯視圖,(a)係骷_ & 之第2電各盗部12内部構造的 )糸顯不第3内部電極15所通過夕澈而 顯示第4內邱命 所通過之截面,(b)係 電極16所通過之截面。 圖5係圖解依本發明變化之積層雷宏 的頻率〜齋成, 谓沒軍合器之共振頻率數 艰千電感特性圖。 圖6係以顯示本發明之積層電容器所具備之電容器本 18 體8中第i逮》a 態數例的圖各器部U與第2電容器部12之積層配置狀 所製u試確認本發明之效果而實施之實驗财 1之頻率—電感特性的圖。 感特n顯示上述實驗例中所製作之試料2之頻率-電 感特示上述實驗例中所製作之試料3之頻率-電 圖10係顯示上述實驗例令所 感特性的圖。 乍之°式料4之頻率—電 圖11係顯示上述實驗例巾 感特性的圖。 製作之試料5之頻率—電 圖12係顯示上述實驗例中 感特性的圖。 表作之試料6之頻率—電 圖13係顯示上述實驗例中 感特性的圖。 裂作之試料7之頻率—電 圖14係顯示上述實驗例中 感特性的圖。 製作之試料8之頻率—電 感特性的圖 之試料9 之頻率〜電 圖15係顯示上述實驗例中 性的ϋ。 製作 主要元件代表符號 積層電容器 1321330 8 電 容 器 本 體 9 介 電 體 層 11 第 1 電 容 器 部 12 第 2 電 容 器 部 13 第 1 内 部 電 極 14 第 2 内 部 電 極 15 第 3 内 部 電 極 16 第 4 内 部 電 極 20

Claims (1)

1321330 十、申請專利範面: 1. 一種積層電容器’具備電容 具有以積層之複數層介電^電今益本體 | 7丨電體層構成的積層構造; 該電容器本體’構成第1及第2電容器部; 該第1電容器部,句人^ 彼此對向之第!及第2:"透過既定該介電體層 第1及第2内部電極,以形成靜電容; 彼此;I? W ’包含至少-對透過既定該介電體層 彼此對向之第3及第4内部電極,以形成靜電容;層 該第1電容器部之it扭站,亦 ^ 振頻率高; 、振頻率’較該第2電容器部之共 及二該第2電容器部所含之-組該第3及第4内部電極 及其間之該介電體層所 電極 由該第1電容器部所含 較 之—組該第1及第2内部電極及其 間之该介電體層所賦予 卞之母一層的等效串聯電阻高;且 及二Γ二電容器部所含之所有該帛1及第2内部電極 兮‘《”丨電體層所賦予的合成等效串聯電阻,較由 β哀第2電容器部所含 pq 之所有該第3及第4内部電極及該等 曰之该介電體層所賦予的合成等㈣聯電阻低。 2· —種積層雪交5? « ^ . 器’具備電容器本體,該電容器本體 …積層之複數層介電體層構成的積層構造; Λ電合窃本體’構成第1及第2電容器部; 該第1電容弩邱 ^ _ , ° ° ’包含至少一對透過既定該介電體層 彼此對向之第1及第 及# 2内部電極,以形成靜電容; 該第2電玄^ + ’包含至少一對透過既定該介電體層 21 1321330 4内部電極, 之共振頻率, 彼此對向之第3及第 該第1電容器部 振頻率高; 以形成靜電容; 較該第2電衮 电令Is部之共 ,,,ό < 一殂該第 及其間之該介電體層所 及第4内部電 <母一層的望从士 由該第1電容器部所合夕 等效串聯電阻, 3之—組該第i及第 間之該介電體層所賦予之 > 内。卩電極及 由該第2電容層的等效串聯電阻高;且
所含之所 及該等間之該介電體層所 〃、 4内部電 該第1電容器部所含之 當合成等效串聯電阻,較 間之該介電體層所賦 :1及第2内部電極及該 13成專致串聯電阻低。 十一、圖式: 如次頁。
22
TW095139505A 2005-11-22 2006-10-26 Monolithic capacitor TWI321330B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005336536A JP4049181B2 (ja) 2005-11-22 2005-11-22 積層コンデンサ

Publications (2)

Publication Number Publication Date
TW200721215A TW200721215A (en) 2007-06-01
TWI321330B true TWI321330B (en) 2010-03-01

Family

ID=38067053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095139505A TWI321330B (en) 2005-11-22 2006-10-26 Monolithic capacitor

Country Status (7)

Country Link
US (1) US7508647B2 (zh)
EP (1) EP1953776A4 (zh)
JP (1) JP4049181B2 (zh)
KR (1) KR100976711B1 (zh)
CN (1) CN101310348B (zh)
TW (1) TWI321330B (zh)
WO (1) WO2007060817A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248458B2 (en) * 2003-09-15 2007-07-24 American Technical Ceramics Corporation Orientation-insensitive ultra-wideband coupling capacitor and method of making
KR100925623B1 (ko) * 2007-08-31 2009-11-06 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
KR100916476B1 (ko) * 2007-11-30 2009-09-08 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
KR100935994B1 (ko) * 2008-04-01 2010-01-08 삼성전기주식회사 적층형 칩 커패시터
US8159813B2 (en) 2008-04-01 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
KR100961134B1 (ko) * 2008-04-01 2010-06-09 삼성전기주식회사 적층형 칩 커패시터, 이를 구비하는 마더보드 장치 및 전력분배망
KR100983122B1 (ko) 2008-08-08 2010-09-17 삼성전기주식회사 적층형 칩 커패시터
JP2010080615A (ja) * 2008-09-25 2010-04-08 Tdk Corp 積層コンデンサ、積層コンデンサの実装構造及び積層コンデンサの製造方法
JP4957709B2 (ja) 2008-11-26 2012-06-20 株式会社村田製作所 積層コンデンサ
KR101079464B1 (ko) * 2009-12-22 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터
KR101101530B1 (ko) 2010-06-24 2012-01-04 삼성전기주식회사 적층형 세라믹 캐패시터
KR101412784B1 (ko) * 2011-08-31 2014-06-27 삼성전기주식회사 적층 세라믹 커패시터
KR20130052875A (ko) * 2011-11-14 2013-05-23 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101872524B1 (ko) * 2011-11-14 2018-06-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
DE102012104033A1 (de) * 2012-05-08 2013-11-14 Epcos Ag Keramischer Vielschichtkondensator
JP2017098445A (ja) * 2015-11-26 2017-06-01 太陽誘電株式会社 セラミック電子部品及びセラミック電子部品の製造方法
CN109155196B (zh) * 2016-05-27 2020-07-28 京瓷株式会社 层叠型电容器
JP2018093164A (ja) * 2016-12-02 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその実装基板
US10283277B2 (en) * 2017-03-23 2019-05-07 Tdk Corporation Capacitor and substrate module

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521429U (ja) 1991-08-29 1993-03-19 株式会社村田製作所 積層コンデンサ
JPH0897071A (ja) 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
JPH08162368A (ja) * 1994-12-02 1996-06-21 Murata Mfg Co Ltd 複合型積層コンデンサ
US6266229B1 (en) * 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6266228B1 (en) * 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6292350B1 (en) * 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
JP2000164450A (ja) 1998-11-30 2000-06-16 Kyocera Corp 積層コンデンサ
JP2000252164A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 積層セラミックフィルタ
JP3476127B2 (ja) * 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
JP2001044074A (ja) * 1999-07-27 2001-02-16 Tokin Corp 積層セラミックコンデンサ
JP2001185446A (ja) * 1999-12-24 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP2001185449A (ja) * 1999-12-27 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP3563664B2 (ja) * 2000-03-30 2004-09-08 Tdk株式会社 積層型電子回路部品及び積層型電子回路部品の製造方法
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP5014530B2 (ja) * 2000-09-25 2012-08-29 富士通株式会社 キャパシタ部品
US6765781B2 (en) * 2001-12-03 2004-07-20 Tdk Corporation Multilayer capacitor
US6816356B2 (en) * 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
CN1993783B (zh) * 2004-12-24 2010-09-01 株式会社村田制作所 多层电容器及其安装结构
US7433172B2 (en) * 2005-03-10 2008-10-07 Tdk Corporation Multilayer capacitor
JP4351181B2 (ja) * 2005-03-10 2009-10-28 Tdk株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4049182B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ

Also Published As

Publication number Publication date
US20080204969A1 (en) 2008-08-28
CN101310348B (zh) 2012-02-08
JP4049181B2 (ja) 2008-02-20
EP1953776A4 (en) 2014-06-25
TW200721215A (en) 2007-06-01
KR100976711B1 (ko) 2010-08-18
EP1953776A1 (en) 2008-08-06
JP2007142295A (ja) 2007-06-07
CN101310348A (zh) 2008-11-19
WO2007060817A1 (ja) 2007-05-31
KR20080064980A (ko) 2008-07-10
US7508647B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
TWI321330B (en) Monolithic capacitor
TWI322440B (en) Monolithic capacitor
TWI284333B (en) Laminated capacitor and packaging structure thereof
JP6138467B2 (ja) 電子部品及びその製造方法
US8238116B2 (en) Land grid feedthrough low ESL technology
TW548668B (en) Multiterminal multilayer ceramic electronic device
TW293955B (zh)
JP5275393B2 (ja) 積層型セラミックコンデンサ
JP4637674B2 (ja) 積層コンデンサ
TW200300948A (en) Multilayer capacitor
JP2013008972A (ja) チップ型積層キャパシタ
US7961453B2 (en) Multilayer chip capacitor
JP2004140183A (ja) 積層コンデンサ
JP2017135288A (ja) 積層セラミックコンデンサ
TWI273613B (en) Capacitor structure
CN206471231U (zh) 具有多个端电极的积层电容器
JP2002164248A (ja) 積層型電子部品及び積層型電子部品の製造方法
JPH0955335A (ja) 積層型貫通コンデンサ
JP2004273701A (ja) 積層コンデンサ
KR101532116B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
CN105141273B (zh) 一种折叠链式穿心电容结构的emi滤波器
JP2004342846A (ja) 積層セラミックコンデンサ
JP4107351B2 (ja) 積層コンデンサ
KR100916480B1 (ko) 적층 세라믹 캐패시터
JP2007005694A (ja) 積層コンデンサ