KR101079464B1 - 적층 세라믹 커패시터 - Google Patents
적층 세라믹 커패시터 Download PDFInfo
- Publication number
- KR101079464B1 KR101079464B1 KR1020090129303A KR20090129303A KR101079464B1 KR 101079464 B1 KR101079464 B1 KR 101079464B1 KR 1020090129303 A KR1020090129303 A KR 1020090129303A KR 20090129303 A KR20090129303 A KR 20090129303A KR 101079464 B1 KR101079464 B1 KR 101079464B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrodes
- dielectric layer
- multilayer ceramic
- ceramic capacitor
- electrically connected
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 239000000843 powder Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명에 의한 적층 세라믹 커패시터는, 복수의 내부전극 및 유전체층이 교대로 적층되어 형성된 커패시터 본체; 및 상기 커패시터 본체의 양측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며, 상기 내부전극은 동일한 외부전극과 전기적으로 연결되는 내부전극이 상기 유전체층과 교대로 3개 이상 연속하여 적층된다.
접촉성, 파괴강도
Description
본 발명은 적층 세라믹 커패시터에 관한 것으로서, 더욱 상세하게는 내부전극과 외부전극간의 접촉성이 좋으며 강도가 높은 적층 세라믹 커패시터에 관한 것이다.
일반적으로 다층 세라믹 커패시터는 복수의 세라믹 유전체 시트와 이 복수의 세라믹 유전체 시트 사이에 삽입된 내부전극을 포함한다. 이러한 다층 세라믹 커패시터는 크기가 소형이면서도, 높은 정전 용량을 구현할 수 있고 기판 상에 용이하게 실장될 수 있어 다양한 전자장치의 용량성 부품으로 널리 사용되고 있다.
최근 전자제품이 소형화되고 다기능화됨에 따라 칩 부품도 소형화 및 고기능화되는 추세이므로, 다층 세라믹 커패시터도 그 크기가 작으면서 용량이 큰 고용량 제품이 요구되고 있다. 따라서, 근래에는 유전체층의 두께가 2um 이하이면서 적층수가 500층 이상이 적층 세라믹 커패시터가 제조되고 있다.
이에 따라, 최근에는 유전체층의 두께 감소를 위해 입도가 100~300nm인 미립 BaTiO3 파우더를 이용하여 유전체층을 형성한다. 그런데, 이러한 미립 파우더를 이용하여 유전체층을 얇게 형성하는 경우 정전용량은 증가하나 정격전압이 낮아지고 85℃ 또는 125℃의 고온에서 용량이 급속히 감소하는 경향이 나타난다. 한편, 반대로 미립 파우더를 이용하여 유전체층을 두껍게 형성하는 경우 -55℃의 저온에서 정전용량이 급속히 감소하는 문제가 발생한다.
미립 파우더를 이용하여 유전체층을 형성하면서 온도특성을 만족시키기 위해서는 내부전극의 적층수를 최소화하거나 내부전극의 겹침면적이 감소하도록 설계해야한다.
그런데, 내부전극의 겹침면적이 감소하도록 설계하는 경우 인쇄와 적층 정밀도 때문에 내부전극의 겹침면적의 산포가 증가하여 정전용량의 산포가 커지는 문제가 발생한다.
따라서, 내부전극의 적층수를 최소화하는 방안을 고려해야 하는데, 이 경우 내부전극과 외부전극의 접촉성을 확보하기가 어렵고, 칩 전체 용량에 대한 각 유전체층의 용량비율이 커져 내부전극과 외부전극의 접촉성 확보가 안될 경우 용량규격을 크게 벗어나게 된다. 또한, 내부전극의 적층수가 감소함에 따라 칩의 강도가 낮아지는 문제점도 발생할 수 있다.
본 발명의 목적은, 내부전극과 외부전극간의 접촉성을 안정적으로 확보하면서 강도가 높은 적층 세라믹 커패시터를 제공하는 것이다.
본 발명의 일 실시예에 따른 적층 세라믹 커패시터는, 복수의 내부전극 및 유전체층이 교대로 적층되어 형성된 커패시터 본체; 및 상기 커패시터 본체의 양측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며, 상기 내부전극은 동일한 외부전극과 전기적으로 연결되는 내부전극이 상기 유전체층과 교대로 3개 이상 연속하여 적층될 수 있다.
이때, 상기 유전체층 중 동일한 외부전극과 전기적으로 연결되는 두 내부전극 사이에 적층되는 유전체층은 서로 다른 외부전극과 전기적으로 연결되는 두 내부전극 사이에 적층되는 유전체층보다 두께가 얇을 수 있다.
또는, 상기 유전체층 중 동일한 외부전극과 전기적으로 연결되는 두 내부전극 사이에 적층되는 유전체층은 서로 다른 외부전극과 전기적으로 연결되는 두 내부전극 사이에 적층되는 유전체층보다 두께가 두꺼울 수 있다.
또한, 상기 유전체층은 100 내지 300nm의 입도를 갖는 미립 파우더를 이용하여 형성될 수 있다.
또한, 상기 유전체층의 두께는 1 내지 5um일 수 있다.
본 발명에 의한 적층 세라믹 커패시터는 동일 극성을 갖는 내부전극을 연속하여 3개 이상 형성함으로써 내부전극과 외부전극간의 접촉성을 안정적으로 확보할 수 있다.
또한, 용량에 기여하는 내부전극의 적층수는 줄지만, 전체적으로 적층되는 내부전극의 적층수가 늘어남에 따라 강도가 높아지는 효과를 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것 이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터는, 커패시터 본체(1), 내부전극(3), 유전체층(4), 및 외부전극(2)을 포함할 수 있다.
상기 커패시터 본체(1)는 그 내부에 복수의 유전체층(4)이 적층되고, 상기 복수의 유전체층(4) 사이에 내부전극(3)이 삽입될 수 있다. 이때, 유전체층(4)은 티탄산바륨(BaTiO3, Ba2TiO3)을 이용하여 형성될 수 있으며, 내부전극은 니켈(Ni), 텅스텐(W), 또는 코발트(Co)등을 이용하여 형성될 수 있다.
상기 외부전극(2)은 상기 커패시터 본체(1)의 양측면에 형성될 수 있다. 상기 외부전극(2)은 상기 커패시터 본체(1)의 외표면에 노출된 내부전극(3)과 전기적으로 연결되도록 형성됨으로써 외부단자 역할을 할 수 있다. 이때, 상기 외부전극(2)은 구리(Cu)를 이용하여 형성될 수 있다.
상기 내부전극(3)이 적층되는 구체적인 방법은 다음과 같다.
상기 내부전극(3)은 동일한 외부전극(2)과 전기적으로 연결되는 3개 이상의 내부전극(3a,3b,3c)이 연속하여 상기 유전체층(4)과 교대로 적층된다.
이와 같이, 동일 극성을 갖는 3개 이상의 내부전극(3a,3b,3c)이 연속하여 형성됨으로써 적층 세라믹 커패시터의 정전용량을 유지하면서 내부전극(3)과 외부전 극(2)간의 접촉성이 향상될 수 있다.
구체적으로 동일 극성을 갖는 내부전극(3)을 연속하여 3개 이상 형성하더라도 정전용량에 기여하는 유효한 유전체층은 서로 다른 외부전극(2)과 전기적으로 연결되는, 즉 반대 극성을 갖는 내부전극(3)의 사이에 적층된 유전체층(4)이므로 정전용량은 거의 일정하게 유지될 수 있다.
한편, 연속하여 적층된 동일 극성을 갖는 내부전극들(3a,3b,3c) 중에서 어느 하나가 외부전극(2)과 접촉에 불량이 생기더라도 나머지 내부전극들에 의하여 접촉이 유지됨으로써 정전용량에 문제가 생기지 않는다.
또한, 동일 극성을 갖는 3개 이상의 내부전극(3a,3b,3c)이 연속하여 형성됨으로써 적층 세라믹 커패시터의 정전용량을 유지하면서 파괴강도가 높아질 수 있다.
이때, 적층 세라믹 커패시터를 소형화하기 위하여 동일 극성을 가지며 연속하여 적층된 두 내부전극(3) 사이에 적층되는 유전체층(4)은 반대 극성을 가지는 두 내부전극(3) 사이에 적층된 유전체층(4)보다 얇게 형성될 수 있다.
또는, 적층 세라믹 커패시터의 파괴강도를 높이기 위하여 동일 극성을 가지며 연속하여 적층된 두 내부전극(3) 사이에 적층되는 유전체층(4)은 반대 극성을 가지는 두 내부전극(3) 사이에 적층된 유전체층(4)보다 두껍게 형성될 수 있다.
동일 극성을 갖는 내부전극(3a,3b,3c)을 연속하여 몇 개 이상 적층하는 것이 효과적인지에 대하여 다음의 실험을 통하여 확인할 수 있다.
동일 극성을 갖는 내부전극을 연속하여 적층하지 않은 적층 세라믹 커패시터(이하 디자인 1), 동일 극성을 갖는 내부전극을 연속하여 2개 적층한 적층 세라믹 커패시터(이하 디자인 2), 동일 극성을 갖는 내부전극을 연속하여 3개 적층한 적층 세라믹 커패시터(이하 디자인 3), 및 동일 극성을 갖는 내부전극을 연속하여 4개 적층한 적층 세라믹 커패시터(이하 디자인 4) 각각에 대하여 정전용량의 산포 및 파괴강도를 측정하였다.
이때, 유전체층(4)은 100 내지 300nm의 입도를 갖는 미립의 티탄산바륨 파우더를 사용하여 1 내지 5um의 두께로 형성되었다.
도 2는 각 디자인에 따른 적층 세라믹 커패시터의 정전용량의 산포를 나타낸 그래프이다. 각 디자인별로 여러개를 제작한 뒤 각각의 정전용량을 측정하여 그래프에 점으로 표시하였다.
도 2를 참조하면, 디자인 1 및 2의 경우 일부에서 정전용량이 크게 감소하는 현상이 나타난 반면에, 디자인 3 및 4의 경우는 정전용량이 안정적으로 구현되는 것을 확인할 수 있다.
즉, 동일 극성을 갖는 내부전극(3)이 연속하여 3개 이상 적층될 때 정전용량이 안정적으로 구현되는 현저한 효과가 나타남을 알 수 있다.
표 1은 각 디자인에 따른 적층 세라믹 커패시터의 파괴강도를 측정한 값을 나타낸 표이다. 각 디자인별로 5개를 제작한 뒤 각각의 파괴강도를 측정하고 그 평균값을 계산하였다.
도 3은 표 1에 나타난 각 디자인에 따른 파괴강도의 평균값의 변화를 나타낸 그래프이다.
표 1 및 도 3을 참조하면, 파괴강도는 디자인 2와 디자인 3의 사이에서 크게 증가하는 것을 확인할 수 있다.
즉, 동일 극성을 갖는 내부전극(3)이 연속하여 3개 이상 적층될 때 파괴강도가 높아지는 효과가 현저함을 알 수 있다.
상기와 같은 실험을 통하여 동일 전극을 갖는 내부전극(3)이 연속하여 3개 이상 형성된 적층 세라믹 커패시터에서 안정적인 정전용량의 구현 및 높은 파괴강도라는 측면에서 현저한 효과가 나타남을 확인할 수 있다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 단면도,
도 2는 각 디자인에 따른 적층 세라믹 커패시터의 정전용량의 산포를 나타낸 그래프,
도 3은 각 디자인에 따른 파괴강도의 평균값의 변화를 나타낸 그래프이다.
<도면의 주요 부분에 대한 간단한 설명>
1: 커패시터 본체 2: 외부전극
3a,3b,3c: 내부전극 4: 유전체층
Claims (5)
- 복수의 내부전극 및 유전체층이 교대로 적층되어 형성된 커패시터 본체; 및상기 커패시터 본체의 양측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며, 상기 내부전극은 동일한 외부전극과 전기적으로 연결되는 동일 극성을 갖는 내부전극이 상기 유전체층과 교대로 3개 이상 연속하여 적층되는 적층 세라믹 커패시터.
- 제1항에 있어서,상기 유전체층 중 동일한 외부전극과 전기적으로 연결되는 두 내부전극 사이에 적층되는 유전체층은 서로 다른 외부전극과 전기적으로 연결되는 두 내부전극 사이에 적층되는 유전체층보다 두께가 얇은 것을 특징으로 하는 적층 세라믹 커패시터.
- 제1항에 있어서,상기 유전체층 중 동일한 외부전극과 전기적으로 연결되는 두 내부전극 사이에 적층되는 유전체층은 서로 다른 외부전극과 전기적으로 연결되는 두 내부전극 사이에 적층되는 유전체층보다 두께가 두꺼운 것을 특징으로 하는 적층 세라믹 커패시터.
- 제1항에 있어서,상기 유전체층은 100 내지 300nm의 입도를 갖는 미립 파우더를 이용하여 형성되는 것을 특징으로 하는 적층 세라믹 커패시터.
- 제1항에 있어서,상기 유전체층의 두께는 1 내지 5um인 것을 특징으로 하는 적층 세라믹 커패시터.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090129303A KR101079464B1 (ko) | 2009-12-22 | 2009-12-22 | 적층 세라믹 커패시터 |
| JP2010196743A JP2011135038A (ja) | 2009-12-22 | 2010-09-02 | 積層セラミックキャパシタ |
| US12/880,674 US20110149466A1 (en) | 2009-12-22 | 2010-09-13 | Multilayer ceramic capacitor |
| CN2010102816016A CN102103927B (zh) | 2009-12-22 | 2010-09-13 | 多层陶瓷电容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090129303A KR101079464B1 (ko) | 2009-12-22 | 2009-12-22 | 적층 세라믹 커패시터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110072396A KR20110072396A (ko) | 2011-06-29 |
| KR101079464B1 true KR101079464B1 (ko) | 2011-11-03 |
Family
ID=44150737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090129303A KR101079464B1 (ko) | 2009-12-22 | 2009-12-22 | 적층 세라믹 커패시터 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20110149466A1 (ko) |
| JP (1) | JP2011135038A (ko) |
| KR (1) | KR101079464B1 (ko) |
| CN (1) | CN102103927B (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367671A (zh) * | 2012-03-26 | 2013-10-23 | 余荷军 | 一种电极板及包含该电极板的电极组件、蓄电池和电容器 |
| JP2014027255A (ja) * | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
| KR102126420B1 (ko) * | 2013-06-10 | 2020-06-24 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| CN103928232A (zh) * | 2014-03-26 | 2014-07-16 | 海门市曼博莱电子发展有限公司 | 层叠陶瓷电容器 |
| JP2016001695A (ja) * | 2014-06-12 | 2016-01-07 | 株式会社村田製作所 | 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体 |
| JP6265114B2 (ja) * | 2014-11-28 | 2018-01-24 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
| JP6380065B2 (ja) * | 2014-12-09 | 2018-08-29 | Tdk株式会社 | 積層セラミックコンデンサ |
| JP6550737B2 (ja) * | 2014-12-09 | 2019-07-31 | Tdk株式会社 | 積層セラミックコンデンサ |
| JP6520610B2 (ja) * | 2015-09-25 | 2019-05-29 | Tdk株式会社 | 電子部品 |
| JP2017143129A (ja) * | 2016-02-09 | 2017-08-17 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| US10515759B2 (en) | 2016-11-14 | 2019-12-24 | Kemet Electronics Corporation | MLCC with ID marker for orientation |
| JP7003495B2 (ja) * | 2017-08-30 | 2022-01-20 | Tdk株式会社 | 積層コンデンサ |
| CN115335933A (zh) * | 2020-03-19 | 2022-11-11 | 罗姆股份有限公司 | 层叠型电容器 |
| KR20230117793A (ko) * | 2022-02-03 | 2023-08-10 | 삼성전기주식회사 | 적층형 전자 부품 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016411A (ja) * | 1983-07-08 | 1985-01-28 | 株式会社村田製作所 | 積層磁器コンデンサ |
| JPH02251120A (ja) * | 1989-03-24 | 1990-10-08 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH0684693A (ja) * | 1992-09-01 | 1994-03-25 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサ |
| JPH06349666A (ja) * | 1993-06-02 | 1994-12-22 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JP3089956B2 (ja) * | 1994-10-07 | 2000-09-18 | 松下電器産業株式会社 | 積層セラミックコンデンサ |
| US5978204A (en) * | 1995-11-27 | 1999-11-02 | Maxwell Energy Products, Inc. | Capacitor with dual element electrode plates |
| JPH1097947A (ja) * | 1996-09-24 | 1998-04-14 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JPH11340084A (ja) * | 1998-05-28 | 1999-12-10 | Kyocera Corp | 積層セラミックコンデンサ |
| KR100632001B1 (ko) * | 2005-07-29 | 2006-10-09 | 삼성전기주식회사 | 저온 소결용 유리 조성물, 유리 프릿, 유전체 조성물 및이를 이용한 적층 세라믹 콘덴서 |
| JP2007042743A (ja) * | 2005-08-01 | 2007-02-15 | Tdk Corp | 積層電子部品 |
| KR100846079B1 (ko) * | 2005-08-05 | 2008-07-14 | 티디케이가부시기가이샤 | 적층 콘덴서의 제조 방법 및 적층 콘덴서 |
| JP4049181B2 (ja) * | 2005-11-22 | 2008-02-20 | 株式会社村田製作所 | 積層コンデンサ |
| JP5144052B2 (ja) * | 2006-10-13 | 2013-02-13 | 太陽誘電株式会社 | 誘電体セラミック組成物、積層セラミックコンデンサ及びその製造方法 |
| CN101127275B (zh) * | 2007-09-14 | 2010-06-16 | 广东风华高新科技股份有限公司 | 一种高压片式多层陶瓷电容器的制造方法 |
| KR100905878B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 제조방법 |
-
2009
- 2009-12-22 KR KR1020090129303A patent/KR101079464B1/ko active IP Right Grant
-
2010
- 2010-09-02 JP JP2010196743A patent/JP2011135038A/ja active Pending
- 2010-09-13 US US12/880,674 patent/US20110149466A1/en not_active Abandoned
- 2010-09-13 CN CN2010102816016A patent/CN102103927B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102103927B (zh) | 2013-03-13 |
| JP2011135038A (ja) | 2011-07-07 |
| US20110149466A1 (en) | 2011-06-23 |
| KR20110072396A (ko) | 2011-06-29 |
| CN102103927A (zh) | 2011-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101079464B1 (ko) | 적층 세라믹 커패시터 | |
| JP7176167B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| CN107644735B (zh) | 电容器和具有该电容器的板 | |
| CN115083779B (zh) | 多层陶瓷电容器 | |
| US9343232B2 (en) | Conductive paste composition for external electrode and multilayer ceramic electronic component including the same | |
| KR101070151B1 (ko) | 적층 세라믹 커패시터 | |
| US8233264B2 (en) | Multilayer ceramic capacitor | |
| JP2021010000A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US20150016015A1 (en) | Multi-layered capacitor | |
| JP2013106038A (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR102295102B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| US11594375B2 (en) | Multilayer capacitor and substrate including the same mounted thereon | |
| KR101101612B1 (ko) | 적층 세라믹 커패시터 | |
| US9099243B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| KR101532116B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| US20170008806A1 (en) | Dielectric ceramic composition and multilayer ceramic capacitor containing the same | |
| US9208946B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| US11636979B2 (en) | Dielectric composition and multilayer electronic component including the same | |
| US20150103468A1 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| US20220189698A1 (en) | Multilayer capacitor and board for mounting the same | |
| KR20150121479A (ko) | 적층 세라믹 커패시터 | |
| CN111146000B (zh) | 多层陶瓷电容器 | |
| KR20130056569A (ko) | 적층 세라믹 전자부품 | |
| KR102198540B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102057915B1 (ko) | 적층 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 9 |