JP2002164248A - 積層型電子部品及び積層型電子部品の製造方法 - Google Patents

積層型電子部品及び積層型電子部品の製造方法

Info

Publication number
JP2002164248A
JP2002164248A JP2000362481A JP2000362481A JP2002164248A JP 2002164248 A JP2002164248 A JP 2002164248A JP 2000362481 A JP2000362481 A JP 2000362481A JP 2000362481 A JP2000362481 A JP 2000362481A JP 2002164248 A JP2002164248 A JP 2002164248A
Authority
JP
Japan
Prior art keywords
internal electrode
internal
electrodes
electronic component
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000362481A
Other languages
English (en)
Other versions
JP3753935B2 (ja
Inventor
Taisuke Abiko
泰介 安彦
Atsushi Masuda
淳 増田
Koji Tanaka
公二 田中
Masatoshi Ishikawa
正利 石川
Akira Sasaki
昭 佐々木
Masaaki Togashi
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000362481A priority Critical patent/JP3753935B2/ja
Publication of JP2002164248A publication Critical patent/JP2002164248A/ja
Application granted granted Critical
Publication of JP3753935B2 publication Critical patent/JP3753935B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 静電容量の安定化及びESRの低下を図る。 【解決手段】 内部電極14〜28が、Cu、Ni、C
u合金或いは、Ni合金の何れかの金属材料を主体とし
て2.5μm以下の厚さで膜状に形成されて、セラミッ
ク層12A間にそれぞれ配置される。各内部電極14〜
28は、それぞれの全面積に対して、内部電極に生じた
貫通孔の総面積の占める割合が、40%〜0%となって
いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄層化した内部電
極を多数層用いた場合でも低ESR化が図られた積層型
電子部品及びその製造方法に係り、特に積層チップコン
デンサに好適なものである。
【0002】
【従来の技術】従来より、電子部品の一種としてのコン
デンサが幅広く用いられており、LSIの電源回路にお
いても、積層セラミックチップコンデンサが用いられて
いる。そして、近年のCPUの高性能化の要求に伴っ
て、クロック数を高めてCPUの処理速度の高速化が図
られるようになった為、この処理速度の高速化に合わせ
てESLで表される等価直列インダクタンスの低いコン
デンサが必要になった。
【0003】これに対して、低ESL化されたコンデン
サとしては、例えば縦横の長さを逆転したフリップコン
デンサや3端子貫通コンデンサが知られている。また、
更なる低ESL化の為に、隣り合った端子電極同士を異
なる極性として交互電流を生じさせるインダクタンス相
殺型のチップコンデンサが採用され始めている。他方、
内部電極を多数層有することを特徴とする小型で静電容
量の高い積層セラミックチップコンデンサを作製する為
に、内部電極の一層の薄層化が最近図られている。
【0004】
【発明が解決しようとする課題】しかし、内部電極が薄
くなると内部電極に構造欠陥である貫通孔が生じて、セ
ラミック層を内部電極が覆う被覆率が低下する。そし
て、この被覆率が60%未満と低くなると、静電容量が
低下すると共にESRで表される等価直列抵抗が上昇す
るようになる。この一方、CPUの高クロック化の弊害
として高ワッテージ化が進むことで、ピーク間で20A
もの大電流が流れるようになった。これに対して、従来
の2012形状で1μF程度の静電容量を有するインダ
クタンス相殺型のチップコンデンサでも、10〜20m
ΩのESRが一般に存在するので、大電流が流れる際の
ESRによる発熱が無視できなくなる。
【0005】ここでコンデンサの発熱は、内部電極の抵
抗Re(=ESR)によるものと、誘電体の損失Rfと
に、大別される。そして、ESRによる発熱はP=I2
×Reで一般に表されている。ESRすなわちReは、 Re=(ρ・L)/(W・t・K・n)の式で求められ
る。 尚、ρは物質の抵抗率、Lは電極長さ、Wは電極幅、t
は電極厚み、Kは被覆率、nは層数である。
【0006】以上の結果として、ESRの更なる低減化
がこのようなコンデンサに要求されるようになった。本
発明は上記事実を考慮し、静電容量の安定化及びESR
の低下を図った積層型電子部品及びその製造方法を提供
することを目的とする。
【0007】
【課題を解決するための手段】請求項1による積層型電
子部品は、金属材料を主体とする2.5μm以下の厚さ
で膜状の内部電極が誘電体層の表面に形成され、前記内
部電極が形成された前記誘電体層を繰り返して積層して
形成した積層型電子部品であって、内部電極の全面積に
対して、前記内部電極に生じた貫通孔の総面積の占める
割合が、40〜0%であることを特徴とした。
【0008】請求項1に係る積層型電子部品によれば、
誘電体層の表面に、金属材料を主体とする2.5μm以
下の厚さで膜状の内部電極が形成され、内部電極を表面
に有したこの誘電体層を繰り返して積層することで、こ
の積層型電子部品が形成されている。さらに、この内部
電極の全面積に対して、内部電極に生じた貫通孔の総面
積の占める割合が、40%〜0%とされている。従っ
て、内部電極の全面積に対して貫通孔の総面積の占める
割合を40%〜0%とすることで、内部電極の被覆率が
向上して構造欠陥を抑制でき、静電容量の安定化及びE
SRの低下が図られるようになる。
【0009】請求項2に係る積層型電子部品によれば、
請求項1の積層型電子部品と同様の構成の他に、前記内
部電極とされる粉体状物を含む内部電極用導電材料が、
平均粒径を1μm以下とし、比表面積(BET値)を
1.5m2 /g〜2.8m2 /gとし、タップ密度を
3.7g/cm3 〜5.0g/cm3 としたものである
という構成を有している。
【0010】従って、従来のBET値が0.4m2 /g
程度の粉体と異なって、この条件を満たす内部電極用導
電材料を用いることで、内部電極の厚さが2.5μm以
下であっても、内部電極の全面積に対する内部電極に生
じた貫通孔の総面積の占める割合を40%〜0%とする
ことができる。尚、比表面積(BET値)は高い程、平
均粒径が小さくなると考えられるが、2.8m2 /gを
越えると、粉体状物が凝集して大きな粒径として作用し
て不適切なものとなる。
【0011】請求項3に係る積層型電子部品によれば、
請求項2の積層型電子部品と同様の構成の他に、前記内
部電極用導電材料の主成分が、Cu、Ni、Cu合金或
いは、Ni合金の何れかであるという構成を有してい
る。従って、これらの金属材料を用いることで、内部電
極用導電材料として従来用いられていたパラジウム等の
金属材料と比較して、製造コストを低減しつつESRの
一層の低下が図られるようになる。
【0012】請求項4に係る積層型電子部品によれば、
請求項2及び請求項3の積層型電子部品と同様の構成の
他に、前記内部電極用導電材料の副成分として、誘電体
層と同一もしくは類似組成の材料を10wt%〜30w
t%含んだペースト材が用いられるという構成を有して
いる。つまり、誘電体層と同一もしくは類似組成の材料
を共材として10wt%以上添加すると、内部電極の収
縮が抑制されて、焼成後に構造欠陥が生じるおそれがな
くなる。この一方、この共材を30wt%を越えて含有
すると、電気特性の内の特に静電容量やtanδ及びE
SRが悪化する。この結果、誘電体層と同一もしくは類
似組成の材料の適正量として、内部電極用導電材料とさ
れる例えばNi粉末に対して10〜30wt%の含有率
が妥当となる。
【0013】請求項5に係る積層型電子部品によれば、
請求項4の積層型電子部品と同様の構成の他に、ペース
ト材の乾燥密度が、5.3g/cm3 〜6.2g/cm
3 とされるという構成を有している。従って、この条件
を満たすペースト材を用いることで、ペースト材が誘電
体層と同一もしくは類似組成の材料を10wt%〜30
wt%含んでいても、積層型電子部品の製造の際に、内
部電極用導電材料の副成分として問題が生じない。尚、
内部電極用導電材料の作成の際には、溶剤及び有機バイ
ンダー等が用いられるが、ここでいうペースト材の乾燥
密度とは、有機バインダーが存在するものの、溶剤がす
でに無くなっている状態の密度を言う。
【0014】請求項6に係る積層型電子部品によれば、
請求項1から請求項5の積層型電子部品と同様の構成の
他に、誘電体層を積層して誘電体素体が形成され、前記
内部電極を表面に有した誘電体層が繰り返して積層され
ることで、誘電体素体内に誘電体層で隔てられつつ複数
の内部電極が配置され、これら複数の内部電極が誘電体
素体の何れかの側面に向かって引き出される少なくとも
一つづつの引出部を有し、この少なくとも一つの引出部
を介して一つの内部電極にそれぞれ接続される複数の端
子電極が誘電体素体外に配置されるという構成を有して
いる。
【0015】以上より、複数存在する内部電極の何れか
に少なくとも一つの引出部を介して、複数の端子電極が
それぞれ接続されるようになる。そして、本請求項に係
る積層型電子部品への通電の際に、例えば複数の端子電
極が交互に正負極に順次なって、引出部を介して端子電
極とそれぞれ接続される複数の内部電極が、相互に対向
しつつ並列に配置されるコンデンサの電極となる。
【0016】つまり、本請求項では、少なくとも一つの
引出部が内部電極から誘電体素体の側面に向かって引き
出される構成となっているので、隣り合って位置する引
出部同士で正負の電流を相互に逆方向に流して磁束を相
殺させ、積層型電子部品自体が持つ寄生インダクタンス
を少なくすることで、等価直列インダクタンスが低減さ
れる。
【0017】請求項7による積層型電子部品の製造方法
は、平均粒径を1μm以下、比表面積を1.5〜2.8
2 /g、タップ密度を3.7〜5.0g/cm3 とし
た金属材料より成る粉体状物と、誘電体層と同一もしく
は類似組成の材料を10〜30wt%副成分として混ぜ
て、内部電極用ペーストを作成し、次に、この内部電極
用ペーストをグリーンシートに印刷し、この後、このグ
リーンシートを乾燥し、この後、これら内部電極が形成
されたグリーンシートを積層切断してチップ化した後に
焼成し、誘電体層間に形成された前記内部電極を2.5
μm以下の厚さとすると共に、内部電極の全面積に対し
て、前記内部電極に生じた貫通孔の総面積の占める割合
を、40〜0%としたことを特徴とした。
【0018】請求項7に係る積層型電子部品の製造方法
によれば、内部電極用導電材料となる内部電極用ペース
トを作製する際に、平均粒径を1μm以下、比表面積を
1.5〜2.8m2 /g、タップ密度を3.7〜5.0
g/cm3 とした金属材料より成る粉体状物を主成分と
する。そして、誘電体層と同一もしくは類似組成の材料
を10〜30wt%含んだ例えばペースト材を副成分と
して混ぜて、内部電極用ペーストが作製される。
【0019】次に、この内部電極用導電材料をグリーン
シートに印刷した後に、このグリーンシートを乾燥して
内部電極を形成する。そして、これらグリーンシートを
積層すると共に切断してチップ化してから焼成してグリ
ーンシートを誘電体層とすることで、2.5μm以下の
厚さの内部電極を誘電体層間に形成する。
【0020】そして、上記の製造条件を満たす内部電極
用導電材料を用いることで、内部電極の厚さが2.5μ
m以下であっても、内部電極の全面積に対する内部電極
に生じた貫通孔の総面積の占める割合を40%〜0%と
することができる。この結果、内部電極の全面積に対し
て貫通孔の総面積の占める割合を40%〜0%とするこ
とで、内部電極の被覆率が向上して構造欠陥を抑制で
き、静電容量の安定化及びESRの低下が図られるよう
になる。
【0021】さらに、内部電極用導電材料とされる例え
ばNi粉末に対して、例えばセラミック材料等の誘電体
層と同一もしくは類似組成の材料の含有率を、10〜3
0wt%とすれば、内部電極の収縮が抑制されて焼成後
に構造欠陥がより確実に生じないようになり、また、電
気特性の内の特に静電容量やtanδが悪化することが
無くなる。
【0022】
【発明の実施の形態】以下、本発明に係る積層型電子部
品及びその製造方法の実施の形態を図面に基づき説明す
る。本発明の第1の実施の形態に係る積層型電子部品で
あるアレイ型の多端子型積層コンデンサ10を図1から
図4に示す。これらの図に示すように、誘電体層とされ
るセラミックグリーンシートを複数枚積層した積層体を
焼成することで得られた直方体状の焼結体である誘電体
素体12を主要部として、多端子型積層コンデンサ10
が構成されている。
【0023】この誘電体素体12内の所定の高さ位置に
は、面状の第1の内部電極14が配置されており、誘電
体素体12内においてセラミック層12Aを隔てた第1
の内部電極14の下方には、同じく面状の第2の内部電
極16が配置されている。同じく誘電体素体12内にお
いてセラミック層12Aを隔てた第2の内部電極16の
下方には、同じく面状の第3の内部電極18が配置さ
れ、同じく誘電体素体12内においてセラミック層12
Aを隔てた第3の内部電極18の下方には、同じく面状
の第4の内部電極20が配置されている。
【0024】さらに、同じく誘電体素体12内において
セラミック層12Aを隔てた第4の内部電極40の下方
には、同じく面状の第5の内部電極22が配置されてお
り、誘電体素体12内においてセラミック層12Aを隔
てた第5の内部電極22の下方には、同じく面状の第6
の内部電極24が配置されている。同じく誘電体素体1
2内においてセラミック層12Aを隔てた第6の内部電
極24の下方には、同じく面状の第7の内部電極26が
配置され、同じく誘電体素体12内においてセラミック
層12Aを隔てた第7の内部電極26の下方には、同じ
く面状の第8の内部電極28が配置されている。
【0025】この為、これら第1の内部電極14から第
8の内部電極28までが誘電体素体12内においてセラ
ミック層12Aを介して隔てられつつ相互に対向して配
置されることになる。そして、これら第1の内部電極1
4から第8の内部電極28までの中心は、誘電体素体1
2の中心とほぼ同位置に配置されており、また、第1の
内部電極14から第8の内部電極28までの縦横寸法
は、対応する誘電体素体12の辺の長さより小さくされ
ている。
【0026】ここで、これらの内部電極14〜28が、
Cu、Ni、Cu合金或いは、Ni合金の何れかの金属
材料を主体として2.5μm以下の厚さで膜状に形成さ
れて、セラミック層12A間にそれぞれ配置されてい
る。但し、これら各内部電極14〜28は、それぞれの
全面積に対して、内部電極に生じた貫通孔(図8の島状
に点在する部分)の総面積の占める割合が、40%〜0
%となっている。従って、本実施の形態では、内部電極
の全面積に対して、貫通孔の総面積を除いた面積の占め
る割合となる被覆率は、60%〜100%となってい
る。
【0027】さらに、図4に示すように、第1の内部電
極14の手前側の端部から左方向に向かって電極が1箇
所引き出されることで、第1の内部電極14に1つの引
出部14Aが形成されている。また、第2の内部電極1
6の手前側寄りの部分から左方向に向かって電極が1箇
所引き出されることで、第2の内部電極16に1つの引
出部16Aが形成されている。一方、第3の内部電極1
8の奥側寄りの部分から左方向に向かって電極が1箇所
引き出されることで、第3の内部電極18に1つの引出
部18Aが形成されている。また、第4の内部電極20
の奥側の端部から左方向に向かって電極が1箇所引き出
されることで、第4の内部電極20に1つの引出部20
Aが形成されている。
【0028】そして、第5の内部電極22の奥側の端部
から右方向に向かって電極が1箇所引き出されること
で、第5の内部電極22に1つの引出部22Aが形成さ
れている。また、第6の内部電極24の奥側寄りの部分
から右方向に向かって電極が1箇所引き出されること
で、第6の内部電極24に1つの引出部24Aが形成さ
れている。他方、第7の内部電極26の手前側寄りの部
分から右方向に向かって電極が1箇所引き出されること
で、第7の内部電極26に1つの引出部26Aが形成さ
れている。また、第8の内部電極28の手前側の端部か
ら右方向に向かって電極が1箇所引き出されることで、
第8の内部電極28に1つの引出部28Aが形成されて
いる。以上より、引出部14A〜28Aまでの計8ヵ所
の引出部分が相互に重ならない位置で内部電極14〜2
8からそれぞれ引き出されている。
【0029】さらに、図1から図4に示すように、内部
電極14の引出部14Aに接続される第1の端子電極3
1、内部電極16の引出部16Aに接続される第2の端
子電極32、内部電極18の引出部18Aに接続される
第3の端子電極33及び、内部電極20の引出部20A
に接続される第4の端子電極34が、誘電体素体12の
左側の側面12Bにそれぞれ配置されている。
【0030】つまり、第1の内部電極14の引出部14
Aから第4の内部電極20の引出部20Aまでがこれら
内部電極の図4の左側で相互に重ならずに位置している
ので、これら引出部14A〜20Aを介して、隣り合う
端子電極同士が相互に異なる内部電極14〜20に順次
接続される形で、これら端子電極31〜34が誘電体素
体12の左側の側面12Bに配置されて、例えば隣り合
う端子電極同士が相互に逆の極性で使用可能となる。
【0031】また、図1から図4に示すように、内部電
極22の引出部22Aに接続される第5の端子電極3
5、内部電極24の引出部24Aに接続される第6の端
子電極36、内部電極26の引出部26Aに接続される
第7の端子電極37及び、内部電極28の引出部28A
に接続される第8の端子電極38が、誘電体素体12の
右側の側面12Bにそれぞれ配置されている。
【0032】つまり、第5の内部電極22の引出部22
Aから第8の内部電極28の引出部28Aまでがこれら
内部電極の図4の右側で相互に重ならずに位置している
ので、これら引出部22A〜28Aを介して、隣り合う
端子電極同士が相互に異なる内部電極22〜28に順次
接続される形で、これら端子電極35〜38が誘電体素
体12の右側の側面12Bに配置されて、例えば隣り合
う端子電極同士が相互に逆の極性で使用可能となる。
【0033】以上より、本実施の形態では、多端子型積
層コンデンサ10の左側の側面12Bに端子電極31〜
34がそれぞれ配置され、右側の側面12Bに端子電極
35〜38がそれぞれ配置されることで、直方体である
六面体形状とされる誘電体素体12の4つの側面12
B、12Cの内の2つの側面12Bに端子電極31〜3
8がそれぞれ配置されることになる。
【0034】次に、本実施の形態に係る多端子型積層コ
ンデンサ10の製造方法について、図4に基づき説明す
る。先ず、多端子型積層コンデンサ10の製造に際して
は、コンデンサとして機能する誘電体材料よりなる複数
枚のセラミックグリーンシート30A、30B、30
C、30D、30E、30F、30G、30Hを用意す
る。
【0035】この図4に示すように、それぞれ左方向に
引き出される1箇所の引出部14A、16A、18A、
20Aを有した内部電極14、16、18、20を形成
するために、セラミックグリーンシート30A、30
B、30C、30Dの上面に、それぞれこれらの内部電
極14、16、18、20に応じて内部電極材用導電材
料が配置されている。さらに、それぞれ右方向に引き出
される1箇所の引出部22A、24A、26A、28A
を有した内部電極22、24、26、28を形成するた
めに、セラミックグリーンシート30E、30F、30
G、30Hの上面に、それぞれこれらの内部電極22、
24、26、28に応じて内部電極材用導電材料が配置
されている。
【0036】尚、セラミックグリーンシート30A〜3
0Hの上面に配置される内部電極材用導電材料は、例え
ば導電性のペースト材が印刷されて設けられる。また、
セラミックグリーンシート30A〜30Dとセラミック
グリーンシート30E〜30Hとの間で、必要とされる
特性に合わせてシート厚等を相違させても良い。
【0037】つまり、本実施の形態の完成品では、金属
材料を主体とする2.5μm以下の厚さで膜状の内部電
極14〜28をセラミックグリーンシート30A〜30
Hの表面にそれぞれ形成し、これら内部電極14〜28
を表面に有したセラミック層12Aとなるセラミックグ
リーンシート30A〜30Hを積層した形となってい
る。
【0038】また、これら内部電極14〜28を形成す
る為に粉体状物を含む内部電極用導電材料(内部電極用
ペースト)が用いられており、この粉体状の内部電極用
導電材料が、平均粒径を1μm以下とし、比表面積(B
ET値)を1.5m2 /g〜2.8m2 /gとし、タッ
プ密度を3.7g/cm3 〜5.0g/cm3 とされた
ものとなっている。さらに、この内部電極用導電材料の
主成分としては、Cu、Ni、Cu合金或いは、Ni合
金の何れかが用いられる。また、内部電極用導電材料の
副成分としては、セラミック材料と同一もしくは類似組
成の材料を10wt%〜30wt%含み、乾燥密度を
5.3g/cm3 〜6.2g/cm3 としたペースト材
が用いられている。
【0039】そして、それぞれ平面形状を矩形としたセ
ラミックグリーンシート30A〜30Hをこの図の順序
で積層し、内部電極14の引出部14Aに接続される第
1の端子電極31、内部電極16の引出部16Aに接続
される第2の端子電極32、内部電極18の引出部18
Aに接続される第3の端子電極33、内部電極20の引
出部20Aに接続される第4の端子電極34、内部電極
22の引出部22Aに接続される第5の端子電極35、
内部電極24の引出部24Aに接続される第6の端子電
極36、内部電極26の引出部26Aに接続される第7
の端子電極37及び、内部電極28の引出部28Aに接
続される第8の端子電極38をこれら積層されたセラミ
ックグリーンシートの周囲に配置する。
【0040】さらに、第1の内部電極14の上面等の部
分をこれらセラミックグリーンシートと同一の材料で覆
って、これらを一体焼成することにより、誘電体素体1
2の4つの側面12B、12Cの内の左側の側面12B
に端子電極31〜34が配置されると共に右側の側面1
2Bに端子電極35〜38が配置された多端子型積層コ
ンデンサ10を得ることができる。尚、実際に多端子型
積層コンデンサ10を作製する際には、同一の電極パタ
ーンが多数並んだセラミックグリーンシートを乾燥した
後に、これらグリーンシートを積層すると共に切断して
チップ化してから、一体焼成する手法を用いることが考
えられる。
【0041】次に、本実施の形態に係る多端子型積層コ
ンデンサ10及びその製造方法の作用を説明する。セラ
ミック等の誘電体層を積層して形成された誘電体素体1
2内に、セラミック層12Aを介して隔てられつつ8枚
の内部電極14〜28がそれぞれ配置される。
【0042】また、これらの内部電極14〜28は、C
u、Ni、Cu合金或いは、Ni合金の何れかの金属材
料を主体とする2.5μm以下の厚さで、膜状にそれぞ
れセラミック層12Aの表面に形成されており、これら
内部電極14〜28を有したセラミック層12Aを繰り
返して積層される形となっている。尚、この際の内部電
極14〜28の厚さとして、表2に示すようにより好ま
しくは1.8μm以下、更に好ましくは1.4μm以下
とすることが考えられる。さらに、これら内部電極14
〜28の全面積に対して、内部電極に生じた貫通孔の総
面積の占める割合が、40%〜0%とされているので、
被覆率が60%〜100%となっている。
【0043】一方、この多端子型積層コンデンサ10の
製造に際しての内部電極用導電材料の印刷時に、Cu、
Ni、Cu合金或いは、Ni合金の何れかを主成分とす
る粉体状物を含む内部電極用導電材料が使用されるが、
この内部電極用導電材料は、平均粒径を1μm以下と
し、比表面積(BET値)を1.5m2 /g〜2.8m
2 /gとし、タップ密度を3.7g/cm3 〜5.0g
/cm3 (即ち、g/cc)としたものとなっている。
【0044】以上より、この条件を満たす内部電極用導
電材料を用いることで、内部電極14〜28の厚さが
2.5μm以下であっても、内部電極の全面積に対する
内部電極に生じた貫通孔の総面積の占める割合を40%
〜0%とすることができる。この結果として、内部電極
14〜28の被覆率が向上して構造欠陥を抑制でき、低
ESL化を図った場合でも、静電容量が安定化すると共
にESRが低下するようになる。
【0045】さらに、内部電極用導電材料の主成分とし
て、Cu、Ni、Cu合金或いは、Ni合金の何れかの
金属材料が用いられることで、内部電極用導電材料とし
て従来用いられていたパラジウム等の金属材料と比較し
て、製造コストを低減しつつESRの一層の低下が図ら
れるようになった。
【0046】他方、本実施の形態では、この多端子型積
層コンデンサ10の製造に際して、セラミック材料と同
一もしくは類似組成の材料を10wt%〜30wt%含
み、乾燥密度を5.3g/cm3 〜6.2g/cm
3 (即ち、g/cc)としたペースト材が、内部電極用
導電材料の副成分として用いられている。つまり、セラ
ミック材料と同一もしくは類似組成の材料を共材として
10wt%以上添加すると、内部電極14〜28の収縮
が抑制されて、焼成後に構造欠陥が生じるおそれがなく
なる。この一方、この共材を30wt%を越えて含有す
ると、電気特性の内の特に静電容量やtanδが悪化す
る。この結果、セラミック材料と同一もしくは類似組成
の材料の適正量として、内部電極用導電材料とされる例
えばNi粉末に対して、10〜30wt%の含有率が妥
当となる。
【0047】そしてこの際、乾燥密度が、5.3g/c
3 〜6.2g/cm3 とされる条件を満たすペースト
材を内部電極用導電材料の副成分として用いることで、
ペースト材がセラミック材料と同一もしくは類似組成の
材料を10wt%〜30wt%含んでいても、多端子型
積層コンデンサ10の製造の際に、内部電極用導電材料
の副成分として問題が生じないようになる。
【0048】また、これら8枚の内部電極14〜28
は、誘電体素体12の相互に対向する2つの側面12B
に向かってそれぞれ引き出される引出部14A〜28A
を有していて、計8個の端子電極31〜38が誘電体素
体12外にそれぞれ配置されている。これら引出部14
A〜28Aの内の引出部14Aを介して内部電極14に
第1の端子電極31が接続されており、引出部16Aを
介して内部電極16に第2の端子電極32が接続されて
おり、引出部18Aを介して内部電極18に第3の端子
電極33が接続されており、引出部20Aを介して内部
電極20に第4の端子電極34がそれぞれ接続されてい
る。そして、これら内部電極14、16、18、20及
び端子電極31、32、33、34で一つのコンデンサ
を構成し、このコンデンサへの通電の際にこれら端子電
極31〜34が交互に正負極に順次なって、引出部14
A〜20Aを介して端子電極31〜34とそれぞれ接続
される4枚の内部電極14〜20が、相互に対向しつつ
並列に配置されるコンデンサの電極となる。
【0049】また、引出部22Aを介して内部電極22
に第5の端子電極35が接続されており、引出部24A
を介して内部電極24に第6の端子電極36が接続され
ており、引出部26Aを介して内部電極26に第7の端
子電極37が接続されており、引出部28Aを介して内
部電極28に第8の端子電極38が接続されている。そ
して、これら内部電極22、24、26、28及び端子
電極35、36、37、38でもう一つのコンデンサを
構成し、このコンデンサへの通電の際にこれら端子電極
35〜38が交互に正負極に順次なって、引出部22A
〜28Aを介して端子電極35〜38とそれぞれ接続さ
れる4枚の内部電極22〜28が、相互に対向しつつ並
列に配置されるコンデンサの電極となる。
【0050】さらに、本実施の形態では、誘電体素体1
2が六面体形状に形成され、この六面体形状の誘電体素
体12の4つの側面12B、12Cの内の2つの側面1
2Bにそれぞれ4つづつの端子電極31〜38が配置さ
れており、同一の側面12B内に配置されたこれらの端
子電極31〜34が順に相互に異なる内部電極14〜2
0に接続され、同じく同一の側面12B内に配置された
これらの端子電極35〜38が順に相互に異なる内部電
極22〜28に接続される構造となっている。
【0051】従って、このような構造の多端子型積層コ
ンデンサ10において、端子電極31〜34及び端子電
極35〜38の内の相互に隣り合う端子電極間の極性が
相互に異なるように交互に正負となる高周波電流が、端
子電極31〜34及び端子電極35〜38にそれぞれ流
された場合、隣り合う引出部間において電流が相互に逆
方向に流されるので、磁束を相殺させる効果がこれら側
面12Bで集中的に生じて、等価直列インダクタンスが
低減される。
【0052】さらに、本実施の形態では、前述のように
一つの多端子型積層コンデンサ10内に2つのコンデン
サが実質的に組み込まれた形となっている為、多端子型
積層コンデンサ10の数を減らすことで、製造コストが
削減されると共に、回路が高集積化されるのに伴って要
求される省スペース化が図られることになった。
【0053】次に、本実施の形態に係る多端子型積層コ
ンデンサ10の使用例を図5に基づき説明する。図5に
示すように、グランド端子GNDと所定の電位を有した
端子Vとの間に、本実施の形態の多端子型積層コンデン
サ10がLSIチップと並列で配置されている。但し、
多端子型積層コンデンサ10の図において左側に位置す
る端子電極31〜34及び、この端子電極31〜34と
接続される内部電極14〜20が一つのコンデンサを構
成し、多端子型積層コンデンサ10の図において右側に
位置する端子電極35〜38及び、この端子電極35〜
38と接続されるこの内部電極22〜28がもう一つの
コンデンサを構成しているので、実質的に2つのコンデ
ンサが個々にLSIチップと並列に接続される形となっ
ている。
【0054】従って、多端子型積層コンデンサ10の両
側に配置される端子電極31〜34及び端子電極35〜
38の内の相互に隣合った端子電極同士が、前述のよう
に相互に逆の極性となるだけなく、用途に合わせて静電
容量を相互に異ならせることで、一方を高周波用のコン
デンサとすると共に、他方を低周波用のコンデンサとす
ることが可能となった。
【0055】次に、本発明に係る積層型電子部品の第2
の実施の形態を図6及び図7に基づき説明する。尚、第
1の実施の形態で説明した部材と同一の部材には同一の
符号を付して、重複した説明を省略する。図6及び図7
に、本発明の第1の実施の形態に係る積層型電子部品で
ある2端子型積層コンデンサ100を示す。
【0056】これらの図に示すように、この2端子型積
層コンデンサ100の誘電体素体112内の所定の高さ
位置には、面状の第1の内部電極114が配置されてお
り、誘電体素体112内においてセラミック層112A
を隔てた第1の内部電極114の下方には、同じく面状
の第2の内部電極116が配置されている。さらに、図
6に示すように、内部電極114の奥側から引き出され
た部分に接続される端子電極118及び、内部電極11
6の手前側から引き出された部分に接続される端子電極
120が、誘電体素体112の奥と手前の側面にそれぞ
れ配置されている。
【0057】そして、本実施の形態のこれら内部電極1
14、116も、第1の実施の形態で採用された内部電
極の物性及び製造方法と同様の物性及び製造方法によ
り、形成されている。従って、本実施の形態も第1の実
施の形態と同様に、内部電極の被覆率が向上して構造欠
陥を抑制でき、低ESL化を図った場合でも、静電容量
が安定化すると共にESRが低下するようになる。
【0058】次に、図8に示す内部電極の顕微鏡写真及
び図9に示す被覆率と静電容量との関係のグラフに基づ
き、内部電極の全面積に対して、内部電極に生じた貫通
孔の総面積の占める割合を、40〜0%とした理由を以
下に説明する。つまり、図8に示す顕微鏡写真内の黒く
島状に点在する部分が内部電極に生じた貫通孔であり、
この貫通孔の総面積の占める割合が、内部電極の全面積
に対して40%(つまり被覆率が60%)を越えると、
図9に示すように、急に静電容量が減少してコンデンサ
としての機能が低下するだけでなく、ESRも大きくな
って、実使用に適さなくなる。この為、上記実施の形態
では、内部電極の全面積に対して、貫通孔の総面積の占
める割合を40〜0%とした。
【0059】次に、平均粒径が1μm以下とされる粉体
状の内部電極用導電材料の顕微鏡写真を図10から図1
2に示し、以下に説明する。これらの図の内の図10に
示すものが本実施の形態の内部電極用導電材料を約50
00倍に拡大した顕微鏡写真であり、平均粒径が1μm
以下で粒径分布が安定していることが分かる。これに対
して、同様に図11に示すものでは粒径分布が大きく、
また、同様に図12に示すものでは粒径が大きくて、そ
れぞれ不適切なものとなっている。
【0060】次に、Ni粉を用いたペースト材の種類を
変えて作成した積層型電子部品の各特性を、下記の表1
に示し、以下に説明する。但し、表1の実施例1は、従
来例の印刷付着量と同じにして作成したものであり、実
施例2は、実施例1と同じペースト材を用いたものであ
るが、印刷付着量を高めて作成したものである。
【0061】
【表1】
【0062】図13(A)に示す断面の顕微鏡写真のよ
うに、従来例は図において白くなっている電極厚みが厚
く途切れて貫通孔が生じた形となっているのに対し、図
13(B)に示す実施例1は電極の連続性が良く、厚み
方向への膨らみの少ないものとなり、表1のようにES
Rを低減できる。また、図13(C)に示す実施例2
は、実施例1によりさらにESRを低減できることが、
表1より分かる。
【0063】次に、表2のように、積層型電子部品の各
物性を変えると共に内部電極の厚みを変えたサンプルを
作成して、内部電極の被覆率を測定した結果を説明す
る。ここで、No.4〜No.7のサンプルの物性が、
上記実施の形態の限定範囲内となっている。
【0064】
【表2】
【0065】この表2より、上記実施の形態の限定範囲
に入るNo.4〜No.7のサンプルでは、電極厚みを
2.5μm、1.8μm、1.4μmとした場合、それ
ぞれ被覆率が60%以上となる。さらに、1.0μmの
厚みではNo.5のサンプルのみが、60%以上の被覆
率となった。尚、この表2において「不可」は内部電極
を薄くしたものができないことを意味する。以上より、
内部電極の厚みが、2.5μm以下であって1.0μm
或いは1.4μm以上とされる範囲が、適正な内部電極
の厚みの範囲と言える。
【0066】次に、セラミック材等の共材の添加量と、
構造欠陥、静電容量及びtanδとの関係を下記の表3
に表し、以下に説明する。但し、表3では共材粒径(D
50)を0.10μmとしたものを用いた。この表3よ
り、上記実施の形態の限定範囲である10〜30wt%
に入るTEST2〜TEST7までのサンプルは、静電
容量が1μF以上であって、tanδの値も2.5前後
に安定したものとなっていることが確認できる。つま
り、共材を添加すると内部電極の収縮が抑制され、焼成
後の構造欠陥に効果が現れるものの、共材を入れ過ぎる
と電気特性の内の特に静電容量やtanδが悪化するの
で、適正量としては、Ni粉末に対して10〜30wt
%が妥当であることが確認された。
【0067】
【表3】
【0068】尚、この表3で、構造欠陥は、埋め込み断
面研磨によりそれぞれ100個のサンプルの内の欠陥数
を確認した結果である。また、静電容量及びtanδの
値は、LCRメーターでそれぞれ100個のサンプルを
測定した結果である。
【0069】次に、共材粒径と構造欠陥の発生率及び表
面粗さとの関係について、表4に表す。この表4より、
共材粒径が大きいと構造欠陥に対して効果が薄くなる一
方、共材粒径が細かすぎるとペースト化時の分散がうま
くいかず、表面粗さが大きくなる欠点があることが確認
できる。従って、適正粒径(D50)は0.05μm〜
0.50μmが妥当である。尚、ここで共材の添加量と
してはNiに対して10重量部(wt%)とした。
【0070】
【表4】
【0071】尚、上記第1の実施の形態に係る多端子型
積層コンデンサ10は、8枚の内部電極14〜28を有
する構造とされているものの、2回路に対応するべく、
実質的に4枚の内部電極14〜20間でそれぞれ静電容
量を得る一つのコンデンサと、4枚の内部電極22〜2
8間でそれぞれ静電容量を得るもう一つのコンデンサと
の2つのコンデンサから構成されている。但し、内部電
極の枚数は4枚に限定されず、4回路に対応できるよう
に例えば2枚づつとして4つのコンデンサから構成され
る構造としても良く、また全体の内部電極の枚数も8枚
に限定されることなく、4枚、6枚、10枚、12枚、
14枚、16枚としても良く、さらに多くの枚数として
も良い。そして、このように多数の内部電極を有する構
造とすれば、さらに多数の回路に対応できるようにな
る。
【0072】一方、上記の実施の形態において、内部電
極用導電材料の物性及び製造方法を種々説明したが、内
部電極用導電材料の副成分とされるセラミック材料と同
一もしくは類似組成の材料は含有しなくとも良く、ま
た、内部電極用導電材料の物性を規定した平均粒径、比
表面積、タップ密度等も種々の変化が考えられる。
【0073】
【発明の効果】本発明によれば、静電容量の安定化及び
ESRの低下が図られた積層型電子部品及びその製造方
法を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る多端子型積層
コンデンサを示す断面図であって、図3の1−1矢視線
断面に対応する図である。
【図2】本発明の第1の実施の形態に係る多端子型積層
コンデンサを示す断面図であって、図3の2−2矢視線
断面に対応する図である。
【図3】本発明の第1の実施の形態に係る多端子型積層
コンデンサを示す斜視図である。
【図4】第1の実施の形態の多端子型積層コンデンサの
製造工程において用いられる複数枚のセラミックグリー
ンシート及び電極形状を示す分解斜視図である。
【図5】第1の実施の形態に係る多端子型積層コンデン
サの使用状態を示す図である。
【図6】本発明の第2の実施の形態に係る多端子型積層
コンデンサを示す斜視図である。
【図7】第2の実施の形態の多端子型積層コンデンサの
製造工程において用いられる複数枚のセラミックグリー
ンシート及び電極形状を示す分解斜視図である。
【図8】本発明の実施の形態に係る内部電極の顕微鏡写
真を示す。
【図9】本発明の実施の形態に係る内部電極の被覆率と
静電容量との関係を表すグラフを示す図である。
【図10】本実施の形態の内部電極用導電材料を拡大し
た顕微鏡写真を示す。
【図11】第1の比較例の内部電極用導電材料を拡大し
た顕微鏡写真を示す。
【図12】第2の比較例の内部電極用導電材料を拡大し
た顕微鏡写真を示す。
【図13】積層コンデンサの断面を拡大した顕微鏡写真
であって、(A)は従来例の顕微鏡写真であり、(B)
は実施例1の顕微鏡写真であり、(C)は実施例2の顕
微鏡写真である。
【符号の説明】
10 多端子型積層コンデンサ 12 誘電体素体 12A セラミック層 14、16、18、20、22、24、27、28 内
部電極
フロントページの続き (72)発明者 田中 公二 秋田県由利郡仁賀保町平沢字前田151 テ ィーディーケイ エムシーシー株式会社内 (72)発明者 石川 正利 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 佐々木 昭 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 富樫 正明 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 Fターム(参考) 5E001 AB03 AC09 AF06 AH01 AH06 AH09 AJ01 5E082 AB03 BC14 CC03 EE04 EE23 EE26 EE35 PP09 PP10

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 金属材料を主体とする2.5μm以下の
    厚さで膜状の内部電極が誘電体層の表面に形成され、前
    記内部電極が形成された前記誘電体層を繰り返して積層
    して形成した積層型電子部品であって、 内部電極の全面積に対して、前記内部電極に生じた貫通
    孔の総面積の占める割合が、40〜0%であることを特
    徴とした積層型電子部品。
  2. 【請求項2】 前記内部電極とされる粉体状物を含む内
    部電極用導電材料が、平均粒径を1μm以下とし、比表
    面積を1.5〜2.8m2 /gとし、タップ密度を3.
    7〜5.0g/cm3 としたものであることを特徴とす
    る請求項1記載の積層型電子部品。
  3. 【請求項3】 前記内部電極用導電材料の主成分が、C
    u、Ni、Cu合金或いは、Ni合金の何れかであるこ
    とを特徴とした請求項2記載の積層型電子部品。
  4. 【請求項4】 前記内部電極用導電材料の副成分とし
    て、前記誘電体層と同一もしくは類似組成の材料を10
    〜30wt%含んだペースト材が用いられることを特徴
    とした請求項2或いは請求項3記載の積層型電子部品。
  5. 【請求項5】 ペースト材の乾燥密度が、5.3〜6.
    2g/cm3 とされることを特徴とした請求項4記載の
    積層型電子部品。
  6. 【請求項6】 誘電体層を積層して誘電体素体が形成さ
    れ、 前記内部電極を表面に有した誘電体層が繰り返して積層
    されることで、誘電体素体内に誘電体層で隔てられつつ
    複数の内部電極が配置され、 これら複数の内部電極が誘電体素体の何れかの側面に向
    かって引き出される少なくとも一つづつの引出部を有
    し、 この少なくとも一つの引出部を介して一つの内部電極に
    それぞれ接続される複数の端子電極が誘電体素体外に配
    置されることを特徴とした請求項1から請求項5の何れ
    かに記載の積層型電子部品。
  7. 【請求項7】 平均粒径を1μm以下、比表面積を1.
    5〜2.8m2 /g、タップ密度を3.7〜5.0g/
    cm3 とした金属材料より成る粉体状物と、誘電体層と
    同一もしくは類似組成の材料を10〜30wt%副成分
    として混ぜて、内部電極用ペーストを作成し、 次に、この内部電極用ペーストをグリーンシートに印刷
    し、 この後、このグリーンシートを乾燥し、 この後、これら内部電極が形成されたグリーンシートを
    積層切断してチップ化した後に焼成し、誘電体層間に形
    成された前記内部電極を2.5μm以下の厚さとすると
    共に、内部電極の全面積に対して、前記内部電極に生じ
    た貫通孔の総面積の占める割合を、40〜0%としたこ
    とを特徴とした積層型電子部品の製造方法。
JP2000362481A 2000-11-29 2000-11-29 積層型電子部品の製造方法 Expired - Lifetime JP3753935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000362481A JP3753935B2 (ja) 2000-11-29 2000-11-29 積層型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000362481A JP3753935B2 (ja) 2000-11-29 2000-11-29 積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2002164248A true JP2002164248A (ja) 2002-06-07
JP3753935B2 JP3753935B2 (ja) 2006-03-08

Family

ID=18833747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000362481A Expired - Lifetime JP3753935B2 (ja) 2000-11-29 2000-11-29 積層型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3753935B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335726A (ja) * 2006-06-16 2007-12-27 Tdk Corp 積層セラミックコンデンサ
JP2009218557A (ja) * 2008-03-07 2009-09-24 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
US8737037B2 (en) 2011-08-31 2014-05-27 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same
KR20150011262A (ko) 2013-07-22 2015-01-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20150011266A (ko) 2013-07-22 2015-01-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20150011264A (ko) 2013-07-22 2015-01-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US9159491B2 (en) 2013-05-31 2015-10-13 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and mounting board therefor
US9202629B2 (en) 2013-06-19 2015-12-01 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US9837212B2 (en) 2013-07-29 2017-12-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor, method of manufacturing the same, and board having the same mounted thereon
KR20180027473A (ko) 2018-03-02 2018-03-14 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20190135231A (ko) 2018-05-28 2019-12-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2020147466A (ja) * 2019-03-14 2020-09-17 太陽誘電株式会社 積層型圧電セラミックス及びその製造方法、積層型圧電素子並びに圧電振動装置
US11302482B2 (en) 2019-04-26 2022-04-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP7416021B2 (ja) 2021-06-16 2024-01-17 株式会社村田製作所 積層セラミック電子部品
US11889767B2 (en) 2019-03-14 2024-01-30 Taiyo Yuden Co., Ltd. Multilayer piezoelectric ceramic and method for manufacturing same, multilayer piezoelectric element, as well as piezoelectric vibration apparatus

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335726A (ja) * 2006-06-16 2007-12-27 Tdk Corp 積層セラミックコンデンサ
JP2009218557A (ja) * 2008-03-07 2009-09-24 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
US8233263B2 (en) 2008-03-07 2012-07-31 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor for improving ESR and ESL
US9129752B2 (en) 2011-08-31 2015-09-08 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same
US8737037B2 (en) 2011-08-31 2014-05-27 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same
US9159491B2 (en) 2013-05-31 2015-10-13 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and mounting board therefor
US9202629B2 (en) 2013-06-19 2015-12-01 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR20150011266A (ko) 2013-07-22 2015-01-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US9099243B2 (en) 2013-07-22 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
KR20150011264A (ko) 2013-07-22 2015-01-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20150011262A (ko) 2013-07-22 2015-01-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US9245689B2 (en) 2013-07-22 2016-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
US9837212B2 (en) 2013-07-29 2017-12-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor, method of manufacturing the same, and board having the same mounted thereon
KR20180027473A (ko) 2018-03-02 2018-03-14 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20190135231A (ko) 2018-05-28 2019-12-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US10872728B2 (en) 2018-05-28 2020-12-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
JP2020147466A (ja) * 2019-03-14 2020-09-17 太陽誘電株式会社 積層型圧電セラミックス及びその製造方法、積層型圧電素子並びに圧電振動装置
JP7374597B2 (ja) 2019-03-14 2023-11-07 太陽誘電株式会社 積層型圧電セラミックス及びその製造方法、積層型圧電素子並びに圧電振動装置
US11889767B2 (en) 2019-03-14 2024-01-30 Taiyo Yuden Co., Ltd. Multilayer piezoelectric ceramic and method for manufacturing same, multilayer piezoelectric element, as well as piezoelectric vibration apparatus
US11302482B2 (en) 2019-04-26 2022-04-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP7416021B2 (ja) 2021-06-16 2024-01-17 株式会社村田製作所 積層セラミック電子部品

Also Published As

Publication number Publication date
JP3753935B2 (ja) 2006-03-08

Similar Documents

Publication Publication Date Title
JP6138467B2 (ja) 電子部品及びその製造方法
US11017948B2 (en) Multilayer ceramic electronic component
JP2020057754A (ja) 積層セラミック電子部品
JP2002164248A (ja) 積層型電子部品及び積層型電子部品の製造方法
JP7260226B2 (ja) 積層セラミック電子部品及びその製造方法
JP6328370B2 (ja) 積層チップ電子部品
CN103460315B (zh) 电子部件
WO2007060818A1 (ja) 積層コンデンサ
JP2013128092A (ja) 積層セラミック電子部品
JP2019192895A (ja) 積層セラミック電子部品
US20130134836A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2022009433A (ja) 積層セラミック電子部品及びその製造方法
JP2013229546A (ja) 積層セラミック電子部品及びその製造方法
JP2014082435A (ja) 積層セラミック電子部品及びその製造方法
JP2013214698A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP2022104778A (ja) 積層型キャパシター
CN112309714B (zh) 多层电容器和其上安装有多层电容器的基板
JP2022073955A (ja) 積層型キャパシター
JP3563665B2 (ja) 積層型電子回路部品
US20240096559A1 (en) Multi-layered ceramic capacitor
JP6091838B2 (ja) 積層チップ電子部品
JP2004273701A (ja) 積層コンデンサ
JP3563664B2 (ja) 積層型電子回路部品及び積層型電子回路部品の製造方法
JP2013106036A (ja) 積層セラミック電子部品及びその製造方法
KR101532116B1 (ko) 적층 세라믹 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3753935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 8

EXPY Cancellation because of completion of term