JP2022009433A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、内部にセラミック添加剤が配置された内部電極を含むセラミック本体と、上記セラミック本体の外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記内部電極の内部に配置されたセラミック添加剤の密度は、上記内部電極において中央部領域と上下境界面で互いに異なる積層セラミック電子部品及びその製造方法を提供する。
【選択図】図３

Description

本発明は、積層セラミック電子部品及びその製造方法に関し、より具体的には、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。

一般的に、キャパシター、インダクター、圧電素子、バリスター又はサーミスターなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、セラミック本体の内部に形成された内部電極と、上記内部電極と接続するようにセラミック本体の表面に設置された外部電極と、を備える。

積層セラミック電子部品のうち、積層セラミックキャパシターは、積層された複数の誘電体層と、一誘電体層を挟んで対向配置される内部電極と、上記内部電極に電気的に接続した外部電極と、を含む。

積層セラミックキャパシターは、小型でありながら高容量が保証され、実装が容易であるという利点から、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く使用されている。

近年、電気、電子機器産業の高性能化及び軽薄短小化に伴い、電子部品においても小型化、高性能化及び低コスト化が求められている。

特に、ＣＰＵの高速化、機器の小型軽量化、デジタル化及び高機能化が進むにつれて、積層セラミックキャパシターに対しても小型化、薄層化、高容量化、高周波領域での低インピーダンス化などの特性を実現するための研究開発が活発に行われている。

一方、上記複数の誘電体層と内部電極との焼結収縮挙動のマッチングのために、上記内部電極形成用ペースト内には、セラミック粉末が添加剤として添加される。

上記セラミック添加剤は、焼成過程で誘電体層に抜け出し、誘電体層と内部電極との界面での非正常な粒子成長が誘発することもある。

そのため、誘電体層の厚さが増加することがあり、これは、積層セラミックキャパシターの容量低下につながり、また、内部電極の連結性を低下させる原因として作用し得る。

一方、内部電極の焼結を抑制するために金属粒子同士の接触を最小化する必要があるため、内部電極ペースト内に添加剤として微粒のチタン酸バリウム粉末が添加されるが、セラミック添加剤の含有量が増加するほど金属粒子同士の接触を妨害し得るため、焼結開始温度を増加させ得る。しかし、所定の含有量を超えると金属の充填率が減少し、焼結後に所定の割合以上のセラミック添加剤が誘電体層に抜け出してセラミック含有量が増加するため、電極連結性が減少する。

したがって、金属の焼結を最大限に抑制するとともに金属の充填率を高め、電極連結性を高めるとともに電極厚さを減少させる方法が求められる。

特開２００４－０７９９９４号公報

本発明は、積層セラミック電子部品及びその製造方法に関し、より具体的には、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。

本発明の一実施形態は、内部にセラミック添加剤が配置された内部電極を含むセラミック本体と、上記セラミック本体の外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記内部電極の内部に配置されたセラミック添加剤の密度は、上記内部電極において中央部領域と上下境界面で互いに異なる積層セラミック電子部品を提供する。

本発明の他の実施形態は、セラミックグリーンシートを設ける段階と、導電性金属とセラミック添加剤とを含む導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成して誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、上記導電性ペーストは、セラミック添加剤の含有量が互いに異なる第１及び第２導電性ペーストで構成され、上記内部電極パターンは、セラミック添加剤の含有量が多い電極収縮抑制層と、セラミック添加剤の含有量が少ない充填率増加層とを含む積層セラミック電子部品の製造方法を提供する。

本発明の一実施形態によると、内部電極を二重又は三重以上に多重印刷し、且つ少なくとも一層は、セラミック添加剤の含有量を高めて電極の収縮を最大限に抑制し、残りの層は、セラミック添加剤の含有量を最小化して金属の充填率を増加させることにより、焼結後、電極連結性に優れ、厚さが薄い内部電極を形成することができる。

また、セラミック添加剤の含有量が高い層と低い層を所定の割合で混合して多重塗布することにより、電極連結性が低下しないことから、容量が高く、電極凝集が発生せず、耐電圧特性に優れた積層セラミック電子部品を実現することができる。

本発明の一実施形態に係る積層セラミックキャパシターを示す概略的な斜視図である。 図１のＩ－Ｉ'線に沿って取った積層セラミックキャパシターを示す概略的な断面図である。 本発明の第１実施形態に係る図２のＳ領域の拡大図である。 本発明の第２実施形態に係る図２のＳ領域の拡大図である。 本発明の第３実施形態に係る図２のＳ領域の拡大図である。 本発明の第１～第３実施形態に係る積層セラミックキャパシターの製造工程中にセラミックグリーンシート上に塗布した内部電極パターンの概略図である。 本発明の第１～第３実施形態に係る積層セラミックキャパシターの製造工程中にセラミックグリーンシート上に塗布した内部電極パターンの概略図である。 本発明の第１～第３実施形態に係る積層セラミックキャパシターの製造工程中にセラミックグリーンシート上に塗布した内部電極パターンの概略図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

本発明の一実施形態は、セラミック電子部品に関し、セラミック材料を使用する電子部品は、キャパシター、インダクター、圧電素子、バリスター、又はサーミスターなどがある。以下では、セラミック電子部品の一例として積層セラミックキャパシターについて説明する。

図１は本発明の一実施形態に係る積層セラミックキャパシターを示す概略的な斜視図である。

図２は図１のＩ－Ｉ'線に沿って取った積層セラミックキャパシターを示す概略的な断面図である。

図１及び図２を参照すると、本発明の一実施形態に係る積層セラミックキャパシターは、セラミック本体１１０と、上記セラミック本体の内部に形成された内部電極１２１、１２２と、上記セラミック本体１１０の外側に形成される外部電極１３１、１３２と、を含むことができる。

本発明の一実施形態において、積層セラミックキャパシターの「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向に定義されることができる。上記「厚さ方向」は、誘電体層を積み上げる方向、すなわち「積層方向」と同じ概念として使用することができる。

上記セラミック本体１１０の形状は、特に制限されないが、本発明の一実施形態によると、六面体の形状を有することができる。

上記セラミック本体１１０は、複数個の誘電体層１１１が積層されて形成されることができる。

上記セラミック本体１１０を構成する複数の誘電体層１１１は、焼結された状態であり、隣接する誘電体層同士の境界は確認できないほどに一体化していてもよい。

上記誘電体層１１１は、セラミック粉末を含むセラミックグリーンシートの焼結により形成されることができる。

上記セラミック粉末は、当業界において一般的に使用されるものであれば特に制限されない。

これに制限されるものではないが、例えば、ＢａＴｉＯ_３系セラミック粉末を含んでもよい。

上記ＢａＴｉＯ_３系セラミック粉末は、これに制限されるものではなく、例えば、ＢａＴｉＯ_３にＣａ、Ｚｒなどが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３などがある。

また、上記セラミックグリーンシートは、上記セラミック粉末とともに、遷移金属、稀土類元素、Ｍｇ、Ａｌなどを含むことができる。

上記一誘電体層１１１の厚さは、積層セラミックキャパシターの容量設計に応じて適切に変更されることができる。

これに制限されるものではないが、例えば、焼結後、隣接する二つの内部電極の間に形成された誘電体層１１１の厚さは、０．６μｍ以下であってもよい。

本発明の一実施形態において、上記誘電体層１１１の厚さは、平均厚さを意味し得る。

上記誘電体層１１１の平均厚さは、図２のように、セラミック本体１１０の長さ方向の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンし、測定することができる。

例えば、図２のようにセラミック本体１１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ‐Ｔ断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の誘電体層に対して、長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。

上記等間隔の３０個の地点は、内部電極１２１、１２２が重なる領域を意味する容量形成部で測定されることができる。

また、このような平均値の測定を１０個以上の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをより一般化することができる。

上記セラミック本体１１０の内部には、内部電極１２１、１２２が配置されることができる。

上記内部電極１２１、１２２は、セラミックグリーンシート上に形成されて積層され、焼結により、一誘電体層を挟んで、上記セラミック本体１１０の内部に形成されることができる。

上記内部電極は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対とすることができ、誘電体層の積層方向に沿って対向配置されることができる。

図２に図示されているように、上記第１及び第２内部電極１２１、１２２の末端は、セラミック本体１１０の長さ方向の一面に交互に露出することができる。

また、図示されてはいないが、本発明の一実施形態によると、第１及び第２内部電極は、リード部を有し、リード部を介してセラミック本体の同一面に露出してもよい。又は、第１及び第２内部電極は、リード部を有し、リード部を介してセラミック本体の一つ以上の面に露出してもよい。

上記一内部電極１２１、１２２の厚さは、特に制限されるものではないが、例えば、０．５μｍ以下であってもよい。

又は、一内部電極１２１、１２２の厚さは、０．１～０．５μｍであってもよい。又は、一内部電極１２１、１２２の厚さは、０．３～０．５μｍであってもよい。

本発明の一実施形態によると、内部電極が形成された誘電体層は、２００層以上積層されることができる。これに関するより具体的な事項については後述する。

本発明の一実施形態によると、セラミック本体１１０の外側には、外部電極１３１、１３２が形成されることができ、上記外部電極１３１、１３２は、内部電極１２１、１２２と電気的に連結されることができる。

より具体的に、上記セラミック本体１１０の一面に露出した第１内部電極１２１と電気的に連結された第１外部電極１３１と、上記セラミック本体１１０の他面に露出した第２内部電極１２２と電気的に連結された第２外部電極とで構成されることができる。

また、図示されてはいないが、セラミック本体に露出する第１及び第２内部電極と連結されるために、複数個の外部電極が形成されてもよい。

上記外部電極１３１、１３２は、金属粉末を含む導電性ペーストで形成されることができる。

上記導電性ペーストに含まれる金属粉末は、特に制限されず、例えば、Ｎｉ、Ｃｕ、又はこれら合金を使用してもよい。

上記外部電極１３１、１３２の厚さは、用途などに応じて適宜決定することができるが、例えば、１０～５０μｍ程度であってもよい。

本発明の一実施形態に係る内部電極１２１、１２２は、内部にセラミック添加剤が配置され、上記内部電極１２１、１２２の内部に配置されたセラミック添加剤１１の密度は、上記内部電極１２１、１２２において中央部領域と上下境界面で互いに異なる。

上記内部電極１２１、１２２の内部に配置されたセラミック添加剤１１の密度が、上記内部電極１２１、１２２において中央部領域と上下境界面で互いに異なるように調節する方法は、内部電極１２１、１２２を形成する導電性ペーストの組成物において、セラミック添加剤１１の含有量を調節し、後述するように内部電極を二重又は三重以上に多重塗布する方法により実現されることができる。

これに関するより詳細な事項については後述する。

一般的に、複数の誘電体層と内部電極との焼結収縮挙動のマッチングのために、内部電極形成用ペースト内には、セラミック粉末が添加剤として添加される。

上記セラミック添加剤は、焼成過程で誘電体層に抜け出し、誘電体層と内部電極との界面での非正常な粒子成長を誘発することもある。

そのため、誘電体層の厚さが増加することがあり、これは、積層セラミックキャパシターの容量低下につながり、また、内部電極の連結性を低下させる原因として作用し得る。

一方、内部電極の焼結を抑制するために金属粒子同士の接触を最小化する必要があるため、内部電極ペースト内に添加剤として微粒のチタン酸バリウム粉末が添加されるが、セラミック添加剤の含有量が増加するほど金属粒子同士の接触を妨害する可能性があり、焼結開始温度を増加させ得る。

しかし、所定の含有量を超えると、金属の充填率が減少し、焼結後に所定の割合以上のセラミック添加剤が誘電体層に抜け出し、セラミック含有量が増加するため、電極連結性が減少する。

すなわち、金属の焼結を最大限に抑制するとともに金属の充填率を高める場合に、電極連結性を高めるとともに電極厚さを減少させることができる。

特に、近年の高容量薄層化の積層セラミックキャパシターでは、内部電極の厚さが薄くなり、且つ電極連結性にも優れたときに目標とする容量実現が可能であるが、電極連結性が低下するほど内部電極厚さが増加するため、内部電極の薄層化を実現することができない。

また、電極連結性の低下の際には、電極重なり面積の減少による容量の減少、電極凝集による耐電圧特性の低下などの問題が発生する。

しかし、本発明の一実施形態によると、内部電極１２１、１２２の内部にセラミック添加剤１１が配置され、上記内部電極１２１、１２２の内部に配置されたセラミック添加剤１１の密度が、上記内部電極１２１、１２２において中央部領域と上下境界面で互いに異なるように調節することにより、上記の問題点を解決することができる。

すなわち、本発明の一実施形態によると、内部電極を二重又は三重以上に多重印刷し、且つ少なくとも一層は、セラミック添加剤の含有量を高めて電極の収縮を最大限に抑制し、残りの層は、セラミック添加剤の含有量を最小化して金属の充填率を増加させることにより、焼結後、電極連結性に優れ、厚さが薄い内部電極を形成することができる。

上記のように内部電極を塗布することにより、焼成後、内部電極の内部に配置されたセラミック添加剤の密度が、上記内部電極において中央部領域と上下境界面で互いに異なることになり、これにより、電極連結性に優れ、厚さが薄い内部電極を形成することができる。

また、セラミック添加剤１１の含有量が高い層と低い層を所定の割合で混合して多重塗布することにより、電極連結性が低下しないことから、容量が高く、電極凝集が発生せず、耐電圧特性に優れた積層セラミック電子部品を実現することができる。

図３は本発明の第１実施形態に係る図２のＳ領域の拡大図である。

図３を参照すると、上記セラミック添加剤１１の密度は、上記内部電極１２１、１２２において中央部領域が上下境界面よりも高い。

上記セラミック添加剤１１の密度を、上記内部電極１２１、１２２において中央部領域が上下境界面よりも高くなるように調節する方法は、セラミック添加剤の含有量を最小化して金属の充填率を増加させる層の間に、セラミック添加剤の含有量が高くて電極の収縮を最大限に抑制させる層を配置することにより行われることができる。

すなわち、セラミックグリーンシート上にセラミック添加剤の含有量を最小化して金属の充填率を増加させる層を塗布し、その上部にセラミック添加剤の含有量が高くて電極の収縮を最大限に抑制させる層を塗布し、次にその上部にセラミック添加剤の含有量を最小化して金属の充填率を増加させる層を塗布する方法により行われることができる。

上記のように塗布する工程を行って内部電極を焼成する場合、セラミック添加剤１１の密度は、上記内部電極１２１、１２２において中央部領域が上下境界面よりも高くなる。

図４は本発明の第２実施形態に係る図２のＳ領域の拡大図である。

図４を参照すると、上記セラミック添加剤１１の密度は、上記内部電極１２１、１２２において上部境界面が中央部領域と下部境界面よりも高い。

上記セラミック添加剤１１の密度を、上記内部電極１２１、１２２において上部境界面が中央部領域と下部境界面よりも高くなるように調節する方法は、セラミック添加剤の含有量を最小化して金属の充填率を増加させる層を少なくとも２層以上塗布した後、その上部にセラミック添加剤の含有量が高くて電極の収縮を最大限に抑制させる層を配置することにより行われることができる。

すなわち、セラミックグリーンシート上にセラミック添加剤の含有量を最小化して金属の充填率を増加させる層を塗布し、その上部にセラミック添加剤の含有量を最小化して金属の充填率を増加させる層を塗布した後、その上部にセラミック添加剤の含有量が高くて電極の収縮を最大限に抑制させる層を塗布する方法により行われることができる。

上記のように塗布する工程を行って内部電極を焼成する場合、セラミック添加剤１１の密度は、上記内部電極１２１、１２２において上部境界面が中央部領域と下部境界面よりも高くなる。

図５は本発明の第３実施形態に係る図２のＳ領域の拡大図である。

図５を参照すると、上記セラミック添加剤１１の密度は、上記内部電極１２１、１２２において下部境界面が中央部領域と上部境界面よりも高い。

上記セラミック添加剤１１の密度を、上記内部電極１２１、１２２において下部境界面が中央部領域と上部境界面よりも高くなるように調節する方法は、セラミック添加剤の含有量が高くて電極の収縮を最大限に抑制させる層を塗布した後、その上部にセラミック添加剤の含有量を最小化して金属の充填率を増加させる層を少なくとも２層以上塗布することにより行われることができる。

すなわち、セラミックグリーンシート上にセラミック添加剤の含有量が高くて電極の収縮を最大限に抑制させる層を塗布し、その上部にセラミック添加剤の含有量を最小化して金属の充填率を増加させる層を塗布し、その上部にセラミック添加剤の含有量を最小化して金属の充填率を増加させる層を塗布する方法により行われることができる。

上記のように塗布する工程を行って内部電極を焼成する場合、セラミック添加剤１１の密度は、上記内部電極１２１、１２２において下部境界面が中央部領域と上部境界面よりも高くなる。

本発明の一実施形態によると、上記セラミック添加剤１１の密度が高い領域の厚さに対する他の領域の厚さの割合は、０．５～２．０を満たすことができる。

上記セラミック添加剤１１の密度が高い領域の厚さに対する他の領域の厚さの割合は、２．０以下に形成されたときに電極収縮抑制が可能となり、２．０を超える場合、電極収縮抑制力が弱くなって電極連結性が低下し、これによって容量が減少する。また、電極凝集が発生することになり、耐電圧特性が低下する。

上記セラミック添加剤１１の密度が高い領域の厚さに対する他の領域の厚さの割合が０．５以上に形成されたときに、充填率の増加によって電極厚さの減少効果を得ることができる。この場合、電極収縮抑制層の割合が高いことから電極連結性は低下しないため容量減少がなく、電極凝集が発生しないため、耐電圧特性を満たすことができる。

本発明の一実施形態によると、上記内部電極１２１、１２２の内部に配置されたセラミック添加剤１１の密度が、上記内部電極１２１、１２２において中央部領域と上下境界面で互いに異なるように調節することにより、内部電極の連結性は９０％以上であり得る。

本発明の一実施形態によると、内部電極の連結性は、内部電極の全長に対する実際に内部電極が形成された部分の長さの割合（実際に内部電極が形成された部分の長さ／内部電極の全長）で定義されることができる。

内部電極の全長及び実際に内部電極が形成された部分の長さは、上記のように積層セラミックキャパシターを切断した断面をスキャンした光学イメージを用いて測定されることができる。

より具体的に、セラミック本体の幅方向の中央部で切断した長さ方向の断面をスキャンしたイメージにおいて、内部電極の全長に対する実際に内部電極が形成された部分の長さの割合を測定することができる。

本発明の一実施形態において、内部電極の全長は、一内部電極において内部電極の間に形成されたギャップ（ｇａｐ）を含む長さを意味することができ、実際に内部電極が形成された部分の長さは、一内部電極において内部電極の間に形成されたギャップ（ｇａｐ）以外の長さを意味することができる。上述のように上記ギャップ（ｇａｐ）は、内部電極を貫通した気孔を意味し、内部電極の表面の一部にのみ形成されたり、内部電極の内部に形成された気孔は含まれない。

本発明の一実施形態によると、実際の内部電極の長さは、内部電極の全長からギャップ（ｇａｐ）の長さを減算した値で測定されることができる。

本発明の一実施形態によると、一内部電極１２１、１２２の厚さは、０．５μｍ以下であってもよい。

又は、一内部電極１２１、１２２の厚さは、０．１～０．５μｍであってもよい。又は、一内部電極１２１、１２２の厚さは、０．３～０．５μｍであってもよい。

図６ａ～図６ｃは本発明の第１～第３実施形態に係る積層セラミックキャパシターの製造工程中にセラミックグリーンシート上に塗布した内部電極パターンの概略図である。

本発明の他の実施形態によると、セラミックグリーンシートを設ける段階と、導電性金属とセラミック添加剤とを含む導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して、セラミック積層体を形成する段階と、上記セラミック積層体を焼成して、誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、上記導電性ペーストは、セラミック添加剤の含有量が互いに異なる第１及び第２導電性ペーストで構成され、上記内部電極パターンは、セラミック添加剤の含有量が多い電極収縮抑制層と、セラミック添加剤の含有量が少ない充填率増加層とを含む積層セラミック電子部品の製造方法を提供する。

以下、本発明の他の実施形態に係る積層セラミックキャパシターの製造方法について説明する。

本発明の一実施例により、複数のセラミックグリーンシートが設けられることができる。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に作製することができる。上記セラミックグリーンシートは、以降、焼結されて、図２に図示されているように、一誘電体層１１１を形成することができる。

次に、上記セラミックグリーンシート上に内部電極用導電性ペーストを塗布して、内部電極パターンを形成することができる。上記内部電極パターンは、スクリーン印刷法又はグラビア印刷法により形成されることができる。

図６ａ～図６ｃを参照すると、上記導電性ペーストは、セラミック添加剤の含有量が互いに異なる第１及び第２導電性ペーストで構成され、上記内部電極パターンは、セラミック添加剤の含有量が多い電極収縮抑制層Ｌ１と、セラミック添加剤の含有量が少ない充填率増加層Ｌ２と、を含む。

上記電極収縮抑制層Ｌ１と充填率増加層Ｌ２の厚さは、二つ以上の導電性金属粒子の直径よりも大きくてもよいが、必ずしもこれに制限されるものではない。

上記電極収縮抑制層Ｌ１の厚さに対する充填率増加層Ｌ２の厚さの割合は、０．５～２．０を満たすことができる。

図６ａを参照すると、セラミックグリーンシート１０上に、セラミック添加剤１１の含有量を最小化して金属２１の充填率を増加させる充填率増加層Ｌ２を塗布し、その上部にセラミック添加剤１１の含有量が高くて電極の収縮を最大限に抑制させる電極収縮抑制層Ｌ１を塗布し、次に、その上部にセラミック添加剤１１の含有量を最小化して金属２１の充填率を増加させる充填率増加層Ｌ２を塗布して内部電極パターンを形成することができる。

上記のように塗布する工程を行って内部電極を焼成する場合、セラミック添加剤１１の密度は、内部電極１２１、１２２において中央部領域が上下境界面よりも高くなる。

図６ｂを参照すると、セラミックグリーンシート１０上にセラミック添加剤１１の含有量を最小化して金属２１の充填率を増加させる充填率増加層Ｌ２を塗布し、その上部にセラミック添加剤１１の含有量が高くて電極の収縮を最大限に抑制させる電極収縮抑制層Ｌ１を塗布して内部電極パターンを形成することができる。

上記のように塗布する工程を行って内部電極を焼成する場合、セラミック添加剤１１の密度は、上記内部電極１２１、１２２において上部境界面が中央部領域と下部境界面よりも高くなる。

この際、セラミック添加剤１１の含有量を最小化して金属の充填率を増加させる充填率増加層Ｌ２を少なくとも２層以上塗布した後、その上部にセラミック添加剤の含有量が高くて電極の収縮を最大限に抑制させる電極収縮抑制層Ｌ１を塗布することも可能である。

図６ｃを参照すると、セラミックグリーンシート１０上にセラミック添加剤１１の含有量が高くて電極の収縮を最大限に抑制させる電極収縮抑制層Ｌ１を塗布し、その上部にセラミック添加剤の含有量を最小化して金属の充填率を増加させる充填率増加層Ｌ２を塗布して内部電極パターンを形成することができる。

この際、セラミック添加剤１１の含有量が高くて電極の収縮を最大限に抑制させる電極収縮抑制層Ｌ１を塗布した後、その上部にセラミック添加剤１１の含有量を最小化して金属２１の充填率を増加させる充填率増加層Ｌ２を少なくとも２層以上塗布することも可能である。

上記のように塗布する工程を行って内部電極を焼成する場合、セラミック添加剤１１の密度は、上記内部電極１２１、１２２において下部境界面が中央部領域と上部境界面よりも高くなる。

次に、上記内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧して、圧着させることができる。これにより、内部電極パターンが形成されたセラミック積層体を製造することができる。

次に、セラミック積層体を一つのキャパシターに対応する領域ごとに切断してチップ化することができる。

この際、内部電極パターンの一端が側面を介して交互に露出するように切断することができる。

次に、チップ化した積層体を焼成してセラミック本体を製造することができる。

上述のように、上記焼成工程は、還元雰囲気で行われることができる。

また、焼成工程は、昇温速度を調節して行われることができ、これに制限されるものではないが、上記昇温速度は、７００℃以下で３０℃／６０ｓ～５０℃／６０ｓであってもよい。

次に、セラミック本体の側面を覆い、セラミック本体の側面に露出した内部電極と電気的に連結されるように外部電極を形成することができる。その後、外部電極の表面にニッケル、スズなどのめっき層を形成することができる。

これにより、内部電極の連結性に優れることができ、高容量を実現することができる。

本発明の一実施例により、下記表１に記載のように、電極収縮抑制層Ｌ１の厚さに対する充填率増加層Ｌ２の厚さの割合による電極連結性、内部電極厚さの減少効果、容量及び耐電圧特性の評価結果を比較した。

上記表１を参照すると、試料１と試料２は、電極収縮抑制層Ｌ１の厚さに対する充填率増加層Ｌ２の厚さの割合が０．５未満である場合であり、電極厚さの減少効果がないことが分かる。

また、試料９と試料１０は、電極収縮抑制層Ｌ１の厚さに対する充填率増加層Ｌ２の厚さの割合が２．０を超える場合であり、電極収縮抑制力が劣化して電極連結性が低下し容量が減少し、電極凝集が発生して耐電圧特性が低下することが分かる。

一方、試料３～試料８は、本発明の数値範囲を満たす場合であり、内部電極の連結性が９０％以上を示し、電極厚さの減少効果に優れ、耐電圧特性に優れた高容量積層セラミックキャパシターを実現できることが分かる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
本願によれば、以下の各項目もまた開示される。
［項目１］
内部にセラミック添加剤が配置された内部電極を含むセラミック本体と、
上記セラミック本体の外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、
上記内部電極の内部に配置されたセラミック添加剤の密度は、上記内部電極において中央部領域と上下境界面で互いに異なる、積層セラミック電子部品。
［項目２］
上記セラミック添加剤の密度は、上記内部電極において中央部領域が上下境界面よりも高い、項目１に記載の積層セラミック電子部品。
［項目３］
上記セラミック添加剤の密度は、上記内部電極において上部境界面が中央部領域と下部境界面よりも高い、項目１に記載の積層セラミック電子部品。
［項目４］
上記セラミック添加剤の密度は、上記内部電極において下部境界面が中央部領域と上部境界面よりも高い、項目１に記載の積層セラミック電子部品。
［項目５］
上記セラミック添加剤の密度が高い領域の厚さに対する他の領域の厚さの割合は、０．５～２．０を満たす、項目１から４のいずれか一項に記載の積層セラミック電子部品。
［項目６］
上記内部電極は、全長に対する実際の内部電極の長さの割合で定義される内部電極の連結性が９０％以上である、項目１から５のいずれか一項に記載の積層セラミック電子部品。
［項目７］
セラミックグリーンシートを設ける段階と、
導電性金属とセラミック添加剤とを含む導電性ペーストで内部電極パターンを形成する段階と、
上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
上記セラミック積層体を焼成して誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、
上記導電性ペーストは、セラミック添加剤の含有量が互いに異なる第１及び第２導電性ペーストで構成され、上記内部電極パターンは、セラミック添加剤の含有量が多い電極収縮抑制層と、セラミック添加剤の含有量が少ない充填率増加層とを含む、積層セラミック電子部品の製造方法。
［項目８］
上記電極収縮抑制層と上記充填率増加層の厚さは、二つ以上の導電性金属粒子の直径よりも大きい、項目７に記載の積層セラミック電子部品の製造方法。
［項目９］
上記電極収縮抑制層の厚さに対する上記充填率増加層の厚さの割合は、０．５～２．０を満たす、項目７又は８に記載の積層セラミック電子部品の製造方法。
［項目１０］
上記内部電極は、内部にセラミック添加剤が配置され、上記内部電極の内部に配置されたセラミック添加剤の密度は、上記内部電極において中央部領域と上下境界面で互いに異なる、項目７から９のいずれか一項に記載の積層セラミック電子部品の製造方法。
［項目１１］
上記セラミック添加剤の密度は、上記内部電極において中央部領域が上下境界面よりも高い、項目１０に記載の積層セラミック電子部品の製造方法。
［項目１２］
上記セラミック添加剤の密度は、上記内部電極において上部境界面が中央部領域と下部境界面よりも高い、項目１０に記載の積層セラミック電子部品の製造方法。
［項目１３］
上記セラミック添加剤の密度は、上記内部電極において下部境界面が中央部領域と上部境界面よりも高い、項目１０に記載の積層セラミック電子部品の製造方法。
［項目１４］
上記内部電極は、全長に対する実際の内部電極の長さの割合で定義される内部電極の連結性が９０％以上である、項目７から１３のいずれか一項に記載の積層セラミック電子部品の製造方法。

１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１１ セラミック添加剤
２１ 金属

Claims (9)

1. 内部にセラミック添加剤が配置された内部電極を含むセラミック本体と、
   前記セラミック本体の外部に形成され、前記内部電極と電気的に連結される外部電極と、を含み、
   前記内部電極において中央部領域と上部境界面と下部境界面には、それぞれ前記セラミック添加剤が配置され、
   前記内部電極の内部に配置されたセラミック添加剤は、前記内部電極において中央部領域と上部境界面と下部境界面について互いに異なる密度を有する組み合わせが存在し、
   前記セラミック添加剤の密度は、前記内部電極において中央部領域が上下境界面よりも高いか、上部境界面が中央部領域と下部境界面よりも高いか、または下部境界面が中央部領域と上部境界面よりも高い、積層セラミック電子部品。
2. 前記セラミック添加剤の密度が高い領域の厚さに対する他の領域の厚さの割合は、０．５～２．０を満たす、請求項１に記載の積層セラミック電子部品。
3. 前記内部電極の厚さは、０．１μｍ～０．５μｍの範囲内である、請求項１または２に記載の積層セラミック電子部品。
4. 前記内部電極は、長さに対する実際の内部電極の長さの割合で定義される内部電極の連結性が９０％以上である、請求項１から３のいずれか一項に記載の積層セラミック電子部品。
5. セラミックグリーンシートを設ける段階と、
   導電性金属及びセラミック添加剤を含む導電性ペーストで内部電極パターンを形成する段階と、
   前記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
   前記セラミック積層体を焼成して誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、
   前記導電性ペーストは、セラミック添加剤の含有量が互いに異なる第１及び第２導電性ペーストで構成され、前記内部電極パターンは、セラミック添加剤の含有量が多い電極収縮抑制層と、セラミック添加剤の含有量が少ない充填率増加層とを含み、
   前記内部電極は、内部にセラミック添加剤が配置され、前記内部電極において中央部領域と上部境界面と下部境界面には、それぞれ前記セラミック添加剤が配置され、前記内部電極の内部に配置されたセラミック添加剤は、前記内部電極において中央部領域と上部境界面と下部境界面について互いに異なる密度を有する組み合わせが存在し、
   前記セラミック添加剤の密度は、前記内部電極において中央部領域が上下境界面よりも高いか、上部境界面が中央部領域と下部境界面よりも高いか、または下部境界面が中央部領域と上部境界面よりも高い、積層セラミック電子部品の製造方法。
6. 前記電極収縮抑制層の厚さに対する前記充填率増加層の厚さの割合は、０．５～２．０を満たす、請求項５に記載の積層セラミック電子部品の製造方法。
7. 前記内部電極の厚さは、０．１μｍ～０．５μｍの範囲内である、請求項５または６に記載の積層セラミック電子部品の製造方法。
8. 前記電極収縮抑制層及び前記充填率増加層の厚さは、２つ以上の導電性金属粒子の直径よりも大きい、請求項５から７のいずれか一項に記載の積層セラミック電子部品の製造方法。
9. 前記内部電極は、長さに対する実際の内部電極の長さの割合で定義される内部電極の連結性が９０％以上である、請求項５から８のいずれか一項に記載の積層セラミック電子部品の製造方法。

Images