JP2012156193A - 積層コンデンサ - Google Patents

Abstract

【課題】広い周波数帯域においてＥＳＲを制御することができる積層コンデンサを提供すること。
【解決手段】積層コンデンサ１は、コンデンサ素体１０と、第１の内部電極３０に接続される第１の端子電極２０と、第２の内部電極３１に接続される第２の端子電極２１と、第３の内部電極３５に接続される第３の端子電極２２と、第４の内部電極３６に接続される第４の端子電極２３とを備えている。コンデンサ素体１０はその内部に、第１及び第２の内部電極３０，３１が誘電体層１２ｂを介して隣接するように積層される第１のコンデンサ部３２と、第３及び第４の内部電極３５，３６が誘電体層１２ｃを介して隣接するように積層される第２のコンデンサ部３７とを有し、第１及び第２の端子電極２０，２１は、第３及び第４の端子電極２２，２３よりも電気抵抗が高い高抵抗層２０ｂ，２１ｂを有している。
【選択図】図２

Description

本発明は、積層コンデンサに関する。

従来、誘電体層と内部電極とを交互に積層してなる積層体と、積層体の側面において互いに電気的に絶縁された端子電極及び連結電極とを備えた積層コンデンサが知られている。例えば、特許文献１に記載の積層コンデンサでは、３種類の内部電極が設けられており、このうちの第１の内部電極は、一方の端子電極及び連結電極に接続されており、第２の内部電極は、他方の端子電極に接続されている。また、第３の内部電極は、連結電極に接続されている。このような積層コンデンサは、ＥＳＲを高めることで種々の用途に適用されている。

特開２００３−１６８６２０号公報

上記特許文献１に記載の積層コンデンサは、例えばＩＣ（Integrated Circuit：集積回路）におけるデカップリングコンデンサとして用いられる。このような積層コンデンサは、ＥＳＲ（Equivalent Series Resistance：等価直列抵抗）の制御を広い周波数帯域において実現することが要求されている。

本発明は、上記課題を解決するためになされたものであり、広い周波数帯域においてＥＳＲを制御することができる積層コンデンサを提供することを目的とする。

上記課題を解決するため、本発明に係る積層コンデンサは、第１及び第２の内部電極を含み第１及び第２の内部電極が誘電体層を介して隣接するように積層される第１のコンデンサ部と第３及び第４の内部電極を含み第３及び第４の内部電極が誘電体層を介して隣接するように積層される第２のコンデンサ部とを有するコンデンサ素体と、コンデンサ素体の外表面に配置され且つ第１の内部電極に接続される第１の端子部と、コンデンサ素体の外表面に配置され且つ第２の内部電極に接続される第２の端子部と、コンデンサ素体の外表面に配置され且つ第３の内部電極に接続される第３の端子部と、コンデンサ素体の外表面に配置され且つ第４の内部電極に接続される第４の端子部とを備えている。この積層コンデンサでは、第１及び第２の端子部の少なくとも一方が、第３及び第４の端子部よりも電気抵抗が高い高抵抗部を有している。

本発明に係る積層コンデンサでは、第１のコンデンサ部を構成する内部電極に接続される第１及び第２の端子部の少なくとも一方が、第３及び第４の端子部よりも電気抵抗が高い高抵抗部を有している。この場合、高抵抗部を有する端子部及び第１のコンデンサ部によって構成される集合体を、ＥＳＲ値が制御可能なＥＳＲ制御コンデンサ部とすることができるので、一般コンデンサ部とＥＳＲ制御コンデンサ部とを備えた複合コンデンサを形成することができる。そして、このような複合コンデンサを、一般コンデンサ部とＥＳＲ制御コンデンサ部とが並列になるように回路基板等に実装すると、広い周波数帯域でＥＳＲ値を制御することが可能となる。

上述した積層コンデンサでは、第１〜第４の端子部それぞれは第１〜第４の端子電極から構成されており、当該コンデンサを、第１及び第３の端子電極が同極性となるように接続し且つ第２及び第４の端子部が同極性となるように接続する実装構造、又は、第１及び第４の端子電極が同極性となるように接続し且つ第２及び第３の端子部が同極性となるように接続する実装構造に用いることが好ましい。この場合、第１及び第２のコンデンサ部に分離しているので、第１及び第３の端子電極が同極性となるように接続するか、又は、第１及び第４の端子電極が同極性となるように接続するかの何れであっても、静電容量を生じさせることができる。

上述した積層コンデンサでは、第１及び第２のコンデンサ部の境界域において、第１のコンデンサ部の第２のコンデンサ部寄りの第１又は第２の内部電極と、第２のコンデンサ部の第１のコンデンサ部寄りの第３又は第４の内部電極とが同極性となるように接続されることが好ましい。この場合、２つのＥＳＲ成分を結合させることなく分離することができるので、特定の周波数帯域のＥＳＲ成分を制御することが可能となる。

上述した積層コンデンサでは、第１のコンデンサ部と２つの第２のコンデンサ部とが積層方向においてサンドイッチ構造となっていることが好ましい。この場合、積層コンデンサが対称構造となるので、実装方向性がなくなり、また、特性変動を少なくすることができる。

上述した積層コンデンサでは、コンデンサ素体は直方体形状を呈しており、第１及び第２の端子電極がコンデンサ素体の長手方向の側面に配置されていることが好ましい。この場合、第１及び第２の端子電極が高抵抗部を確実に有するように、これら端子電極を形成することができる。

上述した積層コンデンサでは、第１及び第２のコンデンサ部のうち静電容量が小さい方のコンデンサ部が実装面側に配置されていることが好ましい。この場合、ＥＳＬ（Equivalent Series Inductance：等価直列インダクタンス）の低減化を図ることができる。

上述した積層コンデンサにおいて、第１のコンデンサ部の静電容量が第２のコンデンサ部の静電容量よりも大きくなるようにしてもよい。この場合、低周波帯域において高ＥＳＲとすることができる。

上述した積層コンデンサにおいて、第２のコンデンサ部の静電容量が第１のコンデンサ部の静電容量よりも大きくなるようにしてもよい。この場合、高周波帯域において高ＥＳＲとすることができる。

上述した積層コンデンサでは、第１及び第３の端子部が第１の一体型端子電極に統合され、且つ、第２及び第４の端子部が第２の一体型端子電極に統合されていることが好ましい。この場合、第１〜第４の端子部を２つの端子電極に統合しているため、実装の際の接続間違いを防止できる。また、２つの端子電極となるため、コンデンサとしての製造が容易となる。

上述した積層コンデンサでは、第１及び第３の内部電極と第２及び第４の内部電極の少なくとも一方の組の内部電極が積層方向における同一面上に配置されていることが好ましい。この場合、２種類の内部電極を同一面上に配置するので、積層数を低減することが可能となる。

上述した積層コンデンサでは、コンデンサ素体は、第５及び第６の内部電極を含み第５及び第６の内部電極が誘電体層を介して隣接するように積層される第３のコンデンサ部を更に有し、第１〜第３のコンデンサ部の静電容量が、第２のコンデンサ部、第１のコンデンサ部及び第３のコンデンサ部の順に小さくなることが好ましい。この場合、中間帯域において高ＥＳＲとすることができる。

上述した積層コンデンサでは、コンデンサ素体に含まれる第５の内部電極に接続される第５の端子部を更に備えており、第１の端子部は、直方体形状を呈するコンデンサ素体の長手方向の側面であって第３及び第５の端子部の間に配置されていることが好ましい。この場合、第１のコンデンサ部を構成する第１の内部電極の引き出し電極部の位置を明確にすることができる。その結果、第１の端子部に高抵抗部を形成しようとした場合、第１の端子部の位置を容易に確定できる。

本発明によれば、広い周波数帯域においてＥＳＲを制御することができる積層コンデンサを提供することができる。

第１実施形態に係る積層コンデンサを示す斜視図である。 図１に示した積層コンデンサのＩＩ−ＩＩ線断面図である。 図１に示した積層コンデンサの第１のコンデンサ部を構成する内部電極の平面図である。 図１に示した積層コンデンサの第２のコンデンサ部を構成する内部電極の平面図である。 図１に示した積層コンデンサの実装構造を概略的に示す図である。 図１に示した積層コンデンサの回路及びＥＳＲ特性を示す図である。 第１実施形態に係る積層コンデンサの変形例の縦断面図である。 第２実施形態に係る積層コンデンサを示す斜視図である。 図８に示した積層コンデンサの第１及び第２のコンデンサ部を構成する内部電極の平面図である。 図８に示した積層コンデンサのＸ−Ｘ線断面図である。 図８に示した積層コンデンサの回路及びＥＳＲ特性を示す図である。 第２実施形態に係る積層コンデンサの変形例の横断面図である。 第３実施形態に係る積層コンデンサの第１〜第３のコンデンサ部を構成する内部電極の平面図である。 図１３に示した積層コンデンサの横断面図である。 図１３に示した積層コンデンサの回路及びＥＳＲ特性を示す図である。 第３実施形態に係る積層コンデンサの変形例の第１〜第３のコンデンサ部を構成する内部電極の平面図である。 図１６に示した積層コンデンサの横断面図及び回路を示す図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

［第１実施形態］
積層コンデンサ１は、図１に示されるように、略直方体形状のコンデンサ素体１０と、コンデンサ素体１０の外表面に配置される第１及び第２の端子電極２０，２１（第１及び第２の端子部）と、コンデンサ素体１０の外表面に配置される第３及び第４の端子電極２２，２３（第３及び第４の端子部）とを備えている。

コンデンサ素体１０は、その外表面として、対向する長方形状の第１及び第２の主面１０ａ，１０ｂと、対向する第１及び第２の側面１０ｃ、１０ｄと、対向する第３及び第４の側面１０ｅ，１０ｆとを有する。第１及び第２の側面１０ｃ，１０ｄは、第１及び第２の主面間を連結するように第１及び第２の主面１０ａ，１０ｂの長辺方向に伸びている。第３及び第４の側面１０ｅ，１０ｆは、第１及び第２の主面間を連結するように第１及び第２の主面１０ａ，１０ｂの短辺方向に伸びている。

第１の端子電極２０は、コンデンサ素体１０の第１の側面１０ｃに配置されている。第１の端子電極２０は、第１の側面１０ｃの第３及び第４の側面１０ｅ，１０ｆの対向方向の略中央を、第１及び第２の主面１０ａ，１０ｂの対向方向に沿って横断するように覆っている。第１の端子電極２０は、第１及び第２の主面１０ａ，１０ｂの第１の側面１０ｃ側の端部の一部も覆っている。

第２の端子電極２１は、コンデンサ素体１０の第２の側面１０ｄに配置されている。第２の端子電極２１は、第２の側面１０ｄの第３及び第４の側面１０ｅ，１０ｆの対向方向の略中央を、第１及び第２の主面１０ａ，１０ｂの対向方向に沿って横断するように覆っている。第２の端子電極２１は、第１及び第２の主面１０ａ，１０ｂの第２の側面１０ｄ側の端部の一部も覆っている。第１及び第２の端子電極２０，２１は、第１及び第２の側面１０ｃ，１０ｄの対向方向に対向している。

第３の端子電極２２は、コンデンサ素体１０の第３の側面１０ｅに配置されている。第３の端子電極２２は、第３の側面１０ｅの全面を覆い、さらに第１及び第２の主面１０ａ，１０ｂ並びに第１及び第２の側面１０ｃ，１０ｄの端部（第３の側面１０ｅ側の端部）に亘って形成されている。

第４の端子電極２３は、コンデンサ素体１０の第４の側面１０ｆに配置されている。第４の端子電極２３は、第４の側面１０ｆの全面を覆い、さらに第１及び第２の主面１０ａ，１０ｂ並びに第１及び第２の側面１０ｃ，１０ｄの端部（第４の側面１０ｆ側の端部）に亘って形成されている。第３及び第４の端子電極２２，２３は、第３及び第４の側面１０ｅ，１０ｆの対向方向に対向している。

コンデンサ素体１０は、図２に示されるように、第１及び第２の主面１０ａ，１０ｂの対向方向に複数の誘電体層１２ａ〜１２ｅが積層されて構成されている。各誘電体層１２ａ〜１２ｅは、例えば誘電体セラミック（ＢａＴｉＯ_３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ_３系、又は（Ｂａ，Ｃａ）ＴｉＯ_３系等の誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際のコンデンサ素体１０では、各誘電体層１２ａ〜１２ｅの間の境界が視認できない程度に一体化されている。なお、誘電体層１２ｅは、積層方向の最上層に位置する誘電体層であり、その表面がコンデンサ素体１０の第１の主面１０ａを構成する。

また、コンデンサ素体１０の内部には、図２〜図４に示されるように、誘電体層１２ａ上に形成される第１の内部電極３０と、誘電体層１２ｂ上に形成される第２の内部電極３１と、誘電体層１２ｃ上に形成される第３の内部電極３５と、誘電体層１２ｄ上に形成される第４の内部電極３６とが配置されている。

第１の内部電極３０は、図３（ａ）に示されるように、主電極部３０ａと、引き出し電極部３０ｂとを有する。主電極部３０ａは、矩形形状を呈し、誘電体層１２ａの略中央に配置される。引き出し電極部３０ｂは、主電極部３０ａの第１の側面１０ｃ側の端部である長辺の略中央から第１の側面１０ｃに引き出されるように伸びる。引き出し電極部３０ｂは、その端が第１の側面１０ｃに露出し、当該露出した端部で第１の端子電極２０に接続される。

第２の内部電極３１は、図３（ｂ）に示されるように、主電極部３１ａと、引き出し電極部３１ｂとを有する。主電極部３１ａは、矩形形状を呈し、第１の内部電極３０の主電極部３０ａと誘電体層１２ｂを介して積層方向に略全面が対向するように誘電体層１２ｂの略中央に配置される。引き出し電極部３１ｂは、主電極部３１ａの第２の側面１０ｄ側の端部である長辺の略中央から第２の側面１０ｄに引き出されるように伸びる。引き出し電極部３１ｂは、その端が第２の側面１０ｄに露出し、当該露出した端部で第２の端子電極２１に接続される。

第３の内部電極３５は、図４（ａ）に示されるように、主電極部３５ａと、引き出し電極部３５ｂとを有する。主電極部３５ａは、矩形形状を呈し、誘電体層１２ｃの略中央に配置される。引き出し電極部３５ｂは、主電極部３５ａの第３の側面１０ｅ側の端部から当該主電極部と同じ幅で第３の側面１０ｅに引き出されるように伸びる。引き出し電極部３５ｂは、その端が第３の側面１０ｅに露出し、当該露出した端部で第３の端子電極２２に接続される。

第４の内部電極３６は、図４（ｂ）に示されるように、主電極部３６ａと、引き出し電極部３６ｂとを有する。主電極部３６ａは、矩形形状を呈し、第３の内部電極３５の主電極部３５ａと誘電体層１２ｃを介して積層方向に略全面が対向するように誘電体層１２ｄの略中央に配置される。引き出し電極部３６ｂは、主電極部３６ａの第４の側面１０ｆ側の端部から当該主電極部と同じ幅で第４の側面１０ｆに引き出されるように伸びる。引き出し電極部３６ｂは、その端が第４の側面１０ｆに露出し、当該露出した端部で第４の端子電極２３に接続される。

第１及び第２の内部電極３０，３１がこのように誘電体層１２ｂを介して隣接するように積層されることで第１のコンデンサ部３２が構成される。また、第３及び第４の内部電極３５，３６が誘電体層１２ｃを介して隣接するように積層されることで第２のコンデンサ部３７が構成される。第１のコンデンサ部３２は、図２に示されるように、複数の第２のコンデンサ部３７に対して積層方向に挟み込まれるようにその中央に配置される。すなわち、第１のコンデンサ部３２と、その上下に位置する第２のコンデンサ部３７とが積層方向においてサンドイッチ構造となっている。

ここで、第１及び第２のコンデンサ部３２，３７を構成する内部電極３０，３１，３５，３６それぞれに接続される端子電極２０〜２３の構成について更に詳細に説明する。

第１の側面１０ｃに配置される第１の端子電極２０は、図２に示されるように、第１の主面１０ａから第２の主面１０ｂに亘って多層となるように形成されている。この多層構成の第１の端子電極２０は、第１の内部電極３０の露出端を覆うように形成され且つＮｉ、Ｃｕ等を主成分とする導電性金属粉末及びガラスフリットを含む第１の電極層２０ａと、第１の電極層２０ａを覆うように形成され且つ酸化ルテニウム（ＲｕＯ_２）又はカーボン等を主成分とする高抵抗層２０ｂ（高抵抗部）と、高抵抗層２０ｂを覆うように形成され且つＮｉ、Ｃｕ等を主成分とする第２の電極層２０ｃとを有している。

第２の側面１０ｄに配置される第２の端子電極２１は、第１の端子電極２０と同様に、第１の主面１０ａから第２の主面１０ｂに亘って多層となるように形成されており、第１及び第２の電極層と、その間に位置する高抵抗層（高抵抗部）とを有している。

一方、第３及び第４の端子電極２２，２３は、例えばＮｉ，Ｃｕ等を主成分とする導電性金属粉末及びガラスフリットを含む単一の電極層から形成されている。このように、第１及び第２の端子電極２０，２１は、高抵抗層２０ｂ，２１ｂを有しているため、第３及び第４の端子電極２２，２３よりもその電気抵抗が高くなるように構成されている。

上記構成の第１〜第４の端子電極２０〜２３は、上述した導電性ペーストや抵抗体ペーストをコンデンサ素体１０の所定の外表面に付与し、焼き付けることによって形成される。なお、第１及び第２の端子電極２０，２１は、例えば各ペーストを転写方式によってコンデンサ素体１０の第１及び第２の側面１０ｃ，１０ｄに付与することによって形成されるため、精度よく配置させることができる。また、必要に応じて、焼き付けられた各端子電極２０〜２３の上にＮｉ、Ｓｎ等のめっき層を形成してもよい。第１〜第４の端子電極２０〜２３は、コンデンサ素体１０の表面上においては互いに電気的に絶縁されている。

続いて、第１及び第２の端子電極２０，２１が第３及び第４の端子電極２２，２３よりも電気抵抗が高い高抵抗部を有している積層コンデンサ１の特性について説明する。積層コンデンサ１は、図５に示されるように、例えばＩＣチップへの電源供給用回路を形成する２本の電源ラインＬ１，Ｌ２の間にＩＣチップと並列接続されるように回路基板に実装される。この実装構造では、第１及び第３の端子電極２０，２２が同極性（＋極性）となるように接続され、第２及び第４の端子電極２１，２３が同極性（−極性）となるように接続される。

この接続により、積層コンデンサ１では、第１及び第２のコンデンサ部３２，３７の境界域において、第１のコンデンサ部３２の第２のコンデンサ部３７寄りの内部電極３０又は３１と、第２のコンデンサ部３７の第１のコンデンサ部３２寄りの内部電極３６又は３５とが同極性となる。そして、このような積層配置により、積層コンデンサ１は、図６（ａ）に示されるように、第１及び第２のコンデンサ部３２，３７が分離された回路となり、ＥＳＲ成分が分離された構成となる。つまり、第１及び第２のコンデンサ部３２，３７の静電容量Ｃｒ，Ｃ１や抵抗Ｒの値を信号（ノイズ）の性質等に応じて適宜設定することで、所定の周波数帯域におけるＥＳＲ値を制御することができるようになる。

具体的には、例えば、図６（ｂ）に示されるように、積層コンデンサ１において、第２のコンデンサ部３７の静電容量Ｃ１を第１のコンデンサ部３２の静電容量Ｃｒよりも十分に小さく（Ｃｒ≫Ｃ１）設定した場合には、低周波帯域において高ＥＳＲとすることができ且つ高周波帯域において低ＥＳＲとすることができる。一方、図６（ｃ）に示されるように、積層コンデンサ１において、第２のコンデンサ部３７の静電容量Ｃ１を第１のコンデンサ部３２の静電容量Ｃｒよりも十分に大きく設定した（Ｃ１≫Ｃｒ）場合には、低周波帯域において低ＥＳＲとすることができ且つ高周波帯域において高ＥＳＲとすることができる。

以上のように、本実施形態に係る積層コンデンサ１では、第１のコンデンサ部３２を構成する第１及び第２の内部電極３０，３１に接続される第１及び第２の端子電極２０，２１が、第３及び第４の端子電極２２，２３よりも電気抵抗が高い高抵抗層を有する構成となっている。このため、高抵抗層を有する第１及び第２の端子電極２０，２１及び第１のコンデンサ部３２によって構成される集合体を、ＥＳＲ値が制御可能なＥＳＲ制御コンデンサ部とすることができ、一般コンデンサ部とＥＳＲ制御コンデンサ部とを備えた複合コンデンサを形成することができる。

そして、このような複合コンデンサを、図５や図６（ａ）に示されるように、一般コンデンサ部（第２のコンデンサ部３７に相当）とＥＳＲ制御コンデンサ部（第１のコンデンサ部３２と抵抗Ｒに相当）とが並列になるように回路基板に実装すると、図６（ｂ）、（ｃ）等に例示されるように、低周波帯域から高周波帯域に亘る広い周波数帯域でＥＳＲ値を制御することが可能となる。

また、積層コンデンサ１では、第１及び第２のコンデンサ部３２，３７の境界域において、第１のコンデンサ部３２の第２のコンデンサ部３７寄りの内部電極３０又は３１と、第２のコンデンサ部３７の第１のコンデンサ部３２寄りの内部電極３６又は３５とが同極性となるように接続されている。このため、積層コンデンサ１では、２つのＥＳＲ成分を結合させることなく分離することができるので、特定の周波数帯域のＥＳＲ成分を制御することが可能となる。

また、積層コンデンサ１では、第１のコンデンサ部３２と第２のコンデンサ部３７とが積層方向においてサンドイッチ構造となっている。このため、積層コンデンサ１が積層方向において対称構造となるので、実装方向性がなくなり、また、特性変動を少なくすることができる。なお、本実施形態では、第２のコンデンサ部３７の間に第１のコンデンサ部３２を挟み込む構成としたが、図７に示されるように、第１のコンデンサ部３２の間に第２のコンデンサ部３７を挟み込む構成としてもよい。

また、積層コンデンサ１では、コンデンサ素体１０が直方体形状を呈しており、第１及び第２の端子電極２０，２１がコンデンサ素体１０の長手方向の側面１０ｃ，１０ｄに配置されている。このため、転写等によって、第１及び第２の端子電極２０，２１が高抵抗層を確実に有するように、これら端子電極２０，２１を形成することが容易に行える。

なお、積層コンデンサ１では、第１及び第２のコンデンサ部３２，３７のうち静電容量が小さい方のコンデンサ部３２又は３７を実装面側に配置するようにしてもよい。このように配置することにより、ＥＳＬの低減化を図ることができる。

［第２実施形態］
次に、第２実施形態に係る積層コンデンサ４１について説明する。積層コンデンサ４１は、図８に示されるように、略直方体形状のコンデンサ素体５０と、コンデンサ素体５０の外表面に配置される第１及び第２の端子電極６０，６１（第１及び第２の一体型端子電極）とを備えている。コンデンサ素体５０は、第１実施形態と同様、その外表面として、第１及び第２の主面５０ａ，５０ｂと、第１及び第２の側面５０ｃ、５０ｄと、第３及び第４の側面５０ｅ，５０ｆとを有している。

第１の端子電極６０は、コンデンサ素体５０の第１の側面５０ｃに配置されている。第１の端子電極６０は、第１の側面５０ｃの全面を覆い、さらに第１及び第２の主面５０ａ，５０ｂ並びに第３及び第４の側面５０ｅ，５０ｆの端部（第１の側面５０ｃ側の端部）に亘って形成されている。

第２の端子電極６１は、コンデンサ素体５０の第２の側面５０ｄに配置されている。第２の端子電極６１は、第２の側面５０ｄの全面を覆い、さらに第１及び第２の主面５０ａ，５０ｂ並びに第３及び第４の側面５０ｅ，５０ｆの端部（第２の側面５０ｄ側の端部）に亘って形成されている。第１及び第２の端子電極６０，６１は、第１及び第２の側面５０ｃ，５０ｄの対向方向に対向している。

コンデンサ素体５０は、第１実施形態と同様に、第１及び第２の主面５０ａ，５０ｂの対向方向に複数の誘電体層１２ｅ〜１２ｇが積層されて構成されており、その内部には、図９に示されるように、誘電体層１２ｆ上に形成される第１及び第３の内部電極７０，７５と、誘電体層１２ｇ上に形成される第２及び第４の内部電極７１，７６とが交互に積層されている。なお、第１及び第３の内部電極７０，７５と第２及び第４の内部電極７１，７６との積層数は、制御したいＥＳＲ値や静電容量の値に応じて適宜設定される。

第１の内部電極７０は、図９（ａ）に示されるように、主電極部７０ａと、引き出し電極部７０ｂとを有する。主電極部７０ａは、矩形形状を呈し、誘電体層１２ｆの中央から第３の側面５０ｅ寄りに配置されている。引き出し電極部７０ｂは、主電極部７０ａの第１の側面５０ｃ側の端部である短辺の略中央から第１の側面５０ｃに引き出されるように伸びる。引き出し電極部７０ｂは、その端が第１の側面５０ｃに露出し、当該露出した端部で第１の端子電極６０に接続される。

第２の内部電極７１は、図９（ｂ）に示されるように、主電極部７１ａと、引き出し電極部７１ｂとを有する。主電極部７１ａは、矩形形状を呈し、第１の内部電極７０の主電極部７０ａと誘電体層１２ｆを介して積層方向に略全面が対向するように誘電体層１２ｇの中央から第３の側面５０ｅ寄りに配置されている。引き出し電極部７１ｂは、主電極部７１ａの第２の側面５０ｄ側の端部である短辺の略中央から第２の側面５０ｄに引き出されるように伸びる。引き出し電極部７１ｂは、その端が第２の側面５０ｄに露出し、当該露出した端部で第２の端子電極６１に接続される。

第３の内部電極７５は、図９（ａ）に示されるように、主電極部７５ａと、引き出し電極部７５ｂとを有する。主電極部７５ａは、矩形形状を呈し、誘電体層１２ｆの中央から第４の側面５０ｆ寄りに配置されている。引き出し電極部７５ｂは、主電極部７５ａの第３の側面５０ｃ側の端部である長辺から第１の側面５０ｃに引き出されるように伸びる。引き出し電極部７５ｂは、その端が第１の側面５０ｃに露出し、当該露出した端部で第１の端子電極６０に接続される。第１及び第３の内部電極７０，７５は、同一面上に配置されているが、互いに離れて形成されており、電気的に絶縁されている。

第４の内部電極７６は、図９（ｂ）に示されるように、主電極部７６ａと、引き出し電極部７６ｂとを有する。主電極部７６ａは、矩形形状を呈し、第３の内部電極７５の主電極部７５ａと誘電体層１２ｆを介して積層方向に略全面が対向するように誘電体層１２ｇの中央から第４の側面５０ｆ寄りに配置されている。引き出し電極部７６ｂは、主電極部７６ａの第２の側面５０ｄ側の端部である長辺から第２の側面５０ｄに引き出されるように伸びる。引き出し電極部７６ｂは、その端が第２の側面５０ｄに露出し、当該露出した端部で第２の端子電極６１に接続される。第２及び第４の内部電極７１，７６は、同一面上に配置されているが、互いに離れて形成されており、電気的に絶縁されている。

第１及び第２の内部電極７０，７１がこのように誘電体層１２ｆを介して隣接するように積層されることで、第１のコンデンサ部７２が構成される（図１０参照）。また、第３及び第４の内部電極７５，７６が誘電体層１２ｆを介して隣接するように積層されることで第２のコンデンサ部７７が構成される。

ここで、第１及び第２のコンデンサ部７２，７７を構成する内部電極７０，７１，７５，７６それぞれに接続される端子電極６０，６１の構成について図１０を参照して更に詳細に説明する。

第１の側面５０ｃに配置される第１の端子電極６０は、第１実施形態と同様、第１の主面５０ａから第２の主面５０ｂに亘って多層となるように形成されている。但し、本実施形態では、第１の内部電極７０が露出する端部付近では三層構成となっているのに対し、第３の内部電極７５が露出する端部付近では二層構成となっている。

このような多層構成の第１の端子電極６０は、Ｎｉ等を主成分とする導電性金属粉末及びガラスフリットを含み第１の内部電極７０の露出端を覆う第１の電極層６０ａと、第１の電極層６０ａを覆うように形成され且つ酸化ルテニウム（ＲｕＯ_２）等を主成分とする高抵抗層６０ｂ（高抵抗部）と、Ｎｉ等を主成分とした導電性金属粉末及びガラスフリットを含み第３の内部電極７５の露出端を覆う第３の電極層６０ｃと、高抵抗層６０ｂ及び第３の電極層６０ｃを覆うように形成され且つＮｉ等を主成分とする第２の電極層６０ｄとを有している。

第２の側面５０ｄに配置される第２の端子電極６１も、第１の端子電極６０と同様に、第１の主面５０ａから第２の主面５０ｂに亘って多層となるように形成され、第２の内部電極７１が露出する端部付近では三層構成となり、第４の内部電極７６が露出する端部付近では二層構成となっている。第２の端子電極６１は、Ｃｕ、Ｎｉ等を主成分とする導電性金属粉末及びガラスフリットを含み第２の内部電極７１の露出端を覆う第１の電極層６１ａと、第１の電極層６１ａを覆うように形成され且つ酸化ルテニウム（ＲｕＯ_２）等を主成分とする高抵抗層６１ｂ（高抵抗部）と、Ｃｕ、Ｎｉ等を主成分とした導電性金属粉末及びガラスフリットを含み第４の内部電極７６の露出端を覆う第３の電極層６１ｃと、高抵抗層６１ｂ及び第３の電極層６１ｃを覆うように形成され且つＣｕ、Ｎｉ等を主成分とする第２の電極層６１ｄとを有している。第２の電極層６１ｄの上にＮｉ、Ｓｎ等のめっき層を形成してもよい。

このように、本実施形態では、第１実施形態と異なり、第１の内部電極７０に接続される第１の端子部と第３の内部電極７５に接続される第３の端子部とが第１の端子電極６０に統合されており、また、第２の内部電極７１に接続される第２の端子部と第４の内部電極７６に接続される第４の端子部とが第２の端子電極６１に統合されていることになる。

ところで、各端子部を個別にみると、第１の端子部は、第１の電極層６０ａ，高抵抗層６０ｂ、及び高抵抗層６０ｂを覆う第２の電極層６０ｄの一部によって構成され、第２の端子部は、第１の電極層６１ａ，高抵抗層６１ｂ、及び高抵抗層６１ｂを覆う第２の電極層６１ｄの一部によって構成される。また、第３の端子部は、第３の電極層６０ｃ，及び第３の電極層６０ｃを覆う第２の電極層６０ｄの一部によって構成され、第４の端子部は、第３の電極層６１ｃ，及び第３の電極層６１ｃを覆う第２の電極層６１ｄの一部によって構成される。

すなわち、端子部としてみると、本実施形態に係る積層コンデンサ４１でも、第１実施形態と同様に、第１のコンデンサ部７２を構成する第１及び第２の内部電極７０，７１に接続される第１及び第２の端子部が、第３及び第４の端子部よりも電気抵抗が高い高抵抗層６０ｂ，６１ｂを有する構成となっている。このため、積層コンデンサ４１において、高抵抗層６０ｂ，６１ｂを有する第１及び第２の端子部及び第１のコンデンサ部７２によって構成される集合体を、ＥＳＲ値が制御可能なＥＳＲ制御コンデンサ部とすることができ、一般コンデンサ部とＥＳＲ制御コンデンサ部とを備えた複合コンデンサを形成することができる。

その結果、このような複合コンデンサを、図１１（ａ）に示されるように、一般コンデンサ部（第２のコンデンサ部７７に相当）とＥＳＲ制御コンデンサ部（第１のコンデンサ部７２と抵抗Ｒに相当）とが並列になるように回路基板に実装すると、例えば、図１１（ｂ）に示されるように、積層コンデンサ４１において、第２のコンデンサ部７７の静電容量Ｃ１を第１のコンデンサ部７２の静電容量Ｃｒよりも十分に小さく（Ｃｒ≫Ｃ１）設定した場合には、低周波帯域において高ＥＳＲとすることができ且つ高周波帯域において低ＥＳＲとすることができる。

一方、図１１（ｃ）に示されるように、積層コンデンサ４１において、第２のコンデンサ部７７の静電容量Ｃ１を第１のコンデンサ部７２の静電容量Ｃｒよりも十分に大きく設定した（Ｃ１≫Ｃｒ）場合には、低周波帯域において低ＥＳＲとすることができ且つ高周波帯域において高ＥＳＲとすることができる。つまり、積層コンデンサ４１によれば、低周波帯域から高周波帯域に亘る広い周波数帯域でＥＳＲ値を制御することが可能となる。

なお、積層コンデンサ４１では、上述したように、第１及び第３の端子部が第１の端子電極６０に統合され、第２及び第４の端子部が第２の端子電極６１に統合されている。このように第１〜第４の端子部を２つの端子電極６０，６１に統合しているため、本実施形態に係る積層コンデンサ４１によれば、回路基板等への実装の際の接続間違いを防止することができる。また、２つの端子電極６０，６１となるため、コンデンサとしての製造が容易ともなる。

また、積層コンデンサ４１では、第１及び第３の内部電極７０，７５と第２及び第４の内部電極７１，７６とが積層方向における同一面上に配置されている。このように、２種類の内部電極を同一面上に配置するので、第１〜第４の内部電極７０，７１，７５，７６を別の誘電体層上に別々に配置する場合に比べ、積層数を低減できる。なお、本実施形態のように、第１及び第３の内部電極７０，７５と第２及び第４の内部電極７１，７６とをそれぞれ同一面上に配置させる場合において、例えば図１２に示されるように、第１及び第３の内部電極７０，７５の大きさを略同一としたり、第２及び第４の内部電極７１，７６の大きさを略同一とさせたりしてもよい。

［第３実施形態］
次に、第３実施形態に係る積層コンデンサ８１について説明する。積層コンデンサ８１は、第２実施形態と同様、略直方体形状のコンデンサ素体５０と、コンデンサ素体５０の外表面に配置される第１及び第２の端子電極６０，６１とを備えている（図８参照）。第３実施形態に係る積層コンデンサ８１では、コンデンサ素体５０の内部に配置される各内部電極の構成が第２実施形態と異なっており、以下、図１３，図１４を参照して説明する。

積層コンデンサ８１では、図１３（ａ）に示されるように、第１及び第３の内部電極７０，７５が配置される誘電体層１２ｆ上にさらに第５の内部電極７８が配置され、第３及び第４の側面５０ｅ，５０ｆの対向方向において、第３及び第５の内部電極７５，７８の間に第１の内部電極７０が位置する構成となっている。

第５の内部電極７８は、第３の内部電極７５と線対称な形状を呈し、主電極部７８ａと、引き出し電極部７８ｂとを有する。主電極部７８ａは、矩形形状を呈し、誘電体層１２ｆの中央から第３の側面５０ｅ寄りに配置されている。引き出し電極部７８ｂは、主電極部７８ａの第１の側面５０ｃ側の端部から第１の側面５０ｃに引き出されるように伸びる。引き出し電極部７８ｂは、その端が第１の側面５０ｃに露出し、当該露出した端部で第１の端子電極６０（第３の電極層６０ｅ）に接続される。第１，第３及び第５の内部電極７０，７５，７８は、同一面上に配置されているが、互いに離れており、電気的に絶縁されている。

また、積層コンデンサ８１では、図１３（ｂ）に示されるように、第２及び第４の内部電極７１，７６が配置される誘電体層１２ｇ上にさらに第６の内部電極７９が配置され、第３及び第４の側面５０ｅ，５０ｆの対向方向において、第４及び第６の内部電極７６，７９の間に、第２の内部電極７１が位置する構成となっている。なお、第５及び第６の内部電極７８，７９によって、第２のコンデンサ部７７と同様に、第３のコンデンサ部８０が形成される。

第６の内部電極７９は、第４の内部電極７６と線対称な形状を呈し、主電極部７９ａと、引き出し電極部７９ｂとを有する。主電極部７９ａは、矩形形状を呈し、誘電体層１２ｆの中央から第３の側面５０ｅ寄りに配置されている。引き出し電極部７９ｂは、主電極部７９ａの第２の側面５０ｄ側の端部から第２の側面５０ｄに引き出されるように伸びる。引き出し電極部７９ｂは、その端が第２の側面５０ｄに露出し、当該露出した端部で第２の端子電極６１（第３の電極層６１ｅ）に接続される。第２，第４及び第６の内部電極７１，７６，７９は、同一面上に配置されているが、互いに離れており、電気的に絶縁されている。

このように、本実施形態では、第１の内部電極７０に接続される第１の端子部と、第３の内部電極７５に接続される第３の端子部と、第５の内部電極７８に接続される第５の端子部とが第１の端子電極６０に統合されていることになる。また、第２の内部電極７１に接続される第２の端子部と、第４の内部電極７６に接続される第４の端子部と、第６の内部電極７９に接続される第６の端子部とが第２の端子電極６１に統合されていることになる。

そして、第２実施形態の場合と同じように各端子部を個別にみると、第１〜第４の端子部の構成は第２実施形態と同様であり、更に、第５の端子部は、第３の電極層６０ｅ，及び第３の電極層６０ｅを覆う第２の電極層６０ｄの一部によって構成され、第６の端子部は、第３の電極層６１ｅ，及び第３の電極層６１ｅを覆う第２の電極層６１ｄの一部によって構成される。

すなわち、端子部としてみると、本実施形態に係る積層コンデンサ８１でも、第１及び第２実施形態と同様に、第１のコンデンサ部７２を構成する第１及び第２の内部電極７０，７１に接続される第１及び第２の端子部が、第３〜第６の端子部よりも電気抵抗が高い高抵抗層６０ｂ，６１ｂを有する構成となっている。このため、積層コンデンサ８１において、高抵抗層６０ｂ，６１ｂを有する第１及び第２の端子部及び第１のコンデンサ部７２によって構成される集合体を、ＥＳＲ値が制御可能なＥＳＲ制御コンデンサ部とすることができ、一般コンデンサ部とＥＳＲ制御コンデンサ部とを備えた複合コンデンサを形成することができる。しかも、本実施形態では、一般コンデンサ部を２つ並列に設けることもできる。

その結果、このような複合コンデンサを、図１５（ａ）に示されるように、一般コンデンサ部（第２及び第３のコンデンサ部７７，８０に相当）とＥＳＲ制御コンデンサ部（第１のコンデンサ部７２と抵抗Ｒに相当）とが並列になるように回路基板に実装すると、例えば、図１５（ｂ）に示されるように、積層コンデンサ８１において、第２及び第３のコンデンサ部７７，８０の静電容量Ｃ１＋Ｃ２（Ｃ１＝Ｃ２）を第１のコンデンサ部７２の静電容量Ｃｒよりも十分に大きく（Ｃ１＋Ｃ２≫Ｃｒ）設定した場合には、低周波帯域において低ＥＳＲとすることができ且つ高周波帯域において高ＥＳＲとすることができる。

また、図１５（ｃ）に示されるように、積層コンデンサ８１において、第２のコンデンサ部７７の静電容量Ｃ１を第１のコンデンサ部７２の静電容量Ｃｒよりも十分に大きく設定すると共に第３のコンデンサ部８０の静電容量Ｃ２を第１のコンデンサ部７２の静電容量Ｃｒよりも十分に小さく設定した（Ｃ１≫Ｃｒ≫Ｃ２）場合には、低周波帯域において低ＥＳＲとすることができ、中間帯域において高ＥＳＲとすることができ、高周波帯域において低ＥＳＲとすることができる。

また、積層コンデンサ８１では、コンデンサ素体５０に含まれる第５の内部電極７８に接続される第５の端子部を更に備えており、第１の端子部は、直方体形状を呈するコンデンサ素体５０の長手方向の側面であって第３及び第５の端子部の間に配置されている。このため、第１のコンデンサ部を構成する第１の内部電極７０の引き出し電極部７０ｂの位置を明確にすることができる。その結果、第１の端子部に高抵抗層６０ｂを形成しようとした場合、その位置を容易に確定できる。第２の端子部に高抵抗層６１ｂを形成しようとした場合も同様である。

なお、本実施形態のように第１〜第３のコンデンサ部７２，７７，８０を形成する場合において、図１６及び図１７に示されるように、第１及び第２の内部電極７０，７１を同一の誘電体層１２ｆ上に設けその間に中間電極７３ａを配置し、一方、第１及び第２の内部電極７０，７１の主電極部７０ａ，７１ａと積層方向にその一端側が対向するように中間電極７３ｂ，７３ｃを誘電体層１２ｇ上に配置するようにしてもよい。なお、中間電極７３ｂ，７３ｃは、積層方向においてその他端側が中間電極７３ａに対向する。この場合には、第１のコンデンサ部７２を直列に接続される複数のコンデンサから構成させることができる。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、第１実施形態等では、図５に示されるように、第１及び第３の端子電極２０，２２が同極性となるように接続し且つ第２及び第４の端子電極２１，２３が同極性となるように接続する実装構造を例示したが、第１及び第４の端子電極２０，２３が同極性となるように接続し且つ第２及び第３の端子電極２１，２２が同極性となるように接続する実装構造としてもよい。積層コンデンサ１は、第１及び第２のコンデンサ部３２，３７に分離しているので、第１及び第３の端子電極２０，２２が同極性となるように接続するか、又は、第１及び第４の端子電極２０，２３が同極性となるように接続するかの何れであっても、静電容量を生じさせることができる。

また、第１実施形態では、高抵抗部を有する第１及び第２の端子電極２０，２１を第１及び第２の側面１０ｃ，１０ｄに対向配置させていたが、これら第１及び第２の端子電極２０，２１を第３及び第４の側面１０ｅ，１０ｆに対向配置させるようにしてもよい。この場合には、内部電極３５，３６によって第１のコンデンサ部３２が構成され、内部電極３０，３１によって第２のコンデンサ部３７が構成される。

１，４１，８１…積層コンデンサ、１０，５０…コンデンサ素体、２０，６０…第１の端子電極、２０ｂ，２１ｂ，６０ｂ，６１ｂ…高抵抗層、２１，６１…第２の端子電極、２２…第３の端子電極、２３…第４の端子電極、３０，７０…第１の内部電極、３１，７１…第２の内部電極、３２，７２…第１のコンデンサ部、３５，７５…第３の内部電極、３６，７６…第４の内部電極、３７，７７…第２のコンデンサ部、７８…第５の内部電極、７９…第６の内部電極、８０…第３のコンデンサ部。

Claims (12)

1. 第１及び第２の内部電極を含み前記第１及び第２の内部電極が誘電体層を介して隣接するように積層される第１のコンデンサ部と、第３及び第４の内部電極を含み前記第３及び第４の内部電極が誘電体層を介して隣接するように積層される第２のコンデンサ部とを有するコンデンサ素体と、
   前記コンデンサ素体の外表面に配置され、且つ、前記第１の内部電極に接続される第１の端子部と、
   前記コンデンサ素体の外表面に配置され、且つ、前記第２の内部電極に接続される第２の端子部と、
   前記コンデンサ素体の外表面に配置され、且つ、前記第３の内部電極に接続される第３の端子部と、
   前記コンデンサ素体の外表面に配置され、且つ、前記第４の内部電極に接続される第４の端子部と、を備え、
   前記第１及び第２の端子部の少なくとも一方が、前記第３及び第４の端子部よりも電気抵抗が高い高抵抗部を有していることを特徴とする積層コンデンサ。
2. 前記第１〜第４の端子部それぞれは第１〜第４の端子電極から構成されており、
   前記第１及び第３の端子電極が同極性となるように接続し且つ前記第２及び第４の端子部が同極性となるように接続する実装構造、又は、前記第１及び第４の端子電極が同極性となるように接続し且つ前記第２及び第３の端子部が同極性となるように接続する実装構造に用いられることを特徴とする請求項１に記載の積層コンデンサ。
3. 前記第１及び第２のコンデンサ部の境界域において、前記第１のコンデンサ部の前記第２のコンデンサ部寄りの前記第１又は第２の内部電極と、前記第２のコンデンサ部の前記第１のコンデンサ部寄りの前記第３又は第４の内部電極とが同極性となるように接続されることを特徴とする請求項２に記載の積層コンデンサ。
4. 前記第１のコンデンサ部と２つの前記第２のコンデンサ部とが積層方向においてサンドイッチ構造となっていることを特徴とする請求項１〜３の何れか一項に記載の積層コンデンサ。
5. 前記コンデンサ素体は直方体形状を呈しており、前記第１及び第２の端子電極が前記コンデンサ素体の長手方向の側面に配置されていることを特徴とする請求項１〜４の何れか一項に記載の積層コンデンサ。
6. 前記第１及び第２のコンデンサ部のうち静電容量が小さい方のコンデンサ部が実装面側に配置されていることを特徴とする請求項１〜５の何れか一項に記載の積層コンデンサ。
7. 前記第１のコンデンサ部の静電容量が前記第２のコンデンサ部の静電容量よりも大きいことを特徴とする請求項１〜６の何れか一項に記載の積層コンデンサ。
8. 前記第２のコンデンサ部の静電容量が前記第１のコンデンサ部の静電容量よりも大きいことを特徴とする請求項１〜６の何れか一項に記載の積層コンデンサ。
9. 前記第１及び第３の端子部が第１の一体型端子電極に統合され、且つ、前記第２及び第４の端子部が第２の一体型端子電極に統合されていることを特徴とする請求項１に記載の積層コンデンサ。
10. 前記第１及び第３の内部電極と前記第２及び第４の内部電極の少なくとも一方の組の内部電極が積層方向における同一面上に配置されていることを特徴とする請求項９に記載の積層コンデンサ。
11. 前記コンデンサ素体は、第５及び第６の内部電極を含み前記第５及び第６の内部電極が誘電体層を介して隣接するように積層される第３のコンデンサ部を更に有し、
    前記第１〜第３のコンデンサ部の静電容量が、前記第２のコンデンサ部、前記第１のコンデンサ部及び前記第３のコンデンサ部の順に小さくなることを特徴とする請求項９又は１０に記載の積層コンデンサ。
12. 前記コンデンサ素体に含まれる第５の内部電極に接続される第５の端子部を更に備えており、
    前記第１の端子部は、直方体形状を呈する前記コンデンサ素体の長手方向の側面であって前記第３及び第５の端子部の間に配置されていることを特徴とする請求項９〜１１の何れか一項に記載の積層コンデンサ。

Images