JP5170066B2 - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP5170066B2
JP5170066B2 JP2009261071A JP2009261071A JP5170066B2 JP 5170066 B2 JP5170066 B2 JP 5170066B2 JP 2009261071 A JP2009261071 A JP 2009261071A JP 2009261071 A JP2009261071 A JP 2009261071A JP 5170066 B2 JP5170066 B2 JP 5170066B2
Authority
JP
Japan
Prior art keywords
electrode
lead conductor
width
dummy
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009261071A
Other languages
English (en)
Other versions
JP2011108785A (ja
Inventor
崇 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009261071A priority Critical patent/JP5170066B2/ja
Publication of JP2011108785A publication Critical patent/JP2011108785A/ja
Application granted granted Critical
Publication of JP5170066B2 publication Critical patent/JP5170066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層コンデンサに関する。
従来、誘電体層と内部電極とを交互に積層してなる積層体と、積層体の側面において互いに電気的に絶縁された外部電極及び端子導体とを備えた積層コンデンサがある。例えば特許文献1に記載の積層コンデンサでは、4種の内部電極が設けられており、このうちの2種の内部電極は、静電容量を形成する電極部と、この電極部と端子導体とに接続される引出導体とを有している。また、他の2種の内部電極は、端子導体に接続される引出導体と、外部電極に接続される引出導体とを有している。
このような積層コンデンサは、例えばICにおけるデカップリングコンデンサとして用いられる。ICの高速化・低電圧化が進む現状では、積層コンデンサにおけるESR(等価直列抵抗)の向上を実現することが要求されている。そこで、例えば特許文献2に記載の積層コンデンサでは、所定の内部電極の引出導体の幅を他の内部電極の引出導体の幅よりも小さくすることによって電流経路の絞り部を形成し、高ESR化を図っている。
特開2003−168621号公報 特開2009−123965号公報
一方、上述のように所定の内部電極の引出導体の幅を他の内部電極の引出導体の幅よりも小さくする場合、積層コンデンサのESRを高めることができる反面、幅を狭くした引出導体と端子電極との接触面積が低下することとなる。このことは、積層コンデンサの導通不良の一因となるので、ESRの向上を図りつつ導通不良の発生を抑制する技術が望まれている。
本発明は、上記課題の解決のためになされたものであり、ESRの向上を図りつつ、導通不良の発生を抑制できる積層コンデンサを提供する。
上記課題の解決のため、本発明に係る積層コンデンサは、誘電体層を介在させて複数の内部電極が積層された積層体と、積層体における長手方向の一端面に形成された第1の外部電極、及び他端面に形成された第2の外部電極と、積層体の各端面と交差する側面に互いに対向するようにそれぞれ形成された第1の端子導体及び第2の端子導体と、を備え、積層体は、第1の極性に接続される第1の内部電極と、第2の極性に接続される第2の内部電極とが少なくとも一層の前記誘電体層を挟んで交互に配置されてなる静電容量部と、静電容量部の積層方向の一方側及び他方側の少なくとも一方に配置され、第1の極性に接続される第3の内部電極と、静電容量部の積層方向の一方側及び他方側の少なくとも一方に配置され、第2の極性に接続される第4の内部電極とを有してなるESR制御部と、を有し、静電容量部において、第1の内部電極は、第1の引出導体を介して第1の端子導体にのみ接続され、第2の内部電極は、第2の引出導体を介して第2の端子導体にのみ接続され、ESR制御部において、第3の内部電極は、第3の引出導体を介して第1の端子導体に接続されていると共に、第4の引出導体を介して第1の外部電極に接続され、第4の内部電極は、第5の引出導体を介して第2の端子導体に接続されていると共に、第6の引出導体を介して第2の外部電極に接続され、第3の内部電極と同一面には、積層体の一端面に接し、かつ第3の内部電極、第3の引出導体、及び第4の引出導体から離間するように配置された第1のダミー電極が設けられ、第4の内部電極と同一面には、積層体の他端面に接し、かつ第4の内部電極、第5の引出導体、及び第6の引出導体から離間するように配置された第2のダミー電極が設けられ、第4の引出導体と第1のダミー電極との離間幅は、第4の引出導体と第1の外部電極との接続幅未満となっており、かつ第6の引出導体と第2のダミー電極との離間幅は、第6の引出導体と第2の外部電極との接続幅未満となっていることを特徴としている。
この積層コンデンサでは、静電容量部において内部電極が端子導体にのみ接続され、ESR制御部において内部電極が端子導体及び外部電極にそれぞれ接続されている。したがって、内部電極が並列に接続された端子導体が外部電極に直列に接続されるので、従来のように外部電極に内部電極を並列接続する場合と比較して高ESR化を実現できる。
また、この積層コンデンサでは、ESR制御部の内部電極と同一面に、積層体の長手方向の端面に接するダミー電極を配置している。したがって、引出導体のみで内部電極と外部電極との接続を行う場合に比べて、外部電極に接する電極部分の接触面積が大きくなる。これにより、外部電極と引出導体との密着性を十分に確保できるので、導通不良の発生を抑制できる。ここで、この積層コンデンサでは、引出導体とダミー電極との離間幅が、引出導体と外部電極との接続幅未満となっている。したがって、ダミー電極と外部電極の接続幅を十分に拡大でき、外部電極と引出導体との密着性が極めて良好なものとなる。
また、この積層コンデンサでは、第1のダミー電極は、一端面に接して第1の外部電極に接続され、第2のダミー電極は、他端面に接して第2の外部電極に接続されている。このように、同一面内に配置されたダミー電極と内部電極とを同一の外部電極に接続することで、仮にダミー電極と内部電極とが接触した場合であっても、ショート不良の発生を防止できる。
また、第1のダミー電極と第1の外部電極との接続幅は、第3の引出導体と第1の端子導体との接続幅以上となっており、第2のダミー電極と第2の外部電極との接続幅は、第5の引出導体と第2の端子導体との接続幅以上となっていることが好ましい。この場合、ダミー電極と外部電極の接続幅を一層十分に確保できる。したがって、外部電極と引出導体との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制できる。
また、第1のダミー電極と第1の外部電極との接続幅は、積層体の長手方向における第1のダミー電極の幅以上となっており、第2のダミー電極と第2の外部電極との接続幅は、積層体の長手方向における第2のダミー電極の幅以上となっていることが好ましい。この場合、ダミー電極と外部電極の接続幅を一層十分に確保できる。したがって、外部電極と引出導体との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制できる。
また、第1のダミー電極と第1の外部電極との接続幅は、第4の引出導体と第1の外部電極との接続幅以上となっており、第2のダミー電極と第2の外部電極との接続幅は、第6の引出導体と第2の外部電極との接続幅以上となっていることが好ましい。この場合、ダミー電極と外部電極の接続幅を一層十分に確保できる。したがって、外部電極と引出導体との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制できる。
また、積層体の長手方向における第1のダミー電極の幅は、第2の内部電極と一端面との離間幅以下となっており、積層体の長手方向における第2のダミー電極の幅は、第1の内部電極と他端面との離間幅以下となっていることが好ましい。この場合、積層方向でダミー電極と内部電極とが重なり合うことを防止できるので、ESR制御部の内部電極によって形成される静電容量成分と直列に接続される不要な静電容量成分が形成されてしまうことを防止できる。
また、積層体の長手方向における第1のダミー電極の幅は、第4の引出導体と第1のダミー電極との離間幅以上となっており、積層体の長手方向における第2のダミー電極の幅は、第6の引出導体と第2のダミー電極との離間幅以上となっていることが好ましい。この場合、ダミー電極の電極部分が途切れることを防止でき、外部電極と引出導体との密着性を一層確実に確保できる。
また、第4の引出導体は、一端面において幅方向の略中央に引き出され、第6の引出導体は、他端面において幅方向の略中央に引き出されていることが好ましい。この場合、ESR制御部において、引出導体を含めた異極性の内部電極のパターンが対称的になるため、内部電極を形成する際のパターニングが簡単なものとなる。
また、第1のダミー電極は、第4の引出導体を挟んで対称となるように複数配置され、第2のダミー電極は、第6の引出導体を挟んで対称となるように複数配置されていることが好ましい。この場合、積層体の一端面及び他端面から見た場合の引出導体とダミー電極との配置バランスが向上し、積層体の変形を抑えることができる。
本発明によれば、ESRの向上を図りつつ、導通不良の発生を抑制できる。
本発明に係る積層コンデンサの一実施形態を示す斜視図である。 図1に示した積層コンデンサの層構成を示す図である。 図1におけるIII−III線断面図である。 静電容量部の複合層を示す図である。 ESR制御部の複合層を示す図である。 変形例に係るESR制御部の複合層を示す図である。 変形例に係る積層コンデンサの断面図である。
以下、図面を参照しながら、本発明に係る積層コンデンサの好適な実施形態について詳細に説明する。
以下、図面を参照しながら、本発明に係る積層コンデンサの好適な実施形態について詳細に説明する。
図1は、本発明に係る積層コンデンサの実装構造の一実施形態を示す斜視図である。また、図2は、図1に示した積層コンデンサの層構成を示す図であり、図3は、図1におけるIII−III線断面図である。
図1〜図3に示すように、積層コンデンサ1は、略直方体形状の積層体2と、積層体2の端面に形成された外部電極3(3A,3B)と、積層体2の側面に形成された端子導体4(4A,4B)とを備えている。
積層体2は、図2に示すように、誘電体層6の上に異なるパターンの内部電極7が形成されてなる複数の複合層5と、複合層5の最表層に積層され、保護層として機能する誘電体層6とによって形成されている。誘電体層6は、誘電体セラミックを含むセラミックグリーンシートの焼結体からなり、内部電極7は、導電性ペーストの焼結体からなる。なお、実際の積層コンデンサ1では、誘電体層6,6間の境界が視認できない程度に一体化されている。
外部電極3及び端子導体4は、導電性金属粉末及びガラスフリットを含む導電性ペーストを焼き付けることによって形成されている。外部電極3は、積層コンデンサ1の実装の際に、所定の極性に接続される電極である。また、端子導体4は、積層体2における後述の静電容量部11に属する内部電極7同士を並列に接続する導体であり、実装基板に直接接続されない導体である。
外部電極(第1の外部電極)3Aは、積層コンデンサ1の基板実装の際に例えば+極性(第1の極性)に接続される電極であり、積層体2における長手方向の一端面2aを覆うように形成されている。外部電極(第2の外部電極)3Bは、積層コンデンサ1の基板実装の際に例えば−極性(第2の極性)に接続される電極であり、積層体2における長手方向の他端面2bを覆うように形成されている。
端子導体(第1の端子導体)4Aは、積層体2の一端面2a及び他端面2bと直交する側面のうち、積層方向に沿う一方の側面2cに形成され、端子導体(第2の端子導体)4Bは、側面2cと対向する他方の側面2dに形成されている。端子導体4A,4Bは、側面2c,2dにおいて上述の積層方向に帯状に延在すると共に、積層体2の積層方向の端面に張り出すパッド部分を有している。外部電極3A,3B及び端子導体4A,4Bは、所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。
積層コンデンサ1の実装に用いる基板100は、陽極ランドパターン101Aと、陰極ランドパターン101Bとを有している。陽極ランドパターン101A及び陰極ランドパターン101Bは、例えば外部電極3A及び外部電極3Bの幅方向に沿って帯状に形成され、所定の回路配線に接続されている。
積層コンデンサ1の実装構造において、外部電極3Aは、陽極ランドパターン101Aに接合され、外部電極3Bは、陰極ランドパターン101Bに接合される。また、端子導体4A及び端子導体4Bは、陽極ランドパターン101A及び陰極ランドパターン101Bのいずれにも接合されない。すなわち、積層コンデンサ1の実装構造では、外部電極3A及び外部電極3Bのみが基板100に対して接合された状態となる。
次に、積層体2の構成について更に詳細に説明する。
積層体2は、図2及び図3に示すように、積層コンデンサの静電容量に主として寄与する静電容量部11と、積層コンデンサ1のESRを制御するESR制御部12とを有している。静電容量部11は、図4に示すように、パターンの異なる2つの内部電極7(7A,7B)を有する複合層5A,5Bが交互に複数積層されて形成されている。複合層5Aの内部電極(第1の内部電極)7Aは、図4(a)に示すように、中央部分に形成された矩形の主電極部13Aと、主電極部13Aの一辺から引き出された帯状の引出導体(第1の引出導体)14Aとを有している。引出導体14Aの端部は、積層体2の側面2cに露出し、端子導体4Aに接続されている。
複合層5Bの内部電極(第2の内部電極)7Bは、図4(b)に示すように、中央部分に形成された矩形の主電極部13Bと、主電極部13Bの一辺から引き出された帯状の引出導体(第2の引出導体)14Bとを有している。引出導体14Bの端部は、引出導体14Aとは反対に積層体2の側面2dに露出し、端子導体4Bに接続されている。
このような静電容量部11では、積層方向から見て内部電極7Aの主電極部13Aと内部電極7Bの主電極部13Bとが互いに重なり合う部分が容量形成領域となっている。本実施形態では、主電極部13Aの全面が主電極部13Bの全面と重なり合っており、容量形成領域が十分に確保されている。
一方、ESR制御部12は、積層方向から見て静電容量部11を挟むように配置されている。ESR制御部12は、図5に示すように、内部電極パターンの異なる2つの複合層5C,5Dによって形成されている。複合層5Cの内部電極(第3の内部電極)7Cは、図5(a)に示すように、最下層の内部電極7Bにおける主電極部13Bの略半分部分と対向する主電極部13Cを有している。
また、内部電極7Cは、主電極部13Cから端子導体4A,4Bを結ぶ方向に引き出された帯状の引出導体(第3の引出導体)14Cと、主電極部13Cから外部電極3A,3Bを結ぶ方向に引き出された帯状の引出導体(第4の引出導体)14Dとを有している。引出導体14Cの端部は、積層体2における長手方向の略中央位置から側面2cに露出し、端子導体4Aに接続されている。また、引出導体14Dの端部は、中心線Mよりも端子導体4B寄りの位置から積層体2の一端面2aに露出し、外部電極3Aに接続されている。
また、内部電極7Cと同一面には、ダミー電極15が形成されている。内部電極7Cと同一面のダミー電極(第1のダミー電極)15Aは、積層体2における一端面2aに接し、かつ主電極部13C、引出導体14C、及び引出導体14Dから離間するように配置されている。
このような複合層5Cでは、引き出し導体14Dとダミー電極との離間幅W1は、引出導体14Dと外部電極3Aとの接続幅W2未満となっており、ダミー電極15Aと外部電極3Aとの接続幅W3が十分に確保されている。また、ダミー電極15Aと外部電極3Aとの接続幅W3は、引出導体14Cと端子導体4Aとの接続幅W4以上となっており、かつ引出導体14Dと外部電極3Aとの接続幅W2以上となっている。
さらに、ダミー電極15Aと外部電極3Aとの接続幅W3は、積層体2の長手方向におけるダミー電極15Aの幅W5以上となっている。積層体2の長手方向におけるダミー電極15Aの幅W5は、内部電極7Bにおける主電極部13Bと一端面2aとの離間幅W6(図4(b)参照)以下となっている一方で、引き出し導体14Dとダミー電極との離間幅W1以上となっている。なお、積層体2の長手方向におけるダミー電極15Aの幅W5は、内部電極7Dにおける主電極部13Dと一端面2aとの離間幅W7(図5(b)参照)以下となっていることが好ましい。
これに対し、複合層5Dの内部電極(第4の内部電極)7Dは、図5(b)に示すように、最上層の内部電極7Aにおける主電極部13Aの略半分部分と対向する主電極部13Dを有している。また、内部電極7Dは、主電極部13Dから端子導体4A,4Bを結ぶ方向に引き出された帯状の引出導体(第5の引出導体)14Eと、主電極部13Dから外部電極3A,3Bを結ぶ方向に引き出された帯状の引出導体(第6の引出導体)14Fとを有している。
引出導体14Eの端部は、積層体2における長手方向の略中央位置から側面2dに露出し、端子導体4Bに接続されている。また、引出導体14Fの端部は、中心線Mよりも端子導体4A寄りの位置から積層体2の他端面2bに露出し、外部電極3Bに接続されている。内部電極7Dと同一面にも、ダミー電極15が形成されている。内部電極7Dと同一面のダミー電極(第2のダミー電極)15Bは、積層体2における他端面2bに接し、かつ主電極部13D、引出導体14E、及び引出導体14Fから離間するように配置されている。
この複合層5Dでは、複合層5Cの場合と同様に、引出導体14Fとダミー電極15Bとの離間幅W1は、引出導体14Fと外部電極3Bとの接続幅W2未満となっており、ダミー電極15Bと外部電極3Bとの接続幅W3が十分に確保されている。また、ダミー電極15Bと外部電極3Bとの接続幅W3は、引出導体14Eと端子導体4Bとの接続幅W4以上となっており、かつ引出導体14Fと外部電極3Bとの接続幅W2以上となっている。
さらに、ダミー電極15Bと外部電極3Bとの接続幅W3は、積層体2の長手方向におけるダミー電極15Bの幅W5以上となっている。積層体2の長手方向におけるダミー電極15Bの幅W5は、内部電極7Aにおける主電極部13Aと他端面2bとの離間幅W6(図4(a)参照)以下となっている一方で、引き出し導体14Fとダミー電極15Bとの離間幅W1以上となっている。なお、積層体2の長手方向におけるダミー電極15Bの幅W5は、内部電極7Cにおける主電極部13Cと他端面2bとの離間幅W7(図5(a)参照)以下となっていることが好ましい。
以上説明したように、積層コンデンサ1では、静電容量部11において内部電極7が端子導体4にのみ接続され、ESR制御部12において内部電極7が端子導体4及び外部電極3にそれぞれ接続されている。したがって、内部電極7が並列に接続された端子導体4が外部電極3に直列に接続されるので、従来のように外部電極に内部電極を並列接続する場合と比較して高ESR化を実現できる。
また、積層コンデンサ1では、ESR制御部12の内部電極7と同一面に、積層体2の長手方向の端面2a,2bに接するダミー電極15を配置している。したがって、引出導体14のみで内部電極7と外部電極3との接続を行う場合に比べて、外部電極3に接する電極部分の接触面積が大きくなる。これにより、外部電極3と引出導体14との密着性を十分に確保できるので、導通不良の発生を抑制できる。ダミー電極15による密着性の確保は、本実施形態のように、ESR制御部12を構成する複合層5C,5Dの層数が少ない場合に特に有効となる。
ここで、この積層コンデンサ1では、引出導体14とダミー電極15との離間幅W1が、引出導体14と外部電極3との接続幅W2未満となっている。このため、ダミー電極15と外部電極3との接続幅W3を十分に拡大でき、外部電極3と引出導体14との密着性を極めて良好に保つことが可能となる。
また、積層コンデンサ1では、複合層5Cのダミー電極15Aが、一端面2aに接して外部電極3Aに接続され、複合層5Dのダミー電極15Bが、他端面2bに接して外部電極3Bに接続されている。このように、同一面内に配置されたダミー電極15と内部電極13とを同一の外部電極3に接続することで、仮にダミー電極15と内部電極13とが接触した場合であっても、積層コンデンサ1のESRが僅かに低下するにとどまり、ショート不良の発生を防止できる。
また、積層コンデンサ1では、ダミー電極15と外部電極3との接続幅W3が、引出導体14と端子導体4との接続幅W4以上となっている。さらに、この接続幅W3は、積層体2の長手方向におけるダミー電極15の幅W5以上となっており、引出導体14と外部電極3との接続幅W2以上となっている。このような構成により、外部電極3と引出導体14との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制できる。
また、積層コンデンサ1では、積層体2の長手方向におけるダミー電極15の幅W5が、静電容量部11の内部電極7と端面2a,2bとの離間幅W6以下となっている一方で、引き出し導体14とダミー電極15との離間幅W1以上となっている。W5をW6以下とすることで、積層方向でダミー電極15と内部電極7とが重なり合うことを防止できるので、ESR制御部12の内部電極7によって形成される静電容量成分と直列に接続される不要な静電容量成分が形成されてしまうことを防止できる。また、W5をW1以上とすることで、ダミー電極の電極部分が途切れることを防止でき、外部電極と引出導体との密着性をより確実に確保できる。
本発明は、上記実施形態に限られるものではない。例えば実装時に外部電極3に接続する極性は、上記実施形態と反転していてもよい。また、内部電極及びダミー電極のパターンは、例えば図6に示すように、種々の変形を適用できる。この変形例では、図6(a)に示すように、複合層5Cにおいて、引出導体14Dを中心線Mに沿って形成すると共に、引出導体14Dを挟んで対称となるように一対のダミー電極15A,15Aを配置している。また、図6(b)に示すように、複合層5Dにおいて、引出導体14Fを挟んで対称となるように一対のダミー電極15B,15Bを配置している。
このような変形例においても、W1〜W6の関係を上記実施形態と同様にすることで、外部電極3と引出導体14との密着性を十分に確保でき、導通不良の発生を抑制できる。また、ESR制御部12において、引出導体14を含めた異極性の内部電極7のパターンが対称的になるため、内部電極7を形成する際のパターニングが簡単なものとなる。さらに、積層体2の一端面2a及び他端面2bから見た場合の引出導体14とダミー電極15との配置バランスが向上し、積層体2の変形を抑えることができる。
さらに、上述した実施形態では、静電容量部11の一方側に内部電極7Dを形成し、他方側に内部電極7Cを形成してESR制御部12を形成しているが、例えば図7に示すように、静電容量部11の一方側と他方側の双方に内部電極7C,7Dの対を形成してもよい。この場合、積層体2の長手方向におけるダミー電極15Aの幅W5を、内部電極7Dにおける主電極部13Dと一端面2aとの離間幅W7(図5(b)参照)以下とし、かつ積層体2の長手方向におけるダミー電極15Bの幅W5を、内部電極7Cにおける主電極部13Cと他端面2bとの離間幅W7(図5(a)参照)以下とすることで、不要な静電容量の形成を一層確実に抑制できる。
なお、外部電極3の密着性を高めるという観点から、図5(a)に示した内部電極7Cにおいて、主電極部13Cから離間した状態で他端面2bに接するダミー電極を形成すると共に、図5(b)に示した内部電極7Dにおいて、主電極部13Dから離間した状態で一端面2aに接するダミー電極を形成してもよい。
1…積層コンデンサ、2…積層体、2a…一端面、2b…他端面、2c,2d…側面、3…外部電極、3A…外部電極(第1の外部電極)、3B…外部電極(第2の外部電極)、4…端子導体、4A…端子導体(第1の端子導体)、4B…端子導体(第2の端子導体)、6…誘電体層、7…内部電極、7A…内部電極(第1の内部電極)、7B…内部電極(第2の内部電極)、7C…内部電極(第3の内部電極)、7D…(第4の内部電極)、11…静電容量部、12…ESR制御部、14…引出導体、14A…引出導体(第1の引出導体)、14B…引出導体(第2の引出導体)、14C…引出導体(第3の引出導体)、14D…引出導体(第4の引出導体)、14E…引出導体(第5の引出導体)、14F…引出導体(第6の引出導体)、15…ダミー電極、15A…ダミー電極(第1のダミー電極)、15B…ダミー電極(第2のダミー電極)。

Claims (9)

  1. 誘電体層を介在させて複数の内部電極が積層された略直方体形状の積層体と、
    前記積層体における長手方向の一端面に形成された第1の外部電極、及び他端面に形成された第2の外部電極と、
    前記積層体の前記各端面と直交する側面に互いに対向するようにそれぞれ形成された第1の端子導体及び第2の端子導体と、を備え、
    前記積層体は、
    第1の極性に接続される第1の内部電極と、第2の極性に接続される第2の内部電極とが少なくとも一層の前記誘電体層を挟んで交互に配置されてなる静電容量部と、
    前記静電容量部の積層方向の一方側及び他方側の少なくとも一方に配置され、前記第1の極性に接続される第3の内部電極と、前記静電容量部の積層方向の一方側及び他方側の少なくとも一方に配置され、前記第2の極性に接続される第4の内部電極とを有してなるESR制御部と、を有し、
    前記静電容量部において、
    前記第1の内部電極は、一方の前記側面に露出する第1の引出導体を介して前記第1の端子導体にのみ接続され、
    前記第2の内部電極は、他方の前記側面に露出する第2の引出導体を介して前記第2の端子導体にのみ接続され、
    前記ESR制御部において、
    前記第3の内部電極は、一方の前記側面に露出する第3の引出導体を介して前記第1の端子導体に接続されていると共に、前記一端面に露出する第4の引出導体を介して前記第1の外部電極に接続され、
    前記第4の内部電極は、他方の前記側面に露出する第5の引出導体を介して前記第2の端子導体に接続されていると共に、前記他端面に露出する第6の引出導体を介して前記第2の外部電極に接続され、
    前記第3の内部電極と同一面には、前記積層体の前記一端面に接して前記第1の外部電極に接続され、かつ前記第3の内部電極、前記第3の引出導体、及び前記第4の引出導体から離間するように配置された第1のダミー電極が設けられ、
    前記第4の内部電極と同一面には、前記積層体の前記他端面に接して前記第2の外部電極に接続され、かつ前記第4の内部電極、前記第5の引出導体、及び前記第6の引出導体から離間するように配置された第2のダミー電極が設けられ、
    前記第4の引出導体と前記第1のダミー電極との離間幅は、前記第4の引出導体と前記第1の外部電極との接続幅未満となっており、かつ前記第6の引出導体と前記第2のダミー電極との離間幅は、前記第6の引出導体と前記第2の外部電極との接続幅未満となっていることを特徴とする積層コンデンサ。
  2. 前記第1のダミー電極と前記第1の外部電極との接続幅は、第3の引出導体と前記第1の端子導体との接続幅以上となっており、前記第2のダミー電極と前記第2の外部電極との接続幅は、前記第5の引出導体と前記第2の端子導体との接続幅以上となっていることを特徴とする請求項1記載の積層コンデンサ。
  3. 前記第1のダミー電極と前記第1の外部電極との接続幅は、前記積層体の長手方向における前記第1のダミー電極の幅以上となっており、前記第2のダミー電極と前記第2の外部電極との接続幅は、前記積層体の長手方向における前記第2のダミー電極の幅以上となっていることを特徴とする請求項1又は2記載の積層コンデンサ。
  4. 前記第1のダミー電極と前記第1の外部電極との接続幅は、前記第4の引出導体と前記第1の外部電極との接続幅以上となっており、前記第2のダミー電極と前記第2の外部電極との接続幅は、前記第6の引出導体と前記第2の外部電極との接続幅以上となっていることを特徴とする請求項1〜3のいずれか一項記載の積層コンデンサ。
  5. 前記積層体の長手方向における前記第1のダミー電極の幅は、前記第2の内部電極と前記一端面との離間幅以下となっており、前記積層体の長手方向における前記第2のダミー電極の幅は、前記第1の内部電極と前記他端面との離間幅以下となっていることを特徴とする請求項1〜4のいずれか一項記載の積層コンデンサ。
  6. 前記積層体の長手方向における前記第1のダミー電極の幅は、前記第4の引出導体と前記第1のダミー電極との離間幅以上となっており、前記積層体の長手方向における前記第2のダミー電極の幅は、前記第6の引出導体と前記第2のダミー電極との離間幅以上となっていることを特徴とする請求項1〜5のいずれか一項記載の積層コンデンサ。
  7. 前記第4の引出導体は、前記一端面において幅方向の略中央に引き出され、前記第6の引出導体は、前記他端面において幅方向の略中央に引き出されていることを特徴とする請求項1〜6のいずれか一項記載の積層コンデンサ。
  8. 前記第1のダミー電極は、前記第4の引出導体を挟んで対称となるように複数配置され、前記第2のダミー電極は、前記第6の引出導体を挟んで対称となるように複数配置されていることを特徴とする請求項7記載の積層コンデンサ。
  9. 前記第3の内部電極は、矩形の主電極部を有しており、
    前記第3の引出導体は、前記第3の内部電極の前記主電極部の一方の前記側面に対向する辺から引き出されて一方の前記側面に露出し、前記第4の引出導体は、前記第3の内部電極の前記主電極部の前記一端面に対向する辺から引き出されて前記一端面に露出し、
    前記第4の内部電極は、矩形の主電極部を有しており、
    前記第5の引出導体は、前記第4の内部電極の前記主電極部の他方の前記側面に対向する辺から引き出されて他方の前記側面に露出し、前記第6の引出導体は、前記第4の内部電極の前記主電極部の前記他端面に対向する辺から引き出されて前記他端面に露出し、
    前記第1のダミー電極は、前記第3の内部電極の前記主電極部と前記第3の引出導体とに前記長手方向で対向するように配置され、
    前記第2のダミー電極は、前記第4の内部電極の前記主電極部と前記第5の引出導体とに前記長手方向で対向するように配置されていることを特徴とする請求項1記載の積層コンデンサ。
JP2009261071A 2009-11-16 2009-11-16 積層コンデンサ Active JP5170066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009261071A JP5170066B2 (ja) 2009-11-16 2009-11-16 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009261071A JP5170066B2 (ja) 2009-11-16 2009-11-16 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2011108785A JP2011108785A (ja) 2011-06-02
JP5170066B2 true JP5170066B2 (ja) 2013-03-27

Family

ID=44231958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009261071A Active JP5170066B2 (ja) 2009-11-16 2009-11-16 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP5170066B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253245A (ja) * 2011-06-03 2012-12-20 Tdk Corp 積層電子部品及び積層電子部品の製造方法
JP2012256641A (ja) * 2011-06-07 2012-12-27 Tdk Corp 積層コンデンサ
KR101983128B1 (ko) * 2011-12-19 2019-05-29 삼성전기주식회사 적층 세라믹 전자 부품
JP5857871B2 (ja) * 2012-05-09 2016-02-10 Tdk株式会社 積層コンデンサ
JP6064362B2 (ja) * 2012-05-09 2017-01-25 Tdk株式会社 積層コンデンサ
KR101504015B1 (ko) 2013-07-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463161B2 (ja) * 1998-10-26 2003-11-05 Tdk株式会社 積層セラミックチップコンデンサ
JP2003282356A (ja) * 2002-03-27 2003-10-03 Kyocera Corp コンデンサアレイ
JP4096993B2 (ja) * 2004-12-24 2008-06-04 株式会社村田製作所 積層コンデンサおよびその実装構造
JP4645637B2 (ja) * 2007-11-15 2011-03-09 Tdk株式会社 積層コンデンサ
JP5029564B2 (ja) * 2007-12-17 2012-09-19 株式会社村田製作所 積層コンデンサ

Also Published As

Publication number Publication date
JP2011108785A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
JP4450084B2 (ja) 積層コンデンサ及び積層コンデンサの実装構造
JP5218545B2 (ja) 積層コンデンサ
JP5267548B2 (ja) 積層コンデンサ
JP4548492B2 (ja) 積層コンデンサアレイ
US8659871B2 (en) Multilayer capacitor having reduced equivalent series inductance
US8493710B2 (en) Multilayer capacitor with improved adhesiveness between the layers
JP5170066B2 (ja) 積層コンデンサ
JP4166235B2 (ja) 積層コンデンサ
JP4370352B2 (ja) 積層コンデンサ
CN108364785B (zh) 层叠电容器及电子部件装置
JP5267363B2 (ja) 積層型電子部品
JP5126327B2 (ja) 積層コンデンサ
JP4475338B2 (ja) 積層コンデンサ
JP4428446B2 (ja) 積層コンデンサ
JP6111768B2 (ja) 貫通型コンデンサ
JP5251834B2 (ja) 積層コンデンサ
JP5131263B2 (ja) 積層コンデンサ
JP5353757B2 (ja) 積層コンデンサ
JP5170065B2 (ja) 積層コンデンサ
JP6459717B2 (ja) 積層セラミックコンデンサ
JP5131264B2 (ja) 積層コンデンサ
JP6537766B2 (ja) チップ型電子部品
JP5589429B2 (ja) 積層コンデンサ
JP2012169536A (ja) 貫通型積層コンデンサ
JP2013235975A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5170066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150