JP5126327B2 - 積層コンデンサ - Google Patents

Description

本発明は、積層コンデンサに関する。

従来の積層コンデンサとして、例えば特許文献１に記載の積層コンデンサがある。この積層コンデンサには、４種の内部電極が設けられており、このうちの２種の内部電極は、静電容量を形成する電極部と、この電極部と端子導体とに接続される引出導体とを有し、素体の中央部分で静電容量部を構成している。また、他の２種の内部電極は、端子導体に接続される引出導体と、外部電極に接続される引出導体とを有し、素体の最外層でＥＳＲ制御部を構成している。ＥＳＲ制御部は、素体の上下にそれぞれ配置され、これにより、積層コンデンサを基板等に実装する際の方向性を打ち消すことが可能となり、素体の向きを上下任意に配置できる。

特開２００３−１６８６２１号公報

このような積層コンデンサは、例えばＩＣにおけるデカップリングコンデンサとして用いられる。ＩＣの高速化・低電圧化が進む現状では、積層コンデンサにおけるＥＳＲ（等価直列抵抗）の向上を実現することが要求されている。高ＥＳＲ化の実現のためには、例えばＥＳＲ制御層を構成する内部電極を素体内に１組だけ配置することが考えられる。しかしながら、上述した従来の積層コンデンサにおいて、ＥＳＲ制御層を構成する内部電極を素体の中央に配置した場合、或いは素体の上下に１層ずつ分けて配置した場合、端子電極間の電流ループ距離が長くなり、ＥＳＬ（等価直列インダクタンス）が増加してしまうおそれがある。

本発明は、上記課題の解決のためになされたものであり、実装の方向性を無くしつつ、高ＥＳＲ化及び低ＥＳＬ化を図ることができる積層コンデンサを提供することを目的とする。

上記課題の解決のため、本発明に係る積層コンデンサは、誘電体層を介在させて複数の内部電極が積層された積層体と、前記積層体の外表面に形成された第１の外部電極、第２の外部電極、第１の端子導体、及び第２の端子導体と、を備え、積層体は、第１の内部電極と第２の内部電極とが少なくとも一層の誘電体層を挟んで交互に配置されてなる静電容量部と、第３の内部電極と第４の内部電極とが少なくとも一層の誘電体層を挟んで交互に配置されてなるＥＳＲ制御部と、を有し、ＥＳＲ制御部は、積層体の積層方向において静電容量部の上下にそれぞれ分離配置されており、静電容量部において、第１の内部電極は、第１の引出導体を介して第１の端子導体にのみ接続され、第２の内部電極は、第２の引出導体を介して第２の端子導体にのみ接続され、ＥＳＲ制御部において、第３の内部電極は、第３の引出導体を介して第１の端子導体に接続されていると共に、第４の引出導体を介して第１の外部電極に接続され、第４の内部電極は、第５の引出導体を介して第２の端子導体に接続されていると共に、第６の引出導体を介して第２の外部電極に接続され、第１の外部電極は、一方のＥＳＲ制御部の第３の内部電極が接続される第１の部分と、他方のＥＳＲ制御部の第３の内部電極が接続される第２の部分とを有し、第２の外部電極は、一方のＥＳＲ制御部の第４の内部電極が接続される第１の部分と、他方のＥＳＲ制御部の第４の内部電極が接続される第２の部分とを有し、第１の外部電極の第１の部分と第２の部分との間に物理的な離間部分が形成され、かつ第２の外部電極の第１の部分と第２の部分との間に物理的な離間部分が形成されていることを特徴としている。

この積層コンデンサでは、ＥＳＲ制御部が静電容量部の上下に分離配置されている。したがって、積層コンデンサを基板等に実装する際の向きを上下で任意に配置することができる。また、この積層コンデンサでは、各ＥＳＲ制御部を構成する内部電極と接続される外部電極が物理的に離間した状態となっている。これにより、積層コンデンサを基板等に実装した場合に、実装面側のＥＳＲ制御部のみを基板に対して接続することが可能となり、実装面と反対側のＥＳＲ制御部は、中央の静電容量部と同様に機能することとなる。したがって、積層コンデンサ全体では、単体のＥＳＲ制御部が存在する場合と等価となり、内部電極と外部電極との接続箇所を減らすことによる高ＥＳＲ化を実現できる。さらに、実装面側のＥＳＲ制御部のみを基板に対して接続することにより、外部電極間の最小電流ループ距離が短くなる。これにより、低ＥＳＬ化を実現できる。

また、第１の外部電極の第１の部分と第２の部分との間の離間距離は、第１の外部電極の第１の部分及び第２の部分の積層方向の長さよりも長く、かつ第２の外部電極の第１の部分と第２の部分との間の離間距離は、第２の外部電極の第１の部分及び第２の部分の積層方向の長さよりも長くなっていることが好ましい。この場合、第１の外部電極の第１の部分と第２の部分との間、及び第２の外部電極の第１の部分と第２の部分との間をより確実に物理的に離間させることができる。

また、積層体の積層方向において、第１の外部電極の第１の部分と第２の部分、及び第２の外部電極の第１の部分と第２の部分は、静電容量部の第１の内部電極及び第２の内部電極に重ならないことが好ましい。この場合、第１の外部電極の第１の部分と第２の部分との間、及び第２の外部電極の第１の部分と第２の部分との間をより確実に物理的に離間させることができる。

また、第１の外部電極の第１の部分と第２の部分との間の離間部分、及び第２の外部電極の第１の部分と第２の部分と間の離間部分には、絶縁性部材がそれぞれ配置されていることが好ましい。この場合、第１の外部電極の第１の部分と第２の部分との間、及び第２の外部電極の第１の部分と第２の部分との間をより確実に電気的に絶縁できる。

また、ＥＳＲ制御部は、第３の内部電極及び第４の内部電極を１組のみ備えて構成されていることが好ましい。この場合、内部電極と外部電極との接続箇所が最小となり、積層コンデンサの高ＥＳＲ化を最も効果的に実現できる。

本発明によれば、実装の方向性を無くしつつ、高ＥＳＲ化及び低ＥＳＬ化を図ることができる。

本発明に係る積層コンデンサの一実施形態を示す斜視図である。 図１に示した積層コンデンサの層構成を示す図である。 図１におけるＩＩＩ−ＩＩＩ線断面図である。 静電容量部の複合層を示す図である。 ＥＳＲ制御部の複合層を示す図である。 図３の要部拡大図である。 図１に示した積層コンデンサの実装状態を示す断面図である。 変形例に係る積層コンデンサを示す断面図である。 本発明に係る多端子型又はアレイ型の積層コンデンサの一実施形態を示す斜視図である。 多端子型の積層コンデンサにおける静電容量部の複合層を示す図である。 多端子型の積層コンデンサにおけるＥＳＲ制御部の複合層を示す図である。 アレイ型の積層コンデンサにおける静電容量部の複合層を示す図である。 アレイ型の積層コンデンサにおけるＥＳＲ制御部の複合層を示す図である。 本発明に係る積層コンデンサの更なる変形例を示す斜視図である。 図１４に示した積層コンデンサにおける静電容量部の複合層を示す図である。 図１４に示した積層コンデンサにおけるＥＳＲ制御部の複合層を示す図である。

以下、図面を参照しながら、本発明に係る積層コンデンサの好適な実施形態について詳細に説明する。

図１は、本発明に係る積層コンデンサの実装構造の一実施形態を示す斜視図である。また、図２は、図１に示した積層コンデンサの層構成を示す図であり、図３は、図１におけるＩＩＩ−ＩＩＩ線断面図である。

図１〜図３に示すように、積層コンデンサ１は、略直方体形状の積層体２と、積層体２の長手方向の両端面にそれぞれ形成された外部電極３，４と、積層体２の側面に形成された端子導体５，６とを備えている。

積層体２は、図２に示すように、誘電体層８の上に異なるパターンの内部電極９が形成されてなる複数の複合層７と、複合層７の最表層に積層され、保護層として機能する誘電体層８とによって形成されている。誘電体層８は、誘電体セラミックを含むセラミックグリーンシートの焼結体からなり、内部電極９は、導電性ペーストの焼結体からなる。なお、実際の積層コンデンサ１では、誘電体層８，８間の境界が視認できない程度に一体化されている。

外部電極３，４及び端子導体５，６は、導電性金属粉末及びガラスフリットを含む導電性ペーストを焼き付けることによって形成されている。外部電極３，４は、積層コンデンサ１の実装の際に、所定の極性に接続される電極である。また、端子導体５，６は、積層体２における後述の静電容量部１１に属する内部電極９同士を並列に接続する導体であり、基板に直接接続されない導体である。

外部電極（第１の外部電極）３は、積層コンデンサ１の基板実装の際に例えば＋極性に接続される電極であり、積層体２における長手方向の一端面２ａを覆うように形成されている。外部電極（第２の外部電極）４は、積層コンデンサ１の基板実装の際に例えば−極性に接続される電極であり、積層体２における長手方向の他端面２ｂを覆うように形成されている。

端子導体（第１の端子導体）５は、積層体２の一端面２ａ及び他端面２ｂと直交する側面のうち、積層方向に沿う一方の側面２ｃに形成され、端子導体（第２の端子導体）６は、側面２ｃと対向する他方の側面２ｄに形成されている。端子導体５，６は、側面２ｃ，２ｄにおいて上述の積層方向に帯状に延在すると共に、積層体２の積層方向の端面に張り出すパッド部分を有している。外部電極３，４と端子導体５，６とは、所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。

積層コンデンサ１の実装に用いる基板１００は、陽極ランドパターン１０１Ａと、陰極ランドパターン１０１Ｂとを有している。陽極ランドパターン１０１Ａ及び陰極ランドパターン１０１Ｂは、例えば外部電極３及び外部電極４の幅方向に沿って帯状に形成され、所定の回路配線に接続されている。

積層コンデンサ１の実装構造において、外部電極３は、陽極ランドパターン１０１Ａに接合され、外部電極４は、陰極ランドパターン１０１Ｂに接合される。また、端子導体５及び端子導体６は、陽極ランドパターン１０１Ａ及び陰極ランドパターン１０１Ｂのいずれにも接合されない。すなわち、積層コンデンサ１の実装構造では、外部電極３及び外部電極４のみが基板１００に対して接合された状態となる。

次に、積層体２の構成について更に詳細に説明する。

積層体２は、図２及び図３に示すように、積層コンデンサの静電容量に主として寄与する静電容量部１１と、積層コンデンサ１のＥＳＲを制御するＥＳＲ制御部１２とを有している。静電容量部１１は、図４に示すように、パターンの異なる２つの内部電極９（９Ａ，９Ｂ）を有する複合層７Ａ，７Ｂが交互に複数積層されて形成されている。

複合層７Ａの内部電極（第１の内部電極）９Ａは、図４（ａ）に示すように、中央部分に形成された矩形の主電極部１３Ａと、主電極部１３Ａの一辺から端子導体５に向かって引き出された帯状の引出導体（第１の引出導体）１４Ａとを有している。引出導体１４Ａの端部は、積層体２における長手方向の略中央位置から側面２ｃに露出し、端子導体５に接続されている。

複合層７Ｂの内部電極（第２の内部電極）９Ｂは、図４（ｂ）に示すように、中央部分に形成された矩形の主電極部１３Ｂと、主電極部１３Ｂの一辺から端子導体６に向かって引き出された帯状の引出導体（第２の引出導体）１４Ｂとを有している。引出導体１４Ｂの端部は、積層体２における長手方向の略中央位置から側面２ｄに露出し、端子導体６に接続されている。

このような静電容量部１１では、積層方向から見て内部電極９Ａの主電極部１３Ａと内部電極９Ｂの主電極部１３Ｂとが互いに重なり合う部分が容量形成領域となっている。本実施形態では、主電極部１３Ａの全面が主電極部１３Ｂの全面と重なり合っており、容量形成領域が十分に確保されている。

一方、ＥＳＲ制御部１２は、積層方向から見て静電容量部１１を挟むように上下にそれぞれ配置されている。ＥＳＲ制御部１２は、図５に示すように、内部電極パターンの異なる１組の複合層７Ｃ，７Ｄによって形成されている。複合層７Ｃの内部電極（第３の内部電極）９Ｃは、図５（ａ）に示すように、中央部分に形成された矩形の主電極部１３Ｃを有している。

また、内部電極９Ｃは、主電極部１３Ｃから端子導体５に向かって引き出された帯状の引出導体（第３の引出導体）１４Ｃと、主電極部１３Ｃから外部電極３に向かって引き出された帯状の引出導体（第４の引出導体）１４Ｄとを有している。引出導体１４Ｃの端部は、積層体２における長手方向の略中央位置から側面２ｃに露出し、端子導体５に接続されている。また、引出導体１４Ｄの端部は、主電極部１３Ｃと等幅で積層体２の一端面２ａに露出し、外部電極３に接続されている。

複合層７Ｄの内部電極（第４の内部電極）９Ｄは、図５（ｂ）に示すように、主電極部１３Ｃと対向する矩形の主電極部１３Ｄを有している。また、内部電極９Ｄは、主電極部１３Ｄから端子導体６に向かって引き出された帯状の引出導体（第５の引出導体）１４Ｅと、主電極部１３Ｄから外部電極４に向かって引き出された帯状の引出導体（第６の引出導体）１４Ｆとを有している。引出導体１４Ｅの端部は、積層体２における長手方向の略中央位置から側面２ｄに露出し、端子導体６に接続されている。また、引出導体１４Ｆの端部は、主電極部１３Ｄと等幅で積層体２の他端面２ｂに露出し、外部電極４に接続されている。

続いて、外部電極３，４の構成について更に詳細に説明する。

図１及び図３に示すように、外部電極３は、一方のＥＳＲ制御部１２の内部電極９Ｃが接続される第１の部分３Ａと、他方のＥＳＲ制御部１２の内部電極９Ｃが接続される第２の部分３Ｂとを有している。また、外部電極４は、一方のＥＳＲ制御部１２の内部電極９Ｄが接続される第１の部分４Ａと、他方のＥＳＲ制御部１２の内部電極９Ｄが接続される第２の部分４Ｂとを有している。

外部電極３の第１の部分３Ａ及び第２の部分３Ｂは、積層体２の積層方向において、静電容量部１１の内部電極９Ａ，９Ｂに重ならないようになっている。より具体的には、図６（ａ）に示すように、積層体２の一端面２ａにおける第１の部分３Ａの縁部は、静電容量部１１と一方のＥＳＲ制御部１２との境界部分付近に位置している。また、図６（ｂ）に示すように、積層体２の一端面２ａにおける第２の部分３Ｂの縁部は、静電容量部１１と他方のＥＳＲ制御部１２との境界部分付近に位置している。

図示しないが、積層体２の他端面２ｂにおける第１の部分４Ａの縁部も同様に、静電容量部１１と一方のＥＳＲ制御部１２との境界部分付近に位置している。また、積層体２の他端面２ｂにおける第２の部分４Ｂの縁部も同様に、静電容量部１１と他方のＥＳＲ制御部１２との境界部分付近に位置している。

したがって、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間、及び外部電極４の第１の部分４Ａと第２の部分４Ｂとの間には、物理的な離間部分Ｐが形成されている。図３に示すように、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間の離間距離Ｗ１は、第１の部分３Ａ及び第２の部分３Ｂの積層方向の長さＷ２よりも長くなっている。また、外部電極４の第１の部分４Ａと第２の部分４Ｂとの間の離間距離Ｗ３（＝Ｗ１）は、第１の部分４Ａ及び第２の部分４Ｂの積層方向の長さＷ４よりも長くなっている。

このような形状の外部電極３，４は、例えば浸漬法を用いて形成することができる。浸漬法を用いる場合、導電性金属粉末及びガラスフリットを含む導電性ペーストを充填したペースト浴を準備し、積層体２の角部を順番にペースト浴に浸漬する。その後、積層体２の角部に付着した導電性ペーストを所定の温度で焼き付けることにより、外部電極３，４が形成される。

以上説明したように、積層コンデンサ１では、ＥＳＲ制御部１２が静電容量部１１の上下に分離配置されている。したがって、積層コンデンサ１を基板１００に実装する際の向きを上下で任意に配置することができる。また、この積層コンデンサ１では、各ＥＳＲ制御部１２を構成する内部電極９Ｃ，９Ｄと接続される外部電極３Ａ，３Ｂ，４Ａ，４Ｂが離間部分Ｐによって物理的に離間した状態となっている。

これにより、積層コンデンサ１を基板１００に実装した場合に、例えば図７に示すように、外部電極３の第２の部分３Ｂ及び外部電極４の第２の部分４Ｂを介して、実装面側のＥＳＲ制御部１２のみが基板１００に対して接続され、実装面と反対側のＥＳＲ制御部１２は、中央の静電容量部１１と同様に機能することとなる。

したがって、積層コンデンサ１全体では、単体のＥＳＲ制御部１２が存在する場合と等価となり、内部電極９と外部電極３，４との接続箇所を減らすことによる高ＥＳＲ化を実現できる。このとき、ＥＳＲ制御部１２は、内部電極９Ｃ，９Ｄを１組のみ備えて構成されているので、内部電極９と外部電極３，４との接続箇所が最小となり、積層コンデンサ１の高ＥＳＲ化が最も効果的に実現される。

さらに、積層コンデンサ１では、実装面側のＥＳＲ制御部１２のみが基板１００に対して接続されることにより、外部電極３，４が物理的に離間していない場合に比べて外部電極３，４間の最小電流ループ距離が短くなる。これにより、低ＥＳＬ化を実現できる。

また、積層コンデンサ１では、外部電極３，４の第１の部分３Ａ，４Ａ及び第２の部分３Ｂ，４Ｂは、積層体２の積層方向において、静電容量部１１の内部電極９Ａ，９Ｂに重ならないようになっている。さらに、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間の離間距離Ｗ１は、第１の部分３Ａ及び第２の部分３Ｂの積層方向の長さＷ２よりも長くなっており、外部電極４の第１の部分４Ａと第２の部分４Ｂとの間の離間距離Ｗ３は、第１の部分４Ａ及び第２の部分４Ｂの積層方向の長さＷ４よりも長くなっている。

これにより、離間部分Ｐの幅を十分に確保することができ、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間、及び外部電極４の第１の部分４Ａと第２の部分４Ｂとの間をより確実に物理的に離間させることができる。

なお、図８に示すように、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間の離間部分Ｐ、及び外部電極４の第１の部分４Ａと第２の部分４Ｂとの間の離間部分Ｐに、絶縁性部材１５をそれぞれ配置してもよい。これにより、外部電極３の第１の部分３Ａと第２の部分３Ｂとの間、及び外部電極４の第１の部分４Ａと第２の部分４Ｂと間をより確実に電気的に絶縁できる。絶縁性部材１５としては、例えばエポキシ樹脂を用いることができる。

本発明は、上記実施形態に限られるものではない。例えば図９に示すように、多端子型の積層コンデンサ２１又はアレイ型の積層コンデンサ４１において、外部電極２３の第１の部分２３Ａ及び第２の部分２３Ｂを物理的に離間させ、かつ外部電極２４の第１の部分２４Ａ及び第２の部分２４Ｂを物理的に離間させるようにしてもよい。

多端子型の場合、静電容量部１１の複合層２７Ａの内部電極（第１の内部電極）２９Ａは、図１０（ａ）に示すように、中央部分に形成された矩形の主電極部３３Ａと、主電極部３３Ａの一辺から端子導体２５，２５に向かって引き出された帯状の引出導体（第１の引出導体）３４Ａ，３４Ａとを有している。

静電容量部１１の複合層２７Ｂの内部電極（第２の内部電極）２９Ｂは、図１０（ｂ）に示すように、中央部分に形成された矩形の主電極部３３Ｂと、主電極部３３Ｂの一辺から端子導体２６，２６に向かって引き出された帯状の引出導体（第２の引出導体）３４Ｂ，３４Ｂとを有している。

一方、ＥＳＲ制御部１２の複合層２７Ｃの内部電極（第３の内部電極）２９Ｃは、図１１（ａ）に示すように、中央部分に形成された矩形の主電極部３３Ｃと、主電極部３３Ｃから端子導体２５，２５に向かって引き出された帯状の引出導体（第３の引出導体）３４Ｃ，３４Ｃと、主電極部３３Ｃから外部電極２３，２４に向かって引出導体３４Ｃ，３４Ｃと同方向に引き出された帯状の引出導体（第４の引出導体）３４Ｄ，３４Ｄとを有している。

ＥＳＲ制御部１２の複合層２７Ｄの内部電極（第４の内部電極）２９Ｄは、図１１（ｂ）に示すように、主電極部３３Ｃと対向する矩形の主電極部３３Ｄを有している。また、内部電極２９Ｄは、主電極部３３Ｄから端子導体２６に向かって引き出された帯状の引出導体（第５の引出導体）３４Ｅ，３４Ｅと、主電極部３３Ｄから外部電極２３，２４に向かって引出導体３４Ｅ，３４Ｅと同方向に引き出された帯状の引出導体（第６の引出導体）３４Ｆ，３４Ｆとを有している。

また、アレイ型の場合、静電容量部１１の複合層４７Ａの内部電極（第１の内部電極）４９Ａは、図１２（ａ）に示すように、中央部分に形成された矩形の主電極部５３Ａ，５３Ａと、主電極部５３Ａ，５３Ａのそれぞれの一辺から端子導体２５，２５に向かって引き出された帯状の引出導体（第１の引出導体）５４Ａ，５４Ａとを有している。

静電容量部１１の複合層４７Ｂの内部電極（第２の内部電極）４９Ｂは、図１２（ｂ）に示すように、中央部分に形成された矩形の主電極部５３Ｂ，５３Ｂと、主電極部５３Ｂ，５３Ｂのそれぞれの一辺から端子導体２６，２６に向かって引き出された帯状の引出導体（第２の引出導体）５４Ｂ，５４Ｂとを有している。

一方、ＥＳＲ制御部１２の複合層４７Ｃの内部電極（第３の内部電極）４９Ｃは、図１３（ａ）に示すように、中央部分に形成された矩形の主電極部５３Ｃ，５３Ｃと、主電極部５３Ｃ，５３Ｃのそれぞれの一辺から端子導体２５，２５に向かって引き出された帯状の引出導体（第３の引出導体）５４Ｃ，５４Ｃと、主電極部５３Ｃ，５３Ｃのそれぞれから外部電極２３，２４に向かって引出導体５４Ｃ，５４Ｃと同方向に引き出された帯状の引出導体（第４の引出導体）５４Ｄ，５４Ｄとを有している。

ＥＳＲ制御部１２の複合層４７Ｄの内部電極（第４の内部電極）４９Ｄは、図１３（ｂ）に示すように、主電極部５３Ｃ，５３Ｃと対向する矩形の主電極部５３Ｄ，５３Ｄを有している。また、内部電極４９Ｄは、主電極部５３Ｄ，５３Ｄのそれぞれの一辺から端子導体２６，２６に向かって引き出された帯状の引出導体（第５の引出導体）５４Ｅ，５４Ｅと、主電極部５３Ｄ，５３Ｄのそれぞれから外部電極２３，２４に向かって引出導体５４Ｅ，５４Ｅと同方向に引き出された帯状の引出導体（第６の引出導体）５４Ｆ，５４Ｆとを有している。

また、例えば図１４に示すように、素体２の長手方向が積層コンデンサ１とは異なる積層コンデンサ６１において、外部電極６３の第１の部分６３Ａ及び第２の部分６３Ｂを物理的に離間させ、かつ外部電極６４の第１の部分６４Ａ及び第２の部分６４Ｂを物理的に離間させるようにしてもよい。

この積層コンデンサ６１では、静電容量部１１の複合層６７Ａの内部電極（第１の内部電極）６９Ａは、図１５（ａ）に示すように、中央部分に形成された矩形の主電極部７３Ａと、主電極部７３Ａの一辺から端子導体６５に向かって引き出された帯状の引出導体（第１の引出導体）７４Ａとを有している。

静電容量部１１の複合層６７Ｂの内部電極（第２の内部電極）６９Ｂは、図１５（ｂ）に示すように、中央部分に形成された矩形の主電極部７３Ｂと、主電極部７３Ｂの一辺から端子導体６６に向かって引き出された帯状の引出導体（第２の引出導体）７４Ｂとを有している。

一方、ＥＳＲ制御部１２の複合層６７Ｃの内部電極（第３の内部電極）６９Ｃは、図１６（ａ）に示すように、中央部分に形成された矩形の主電極部７３Ｃと、主電極部７３Ｃから端子導体６５に向かって引き出された帯状の引出導体（第３の引出導体）７４Ｃと、主電極部７３Ｃから外部電極６３に向かって主電極部７３Ｃと等幅で引き出された帯状の引出導体（第４の引出導体）７４Ｄとを有している。

ＥＳＲ制御部１２の複合層６７Ｄの内部電極（第４の内部電極）６９Ｄは、図１６（ｂ）に示すように、主電極部７３Ｃと対向する矩形の主電極部７３Ｄを有している。また、内部電極６９Ｄは、主電極部７３Ｄから端子導体６６に向かって引き出された帯状の引出導体（第５の引出導体）７４Ｅと、主電極部７３Ｄから外部電極６４に向かって主電極部７３Ｄと等幅で引き出された帯状の引出導体（第６の引出導体）７４Ｆとを有している。

以上のような多端子型の積層コンデンサ２１、アレイ型の積層コンデンサ４１、及び積層コンデンサ６１においても、図１〜図３に示した積層コンデンサ１の場合と同様に、実装の方向性を無くしつつ、高ＥＳＲ化及び低ＥＳＬ化を図ることができる。

１，２１，４１，６１…積層コンデンサ、２…積層体、２ａ…一端面、２ｂ…他端面、２ｃ，２ｄ…側面、３，２３，６３…外部電極（第１の外部電極）、３Ａ，２３Ａ，６３Ａ…第１の部分、３Ｂ，２３Ｂ，６３Ｂ…第２の部分、４，２４，６４…外部電極（第２の外部電極）、４Ａ，２４Ａ，６４Ａ…第１の部分、４Ｂ，２４Ｂ，６４Ｂ…第２の部分、５，２５，６５…端子導体（第１の端子導体）、６，２６，６６…端子導体（第２の端子導体）、８…誘電体層、９Ａ〜９Ｄ，２９Ａ〜２９Ｄ，４９Ａ〜４９Ｄ，６９Ａ〜６９Ｄ…内部電極（第１の内部電極〜第４の内部電極）、１１…静電容量部、１２…ＥＳＲ制御部、１４Ａ〜１４Ｆ，３４Ａ〜３４Ｆ，５４Ａ〜５４Ｆ，７４Ａ〜７４Ｆ…引出導体（第１の引出導体〜第６の引出導体）、１５…絶縁性部材、Ｐ…離間部分。

Claims (5)

1. 誘電体層を介在させて複数の内部電極が積層された積層体と、
   前記積層体の外表面に形成された第１の外部電極、第２の外部電極、第１の端子導体、及び第２の端子導体と、を備え、
   前記積層体は、
   第１の内部電極と第２の内部電極とが少なくとも一層の前記誘電体層を挟んで交互に配置されてなる静電容量部と、
   第３の内部電極と第４の内部電極とが少なくとも一層の前記誘電体層を挟んで交互に配置されてなるＥＳＲ制御部と、を有し、
   前記ＥＳＲ制御部は、前記積層体の積層方向において前記静電容量部の上下にそれぞれ分離配置されており、
   前記静電容量部において、
   前記第１の内部電極は、第１の引出導体を介して前記第１の端子導体にのみ接続され、
   前記第２の内部電極は、第２の引出導体を介して前記第２の端子導体にのみ接続され、
   前記ＥＳＲ制御部において、
   前記第３の内部電極は、第３の引出導体を介して前記第１の端子導体に接続されていると共に、第４の引出導体を介して前記第１の外部電極に接続され、
   前記第４の内部電極は、第５の引出導体を介して前記第２の端子導体に接続されていると共に、第６の引出導体を介して前記第２の外部電極に接続され、
   前記第１の外部電極は、一方の前記ＥＳＲ制御部の前記第３の内部電極が接続される第１の部分と、他方の前記ＥＳＲ制御部の前記第３の内部電極が接続される第２の部分とを有し、
   前記第２の外部電極は、一方の前記ＥＳＲ制御部の前記第４の内部電極が接続される第１の部分と、他方の前記ＥＳＲ制御部の前記第４の内部電極が接続される第２の部分とを有し、
   前記第１の外部電極の前記第１の部分と前記第２の部分との間に物理的な離間部分が形成され、かつ前記第２の外部電極の前記第１の部分と前記第２の部分との間に物理的な離間部分が形成されていることを特徴とする積層コンデンサ。
2. 前記第１の外部電極の前記第１の部分と前記第２の部分との間の離間距離は、前記第１の外部電極の前記第１の部分及び前記第２の部分の積層方向の長さよりも長く、かつ前記第２の外部電極の前記第１の部分と前記第２の部分との間の離間距離は、前記第２の外部電極の前記第１の部分及び前記第２の部分の積層方向の長さよりも長くなっていることを特徴とする請求項１記載の積層コンデンサ。
3. 前記積層体の積層方向において、前記第１の外部電極の前記第１の部分と前記第２の部分、及び前記第２の外部電極の前記第１の部分と前記第２の部分は、前記静電容量部の前記第１の内部電極及び前記第２の内部電極に重ならないことを特徴とする請求項１又は２記載の積層コンデンサ。
4. 前記第１の外部電極の前記第１の部分と前記第２の部分との間の前記離間部分、及び前記第２の外部電極の前記第１の部分と前記第２の部分と間の前記離間部分には、絶縁性部材がそれぞれ配置されていることを特徴とする請求項１〜３のいずれか一項記載の積層コンデンサ。
5. 前記ＥＳＲ制御部は、前記第３の内部電極及び前記第４の内部電極を１組のみ備えて構成されていることを特徴とする請求項１〜４のいずれか一項記載の積層コンデンサ。

Images