WO2013164952A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2013164952A1
WO2013164952A1 PCT/JP2013/061476 JP2013061476W WO2013164952A1 WO 2013164952 A1 WO2013164952 A1 WO 2013164952A1 JP 2013061476 W JP2013061476 W JP 2013061476W WO 2013164952 A1 WO2013164952 A1 WO 2013164952A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
conductor
external electrode
electronic component
internal conductor
Prior art date
Application number
PCT/JP2013/061476
Other languages
English (en)
French (fr)
Inventor
洋介 松下
隆男 岡野
佐々木　宏幸
謙一郎 菊池
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201380022353.5A priority Critical patent/CN104254895B/zh
Priority to JP2014513356A priority patent/JP5924559B2/ja
Publication of WO2013164952A1 publication Critical patent/WO2013164952A1/ja
Priority to US14/525,375 priority patent/US10192671B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to an electronic component, and more particularly to, for example, an electronic component having an internal conductor formed between insulating layers constituting a multilayer body and an external electrode formed on a side surface of the multilayer body.
  • FIG. 17 is a perspective view showing an example of a conventional chip-type CR composite array
  • FIG. 18 is an exploded perspective view of an element body used in the chip-type CR composite array.
  • the chip-type CR composite array 1 includes an element body 2 having a laminated structure.
  • the element body 2 is formed by laminating a plurality of insulating layers 3.
  • An internal ground electrode 4 and four resistance bands 5 are formed so as to sandwich one insulating layer 3 in an intermediate portion of the laminated insulating layers 3.
  • the internal ground electrode 4 is formed on almost the entire surface of the insulating layer 3 and is drawn out to the opposing end face of the element body 2.
  • the four resistance bands 5 are formed so as to extend in parallel to each other so as to connect the opposing side surfaces of the element body 3.
  • An external ground electrode 6 is formed on the opposing end face of the element body 2 so as to be connected to the internal ground electrode 4. Further, external terminal electrodes 7 are formed on the opposing side surfaces of the element body 2 so as to be connected to the resistance band 5.
  • the external ground electrode 6 is formed so as to go from the end surface of the element body 2 to the two main surfaces on both sides thereof.
  • the external terminal electrode 7 is formed so as to go from the side surface of the element body 2 to the two main surfaces on both sides thereof.
  • the external ground electrode 6 and the external terminal electrode 7 are formed to have substantially the same size, and four external terminal electrodes 7 are formed at equal intervals on one side surface of the element body 2.
  • resistors R 1, R 2, R 3, and R 4 are formed between the external terminal electrodes 7 formed on the opposing side surfaces of the element body 2 by the resistance band 5 as shown in FIG. .
  • Capacitances C1, C2, C3, and C4 are formed between the resistance band 5 and the internal ground electrode 4.
  • four CR elements are formed in the chip-type CR composite array 1 (see Patent Document 1).
  • the lead-out portion of the internal electrode is formed in the same layer. In many cases, the same element is formed in the array. Therefore, in the case of the array as in Patent Document 1, there is no problem that the characteristics are particularly affected even if the external terminal electrodes have the same shape.
  • each external electrode is different, such as an LC composite component
  • an external electrode having the same shape is formed from one main surface to the other main surface of the element body, the space between the internal conductor and the external electrode This causes problems such as the effects of stray capacitance, parasitic inductance in the external electrode, eddy current loss caused by the external electrode blocking the magnetic field generated by the internal conductor, interference between external electrodes, and a reduction in impedance design freedom.
  • a main object of the present invention is to provide an electronic component that can reduce the influence of the external electrode on the element characteristics and has a high degree of freedom in designing impedance.
  • the present invention provides a plurality of internal conductors including a plurality of insulating layers stacked to obtain a stacked body, and at least a first internal conductor and a second internal conductor formed between the insulating layers and drawn out to a side surface of the stacked body. And a plurality of external electrodes formed on the side surface of the laminate and including at least a first external electrode connected to the first internal conductor and a second external electrode connected to the second internal conductor, Each of the external electrodes is formed on one side without straddling the two side surfaces of the laminate, and the first external electrode and the second external electrode have different shapes on the same side of the laminate, or It is an electronic component formed so that it may become a different shape in the side surface which a laminated body opposes.
  • Each of the external electrodes is formed on one side without straddling the two side surfaces of the laminate, and the first external electrode connected to the first internal conductor and the second external electrode connected to the second internal conductor
  • the external electrode is formed in a different shape. Therefore, it is not necessary to form an external electrode in a portion where the internal electrode is not drawn out, and the external electrode can be formed only in a necessary portion. Therefore, the formation range of the external electrode can be minimized, the stray capacitance between the internal conductor and the external electrode can be suppressed, and the parasitic inductance generated in the external electrode can be suppressed. In addition, it is possible to suppress the magnetic field generated in the internal conductor from being blocked by the external electrode, and to reduce the eddy current loss generated in the external electrode.
  • the first inner conductor and the second inner conductor are formed between different insulating layers, and the first outer electrode and the second outer electrode have different lengths in the stacking direction of the insulating layers. Can be formed. By forming the first inner conductor and the second inner conductor between different insulating layers, the first inner conductor and the second inner conductor in the stacking direction of the insulating layer are drawn to different positions. In this case, the first external electrode and the second external electrode are formed in the minimum necessary range by making the lengths of the first external electrode and the second external electrode different in the stacking direction of the insulating layers. The first inner conductor and the second inner conductor can be connected to the first outer electrode and the second outer electrode.
  • first external electrode and the second external electrode may have different lengths in a direction intersecting with the stacking direction of the insulating layers.
  • the impedance of the element is adjusted by changing the lengths of the first external electrode and the second external electrode in the direction crossing the stacking direction of the insulating layers, that is, the widths of the first external electrode and the second external electrode. can do.
  • the first inner conductor is a ground electrode
  • the second inner conductor is an electrode other than the ground electrode
  • the length of the first outer electrode is the second in the direction intersecting the stacking direction of the insulating layers. It may be made longer than the length of the external electrode.
  • the present invention also includes a plurality of insulating layers laminated to obtain a laminated body, and a plurality of insulating layers formed between the insulating layers and including at least a first inner conductor and a second inner conductor drawn to the side surface of the laminated body.
  • Each of the external electrodes is formed on one side without straddling the two side surfaces of the laminate, and at least the first external electrode and the second external electrode reach one main surface of the laminate, but the other It is an electronic component formed so as not to reach the main surface.
  • Each of the external electrodes is formed on one side without straddling the two side surfaces of the laminate, and the first external electrode and the second external electrode reach one main surface of the laminate, but reach the other main surface.
  • a portion where no external electrode is formed can be provided in the stacking direction of the insulating layers. Therefore, stray capacitance between the internal conductor and the external electrode can be suppressed, and parasitic inductance generated in the external electrode can be suppressed. Further, it is possible to suppress the magnetic field generated in the internal conductor from being blocked by the external electrode, and to reduce the eddy current loss generated in the external electrode.
  • all external electrodes may be formed so as to reach one main surface of the multilayer body but not the other main surface.
  • stray capacitance and parasitics are formed. The effect of suppressing inductance, the effect of suppressing blocking of the magnetic field generated by the internal conductor, and the like can be increased.
  • a via-hole conductor connected to the first inner conductor or the second inner conductor is formed so as to penetrate the insulating layer, and an inductor is formed by the first inner conductor or the second inner conductor and the via-hole conductor. May be.
  • the external electrode can be a conductor film.
  • the external electrode can be a conductor film formed by printing a conductive paste or the like on the side surface of the laminate.
  • the external electrode may be covered with an insulator.
  • the first external electrode and the second external electrode have different shapes on the same side surface of the multilayer body or different shapes on the opposite side surfaces of the multilayer body, they are mounted on the mounting substrate.
  • the present invention it is possible to reduce the influence of the external electrode on the element characteristics, and it is possible to obtain an electronic component having a high degree of design freedom for obtaining desired characteristics.
  • FIG. 2 is a circuit diagram of the electronic component shown in FIG. 1. It is an illustration figure which shows the electronic component which formed the external electrode of the same shape in the side surface of the laminated body for the comparison with the electronic component shown in FIG. It is an illustration figure for demonstrating the effect obtained with the electronic component of this invention. It is an illustration figure which shows the other diplexer as another example of the electronic component of this invention.
  • FIG. 9 is a circuit diagram of the electronic component shown in FIG. 8. It is an illustration figure which shows the 3 step
  • FIG. 1 is an illustrative view showing a diplexer as an example of an electronic component of the present invention.
  • the electronic component 10 includes a laminate 12.
  • the laminated body 12 is formed in, for example, a rectangular parallelepiped shape, and has two rectangular main surfaces (A surface and B surface) opposed to each other, one end side surface (C surface) in the width direction of the two main surfaces, and the other end side surface (D Surface) includes one end side surface (E surface) and the other end side surface (F surface) in the longitudinal direction of the two main surfaces.
  • the laminated body 12 includes a rectangular first insulating layer 14 as shown in FIG.
  • first insulating layer 14 On the first insulating layer 14, two inner conductors 14a and 14b are formed.
  • the inner conductor 14 a is formed in a ring shape having a gap on the E surface side of the first insulating layer 14.
  • One end of the internal conductor 14a is drawn out to the center of the end portion on the C-plane side of the insulating layer 14, and a via-hole conductor 14c is formed at the other end of the internal conductor 14a.
  • the inner conductor 14 b is formed in a ring shape having a gap on the F-plane side of the first insulating layer 14.
  • One end of the internal conductor 14b is drawn out to the center of the end portion on the D surface side of the insulating layer 14, and a via-hole conductor 14d is formed at the other end of the internal conductor 14b.
  • the via hole conductors 14c and 14d are conductors filled in the via holes formed in the insulating layer 14.
  • a second insulating layer 16 as shown in FIG. 2B is disposed adjacent to the first insulating layer 14.
  • two ring-shaped inner conductors 16a and 16b having gaps are formed on the second insulating layer 16.
  • a via-hole conductor 16c connected to one end of the internal conductor 16a is formed in the second insulating layer 16.
  • a via hole conductor 16d is formed at the other end of the internal conductor 16a.
  • a via hole conductor 16e connected to one end of the internal conductor 16b is formed in the second insulating layer 16 at a position corresponding to the via hole conductor 14d of the first insulating layer 14.
  • a via hole conductor 16f is formed at the other end of the internal conductor 16b.
  • a third insulating layer 18 as shown in FIG. 2C is disposed adjacent to the second insulating layer 16.
  • a ring-shaped inner conductor 18a having a gap and a substantially U-shaped inner conductor 18b are formed.
  • a via-hole conductor 18c connected to one end of the internal conductor 18a is formed in the third insulating layer 18.
  • a via hole conductor 18d is formed at the other end of the internal conductor 18a.
  • a via hole conductor 18e connected to one end of the internal conductor 18b is formed at a position corresponding to the via hole conductor 16f of the second insulating layer 16.
  • a via hole conductor 18f is formed at the other end of the internal conductor 18b.
  • a fourth insulating layer 20 as shown in FIG. 2D is disposed adjacent to the third insulating layer 18.
  • a ring-shaped inner conductor 20a having a gap is formed on the E surface side of the fourth insulating layer 20.
  • a via hole conductor 20b connected to one end of the internal conductor 20a is formed at a position corresponding to the via hole conductor 18d of the third insulating layer 18.
  • the other end of the inner conductor 20a is drawn out to the end on the D surface side on the E surface side of the fourth insulating layer 20.
  • a via-hole conductor 20c is formed at a position corresponding to the via-hole conductor 18f of the third insulating layer 18.
  • a fifth insulating layer 22 as shown in FIG. 2E is disposed adjacent to the fourth insulating layer 20.
  • a rectangular inner conductor 22 a is formed on the E surface side of the fifth insulating layer 22, and is drawn out to the end on the D surface side on the E surface side of the fifth insulating layer 22.
  • a rectangular inner conductor 22b is formed from the substantially central portion of the fifth insulating layer 22 to the F-plane side, and is drawn out to the central portion of the end portion on the C-plane side of the fifth insulating layer 22.
  • an inner conductor 22c is formed on the E-plane side of the fifth insulating layer 22 so as to be in contact with the end portion on the C-plane side, and an inner conductor is so formed as to be in contact with the central portion of the end portion on the D-plane side of the fifth insulating layer 22 22d is formed.
  • a via hole conductor 22e is formed at a position corresponding to the via hole conductor 20c of the fourth insulating layer 20.
  • a sixth insulating layer 24 as shown in FIG. 2F is disposed adjacent to the fifth insulating layer 22.
  • a saddle-shaped inner conductor 24 a is formed on the E-plane side of the sixth insulating layer 24, and the inner conductor has a shape in which one corner of the rectangle is cut from the substantially central portion of the sixth insulating layer 24 to the F-plane side. 24b is formed.
  • an inner conductor 24c is formed on the E surface side of the sixth insulating layer 24 so as to be in contact with the end portion on the D surface side.
  • a via-hole conductor 24d is formed at a substantially central portion near the end portion on the C-plane side of the sixth insulating layer 24, and is connected to the internal conductor 24b.
  • a via hole conductor 24 e is formed at a position corresponding to the via hole conductor 22 e of the fifth insulating layer 22.
  • a seventh insulating layer 26 as shown in FIG. 2G is disposed adjacent to the sixth insulating layer 24.
  • a rectangular inner conductor 26 a is formed on the E surface side of the seventh insulating layer 26, and is drawn out to the D surface side end portion on the E surface side of the seventh insulating layer 26.
  • a rectangular inner conductor 26b is formed from approximately the center of the seventh insulating layer 26 to the F-plane side.
  • an inner conductor 26c is formed on the E surface side of the seventh insulating layer 26 so as to be in contact with the end portion on the C surface side.
  • a via hole conductor 26d is formed at a position corresponding to the via hole conductor 24d of the sixth insulating layer 24.
  • a via-hole conductor 26e is formed at a position corresponding to the via-hole conductor 24e in the sixth insulating layer 24, and is connected to the internal conductor 26b.
  • a via-hole conductor 26f is formed between the inner conductor 26a and the inner conductor 26c on the E surface side of the seventh insulating layer 26.
  • an eighth insulating layer 28 Adjacent to the seventh insulating layer 26, an eighth insulating layer 28 as shown in FIG.
  • An inner conductor 28a having a shape in which one corner of the rectangle is cut out is formed from substantially the center of the eighth insulating layer 28 to the F-plane side.
  • a via hole conductor 28 b is formed at a position corresponding to the via hole conductor 26 e of the seventh insulating layer 26.
  • a via hole conductor 28 c is formed at a position corresponding to the via hole conductor 26 f of the seventh insulating layer 26.
  • a ninth insulating layer 30 as shown in FIG. 2I is disposed adjacent to the eighth insulating layer 28.
  • An inner conductor 30 a having a shape in which one corner of a rectangle is cut out is formed from the substantially central portion of the ninth insulating layer 30 to the F surface side, and is drawn out to the D surface side end portion on the F surface side of the multilayer body 12.
  • the internal conductor 30b is formed so as to be in contact with the C surface side end portion.
  • a via-hole conductor 30c is formed at the center along the C-plane side end of the ninth insulating layer.
  • a via-hole conductor 30d is formed at a position corresponding to the via-hole conductor 28c in the eighth insulating layer 28.
  • a tenth insulating layer 32 as shown in FIG. 2J is disposed adjacent to the ninth insulating layer 30.
  • a rectangular inner conductor 32a is formed from the center of the tenth insulating layer 32 to the F-plane side.
  • a via-hole conductor 32b is formed at a position corresponding to the via-hole conductor 30d formed in the ninth insulating layer 30.
  • An eleventh insulating layer 34 as shown in FIG. 2K is disposed adjacent to the tenth insulating layer 32.
  • a ring-shaped inner conductor 34a having a gap is formed on the E surface side of the eleventh insulating layer 34.
  • Via hole conductors 34c and 34d are formed at both ends of the internal conductor 34a.
  • a twelfth insulating layer 36 as shown in FIG. 2 (L) is disposed adjacent to the eleventh insulating layer 34.
  • a ring-shaped inner conductor 36a having a gap is formed on the E surface side of the twelfth insulating layer 36.
  • Via hole conductors 36c and 36d are formed at both ends of the internal conductor 36a.
  • the via-hole conductors 36c and 36d are formed at positions corresponding to the via-hole conductors 34b and 34c formed in the eleventh insulating layer 34.
  • a thirteenth insulating layer 38 as shown in FIG. 2M is disposed adjacent to the twelfth insulating layer 36.
  • an internal conductor 38a is formed that is drawn from the substantially central portion in the width direction of the thirteenth insulating layer 38 to the C-plane side end.
  • a via-hole conductor 38b is formed at a position corresponding to the via-hole conductor 36c formed in the twelfth insulating layer 36 so as to be connected to the end of the internal conductor 38a.
  • a 14th insulating layer 40 as shown in FIG. 2N is disposed adjacent to the 13th insulating layer 38.
  • a rectangular inner conductor 40 a is disposed on the E surface side of the fourteenth insulating layer 40.
  • the inner conductor 40a is drawn out to the center portion of the C surface side end portion and the D surface side end portion of the fourteenth insulating layer 40 on the E surface side.
  • the first insulating layer 14 to the fourteenth insulating layer 40 are stacked, and if necessary, insulating layers on which no internal conductor is formed are stacked above and below to form the stacked body 12.
  • An external electrode 42 a is formed on one side surface (C surface) of the multilayer body 12 at the center in the longitudinal direction of the multilayer body 12.
  • the external electrode 42a is formed so as to go from the C surface of the multilayer body 12 to one main surface (A surface) and the other main surface (B surface).
  • An internal conductor 14a formed on the first insulating layer 14 and an internal conductor 22b formed on the fifth insulating layer 22 are connected to the external electrode 42a.
  • the external electrode 42b is formed on the other side surface (D surface) of the multilayer body 12 at the longitudinal center of the multilayer body 12.
  • the external electrode 42b is formed so as to go from the D surface of the multilayer body 12 to the A surface and the B surface.
  • An internal conductor 14b formed on the first insulating layer 14 and an internal conductor 40a formed on the fourteenth insulating layer 40 are connected to the external electrode 42b.
  • the external electrode 42 c is formed on the C surface of the multilayer body 12 on the E surface side of the multilayer body 12.
  • An internal conductor 38a formed on the thirteenth insulating layer 38 and an internal conductor 40a formed on the fourteenth insulating layer 40 are connected to the external electrode 42c.
  • the external electrode 42c is formed so as to go from the C surface of the multilayer body 12 to the B surface. Further, as shown in FIG. 3, the external electrode 42c is formed from the B surface of the multilayer body 12 to the portion where the internal conductor 38a is drawn, but in order to reliably connect the internal conductor 38a, the internal conductor 38a is formed. It may be formed so as to extend slightly toward the A surface side than the drawer portion 38a.
  • the external electrode 42 d is formed on the D surface of the multilayer body 12 on the E surface side of the multilayer body 12.
  • An internal conductor 20a formed on the fourth insulating layer 20, an internal conductor 22a formed on the fifth insulating layer 22, and an internal conductor 26a formed on the seventh insulating layer 26 are connected to the external electrode 42d.
  • the external electrode 42d is formed so as to go from the D surface of the multilayer body 12 to the B surface. Furthermore, the external electrode 42d is formed from the B surface of the multilayer body 12 to a portion where the internal conductor 20a is drawn out. In order to ensure connection with the internal conductor 20a, the external electrode 42d is slightly larger than the lead portion of the internal conductor 20a. It may be formed extending to the A side.
  • the external electrode 42e is formed on the D surface of the multilayer body 12 on the F surface side of the multilayer body 12.
  • An internal conductor 30a formed on the ninth insulating layer 30 is connected to the external electrode 42e.
  • the external electrode 42e is formed so as to go from the D surface of the multilayer body 12 to the B surface. Further, the external electrode 42e is formed from the B surface of the multilayer body 12 to the portion where the internal conductor 30a is drawn, but in order to ensure connection with the internal conductor 30a, the external electrode 42e is slightly more than the lead portion of the internal conductor 30a. It may be formed to extend to the A side.
  • a ceramic green sheet formed of an insulating material is prepared.
  • the ceramic green sheet can be produced using, for example, a low-temperature fired ceramic material (LTCC).
  • LTCC low-temperature fired ceramic material
  • a via hole is formed.
  • the via hole is filled with a conductive paste mainly composed of Ag, Pd, Cu, Au, and alloys thereof by a method such as printing.
  • an internal conductor pattern is formed by applying a conductive paste mainly composed of Ag, Pd, Cu, Au and alloys thereof on the ceramic green sheet by a screen printing method. Note that a conductive paste may be filled into the via hole simultaneously with the formation of the internal conductor pattern.
  • Ceramic green sheets with patterns for the inner conductors and via-hole conductors of each insulating layer are laminated, and if necessary, ceramic green sheets without patterns are laminated so as to sandwich them.
  • a mother laminate 50 is formed as shown in FIG.
  • the main laminated body 50 is subjected to main pressure bonding by a hydrostatic pressure press or the like.
  • the mother laminated body 50 is cut into a plurality of rod-like bodies 52 so that the side surfaces that become the C-plane and D-plane of the laminated body 12 are exposed.
  • the obtained rod-shaped body 52 is cut so that the side surfaces to be the E surface and F surface of the laminate 12 are exposed, and a plurality of chips 54 are formed.
  • a plurality of chips are aligned by aligning the portion that becomes the C-plane and the portion that becomes the D-plane of the laminate 12.
  • an external electrode pattern to be the external electrodes 42a and 42c is printed on the portion to be the C surface of the laminate 12 by screen printing or an inkjet method, and the external electrodes 42b, 42d, The external electrode pattern to be 42e is printed.
  • the chip 54 on which the external electrode pattern is formed is subjected to binder removal processing and baking, whereby an internal conductor is formed in the multilayer body 12 and an external electrode made of a conductor film is formed on the side surface of the multilayer body 12.
  • a plurality of electronic components 10 can be obtained.
  • the electronic component 10 a circuit as shown in FIG. 5 is formed.
  • the shapes of the external electrodes 42a and 42c are different on the C surface of the multilayer body 12, and the shapes of the external electrodes 42b, 42d and 42e are different on the D surface of the multilayer body 12. Furthermore, although the external electrode 42a formed on the C surface of the multilayer body 12 and the external electrode 42b formed on the D surface have the same shape, the other parts are the external electrodes 42a formed on the C surface of the multilayer body 12. , 42c and the external electrodes 42b, 42d, 42e formed on the D surface have different shapes. The reason why the external electrodes 42a to 42e are formed so as to wrap around the B surface of the multilayer body 12 is to mount the electronic component 10 on a circuit board or the like.
  • the lengths of the external electrodes 42a to 42e in the stacking direction of the insulating layers 14 to 40 are different. Therefore, as shown in FIG. 6, the external electrode formation region is smaller than when the external electrode 44 having the same shape is formed on the side surface of the multilayer body 12.
  • the formation region of the external electrode is small, as shown in FIG. 7, stray capacitance C generated between the internal conductor and the external electrode or between the external electrodes can be suppressed, and parasitic inductance generated in the external electrode can be suppressed. be able to. Further, the magnetic field H generated by the inductor formed inside the multilayer body can be prevented from being blocked by the external electrode, and eddy current loss generated by the external electrode can be suppressed by the magnetic field. As a result, improvement and stabilization of the characteristics of the multilayer electronic component can be realized.
  • the stacked body 12 includes a first insulating layer 60 as shown in FIG.
  • Three inner conductors 60 a, 60 b, 60 c extending in the longitudinal direction of the first insulating layer 60 are formed on the E surface side of the first insulating layer 60.
  • the internal conductors 60a, 60b, 60c are arranged side by side so as to be parallel to each other in the width direction of the first insulating layer 60.
  • Via hole conductors 60d and 60e are formed at both ends of the internal conductor 60a, via hole conductors 60f and 60g are formed at both ends of the internal conductor 60b, and via hole conductors 60h and 60i are formed at both ends of the internal conductor 60c.
  • a second insulating layer 62 as shown in FIG. 9B is disposed adjacent to the first insulating layer 60.
  • Four internal conductors 62 a, 62 b, 62 c, 62 d extending in the longitudinal direction of the second insulating layer 62 are formed on the F-plane side of the second insulating layer 62.
  • the internal conductors 62a, 62b, 62c, and 62d are arranged side by side so as to be parallel to each other, being biased toward the D surface side in the width direction of the second insulating layer 62.
  • Via hole conductors 62e and 62f are formed at both ends of the internal conductor 62a, via hole conductors 62g and 62h are formed at both ends of the internal conductor 62b, and via hole conductors 62i and 62j are formed at both ends of the internal conductor 62c. Via hole conductors 62k and 62l are formed at both ends of the internal conductor 62d. In addition, via hole conductors 62m, 62n, 62o, 62p, 62q, and 62r are formed at positions corresponding to the via hole conductors 60d, 60e, 60f, 60g, 60h, and 60i of the first insulating layer 60.
  • a third insulating layer 64 as shown in FIG. 9C is disposed adjacent to the second insulating layer 62.
  • via hole conductors 64a, 64b, 64c, 64d, 64e, and 64f are formed at positions corresponding to the via hole conductors 62m, 62n, 62o, 62p, 62q, and 62r of the second insulating layer 62. Is done.
  • the third insulating layer 64 is formed with an internal conductor 64g that is led out from the via-hole conductor 64b to the center of the C-side end of the third insulating layer 64.
  • the third insulating layer 64 is formed with an internal conductor 64h that is drawn from the via-hole conductor 64f to the end on the D surface side on the E surface side of the third insulating layer 64. Further, via hole conductors 64i, 64j, 64k, 64l, 64m, 64n, 64o, and 64p are provided at positions corresponding to the via hole conductors 62e, 62f, 62g, 62h, 62i, 62j, 62k, and 62l of the second insulating layer 62. It is formed.
  • a fourth insulating layer 66 as shown in FIG. 9D is disposed adjacent to the third insulating layer 64.
  • via hole conductors 66a, 66b, 66c, 66d, 66e, 66f are formed at positions corresponding to the via hole conductors 64a, 64b, 64c, 64d, 64e, 64f of the third insulating layer 64. Is done.
  • via hole conductors 66g, 66h, 66i, 66j, 66k, 66l, 66m, 66n are located at positions corresponding to the via hole conductors 64i, 64j, 64k, 64l, 64m, 64n, 64o, 64p of the third insulating layer 64. It is formed.
  • an internal conductor 66o is formed that is led out from the vicinity of the via-hole conductor 66g to the central portion of the end portion on the C-plane side of the fourth insulating layer 66.
  • a fifth insulating layer 68 as shown in FIG. 9E is disposed adjacent to the fourth insulating layer 66.
  • via-hole conductors 68a, 68b, 68c, 68d, 68e, and 68f are formed at positions corresponding to the via-hole conductors 66a, 66b, 66c, 66d, 66e, and 66f of the fourth insulating layer 66. Is done.
  • via hole conductors 68g, 68h, 68i, 68j, 68k, 68l, 68m, 68n are provided at positions corresponding to the via hole conductors 66g, 66h, 66i, 66j, 66k, 66l, 66m, 66n of the fourth insulating layer 66. It is formed. Furthermore, a bowl-shaped inner conductor 68o connected to the via-hole conductor 68h is formed.
  • a sixth insulating layer 70 as shown in FIG. 9F is disposed adjacent to the fifth insulating layer 68.
  • via-hole conductors 70a, 70b, 70c, 70d, 70e, and 70f are formed at positions corresponding to the via-hole conductors 68a, 68b, 68c, 68d, 68e, and 68f of the fifth insulating layer 68. Is done.
  • via hole conductors 70g, 70h, 70i, 70j, 70k, 70l, 70m, and 70n are provided at positions corresponding to the via hole conductors 68g, 68h, 68i, 68j, 68k, 68l, 68m, and 68n of the fifth insulating layer 68. It is formed. Furthermore, a via-hole conductor 70o is formed alongside the via-hole conductor 70g. Further, the sixth insulating layer 70 is formed with an internal conductor 70p that is connected to the via-hole conductor 70m and is drawn out to the end on the D surface side on the F surface side of the sixth insulating layer 70.
  • a seventh insulating layer 72 as shown in FIG. 9G is disposed adjacent to the sixth insulating layer 70.
  • via hole conductors 72a, 72b, 72c, 72d, 72e, 72f are formed at positions corresponding to the via hole conductors 70a, 70b, 70c, 70d, 70e, 70f of the sixth insulating layer 70. Is done.
  • via hole conductors 72g, 72h, 72i, 72j, 72k, 72l, 72m, at positions corresponding to the via hole conductors 70g, 70h, 70i, 70j, 70k, 70l, 70m, 70n, 70o of the sixth insulating layer 70. 72n and 72o are formed.
  • an internal conductor 72p connected to the via-hole conductor 72h and an internal conductor 72q connected to the via-hole conductor 72m are formed.
  • An eighth insulating layer 74 as shown in FIG. 9H is disposed adjacent to the seventh insulating layer 72.
  • via-hole conductors 74a, 74b, 74c, 74d, 74e, and 74f are formed at positions corresponding to the via-hole conductors 72a, 72b, 72c, 72d, 72e, and 72f of the seventh insulating layer 72. Is done.
  • via hole conductors 74g, 74h, 74i, 74j, 74k, 74l, 74m, and 74m, 72h, 72i, 72j, 72k, 72l, 72m, 72n, 72o of the seventh insulating layer 72 are provided at positions corresponding to the via hole conductors. 74n and 74o are formed. Furthermore, an internal conductor 74p connected to the via-hole conductor 74b, an internal conductor 74q connected to the via-hole conductor 74d, and an internal conductor 74r connected to the via-hole conductor 74f are formed. Further, an internal conductor 74s connected to the via-hole conductor 74i and an internal conductor 74t connected to the via-hole conductor 74l are formed.
  • a ninth insulating layer 76 as shown in FIG. 9I is disposed adjacent to the eighth insulating layer 74.
  • An inner conductor 76 a is formed on almost the entire surface of the ninth insulating layer 76.
  • the inner conductor 76a is drawn out to the C-plane side end of the ninth insulating layer 76, the central portion of the D-plane side end, the central portion of the E-plane side end, and the central portion of the F-plane side end. It is.
  • the first insulating layer 60 to the ninth insulating layer 76 are laminated, and an insulating layer without an internal conductor is laminated so as to sandwich the first insulating layer 60 to the ninth insulating layer 76, and the laminated body 12 is obtained.
  • three external electrodes 78a, 78b, and 78c are formed on the C surface of the multilayer body 12.
  • the external electrode 78a is formed on the E surface side of the multilayer body 12, and the lead portion of the internal conductor 76a is connected thereto.
  • the external electrode 78b is formed at the center in the longitudinal direction of the C surface of the multilayer body 12, and the internal conductors 64g and 66o are connected thereto.
  • the external electrode 78 c is formed on the F surface side of the multilayer body 12. These external electrodes 78a, 78b, 78c are formed over the entire stacking direction of the insulating layers 60-76. Further, the external electrodes 78a, 78b, 78c are formed so as to have the same width, that is, the length in the direction intersecting the stacking direction of the insulating layers 60 to 76.
  • Three external electrodes 78d, 78e, and 78f are formed on the D surface of the laminate 12.
  • the external electrode 78d is formed on the E surface side of the multilayer body 12, and the internal conductor 64h is connected thereto.
  • the external electrode 78e is formed at the center in the longitudinal direction of the D surface of the multilayer body 12, and the lead portion of the internal conductor 76a is connected thereto.
  • the external electrode 78f is formed on the F surface side of the multilayer body 12, and the internal conductor 70p is connected thereto.
  • These external electrodes 78d, 78e, 78f are formed over the entire stacking direction of the insulating layers 60-76.
  • the width of the external electrode 78e at the center is large, and the width of the external electrodes 78d and 78f on both sides thereof is small. That is, in the direction crossing the stacking direction of the insulating layers 60 to 76, the length of the external electrode 78e at the center is large and the lengths of the external electrodes 78d and 78f on both sides thereof are small.
  • an external electrode 78g is formed on the E surface of the multilayer body 12, and a lead portion of the internal conductor 76a is connected thereto.
  • an external electrode 78h is formed on the F surface of the multilayer body 12, and a lead portion of the internal conductor 76a is connected thereto.
  • the external electrodes 78g and 78h are formed over the entire stacking direction of the insulating layers 60 to 76. Further, the external electrodes 78g and 78h are formed at the central portion in the direction crossing the stacking direction of the insulating layers 60 to 76, and the width thereof is formed smaller than the external electrodes 78a to 78f formed on the side surface of the stacked body 12. .
  • a circuit as shown in FIG. 10 is formed in the electronic component 10.
  • the internal conductor 76a is used as a ground electrode, and the width of the external electrode 78e connected to the internal conductor 76a is formed large. Therefore, when the electronic component 10 is mounted on a circuit board or the like, good characteristics can be obtained by connecting the large external electrode 78e to the ground electrode of the circuit board.
  • the external electrodes 78d and 78f formed on both sides of the external electrode 78e are used for input and output, but have a small width. In this way, by forming the input and output external electrodes 78d and 78f having a small width on both sides of the ground external electrode 78e having a large width, the isolation characteristic between the input terminal and the output terminal is formed. Can be improved.
  • any of the external electrodes 78a to 78h can be changed, and impedance adjustment can be performed accordingly.
  • the width of the external electrode it is possible to reduce loss when used as an element.
  • external electrodes 78a to 78h are formed on the side surface and the end surface of the multilayer body 12 from the end on the A surface side to the end on the B surface side in the stacking direction of the insulating layers 60 to 76. Yes.
  • the electronic component shown in FIG. 1 and the electronic component shown in FIG. 8 are combined so that both the length of the insulating layer in the stacking direction and the length in the direction crossing the stacking direction are different in the shape of the external electrode. May be. That is, the height of the external electrode and the width of the external electrode from the B surface side end of the side surface of the laminate 12 can be arbitrarily adjusted. Thus, by adjusting the height and width of the external electrode, the degree of freedom in design for obtaining desired characteristics can be increased.
  • Such adjustment of the height and width of the external electrode can also be applied to an electronic component in which one external electrode is formed on each of the four side surfaces of the laminate 12, as shown in FIG.
  • a three-stage band-pass filter in which one external electrode is formed on each side surface of the multilayer body 12 will be described.
  • the electronic component 10 includes a laminate 12 in which a plurality of insulating layers are laminated.
  • Three parallel inner conductors 80a, 80b, and 80c are formed in the vicinity of the A surface of the multilayer body 12.
  • Via hole conductors 82a and 82b extending from the A surface side to the B surface side of the multilayer body 12 are formed at both ends of the internal conductor 80a.
  • via hole conductors 82c and 82d extending from the A surface side to the B surface side of the multilayer body 12 are formed at both ends of the internal conductor 80b, and the A of the multilayer body 12 is formed at both ends of the internal conductor 80c.
  • Via hole conductors 82e and 82f extending from the surface side toward the B surface side are formed.
  • the inner conductor 84a connected to the via-hole conductor 82c extending from the central inner conductor 80b is formed on the E surface side of the multilayer body 12.
  • an internal conductor 84b connected to a via-hole conductor 82b extending from the internal conductor 80a is formed on the F surface side of the multilayer body 12.
  • an internal conductor 84c connected to the via-hole conductor 82f extending from the internal conductor 80c is formed on the F surface side of the multilayer body 12.
  • the internal conductors 84a, 84b, and 84c are formed in an insulating layer near the B surface of the multilayer body 12, and the internal conductors 84b and 84c are drawn out to the C surface and the D surface of the multilayer body 12, respectively.
  • an inner conductor 86 facing the inner conductors 84a, 84b, 84c is formed in the vicinity of the B surface of the multilayer body 12.
  • Via-hole conductors 82a, 82d, and 82e are connected to the internal conductor 86, and are drawn out to the E surface and the F surface of the multilayer body 12.
  • the outer electrode 88a connected to the inner conductor 84b is formed on the C surface of the multilayer body 12, and the outer electrode 88b connected to the inner conductor 84c is formed on the D surface of the multilayer body 12. Further, external electrodes 88 c and 88 d connected to the internal conductor 86 are formed on the E surface and F surface of the multilayer body 12.
  • the external electrodes 88a and 88b are formed from the B surface side end of the side surface of the multilayer body 12 to the portion where the internal conductors 84b and 84c are drawn, and the external electrodes 88c and 88d are the B surface side end of the side surface of the multilayer body 12. The portion from the portion to the portion where the internal conductor 86 is drawn out is formed. Therefore, the external electrodes 88a to 88d are formed from the B surface side end of the multilayer body 12 to the vicinity thereof.
  • the electronic component 10 is a three-stage bandpass filter having a circuit as shown in FIG.
  • the via-hole conductors 82 a to 82 f function as inductors, but the magnetic field generated in the via-hole conductors 82 a to 82 f spreads in the side surface direction of the multilayer body 12.
  • the external electrode is formed so as to extend from the A surface to the B surface of the multilayer body 12, the magnetic field is blocked by the external electrode, eddy current loss occurs in the external electrode, and the Q of the inductor deteriorates.
  • an external electrode can be formed according to the lead position of the internal conductor on the side surface of the multilayer body 12.
  • a diplexer shown in FIG. 13 will be described as an example of such an electronic component.
  • the electronic component 10 includes a laminate 12.
  • the stacked body 12 includes a first insulating layer 90 as shown in FIG.
  • a ring-shaped inner conductor 90 a having a gap is formed on the E surface side of the first insulating layer 90, and one end of the inner conductor 90 a is drawn out to the center of the C surface side end portion of the first insulating layer 90.
  • a via-hole conductor 90b is formed at the other end of the internal conductor 90a.
  • a second insulating layer 92 as shown in FIG. 14B is disposed adjacent to the first insulating layer 90.
  • a ring-shaped inner conductor 92a having a gap is formed on the E surface side of the second insulating layer 92.
  • One end side of the internal conductor 92a is disposed at a position corresponding to the other end of the internal conductor 90a formed in the first insulating layer 90, and a via hole connected to the internal conductor 92a at a position corresponding to the via hole conductor 90b.
  • a conductor 92b is formed.
  • a via hole conductor 92c is formed at the other end of the internal conductor 92a.
  • a third insulating layer 94 as shown in FIG. 14C is disposed adjacent to the second insulating layer 92.
  • a ring-shaped inner conductor 94a having a gap is formed on the E surface side of the third insulating layer 94.
  • One end side of the inner conductor 94a is drawn out to the central portion of the end portion on the E surface side of the third insulating layer 94.
  • the other end of the internal conductor 94a is disposed at a position corresponding to the other end of the internal conductor 92a formed in the second insulating layer 92, and is connected to the internal conductor 94a at a position corresponding to the via-hole conductor 92c.
  • a via-hole conductor 94b is formed.
  • a fourth insulating layer 96 as shown in FIG. 14D is disposed adjacent to the third insulating layer 94.
  • Two rectangular inner conductors 96 a and 96 b are formed on the F-plane side of the fourth insulating layer 96.
  • One inner conductor 96a is formed from approximately the center in the longitudinal direction of the fourth insulating layer 96 to the F plane side, and the other inner conductor 96b is formed on the F plane side adjacent to the one inner conductor 96a.
  • the inner conductor 96a is drawn out to the central portion of the end portion on the C plane side of the fourth insulating layer 96, and the inner conductor 96b is drawn to the central portion of the end portion on the F plane side.
  • a fifth insulating layer 98 as shown in FIG. Adjacent to the fourth insulating layer 96, a fifth insulating layer 98 as shown in FIG. A rectangular inner conductor 98a is formed from approximately the center in the longitudinal direction of the fifth insulating layer 98 to the vicinity of the end on the F-plane side.
  • a sixth insulating layer 100 as shown in FIG. 14F is disposed adjacent to the fifth insulating layer 98.
  • an internal conductor 100a is formed at a position corresponding to the internal conductor 98a formed in the fifth insulating layer 98.
  • a via-hole conductor 100b connected to the internal conductor 100a is formed at a position near the C-plane side end and the F-plane side end of the sixth insulating layer 100.
  • a seventh insulating layer 102 as shown in FIG. 14G is disposed adjacent to the sixth insulating layer 100.
  • a ring-shaped inner conductor 102a having a gap is formed on the F surface side of the seventh insulating layer 102.
  • One end side of the internal conductor 102a is disposed at a position corresponding to the via-hole conductor 100b formed in the sixth insulating layer 100, and a via-hole conductor 102b connected to the internal conductor 102a is formed in that portion.
  • a via hole conductor 102c is formed at the other end of the internal conductor 102a.
  • An eighth insulating layer 104 as shown in FIG. 14H is disposed adjacent to the seventh insulating layer 102.
  • a substantially U-shaped inner conductor 104 a is formed on the F-plane side of the eighth insulating layer 104, and one end side thereof is drawn out to the center of the D-plane side end portion of the eighth insulating layer 104.
  • the other end of the internal conductor 104a is disposed at a position corresponding to the via-hole conductor 102c formed in the seventh insulating layer 102, and a via-hole conductor 104b connected to the internal conductor 104a is formed in that portion.
  • a ninth insulating layer 106 as shown in FIG. 14I is disposed adjacent to the eighth insulating layer 104.
  • an inner conductor 106a is formed that extends along the C-plane side end and then bends in a hook shape. The bent end portion of the internal conductor 106a is drawn out to the center portion of the C-surface side end portion of the eighth insulating layer 106.
  • a tenth insulating layer 108 as shown in FIG. 14J is disposed adjacent to the ninth insulating layer 106.
  • a rectangular inner conductor 108 a is formed on the E surface side of the tenth insulating layer 108.
  • the inner conductor 108a is drawn out to the center of the end of the tenth insulating layer 108 on the E surface side.
  • An eleventh insulating layer 110 as shown in FIG. 14K is disposed adjacent to the tenth insulating layer 108.
  • a rectangular inner conductor 110 a is formed on the E surface side of the eleventh insulating layer 110.
  • the inner conductor 110a is drawn out to the center portion of the end portion on the D surface side of the eleventh insulating layer 110.
  • the laminated body 12 is obtained by laminating the first insulating layer 90 to the eleventh insulating layer 110 and laminating an insulating layer without an internal conductor so as to sandwich it as necessary.
  • An external electrode 112a is formed on the C surface of the laminate 12
  • an external electrode 112b is formed on the D surface
  • an external electrode 112c is formed on the E surface
  • an external electrode 112d is formed on the F surface.
  • the external electrodes 112a to 112d are formed in the central portion in the direction that intersects the stacking direction of the insulating layers 90 to 110.
  • the external electrode 112a is connected to a lead portion of the internal conductor 90a, a lead portion of the internal conductor 96a, and a lead portion of the internal conductor 106a.
  • the external electrode 112b is connected to a lead portion of the internal conductor 104a and a lead portion of the internal conductor 110a.
  • the external electrode 112c is connected to a lead portion of the internal conductor 94a and a lead portion of the internal conductor 108a.
  • a lead portion of the internal conductor 96b is connected to the external electrode 112d.
  • a circuit as shown in FIG. 15 is formed in the electronic component 10.
  • the external electrodes 112a and 112c are formed from the A-side end to the B-side end in the stacking direction of the insulating layers 90 to 110. However, the external electrodes 112b and 112d extend from the B-side end. It is formed so as not to reach the side end. That is, the external electrode 112b is formed to the height of the lead portion of the internal conductor 104a, and the external electrode 112d is formed to the height of the lead portion of the internal conductor 96b. Of course, in order to improve the connectivity between the external electrodes 112b and 112d and the internal conductors 104a and 96b, the external electrodes 112b and 112d may be formed to a position slightly higher than the lead portions of these internal conductors.
  • the widths of the external electrodes 112a to 112d may be changed. Impedance adjustment can be performed by adjusting the width of the external electrodes 112a to 112d.
  • the degree of freedom in design for obtaining desired characteristics can be increased.
  • FIG. 16 shows a laminated body 12 covered with an insulator for the electronic component 10 shown in FIG. 13, but the laminated body 12 for the electronic component 10 as shown in FIGS. 1, 8, and 11.
  • the upper sides of the four side surfaces may be covered with an insulator.
  • an insulator for example, ceramic, glass, resin, or the like can be used.
  • the top surface of the laminate 12 is not covered with an insulator, but the top surface of the laminate 12 may be covered with an insulator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

　外部電極が素子の特性に与える影響を小さくすることができ、インピーダンスの設計自由度の高い電子部品を提供する。　内部導体およびビアホール導体が形成された複数の絶縁層を積層することにより、積層体１２が得られる。積層体１２の対向する側面に、内部導体層に接続される外部電極４２ａ～４２ｅが形成される。２つの外部電極４２ａ，４２ｂは、積層体１２の一方の主面から他方の主面に達するように形成されるが、他の外部電極４２ｃ～４２ｅは、積層体１２の一方の主面側から内部導体の露出部まで形成され、他方の主面まで達しないような形状に形成される。さらに、外部電極４２ａ～４２ｅの幅が異なるようにしてもよい。

Description

電子部品
　この発明は、電子部品に関し、特にたとえば、積層体を構成する絶縁層間に形成される内部導体と、積層体の側面に形成される外部電極とを有する電子部品に関する。
　積層構造を有する電子部品の例として、たとえばチップ型ＣＲ複合アレイなどがある。図１７は従来のチップ型ＣＲ複合アレイの一例を示す斜視図であり、図１８はチップ型ＣＲ複合アレイに用いられる素体の分解斜視図である。チップ型ＣＲ複合アレイ１は、積層構造を有する素体２を含む。素体２は、複数の絶縁層３を積層することにより形成される。積層された絶縁層３の中間部において、１つの絶縁層３を挟むようにして、内部接地電極４と４つの抵抗帯５とが形成される。内部接地電極４は、絶縁層３のほぼ全面に形成され、素体２の対向する端面に引き出されている。また、４つの抵抗帯５は、素体３の対向する側面間を結ぶようにして、互いに平行に延びるように形成される。
　素体２の対向する端面には、内部接地電極４に接続されるように、外部接地電極６が形成される。また、素体２の対向する側面には、抵抗帯５に接続されるように、外部端子電極７が形成される。外部接地電極６は、素体２の端面からその両側の２つの主面に回り込むように形成される。同様に、外部端子電極７は、素体２の側面からその両側の２つの主面に回り込むように形成される。外部接地電極６と外部端子電極７とはほぼ同じ大きさに形成され、素体２の１つの側面において４つの外部端子電極７が等間隔で形成される。
　このチップ型ＣＲ複合アレイ１では、図１９に示すように、抵抗帯５によって、素体２の対向する側面に形成された外部端子電極７間に抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４が形成される。また、抵抗帯５と内部接地電極４との間に、静電容量Ｃ１，Ｃ２，Ｃ３，Ｃ４が形成される。それにより、チップ型ＣＲ複合アレイ１内に、４つのＣＲ素子が形成される（特許文献１参照）。
特開平１１－６７５０７号公報
　チップ型ＣＲ複合アレイの場合、内部電極の引き出し部が同一層に形成されている。また、アレイには同一の素子を形成する場合が多い。そのため、特許文献１のようなアレイの場合、外部端子電極を同じ形状としても特に特性に影響を与えるという問題はない。しかしながら、たとえばＬＣ複合部品のように、各外部電極に接続される素子が異なる場合、素体の一方主面から他方主面にかけて同じ形状の外部電極を形成すると、内部導体と外部電極との間の浮遊容量の影響、外部電極における寄生インダクタンスの影響、内部導体で発生した磁界を外部電極が遮ることによる渦電流損、外部電極間の干渉、インピーダンスの設計自由度低下などの問題が発生する。
　それゆえに、この発明の主たる目的は、外部電極が素子の特性に与える影響を小さくすることができ、インピーダンスの設計自由度の高い電子部品を提供することである。
　この発明は、積層体を得るために積層される複数の絶縁層と、絶縁層間に形成されて積層体の側面に引き出される少なくとも第１の内部導体および第２の内部導体を含む複数の内部導体と、積層体の側面に形成され、少なくとも第１の内部導体に接続される第１の外部電極および第２の内部導体に接続される第２の外部電極を含む複数の外部電極とを含み、外部電極のそれぞれは積層体の２つの側面に跨ることなく１つの側面に形成され、第１の外部電極および第２の外部電極は、積層体の同一側面において異なる形状となるように、または、積層体の対向する側面において異なる形状となるように形成される、電子部品である。
　外部電極のそれぞれは積層体の２つの側面に跨ることなく１つの側面に形成され、かつ第１の内部導体に接続された第１の外部電極と第２の内部導体に接続された第２の外部電極とが異なる形状となるように形成されている。そのため、内部電極が引き出されていない部分には外部電極を形成しなくてもよく、必要な部分にのみ外部電極を形成することができる。したがって、外部電極の形成範囲を最小限に抑えることができ、内部導体と外部電極との間の浮遊容量を抑制し、外部電極に生じる寄生インダクタンスを抑制することができる。また、内部導体で発生した磁界が外部電極で遮られることを抑制することができ、外部電極に発生する渦電流損を小さくすることができる。
　このような電子部品において、第１の内部導体と第２の内部導体とは異なる絶縁層間に形成され、絶縁層の積層方向において、第１の外部電極と第２の外部電極とが異なる長さを有するように形成することができる。
　第１の内部導体と第２の内部導体とを異なる絶縁層間に形成することにより、絶縁層の積層方向における第１の内部導体および第２の内部導体が異なる位置に引き出される。この場合、絶縁層の積層方向において、第１の外部電極と第２の外部電極の長さを異なるようにして、必要最小限の範囲に第１の外部電極および第２の外部電極を形成し、第１の内部導体および第２の内部導体を第１の外部電極および第２の外部電極に接続することができる。
　また、絶縁層の積層方向と交差する向きにおいて、第１の外部電極と第２の外部電極とが異なる長さを有するようにしてもよい。
　絶縁層の積層方向と交差する向きにおける第１の外部電極と第２の外部電極の長さ、つまり第１の外部電極および第２の外部電極の幅を異なるようにして、素子のインピーダンスを調整することができる。
　さらに、第１の内部導体がグランド電極であり、第２の内部導体がグランド電極以外の電極であって、絶縁層の積層方向と交差する向きにおいて、第１の外部電極の長さが第２の外部電極の長さより大きくなるようにしてもよい。
　絶縁層の積層方向と交差する向きにおいて、グランド電極となる第１の内部導体に接続される第１の外部電極の長さを大きくすることにより、その両側に形成された外部電極の間のアイソレーション特性を良好にすることができる。
　また、この発明は、積層体を得るために積層される複数の絶縁層と、絶縁層間に形成されて積層体の側面に引き出される少なくとも第１の内部導体および第２の内部導体を含む複数の内部導体と、積層体の側面に形成され、少なくとも第１の内部導体に接続される第１の外部電極および第２の内部導体に接続される第２の外部電極を含む複数の外部電極とを含み、外部電極のそれぞれは積層体の２つの側面に跨ることなく１つの側面に形成され、少なくとも第１の外部電極および第２の外部電極は、積層体の一方の主面に達するが他方の主面に達しないように形成される、電子部品である。
　外部電極のそれぞれが積層体の２つの側面に跨ることなく１つの側面に形成され、第１の外部電極および第２の外部電極が積層体の一方の主面に達するが他方の主面に達しないように形成されることにより、絶縁層の積層方向において、外部電極の形成されていない部分を設けることができる。そのため、内部導体と外部電極との間の浮遊容量を抑制し、外部電極に生じる寄生インダクタンスを抑制することができる。また、内部導体で発生した磁界が外部電極によって遮られることを抑制することができ、外部電極に発生する渦電流損を小さくすることができる。
　このような電子部品において、全ての外部電極が、積層体の一方の主面に達するが他方の主面に達しないように形成されてもよい。
　第１の外部電極および第２の外部電極だけでなく、全ての外部電極について、積層体の一方の主面に達するが他方の主面に達しないように形成されることにより、浮遊容量や寄生インダクタンスを抑制する効果、および内部導体で発生した磁界が遮られることを抑制する効果などを大きくすることができる。
　また、絶縁層を貫通するようにして第１の内部導体または第２の内部導体に接続されるビアホール導体が形成され、第１の内部導体または第２の内部導体とビアホール導体とでインダクタが形成されてもよい。
　第１の内部導体または第２の内部導体を介して、それに接続されるビアホール導体に電流を流すことにより、ビアホール導体の周囲に磁界が生じ、ビアホール導体部分をインダクタとして動作させることができる。このとき、絶縁層の積層方向において、外部電極の形成されていない部分があることにより、ビアホール導体の周囲に発生した磁界が遮られることを抑制することができる。
　上述のような電子部品において、外部電極は導体膜とすることができる。
　外部電極は、積層体の側面に導電ペーストなどを印刷して形成される導体膜とすることができる。
　また、上述のような電子部品において、外部電極の少なくとも一部分が絶縁物で被覆されてもよい。
　第１の外部電極および第２の外部電極が、積層体の同一側面において異なる形状となるように、または、積層体の対向する側面において異なる形状となるように形成されると、実装基板に実装する際のチップ立ちやめっき付着に伴う導電性の劣化が生じる恐れがあるが、不要な部分を絶縁物で被覆することにより、これらの問題を低減することができる。
　この発明によれば、外部電極が素子の特性に与える影響を小さくすることができ、所望の特性を得るための設計自由度の大きい電子部品を得ることができる。
　この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の電子部品の一例としてのダイプレクサを示す図解図である。 図１に示す電子部品を構成する複数の絶縁層を示す平面図である。 この発明の電子部品の内部導体と外部電極との関係を示す図解図である。 図１に示す電子部品を製造する工程を示す図解図である。 図１に示す電子部品の回路図である。 図１に示す電子部品と比較するために積層体の側面に同じ形状の外部電極を形成した電子部品を示す図解図である。 この発明の電子部品で得られる効果を説明するための図解図である。 この発明の電子部品の他の例としての他のダイプレクサを示す図解図である。 図８に示す電子部品を構成する複数の絶縁層を示す平面図である。 図８に示す電子部品の回路図である。 この発明のさらに他の例としての３段バンドパスフィルタを示す図解図である。 図１１に示す電子部品の回路図である。 この発明の電子部品の別の例としての別のダイプレクサを示す図解図である。 図１３に示す電子部品を構成する複数の絶縁層を示す平面図である。 図１３に示す電子部品の回路図である。 この発明の電子部品の変形例を示す図解図である。 従来の電子部品の一例としてのチップ型ＣＲ複合アレイを示す斜視図である。 図１７に示すチップ型ＣＲ複合アレイに用いられる素体の分解斜視図である。 図１７に示すチップ型ＣＲ複合アレイの回路を示す図解図である。
　図１は、この発明の電子部品の一例としてのダイプレクサを示す図解図である。この電子部品１０は、積層体１２を含む。積層体１２は例えば直方体状に形成され、対向する長方形状の２つの主面（Ａ面およびＢ面）、２つの主面の幅方向の一端側側面（Ｃ面）および他端側側面（Ｄ面）、２つの主面の長手方向の一端側側面（Ｅ面）および他端側側面（Ｆ面）を含む。
　積層体１２は、図２（Ａ）に示すように、長方形状の第１の絶縁層１４を含む。第１の絶縁層１４上には、２つの内部導体１４ａ，１４ｂが形成される。内部導体１４ａは、第１の絶縁層１４のＥ面側において、隙間を有するリング状に形成される。内部導体１４ａの一端は、絶縁層１４のＣ面側端部の中央部に引き出され、内部導体１４ａの他端には、ビアホール導体１４ｃが形成される。同様に、内部導体１４ｂは、第１の絶縁層１４のＦ面側において、隙間を有するリング状に形成される。内部導体１４ｂの一端は、絶縁層１４のＤ面側端部の中央部に引き出され、内部導体１４ｂの他端には、ビアホール導体１４ｄが形成される。なお、ビアホール導体１４ｃ，１４ｄは、絶縁層１４に形成されたビアホール内に導体が充填されたものである。
　第１の絶縁層１４に隣接して、図２（Ｂ）に示すような第２の絶縁層１６が配置される。第２の絶縁層１６上には、隙間を有するリング状の２つの内部導体１６ａ，１６ｂが形成される。第１の絶縁層１４のビアホール導体１４ｃに対応する位置において、第２の絶縁層１６には、内部導体１６ａの一端に接続されるビアホール導体１６ｃが形成される。内部導体１６ａの他端には、ビアホール導体１６ｄが形成される。第１の絶縁層１４のビアホール導体１４ｄに対応する位置において、第２の絶縁層１６には、内部導体１６ｂの一端に接続されるビアホール導体１６ｅが形成される。内部導体１６ｂの他端には、ビアホール導体１６ｆが形成される。
　第２の絶縁層１６に隣接して、図２（Ｃ）に示すような第３の絶縁層１８が配置される。第３の絶縁層１８上には、隙間を有するリング状の内部導体１８ａと、略Ｕ字状の内部導体１８ｂとが形成される。第２の絶縁層１６のビアホール導体１６ｄに対応する位置において、第３の絶縁層１８には、内部導体１８ａの一端に接続されるビアホール導体１８ｃが形成される。内部導体１８ａの他端には、ビアホール導体１８ｄが形成される。また、第２の絶縁層１６のビアホール導体１６ｆに対応する位置において、内部導体１８ｂの一端に接続されるビアホール導体１８ｅが形成される。内部導体１８ｂの他端には、ビアホール導体１８ｆが形成される。
　第３の絶縁層１８に隣接して、図２（Ｄ）に示すような第４の絶縁層２０が配置される。第４の絶縁層２０のＥ面側には、隙間を有するリング状の内部導体２０ａが形成される。第３の絶縁層１８のビアホール導体１８ｄに対応する位置において、内部導体２０ａの一端に接続されるビアホール導体２０ｂが形成される。内部導体２０ａの他端は、第４の絶縁層２０のＥ面側においてＤ面側端部に引き出される。さらに、第３の絶縁層１８のビアホール導体１８ｆに対応する位置に、ビアホール導体２０ｃが形成される。
　第４の絶縁層２０に隣接して、図２（Ｅ）に示すような第５の絶縁層２２が配置される。第５の絶縁層２２のＥ面側には、矩形の内部導体２２ａが形成され、第５の絶縁層２２のＥ面側において、Ｄ面側端部に引き出される。また、第５の絶縁層２２のほぼ中央部からＦ面側にかけて矩形の内部導体２２ｂが形成され、第５の絶縁層２２のＣ面側端部の中央部に引き出される。さらに、第５の絶縁層２２のＥ面側においてＣ面側端部に接するように内部導体２２ｃが形成され、第５の絶縁層２２のＤ面側端部の中央部に接するように内部導体２２ｄが形成される。また、第４の絶縁層２０のビアホール導体２０ｃに対応する位置に、ビアホール導体２２ｅが形成される。
　第５の絶縁層２２に隣接して、図２（Ｆ）に示すような第６の絶縁層２４が配置される。第６の絶縁層２４のＥ面側には、鉤状の内部導体２４ａが形成され、第６の絶縁層２４のほぼ中央部からＦ面側にかけて、矩形の一隅を切り欠いた形状の内部導体２４ｂが形成される。また、第６の絶縁層２４のＥ面側において、Ｄ面側端部に接するように内部導体２４ｃが形成される。さらに、第６の絶縁層２４のＣ面側端部近傍のほぼ中央部にビアホール導体２４ｄが形成され、内部導体２４ｂに接続されている。また、第５の絶縁層２２のビアホール導体２２ｅに対応する位置に、ビアホール導体２４ｅが形成される。
　第６の絶縁層２４に隣接して、図２（Ｇ）に示すような第７の絶縁層２６が配置される。第７の絶縁層２６のＥ面側には、矩形の内部導体２６ａが形成され、第７の絶縁層２６のＥ面側においてＤ面側端部に引き出される。また、第７の絶縁層２６のほぼ中央部からＦ面側にかけて、矩形の内部導体２６ｂが形成される。さらに、第７の絶縁層２６のＥ面側において、Ｃ面側端部に接するように内部導体２６ｃが形成される。また、第６の絶縁層２４のビアホール導体２４ｄに対応する位置に、ビアホール導体２６ｄが形成される。さらに、第６の絶縁層２４のビアホール導体２４ｅに対応する位置にビアホール導体２６ｅが形成され、内部導体２６ｂに接続される。また、第７の絶縁層２６のＥ面側において、内部導体２６ａと内部導体２６ｃとの間に、ビアホール導体２６ｆが形成される。
　第７の絶縁層２６に隣接して、図２（Ｈ）に示すような第８の絶縁層２８が配置される。第８の絶縁層２８のほぼ中央部からＦ面側にかけて、矩形の一隅を切り欠いた形状の内部導体２８ａが形成される。また、第７の絶縁層２６のビアホール導体２６ｅに対応する位置に、ビアホール導体２８ｂが形成される。さらに、第７の絶縁層２６のビアホール導体２６ｆに対応する位置に、ビアホール導体２８ｃが形成される。
　第８の絶縁層２８に隣接して、図２（Ｉ）に示すような第９の絶縁層３０が配置される。第９の絶縁層３０のほぼ中央部からＦ面側にかけて、矩形の一隅を切り欠いた形状の内部導体３０ａが形成され、積層体１２のＦ面側においてＤ面側端部に引き出される。また、第９の絶縁層３０のＦ面側において、Ｃ面側端部に接するように内部導体３０ｂが形成される。さらに、第９の絶縁層のＣ面側端部に沿った中央部に、ビアホール導体３０ｃが形成される。また、第８の絶縁層２８のビアホール導体２８ｃに対応する位置に、ビアホール導体３０ｄが形成される。
　第９の絶縁層３０に隣接して、図２（Ｊ）に示すような第１０の絶縁層３２が配置される。第１０の絶縁層３２の中央部からＦ面側にかけて、矩形の内部導体３２ａが形成される。さらに、第９の絶縁層３０に形成されたビアホール導体３０ｄに対応する位置に、ビアホール導体３２ｂが形成される。
　第１０の絶縁層３２に隣接して、図２（Ｋ）に示すような第１１の絶縁層３４が配置される。第１１の絶縁層３４のＥ面側には、隙間を有するリング状の内部導体３４ａが形成される。この内部導体３４ａの両端部には、ビアホール導体３４ｃ，３４ｄが形成される。
　第１１の絶縁層３４に隣接して、図２（Ｌ）に示すような第１２の絶縁層３６が配置される。第１２の絶縁層３６のＥ面側には、隙間を有するリング状の内部導体３６ａが形成される。この内部導体３６ａの両端部には、ビアホール導体３６ｃ，３６ｄが形成される。ビアホール導体３６ｃ，３６ｄは、第１１の絶縁層３４に形成されたビアホール導体３４ｂ，３４ｃに対応する位置に形成される。
　第１２の絶縁層３６に隣接して、図２（Ｍ）に示すような第１３の絶縁層３８が配置される。第１３の絶縁層３８のＥ面側において、第１３の絶縁層３８の幅方向のほぼ中央部からＣ面側端部に引き出される内部導体３８ａが形成される。内部導体３８ａの端部に接続されるようにして、第１２の絶縁層３６に形成されたビアホール導体３６ｃに対応する位置に、ビアホール導体３８ｂが形成される。
　第１３の絶縁層３８に隣接して、図２（Ｎ）に示すような第１４の絶縁層４０が配置される。第１４の絶縁層４０のＥ面側には、矩形の内部導体４０ａが配置される。内部導体４０ａは、第１４の絶縁層４０のＥ面側におけるＣ面側端部およびＤ面側端部の中央部に引き出される。
　これらの第１の絶縁層１４～第１４の絶縁層４０が積層され、必要に応じて、その上下に内部導体の形成されていない絶縁層が積層されて、積層体１２が形成されている。積層体１２の長手方向中央部において、積層体１２の一方の側面（Ｃ面）に外部電極４２ａが形成される。外部電極４２ａは、積層体１２のＣ面から一方の主面（Ａ面）および他方の主面（Ｂ面）に回り込むように形成される。この外部電極４２ａには、第１の絶縁層１４に形成された内部導体１４ａ、第５の絶縁層２２に形成された内部導体２２ｂが接続される。
　積層体１２の長手方向中央部において、積層体１２の他方の側面（Ｄ面）に外部電極４２ｂが形成される。外部電極４２ｂは、積層体１２のＤ面からＡ面およびＢ面に回り込むように形成される。この外部電極４２ｂには、第１の絶縁層１４に形成された内部導体１４ｂ、第１４の絶縁層４０に形成された内部導体４０ａが接続される。
　積層体１２のＥ面側において、積層体１２のＣ面には、外部電極４２ｃが形成される。外部電極４２ｃには、第１３の絶縁層３８に形成された内部導体３８ａ、第１４の絶縁層４０に形成された内部導体４０ａが接続される。外部電極４２ｃは、積層体１２のＣ面からＢ面に回り込むように形成される。さらに、図３に示すように、外部電極４２ｃは、積層体１２のＢ面から内部導体３８ａが引き出された部分まで形成されるが、内部導体３８ａとの接続を確実に行うために、内部導体３８ａの引出し部よりも若干Ａ面側に延びて形成されてもよい。
　積層体１２のＥ面側において、積層体１２のＤ面には外部電極４２ｄが形成される。外部電極４２ｄには、第４の絶縁層２０に形成された内部導体２０ａ、第５の絶縁層２２に形成された内部導体２２ａ、第７の絶縁層２６に形成された内部導体２６ａが接続される。外部電極４２ｄは、積層体１２のＤ面からＢ面に回り込むように形成される。さらに、外部電極４２ｄは、積層体１２のＢ面から内部導体２０ａが引き出された部分まで形成されるが、内部導体２０ａとの接続を確実に行うために、内部導体２０ａの引出し部よりも若干Ａ側に延びて形成されてもよい。
　積層体１２のＦ面側において、積層体１２のＤ面には外部電極４２ｅが形成される。外部電極４２ｅには、第９の絶縁層３０に形成された内部導体３０ａが接続される。外部電極４２ｅは、積層体１２のＤ面からＢ面に回り込むように形成される。さらに、外部電極４２ｅは、積層体１２のＢ面から内部導体３０ａが引き出された部分まで形成されるが、内部導体３０ａとの接続を確実に行うために、内部導体３０ａの引出し部よりも若干Ａ面側に延びて形成されてもよい。
　なお、積層体１２のＦ面側において、積層体１２のＣ面に引き出された内部導体がないため、この部分に外部電極は形成されていない。ただし、この部分に、内部電極に接続されない他の外部電極が形成されていてもよい。
　この電子部品１０を製造するには、絶縁材料で形成されたセラミックグリーンシートが準備される。セラミックグリーンシートは、例えば低温焼成セラミック材料（ＬＴＣＣ）などを用いて作製することができる。このセラミックグリーンシートの必用な箇所にレーザを照射することにより、ビアホールが形成される。このビアホールに、Ａｇ，Ｐｄ，Ｃｕ，Ａｕおよびこれらの合金などを主成分とする導電ペーストが、印刷塗布などの方法によって充填される。次に、セラミックグリーンシート上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕおよびこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法で塗布することにより、内部導体パターンが形成される。なお、内部導体パターンの形成と同時に、ビアホールに対して導電性ペーストを充填してもよい。
　各絶縁層の内部導体およびビアホール導体のためのパターンが形成されたセラミックグリーンシートが積層され、必要に応じてそれを挟むようにパターンの形成されていないセラミックグリーンシートが積層されて、仮圧着される。このようにして、図４に示すように、マザー積層体５０が形成される。次に、マザー積層体５０に、静水圧プレスなどによって本圧着が施される。
　マザー積層体５０は、積層体１２のＣ面およびＤ面となる側面が露出するようにして、複数の棒状体５２に切断される。次に、得られた棒状体５２は、積層体１２のＥ面およびＦ面となる側面が露出するように切断され、複数のチップ５４が形成される。そして、積層体１２のＣ面となる部分およびＤ面となる部分を揃えて、複数のチップが整列させられる。この状態で、スクリーン印刷あるいはインクジェット法などによって、積層体１２のＣ面となる部分に、外部電極４２ａ，４２ｃとなる外部電極パターンが印刷され、Ｄ面となる部分に、外部電極４２ｂ，４２ｄ，４２ｅとなる外部電極パターンが印刷される。そして、外部電極パターンが形成されたチップ５４に、脱バインダー処理および焼成を施すことにより、積層体１２の内部に内部導体が形成され、積層体１２の側面に導体膜からなる外部電極が形成された複数の電子部品１０が得られる。この電子部品１０では、図５に示すような回路が形成されている。
　この電子部品１０では、積層体１２のＣ面において、外部電極４２ａ，４２ｃの形状が異なるとともに、積層体１２のＤ面において、外部電極４２ｂ，４２ｄ，４２ｅの形状が異なる。さらに、積層体１２のＣ面に形成された外部電極４２ａとＤ面に形成された外部電極４２ｂとは同じ形状であるものの、その他については、積層体１２のＣ面に形成された外部電極４２ａ，４２ｃとＤ面に形成された外部電極４２ｂ，４２ｄ，４２ｅとの間において形状が異なる。各外部電極４２ａ～４２ｅが積層体１２のＢ面に回り込むように形成されているのは、電子部品１０を回路基板などに実装するためであるが、積層体１２のＣ面およびＤ面において、絶縁層１４～４０の積層方向における各外部電極４２ａ～４２ｅの長さが異なる。したがって、図６に示すように、積層体１２の側面に同じ形状の外部電極４４を形成した場合に比べて、外部電極の形成領域が小さい。
　外部電極の形成領域が小さいため、図７に示すように、内部導体と外部電極との間または外部電極間に発生する浮遊容量Ｃを抑制することができ、外部電極に生じる寄生インダクタンスを抑制することができる。また、積層体内部に形成されたインダクタによって生じる磁界Ｈが、外部電極によって遮られることを抑制することができ、磁界によって外部電極の発生する渦電流損を抑制することができる。その結果、積層型の電子部品の特性の改善および安定化を実現することができる。
　また、図８に示すように、外部電極の幅、すなわち絶縁層の積層方向に交差する向きにおける外部電極の長さが異なっていてもよい。このような電子部品１０の例として、図５に示す回路と異なる回路構成を有するダイプレクサについて説明する。積層体１２は、図９（Ａ）に示すように、第１の絶縁層６０を含む。第１の絶縁層６０のＥ面側には、第１の絶縁層６０の長手方向に延びる３つの内部導体６０ａ，６０ｂ，６０ｃが形成される。内部導体６０ａ，６０ｂ，６０ｃは、第１の絶縁層６０の幅方向において、互いに平行となるように並んで配置される。内部導体６０ａの両端部にはビアホール導体６０ｄ，６０ｅが形成され、内部導体６０ｂの両端部にはビアホール導体６０ｆ，６０ｇが形成され、内部導体６０ｃの両端部にはビアホール導体６０ｈ，６０ｉが形成される。
　第１の絶縁層６０に隣接して、図９（Ｂ）に示すような第２の絶縁層６２が配置される。第２の絶縁層６２のＦ面側には、第２の絶縁層６２の長手方向に延びる４つの内部導体６２ａ，６２ｂ，６２ｃ，６２ｄが形成される。内部導体６２ａ，６２ｂ，６２ｃ，６２ｄは、第２の絶縁層６２の幅方向のＤ面側に偏って、互いに平行となるように並んで配置される。内部導体６２ａの両端部にはビアホール導体６２ｅ，６２ｆが形成され、内部導体６２ｂの両端部にはビアホール導体６２ｇ，６２ｈが形成され、内部導体６２ｃの両端部にはビアホール導体６２ｉ，６２ｊが形成され、内部導体６２ｄの両端部にはビアホール導体６２ｋ，６２ｌが形成される。また、第１の絶縁層６０のビアホール導体６０ｄ，６０ｅ，６０ｆ，６０ｇ，６０ｈ，６０ｉに対応する位置に、ビアホール導体６２ｍ，６２ｎ，６２ｏ，６２ｐ，６２ｑ，６２ｒが形成される。
　第２の絶縁層６２に隣接して、図９（Ｃ）に示すような第３の絶縁層６４が配置される。第３の絶縁層６４には、第２の絶縁層６２のビアホール導体６２ｍ，６２ｎ，６２ｏ，６２ｐ，６２ｑ，６２ｒに対応する位置に、ビアホール導体６４ａ，６４ｂ，６４ｃ，６４ｄ，６４ｅ，６４ｆが形成される。第３の絶縁層６４には、ビアホール導体６４ｂから第３の絶縁層６４のＣ面側端部の中央部に引き出される内部導体６４ｇが形成される。また、第３の絶縁層６４には、ビアホール導体６４ｆから第３の絶縁層６４のＥ面側におけるＤ面側端部に引き出される内部導体６４ｈが形成される。さらに、第２の絶縁層６２のビアホール導体６２ｅ，６２ｆ，６２ｇ，６２ｈ，６２ｉ，６２ｊ，６２ｋ，６２ｌに対応する位置に、ビアホール導体６４ｉ，６４ｊ，６４ｋ，６４ｌ，６４ｍ，６４ｎ，６４ｏ，６４ｐが形成される。
　第３の絶縁層６４に隣接して、図９（Ｄ）に示すような第４の絶縁層６６が配置される。第４の絶縁層６６には、第３の絶縁層６４のビアホール導体６４ａ，６４ｂ，６４ｃ，６４ｄ，６４ｅ，６４ｆに対応する位置に、ビアホール導体６６ａ，６６ｂ，６６ｃ，６６ｄ，６６ｅ，６６ｆが形成される。また、第３の絶縁層６４のビアホール導体６４ｉ，６４ｊ，６４ｋ，６４ｌ，６４ｍ，６４ｎ，６４ｏ，６４ｐに対応する位置に、ビアホール導体６６ｇ，６６ｈ，６６ｉ，６６ｊ，６６ｋ，６６ｌ，６６ｍ，６６ｎが形成される。さらに、ビアホール導体６６ｇの近傍から第４の絶縁層６６のＣ面側端部の中央部に引き出される内部導体６６ｏが形成される。
　第４の絶縁層６６に隣接して、図９（Ｅ）に示すような第５の絶縁層６８が配置される。第５の絶縁層６８には、第４の絶縁層６６のビアホール導体６６ａ，６６ｂ，６６ｃ，６６ｄ，６６ｅ，６６ｆに対応する位置に、ビアホール導体６８ａ，６８ｂ，６８ｃ，６８ｄ，６８ｅ，６８ｆが形成される。また、第４の絶縁層６６のビアホール導体６６ｇ，６６ｈ，６６ｉ，６６ｊ，６６ｋ，６６ｌ，６６ｍ，６６ｎに対応する位置に、ビアホール導体６８ｇ，６８ｈ，６８ｉ，６８ｊ，６８ｋ，６８ｌ，６８ｍ，６８ｎが形成される。さらに、ビアホール導体６８ｈに接続された鉤状の内部導体６８ｏが形成される。
　第５の絶縁層６８に隣接して、図９（Ｆ）に示すような第６の絶縁層７０が配置される。第６の絶縁層７０には、第５の絶縁層６８のビアホール導体６８ａ，６８ｂ，６８ｃ，６８ｄ，６８ｅ，６８ｆに対応する位置に、ビアホール導体７０ａ，７０ｂ，７０ｃ，７０ｄ，７０ｅ，７０ｆが形成される。また、第５の絶縁層６８のビアホール導体６８ｇ，６８ｈ，６８ｉ，６８ｊ，６８ｋ，６８ｌ，６８ｍ，６８ｎに対応する位置に、ビアホール導体７０ｇ，７０ｈ，７０ｉ，７０ｊ，７０ｋ，７０ｌ，７０ｍ，７０ｎが形成される。さらに、ビアホール導体７０ｇに並んで、ビアホール導体７０ｏが形成される。また、第６の絶縁層７０には、ビアホール導体７０ｍに接続されて、第６の絶縁層７０のＦ面側におけるＤ面側端部に引き出される内部導体７０ｐが形成される。
　第６の絶縁層７０に隣接して、図９（Ｇ）に示すような第７の絶縁層７２が配置される。第７の絶縁層７２には、第６の絶縁層７０のビアホール導体７０ａ，７０ｂ，７０ｃ，７０ｄ，７０ｅ，７０ｆに対応する位置に、ビアホール導体７２ａ，７２ｂ，７２ｃ，７２ｄ，７２ｅ，７２ｆが形成される。また、第６の絶縁層７０のビアホール導体７０ｇ，７０ｈ，７０ｉ，７０ｊ，７０ｋ，７０ｌ，７０ｍ，７０ｎ，７０ｏに対応する位置に、ビアホール導体７２ｇ，７２ｈ，７２ｉ，７２ｊ，７２ｋ，７２ｌ，７２ｍ，７２ｎ，７２ｏが形成される。さらに、ビアホール導体７２ｈに接続される内部導体７２ｐ、およびビアホール導体７２ｍに接続される内部導体７２ｑが形成される。
　第７の絶縁層７２に隣接して、図９（Ｈ）に示すような第８の絶縁層７４が配置される。第８の絶縁層７４には、第７の絶縁層７２のビアホール導体７２ａ，７２ｂ，７２ｃ，７２ｄ，７２ｅ，７２ｆに対応する位置に、ビアホール導体７４ａ，７４ｂ，７４ｃ，７４ｄ，７４ｅ，７４ｆが形成される。また、第７の絶縁層７２のビアホール導体７２ｇ，７２ｈ，７２ｉ，７２ｊ，７２ｋ，７２ｌ，７２ｍ，７２ｎ，７２ｏに対応する位置に、ビアホール導体７４ｇ，７４ｈ，７４ｉ，７４ｊ，７４ｋ，７４ｌ，７４ｍ，７４ｎ，７４ｏが形成される。さらに、ビアホール導体７４ｂに接続される内部導体７４ｐ、ビアホール導体７４ｄに接続される内部導体７４ｑ、およびビアホール導体７４ｆに接続される内部導体７４ｒが形成される。また、ビアホール導体７４ｉに接続される内部導体７４ｓ、およびビアホール導体７４ｌに接続される内部導体７４ｔが形成される。
　第８の絶縁層７４に隣接して、図９（Ｉ）に示すような第９の絶縁層７６が配置される。第９の絶縁層７６のほぼ全面に、内部導体７６ａが形成される。内部導体７６ａは、第９の絶縁層７６のＥ面側におけるＣ面側端部、Ｄ面側端部の中央部、Ｅ面側端部の中央部およびＦ面側端部の中央部に引き出される。
　第１の絶縁層６０ないし第９の絶縁層７６が積層され、必要に応じてそれを挟むように内部導体の形成されていない絶縁層が積層されて、積層体１２が得られる。積層体１２のＣ面には、図８に示すように、３つの外部電極７８ａ，７８ｂ，７８ｃが形成される。外部電極７８ａは、積層体１２のＥ面側に形成され、内部導体７６ａの引出し部が接続される。外部電極７８ｂは、積層体１２のＣ面の長手方向の中央部に形成され、内部導体６４ｇ，６６ｏが接続される。外部電極７８ｃは、積層体１２のＦ面側に形成される。これらの外部電極７８ａ，７８ｂ，７８ｃは、絶縁層６０～７６の積層方向の全体にわたって形成される。また、外部電極７８ａ，７８ｂ，７８ｃは、同じ幅、つまり絶縁層６０～７６の積層方向に交差する向きの長さが同じとなるように形成される。
　積層体１２のＤ面には、３つの外部電極７８ｄ，７８ｅ，７８ｆが形成される。外部電極７８ｄは、積層体１２のＥ面側に形成され、内部導体６４ｈが接続される。外部電極７８ｅは、積層体１２のＤ面の長手方向の中央部に形成され、内部導体７６ａの引出し部が接続される。外部電極７８ｆは、積層体１２のＦ面側に形成され、内部導体７０ｐが接続される。これらの外部電極７８ｄ，７８ｅ，７８ｆは、絶縁層６０～７６の積層方向の全体にわたって形成される。また、中央部の外部電極７８ｅの幅が大きく、その両側の外部電極７８ｄ，７８ｆの幅が小さくなるように形成される。つまり絶縁層６０～７６の積層方向に交差する向きにおいて、中央部の外部電極７８ｅの長さが大きく、その両側の外部電極７８ｄ，７８ｆの長さが小さくなるように形成される。
　また、積層体１２のＥ面には、外部電極７８ｇが形成され、内部導体７６ａの引出し部が接続される。さらに、積層体１２のＦ面には、外部電極７８ｈが形成され、内部導体７６ａの引出し部が接続される。外部電極７８ｇ，７８ｈは、絶縁層６０～７６の積層方向の全体にわたって形成される。また、外部電極７８ｇ，７８ｈは、絶縁層６０～７６の積層方向に交差する向きの中央部に形成され、その幅は積層体１２の側面に形成された外部電極７８ａ～７８ｆより小さく形成される。この電子部品１０には、図１０に示すような回路が形成されている。
　この電子部品１０では、内部導体７６ａがグランド電極として用いられ、この内部導体７６ａに接続された外部電極７８ｅの幅が大きく形成されている。したがって、電子部品１０を回路基板などに実装する際に、大きい外部電極７８ｅが回路基板のグランド電極に接続されることにより、良好な特性を得ることができる。また、外部電極７８ｅの両側に形成された外部電極７８ｄ，７８ｆは、入力用および出力用として用いられるが、その幅は小さく形成されている。このように、大きい幅を有するグランド用の外部電極７８ｅの両側に小さい幅を有する入力用および出力用の外部電極７８ｄ，７８ｆを形成することにより、入力端子と出力端子との間のアイソレーション特性を向上させることができる。
　また、外部電極７８ａ～７８ｈのうちの任意の電極の幅を変えることができ、それによりインピーダンス調整を行なうことができる。特に、外部電極の幅を大きくすることにより、素子として使用する際の損失を低減することができる。
　なお、図８に示す電子部品１０では、絶縁層６０～７６の積層方向において、Ａ面側端部からＢ面側端部にわたって積層体１２の側面および端面に外部電極７８ａ～７８ｈが形成されている。しかしながら、図１に示す電子部品と図８に示す電子部品とを組み合わせて、外部電極の形状について、絶縁層の積層方向の長さおよび積層方向に交差する向きの長さの両方を異なるようにしてもよい。つまり、積層体１２の側面のＢ面側端部からの外部電極の高さおよび外部電極の幅を任意に調整することができる。このように、外部電極の高さおよび幅を調整することにより、所望の特性を得るための設計自由度を上げることができる。
　このような外部電極の高さおよび幅の調整は、図１１に示すように、積層体１２の４つの側面に、それぞれ１つの外部電極が形成された電子部品にも適用することができる。ここでは、積層体１２の側面に、それぞれ１つの外部電極が形成された３段バンドパスフィルタについて説明する。
　電子部品１０は、複数の絶縁層を積層した積層体１２を含む。積層体１２のＡ面の近傍には、３つの平行な内部導体８０ａ，８０ｂ，８０ｃが形成される。内部導体８０ａの両端部には、積層体１２のＡ面側からＢ面側に向かって延びるビアホール導体８２ａ，８２ｂが形成される。同様に、内部導体８０ｂの両端部には、積層体１２のＡ面側からＢ面側に向かって延びるビアホール導体８２ｃ，８２ｄが形成され、内部導体８０ｃの両端部には、積層体１２のＡ面側からＢ面側に向かって延びるビアホール導体８２ｅ，８２ｆが形成される。
　積層体１２のＥ面側において、中央の内部導体８０ｂから延びるビアホール導体８２ｃに接続される内部導体８４ａが形成される。また、積層体１２のＦ面側において、内部導体８０ａから延びるビアホール導体８２ｂに接続される内部導体８４ｂが形成される。さらに、積層体１２のＦ面側において、内部導体８０ｃから延びるビアホール導体８２ｆに接続される内部導体８４ｃが形成される。内部導体８４ａ，８４ｂ，８４ｃは、積層体１２のＢ面近傍の絶縁層に形成され、内部導体８４ｂ，８４ｃが、それぞれ積層体１２のＣ面およびＤ面に引き出される。
　さらに、積層体１２のＢ面近傍には、内部導体８４ａ，８４ｂ，８４ｃと対向する内部導体８６が形成される。内部導体８６には、ビアホール導体８２ａ，８２ｄ，８２ｅが接続され、積層体１２のＥ面およびＦ面に引き出される。
　積層体１２のＣ面には、内部導体８４ｂに接続される外部電極８８ａが形成され、積層体１２のＤ面には、内部導体８４ｃに接続される外部電極８８ｂが形成される。さらに、積層体１２のＥ面およびＦ面には、内部導体８６に接続される外部電極８８ｃ，８８ｄが形成される。外部電極８８ａ，８８ｂは、積層体１２の側面のＢ面側端部から内部導体８４ｂ，８４ｃが引き出された部分まで形成され、外部電極８８ｃ，８８ｄは、積層体１２の側面のＢ面側端部から内部導体８６が引き出された部分まで形成される。したがって、外部電極８８ａ～８８ｄは、積層体１２のＢ面側端部からその近傍にかけて形成される。
　この電子部品１０は、図１２に示すような回路を有する３段バンドパスフィルタとなる。この電子部品１０では、ビアホール導体８２ａ～８２ｆをインダクタとして機能させているが、ビアホール導体８２ａ～８２ｆ部分で発生した磁界は、積層体１２の側面方向に広がる。積層体１２のＡ面からＢ面まで延びるように外部電極が形成されている場合、外部電極で磁界が遮られ、外部電極に渦電流損が発生して、インダクタのＱが劣化する。しかしながら、図１１に示す電子部品１０では、積層体１２のＢ面側端部からその近傍にかけて外部電極８８ａ～８８ｄが形成されているため、ビアホール導体８２ａ～８２ｆ部分で発生した磁界が外部電極８８ａ～８８ｄでほとんど遮られず、インダクタのＱの劣化を防止することができる。
　また、積層体１２の側面における内部導体の引出し位置に応じて、外部電極を形成することができる。このような電子部品の例として、図１３に示すダイプレクサについて説明する。
　電子部品１０は、積層体１２を含む。積層体１２は、図１４（Ａ）に示すように、第１の絶縁層９０を含む。第１の絶縁層９０のＥ面側に、隙間を有するリング状の内部導体９０ａが形成され、その一端が第１の絶縁層９０のＣ面側端部の中央部に引き出される。内部導体９０ａの他端部には、ビアホール導体９０ｂが形成される。
　第１の絶縁層９０に隣接して、図１４（Ｂ）に示すような第２の絶縁層９２が配置される。第２の絶縁層９２のＥ面側には、隙間を有するリング状の内部導体９２ａが形成される。内部導体９２ａの一端側は、第１の絶縁層９０に形成された内部導体９０ａの他端部に対応する位置に配置され、ビアホール導体９０ｂに対応する位置に、内部導体９２ａに接続されるビアホール導体９２ｂが形成される。また、内部導体９２ａの他端部には、ビアホール導体９２ｃが形成される。
　第２の絶縁層９２に隣接して、図１４（Ｃ）に示すような第３の絶縁層９４が配置される。第３の絶縁層９４のＥ面側には、隙間を有するリング状の内部導体９４ａが形成される。内部導体９４ａの一端側は、第３の絶縁層９４のＥ面側端部の中央部に引き出される。内部導体９４ａの他端部は、第２の絶縁層９２に形成された内部導体９２ａの他端部に対応する位置に配置され、ビアホール導体９２ｃに対応する位置に、内部導体９４ａに接続されるビアホール導体９４ｂが形成される。
　第３の絶縁層９４に隣接して、図１４（Ｄ）に示すような第４の絶縁層９６が配置される。第４の絶縁層９６のＦ面側には、２つの矩形の内部導体９６ａ，９６ｂが形成される。一方の内部導体９６ａは、第４の絶縁層９６の長手方向のほぼ中央部からＦ面側にかけて形成され、他方の内部導体９６ｂは、一方の内部導体９６ａに隣接してＦ面側に形成される。内部導体９６ａは第４の絶縁層９６のＣ面側端部の中央部に引き出され、内部導体９６ｂはＦ面側端部の中央部に引き出される。
　第４の絶縁層９６に隣接して、図１４（Ｅ）に示すような第５の絶縁層９８が配置される。第５の絶縁層９８の長手方向のほぼ中央からＦ面側端部近傍にかけて、矩形の内部導体９８ａが形成される。
　第５の絶縁層９８に隣接して、図１４（Ｆ）に示すような第６の絶縁層１００が配置される。第６の絶縁層１００には、第５の絶縁層９８に形成された内部導体９８ａに対応する位置に、内部導体１００ａが形成される。第６の絶縁層１００のＣ面側端部およびＦ面側端部に近い位置において、内部導体１００ａに接続されるビアホール導体１００ｂが形成される。
　第６の絶縁層１００に隣接して、図１４（Ｇ）に示すような第７の絶縁層１０２が配置される。第７の絶縁層１０２のＦ面側には、隙間を有するリング状の内部導体１０２ａが形成される。内部導体１０２ａの一端側は、第６の絶縁層１００に形成されたビアホール導体１００ｂに対応する位置に配置され、その部分に内部導体１０２ａに接続されるビアホール導体１０２ｂが形成される。また、内部導体１０２ａの他端部には、ビアホール導体１０２ｃが形成される。
　第７の絶縁層１０２に隣接して、図１４（Ｈ）に示すような第８の絶縁層１０４が配置される。第８の絶縁層１０４のＦ面側には、略Ｕ字状の内部導体１０４ａが形成され、その一端側が第８の絶縁層１０４のＤ面側端部の中央部に引き出される。また、内部導体１０４ａの他端部は、第７の絶縁層１０２に形成されたビアホール導体１０２ｃに対応する位置に配置され、その部分に内部導体１０４ａに接続されるビアホール導体１０４ｂが形成される。
　第８の絶縁層１０４に隣接して、図１４（Ｉ）に示すような第９の絶縁層１０６が配置される。第９の絶縁層１０６のＥ面側において、そのＣ面側端部に沿って延びたのち鉤状に折れ曲がった形状の内部導体１０６ａが形成される。内部導体１０６ａの折れ曲がった端部は、第８の絶縁層１０６のＣ面側端部の中央部に引き出される。
　第９の絶縁層１０６に隣接して、図１４（Ｊ）に示すような第１０の絶縁層１０８が配置される。第１０の絶縁層１０８のＥ面側には、矩形の内部導体１０８ａが形成される。内部導体１０８ａは、第１０の絶縁層１０８のＥ面側端部の中央部に引き出される。
　第１０の絶縁層１０８に隣接して、図１４（Ｋ）に示すような第１１の絶縁層１１０が配置される。第１１の絶縁層１１０のＥ面側には、矩形の内部導体１１０ａが形成される。内部導体１１０ａは、第１１の絶縁層１１０のＤ面側端部の中央部に引き出される。
　第１の絶縁層９０～第１１の絶縁層１１０を積層し、必用に応じてそれを挟むように内部導体の形成されていない絶縁層を積層することにより、積層体１２が得られる。この積層体１２のＣ面に外部電極１１２ａが形成され、Ｄ面に外部電極１１２ｂが形成され、Ｅ面に外部電極１１２ｃが形成され、Ｆ面に外部電極１１２ｄが形成される。外部電極１１２ａ～１１２ｄは、絶縁層９０～１１０の積層方向に交差する向きの中央部に形成される。
　外部電極１１２ａには、内部導体９０ａの引出し部、内部導体９６ａの引出し部、内部導体１０６ａの引出し部が接続される。外部電極１１２ｂには、内部導体１０４ａの引出し部、内部導体１１０ａの引出し部が接続される。外部電極１１２ｃには、内部導体９４ａの引出し部、内部導体１０８ａの引出し部が接続される。外部電極１１２ｄには、内部導体９６ｂの引出し部が接続される。この電子部品１０には、図１５に示すような回路が形成されている。
　外部電極１１２ａ，１１２ｃは、絶縁層９０～１１０の積層方向のＡ面側端部からＢ面側端部にわたって形成されるが、外部電極１１２ｂ，１１２ｄは、Ｂ面側端部から延びてＡ面側端部に達しないように形成される。つまり、外部電極１１２ｂは、内部導体１０４ａの引出し部の高さまで形成され、外部電極１１２ｄは、内部導体９６ｂの引出し部の高さまで形成される。もちろん、外部電極１１２ｂ，１１２ｄと内部導体１０４ａ，９６ｂとの接続性を良好にするために、外部電極１１２ｂ，１１２ｄは、これらの内部導体の引出し部より若干高い位置まで形成してもよい。
　このように、積層体１２の各側面における内部導体の引出し位置に応じて、外部電極１１２ａ～１１２ｄの高さを調整することにより、内部導体と外部電極との間の浮遊容量や外部電極に生じる寄生インダクタンスを小さくすることができ、内部に形成されたインダクタによって生じる磁界を遮ることを抑制することができる。したがって、外部電極の高さを調整することにより、良好な特性を得ることができる。
　もちろん、このような電子部品１０において、各外部電極１１２ａ～１１２ｄの幅を変えてもよい。外部電極１１２ａ～１１２ｄの幅を調整することにより、インピーダンス調整を行なうことができる。このように、外部電極１１２ａ～１１２ｄの高さおよび幅を調整することにより、所望の特性を得るための設計自由度を上げることができる。
　なお、図１６に斜線で示すように、積層体１２の４つの側面の上側が絶縁物で覆われてもよい。図１６には、図１３に示す電子部品１０について、絶縁物で覆われた積層体１２が示されているが、図１、図８および図１１に示すような電子部品１０について、積層体１２の４つの側面の上側が絶縁物で覆われていてもよい。第１の外部電極および第２の外部電極が、積層体１２の同一側面において異なる形状となるように、または、積層体１２の対向する側面において異なる形状となるように形成されると、実装基板に実装する際のチップ立ちやめっき付着に伴う導電性の劣化が生じる恐れがあるが、図１６に示す電子部品１０のように、不要な部分を絶縁物で被覆することにより、これらの問題を低減することができる。このような絶縁物としては、たとえば、セラミック、ガラス、樹脂などを用いることができる。特に、露出する外部電極面積が対向面において均等になるように絶縁物で被覆することが好ましい。なお、図１６に示す電子部品１０では、積層体１２の天面は絶縁物で被覆されていないが、積層体１２の天面が絶縁物で被覆されていてもよい。
　１０　電子部品
　１２　積層体
　１４～４０　第１ないし第１４の絶縁層
　４２ａ～４２ｅ　外部電極
　６０～７６　第１ないし第９の絶縁層
　７８ａ～７８ｈ　外部電極
　８２ａ～８２ｆ　ビアホール導体
　８８ａ～８８ｄ　外部電極
　９０～１１０　第１ないし第１１の絶縁層
　１１２ａ～１１２ｄ　外部電極

Claims (9)

  1. 　積層体を得るために積層される複数の絶縁層、
    　前記絶縁層間に形成されて前記積層体の側面に引き出される少なくとも第１の内部導体および第２の内部導体を含む複数の内部導体、および
    　前記積層体の側面に形成され、少なくとも前記第１の内部導体に接続される第１の外部電極および前記第２の内部導体に接続される第２の外部電極を含む複数の外部電極を含み、
    　前記外部電極のそれぞれは前記積層体の２つの側面に跨ることなく１つの側面に形成され、
    　前記第１の外部電極および前記第２の外部電極は、前記積層体の同一側面において異なる形状となるように、または、前記積層体の対向する側面において異なる形状となるように形成される、電子部品。
  2. 　前記第１の内部導体と前記第２の内部導体とは異なる前記絶縁層間に形成され、前記絶縁層の積層方向において、前記第１の外部電極と前記第２の外部電極とが異なる長さを有する、請求項１に記載の電子部品。
  3. 　前記絶縁層の積層方向と交差する向きにおいて、前記第１の外部電極と前記第２の外部電極とが異なる長さを有する、請求項１または請求項２に記載の電子部品。
  4. 　前記第１の内部導体がグランド電極であり、前記第２の内部導体がグランド電極以外の電極であって、前記絶縁層の積層方向と交差する向きにおいて、前記第１の外部電極の長さが前記第２の外部電極の長さより大きい、請求項３に記載の電子部品。
  5. 　積層体を得るために積層される複数の絶縁層、
    　前記絶縁層間に形成されて前記積層体の側面に引き出される少なくとも第１の内部導体および第２の内部導体を含む複数の内部導体、および
    　前記積層体の側面に形成され、少なくとも前記第１の内部導体に接続される第１の外部電極および前記第２の内部導体に接続される第２の外部電極を含む複数の外部電極を含み、
    　前記外部電極のそれぞれは前記積層体の２つの側面に跨ることなく１つの側面に形成され、
    　少なくとも前記第１の外部電極および前記第２の外部電極は、前記積層体の一方の主面に達するが他方の主面に達しないように形成される、電子部品。
  6. 　全ての前記外部電極が、前記積層体の一方の主面に達するが他方の主面に達しないように形成される、請求項５に記載の電子部品。
  7. 　前記絶縁層を貫通するようにして前記第１の内部導体または前記第２の内部導体に接続されるビアホール導体が形成され、前記第１の内部導体または前記第２の内部導体と前記ビアホール導体とでインダクタが形成される、請求項５または請求項６に記載の電子部品。
  8. 　前記外部電極は導体膜である、請求項１ないし請求項７のいずれかに記載の電子部品。
  9. 　前記外部電極の少なくとも一部分が絶縁物で被覆されている、請求項１ないし請求項８のいずれかに記載の電子部品。
PCT/JP2013/061476 2012-05-02 2013-04-18 電子部品 WO2013164952A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380022353.5A CN104254895B (zh) 2012-05-02 2013-04-18 电子元器件
JP2014513356A JP5924559B2 (ja) 2012-05-02 2013-04-18 電子部品
US14/525,375 US10192671B2 (en) 2012-05-02 2014-10-28 Electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-105098 2012-05-02
JP2012105098 2012-05-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/525,375 Continuation US10192671B2 (en) 2012-05-02 2014-10-28 Electronic component

Publications (1)

Publication Number Publication Date
WO2013164952A1 true WO2013164952A1 (ja) 2013-11-07

Family

ID=49514354

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/061476 WO2013164952A1 (ja) 2012-05-02 2013-04-18 電子部品

Country Status (4)

Country Link
US (1) US10192671B2 (ja)
JP (1) JP5924559B2 (ja)
CN (1) CN104254895B (ja)
WO (1) WO2013164952A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101808799B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층형 소자 및 이를 구비하는 전자기기

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6520433B2 (ja) * 2015-06-10 2019-05-29 Tdk株式会社 積層コイル部品
DE102015117203A1 (de) * 2015-10-08 2017-04-13 Epcos Ag Drucksensor
KR20170104366A (ko) * 2016-03-07 2017-09-15 주식회사 모다이노칩 회로 보호 소자
JP6520801B2 (ja) * 2016-04-19 2019-05-29 株式会社村田製作所 電子部品
JP6512161B2 (ja) * 2016-04-21 2019-05-15 株式会社村田製作所 電子部品
DE202016102203U1 (de) * 2016-04-26 2016-06-29 Epcos Ag Vielschichtbauelement
JP6508145B2 (ja) * 2016-08-24 2019-05-08 株式会社村田製作所 電子部品
KR101994754B1 (ko) * 2017-08-23 2019-07-01 삼성전기주식회사 인덕터
KR102494321B1 (ko) * 2017-11-22 2023-02-01 삼성전기주식회사 코일 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222220A (ja) * 2002-11-21 2004-08-05 Murata Mfg Co Ltd ノイズフィルタ
JP2005012167A (ja) * 2003-05-27 2005-01-13 Murata Mfg Co Ltd 積層セラミック電子部品とその実装構造および実装方法
JP2006100682A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板及び３端子型積層コンデンサ
JP2009027101A (ja) * 2007-07-24 2009-02-05 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2012069766A (ja) * 2010-09-24 2012-04-05 Tdk Corp 積層コンデンサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167507A (ja) 1997-08-26 1999-03-09 Taiyo Yuden Co Ltd チップ型ｃｒ複合アレイ
JP2000133546A (ja) 1998-10-28 2000-05-12 Tdk Corp 積層セラミックチップ部品及びその製造方法
JP3683721B2 (ja) 1998-10-23 2005-08-17 太陽誘電株式会社 チップ電子部品及びチップインダクタ
JP2002305111A (ja) * 2001-04-05 2002-10-18 Fdk Corp 積層インダクタ
JP2003258587A (ja) * 2001-12-25 2003-09-12 Ngk Spark Plug Co Ltd 積層型ｌｃフィルタ
WO2006073029A1 (ja) * 2005-01-07 2006-07-13 Murata Manufacturing Co., Ltd. 電子部品及び電子部品製造方法
CN102272868B (zh) * 2009-01-14 2014-06-04 株式会社村田制作所 电子元器件及其制造方法
US8505192B2 (en) * 2010-10-08 2013-08-13 Advance Furnace Systems Corp. Manufacturing method of common mode filter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222220A (ja) * 2002-11-21 2004-08-05 Murata Mfg Co Ltd ノイズフィルタ
JP2005012167A (ja) * 2003-05-27 2005-01-13 Murata Mfg Co Ltd 積層セラミック電子部品とその実装構造および実装方法
JP2006100682A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板及び３端子型積層コンデンサ
JP2009027101A (ja) * 2007-07-24 2009-02-05 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2012069766A (ja) * 2010-09-24 2012-04-05 Tdk Corp 積層コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101808799B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층형 소자 및 이를 구비하는 전자기기

Also Published As

Publication number Publication date
CN104254895B (zh) 2018-05-04
JPWO2013164952A1 (ja) 2015-12-24
US20150042439A1 (en) 2015-02-12
US10192671B2 (en) 2019-01-29
JP5924559B2 (ja) 2016-05-25
CN104254895A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
JP5924559B2 (ja) 電子部品
TWI656543B (zh) Electronic parts
JP3800504B2 (ja) フロントエンドモジュール
JP4135928B2 (ja) バラン
JP6428917B2 (ja) ダイプレクサ
KR100428900B1 (ko) 적층 임피던스 소자
WO2013168558A1 (ja) コイルアンテナ素子およびアンテナモジュール
WO2019235261A1 (ja) フィルタ素子
TWI433456B (zh) Electronic Parts
US20130154783A1 (en) High-frequency transformer, high-frequency component, and communication terminal device
WO2018079614A1 (ja) 方向性結合器内蔵基板、高周波フロントエンド回路及び通信装置
JP6520801B2 (ja) 電子部品
JPWO2015129597A1 (ja) 積層型コイル素子、アンテナモジュール、および、無線通信モジュール
TWI580105B (zh) 電子零件
JP6687105B2 (ja) 電子部品
WO2012011526A1 (ja) バンドパスフィルタモジュール及びモジュール基板
JP5796579B2 (ja) フィルタ及びバランを備えた積層体型電子部品
US10645798B2 (en) Composite component-embedded circuit board and composite component
WO2015037374A1 (ja) インダクタおよび帯域除去フィルタ
JP6083394B2 (ja) 有極型ローパスフィルタおよび分波器
JP4401981B2 (ja) フィルタ
TWI532243B (zh) Directional coupling circuit device
CN110504514B (zh) 一种集成阻抗变换功能的多层自封装平衡滤波器
US20040075968A1 (en) High frequency laminated device
JP6315347B2 (ja) 方向性結合器およびそれを用いたモジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13784277

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014513356

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13784277

Country of ref document: EP

Kind code of ref document: A1