JPH1167507A - チップ型ｃｒ複合アレイ - Google Patents
チップ型ｃｒ複合アレイInfo
- Publication number
- JPH1167507A JPH1167507A JP22976197A JP22976197A JPH1167507A JP H1167507 A JPH1167507 A JP H1167507A JP 22976197 A JP22976197 A JP 22976197A JP 22976197 A JP22976197 A JP 22976197A JP H1167507 A JPH1167507 A JP H1167507A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- ground electrode
- width
- dielectric layer
- composite array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ＣＲ素子の静電容量の均一化を図ったチップ
型ＣＲ複合アレイを提供する。 【解決手段】 誘電体層１２の上面に並列に形成された
長方形状（帯状）の４つの抵抗体２６ａ〜２６ｄと、誘
電体層１２を挟んで各抵抗体２６ａ〜２６ｄに対向する
ように形成された１つの内部接地電極１７とを備えたチ
ップ型ＣＲ複合アレイ１０において、抵抗体２６ａ〜２
６ｄの幅を、中央部に位置する抵抗体２６ｂ，２６ｃの
幅Ｄaよりも両側に位置する抵抗体２６ａ，２６ｄの幅
Ｄbの方を所定値広く形成する。これにより、両側に配
置された抵抗体２６ａ，２６ｄによって形成されるコン
デンサにおける電気力線が誘電率の低い空気中を通過し
て静電容量が低下しても、電極面積の増大によってこれ
を補うことができ、全ての抵抗体２６ａ〜２６ｄによっ
て形成されるコンデンサの静電容量をほぼ等しく設定す
ることができ、ＣＲ素子の静電容量の均一化を図ること
ができる。
型ＣＲ複合アレイを提供する。 【解決手段】 誘電体層１２の上面に並列に形成された
長方形状（帯状）の４つの抵抗体２６ａ〜２６ｄと、誘
電体層１２を挟んで各抵抗体２６ａ〜２６ｄに対向する
ように形成された１つの内部接地電極１７とを備えたチ
ップ型ＣＲ複合アレイ１０において、抵抗体２６ａ〜２
６ｄの幅を、中央部に位置する抵抗体２６ｂ，２６ｃの
幅Ｄaよりも両側に位置する抵抗体２６ａ，２６ｄの幅
Ｄbの方を所定値広く形成する。これにより、両側に配
置された抵抗体２６ａ，２６ｄによって形成されるコン
デンサにおける電気力線が誘電率の低い空気中を通過し
て静電容量が低下しても、電極面積の増大によってこれ
を補うことができ、全ての抵抗体２６ａ〜２６ｄによっ
て形成されるコンデンサの静電容量をほぼ等しく設定す
ることができ、ＣＲ素子の静電容量の均一化を図ること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のＣＲ素子を
一体形成したチップ型ＣＲ複合アレイに関するものであ
る。
一体形成したチップ型ＣＲ複合アレイに関するものであ
る。
【０００２】
【従来の技術】近年、電子回路の小型化及び集積化が進
み、これに伴い個々の電子部品の複合化やアレイ化が行
われている。この様なチップ型アレイ電子部品の一例と
して、図１乃至図４に示すように、コンデンサと抵抗器
とからなるＣＲ素子を複数個一体化形成したチップ型Ｃ
Ｒ複合アレイの需要も増大している。
み、これに伴い個々の電子部品の複合化やアレイ化が行
われている。この様なチップ型アレイ電子部品の一例と
して、図１乃至図４に示すように、コンデンサと抵抗器
とからなるＣＲ素子を複数個一体化形成したチップ型Ｃ
Ｒ複合アレイの需要も増大している。
【０００３】図１はＣＲ複合アレイを示す外観斜視図、
図２は要部分解斜視図、図３は平面図、図４は図３のＡ
−Ａ線矢視方向断面図である。図において、１０はチッ
プ型ＣＲ複合アレイで、例えば3.2mm×1.6mm×1.0mm程
度の大きさの略直方体形状をなし、矩形状の複数の絶縁
体層１１及び誘電体層１２を積層して形成された素体１
３と、素体１３の対向する２つの側面に形成された４対
の外部端子電極１４ａ〜１４ｈ及び他の側面に形成され
た外部接地電極１５とから構成されている。
図２は要部分解斜視図、図３は平面図、図４は図３のＡ
−Ａ線矢視方向断面図である。図において、１０はチッ
プ型ＣＲ複合アレイで、例えば3.2mm×1.6mm×1.0mm程
度の大きさの略直方体形状をなし、矩形状の複数の絶縁
体層１１及び誘電体層１２を積層して形成された素体１
３と、素体１３の対向する２つの側面に形成された４対
の外部端子電極１４ａ〜１４ｈ及び他の側面に形成され
た外部接地電極１５とから構成されている。
【０００４】また、積層方向中央に位置する誘電体層１
２の上面には４つの帯状をなした抵抗体１６ａ〜１６ｄ
が並列に形成され、これらの抵抗体１６ａ〜１６ｄは全
て同一の幅を有し、それぞれの両端は対向する外部端子
電極１４ａ〜１４ｈに接続されている。
２の上面には４つの帯状をなした抵抗体１６ａ〜１６ｄ
が並列に形成され、これらの抵抗体１６ａ〜１６ｄは全
て同一の幅を有し、それぞれの両端は対向する外部端子
電極１４ａ〜１４ｈに接続されている。
【０００５】さらに、誘電体層１２の下層に配置されて
いる絶縁体層１１の上面には、誘電体層１２を挟んで各
抵抗体１６ａ〜１６ｄに対向するように抵抗体１６ａ〜
１６ｄの面に対して平行に配置された１つの内部接地電
極１７が形成され、この内部接地電極１７は外部接地電
極１５に導電接続されている。
いる絶縁体層１１の上面には、誘電体層１２を挟んで各
抵抗体１６ａ〜１６ｄに対向するように抵抗体１６ａ〜
１６ｄの面に対して平行に配置された１つの内部接地電
極１７が形成され、この内部接地電極１７は外部接地電
極１５に導電接続されている。
【０００６】一方、絶縁体層１１及び誘電体層１２は矩
形のシート上のセラミック焼結体からなり、特に誘電体
層１２を構成するセラミック焼結体は、例えばチタン酸
マグネシウム等を主成分とする誘電体磁器材料から形成
されている。
形のシート上のセラミック焼結体からなり、特に誘電体
層１２を構成するセラミック焼結体は、例えばチタン酸
マグネシウム等を主成分とする誘電体磁器材料から形成
されている。
【０００７】また、抵抗体１６ａ〜１６ｄはニッケルク
ロム等の抵抗材料から成り、両端が対向する外部端子電
極１４ａ〜１４ｈに接続され、全て同一の幅Ｄ0と面積
を有する長方形状に形成されている。
ロム等の抵抗材料から成り、両端が対向する外部端子電
極１４ａ〜１４ｈに接続され、全て同一の幅Ｄ0と面積
を有する長方形状に形成されている。
【０００８】内部接地電極１７は金属ペーストを焼結さ
せた金属薄膜からなり、金属ペーストとしては、例えば
ＰｄやＡｇ−Ｐｄのような貴金属材料を主成分とするも
のが使用され、金属含有量は主に４０重量％〜８０重量
％が用いられている。
せた金属薄膜からなり、金属ペーストとしては、例えば
ＰｄやＡｇ−Ｐｄのような貴金属材料を主成分とするも
のが使用され、金属含有量は主に４０重量％〜８０重量
％が用いられている。
【０００９】また、外部端子電極１４ａ〜１４ｈ及び外
部接地電極１５は、その端部が素体１３の上下面にかか
り、一定の幅をもって上下面の間に延ばして形成されて
いる。これらの電極１４ａ〜１４ｈ，１５も内部接地電
極１７と同様の材料により形成され、表面には半田濡れ
性をよくするために半田メッキが施されている。
部接地電極１５は、その端部が素体１３の上下面にかか
り、一定の幅をもって上下面の間に延ばして形成されて
いる。これらの電極１４ａ〜１４ｈ，１５も内部接地電
極１７と同様の材料により形成され、表面には半田濡れ
性をよくするために半田メッキが施されている。
【００１０】これにより、図５に示すように、４つのＣ
Ｒ素子１８が一体に形成されたＣＲ複合アレイ１０が構
成されている。即ち、対向する外部端子電極１４ａ〜１
４ｈ間に形成された抵抗体１６ａ〜１６ｄによって抵抗
器Ｒ1〜Ｒ4が構成されると共に、抵抗体１６ａ〜１６ｄ
のそれぞれと内部接地電極１７とによってコンデンサＣ
1〜Ｃ4が構成される。
Ｒ素子１８が一体に形成されたＣＲ複合アレイ１０が構
成されている。即ち、対向する外部端子電極１４ａ〜１
４ｈ間に形成された抵抗体１６ａ〜１６ｄによって抵抗
器Ｒ1〜Ｒ4が構成されると共に、抵抗体１６ａ〜１６ｄ
のそれぞれと内部接地電極１７とによってコンデンサＣ
1〜Ｃ4が構成される。
【００１１】各ＣＲ素子１８においては、抵抗器Ｒ1〜
Ｒ4が直列に挿入された信号ラインＳ1〜Ｓ4のそれぞれ
がコンデンサＣ1〜Ｃ4を介して接地される。これによ
り、各信号ラインＳ1〜Ｓ4に重畳したノイズ成分等は、
コンデンサＣ1〜Ｃ4を介して接地されるので、ノイズ除
去効果を得ることができる。
Ｒ4が直列に挿入された信号ラインＳ1〜Ｓ4のそれぞれ
がコンデンサＣ1〜Ｃ4を介して接地される。これによ
り、各信号ラインＳ1〜Ｓ4に重畳したノイズ成分等は、
コンデンサＣ1〜Ｃ4を介して接地されるので、ノイズ除
去効果を得ることができる。
【００１２】
【発明が解決しようとする課題】しかしながら、前述し
たようなチップ型ＣＲ複合アレイ１０では、抵抗体１６
ａ〜１６ｄと内部接地電極１７とを対向させることによ
って、コンデンサＣ1〜Ｃ4を構成しているので、素体１
３の中央部に位置する抵抗体１６ｂ，１６ｃによって構
成されるコンデンサＣ2，Ｃ3の静電容量よりも、素体１
３の端部に位置する抵抗体１６ａ，１６ｄによって構成
されるコンデンサＣ1，Ｃ4の静電容量のほうが小さくな
り、全てのコンデンサＣ1〜Ｃ4の静電容量が同一になら
ないと共に、コンデンサＣ1，Ｃ4によるノイズ除去効果
が弱まるという問題点があった。
たようなチップ型ＣＲ複合アレイ１０では、抵抗体１６
ａ〜１６ｄと内部接地電極１７とを対向させることによ
って、コンデンサＣ1〜Ｃ4を構成しているので、素体１
３の中央部に位置する抵抗体１６ｂ，１６ｃによって構
成されるコンデンサＣ2，Ｃ3の静電容量よりも、素体１
３の端部に位置する抵抗体１６ａ，１６ｄによって構成
されるコンデンサＣ1，Ｃ4の静電容量のほうが小さくな
り、全てのコンデンサＣ1〜Ｃ4の静電容量が同一になら
ないと共に、コンデンサＣ1，Ｃ4によるノイズ除去効果
が弱まるという問題点があった。
【００１３】即ち、図６に示すように、内部接地電極１
７のほぼ中央部に対向して配置された抵抗体１６ｂ，１
６ｃと内部接地電極１７との間の電界における電気力線
は全てが誘電体層１２を通過するが、内部接地電極１７
の端部に対向して配置された抵抗体１６ａ，１６ｄと内
部接地電極１７との間の電界における電気力線には誘電
体層１２の外部の空間を経由するものがある。空気の誘
電率は誘電体層１２の誘電率よりも低いため、抵抗体１
６ａ，１６ｄによって構成されるコンデンサＣ1，Ｃ4の
静電容量が低くなる。
７のほぼ中央部に対向して配置された抵抗体１６ｂ，１
６ｃと内部接地電極１７との間の電界における電気力線
は全てが誘電体層１２を通過するが、内部接地電極１７
の端部に対向して配置された抵抗体１６ａ，１６ｄと内
部接地電極１７との間の電界における電気力線には誘電
体層１２の外部の空間を経由するものがある。空気の誘
電率は誘電体層１２の誘電率よりも低いため、抵抗体１
６ａ，１６ｄによって構成されるコンデンサＣ1，Ｃ4の
静電容量が低くなる。
【００１４】本発明の目的は上記の問題点に鑑み、ＣＲ
素子の静電容量の均一化を図ったチップ型ＣＲ複合アレ
イを提供することにある。
素子の静電容量の均一化を図ったチップ型ＣＲ複合アレ
イを提供することにある。
【００１５】
【課題を解決するための手段】本発明は上記の目的を達
成するために、略直方体形状の素体と、該素体の対向す
る２つの側面のそれぞれに所定の間隔をあけて形成され
た複数対の外部端子電極と、前記素体の側面に形成され
た外部接地電極とからなり、前記素体には、誘電体層
と、該誘電体層上に併設され、両端が前記外部端子電極
に導電接続された複数の帯状をなした抵抗体と、前記誘
電体層を挟んで前記各抵抗体に対向するように抵抗体の
面に対して平行に配置されると共に前記外部接地電極に
導電接続された内部接地電極とを備えているチップ型Ｃ
Ｒ複合アレイにおいて、前記併設された複数の抵抗体の
うち、中央部に配置された抵抗体の幅よりも両側に配置
された抵抗体の幅のほうが所定値広く形成されているチ
ップ型ＣＲ複合アレイを提案する。
成するために、略直方体形状の素体と、該素体の対向す
る２つの側面のそれぞれに所定の間隔をあけて形成され
た複数対の外部端子電極と、前記素体の側面に形成され
た外部接地電極とからなり、前記素体には、誘電体層
と、該誘電体層上に併設され、両端が前記外部端子電極
に導電接続された複数の帯状をなした抵抗体と、前記誘
電体層を挟んで前記各抵抗体に対向するように抵抗体の
面に対して平行に配置されると共に前記外部接地電極に
導電接続された内部接地電極とを備えているチップ型Ｃ
Ｒ複合アレイにおいて、前記併設された複数の抵抗体の
うち、中央部に配置された抵抗体の幅よりも両側に配置
された抵抗体の幅のほうが所定値広く形成されているチ
ップ型ＣＲ複合アレイを提案する。
【００１６】該チップ型ＣＲ複合アレイによれば、各抵
抗体と内部接地電極との間に電界が形成され、各抵抗体
と内部接地電極との間に静電容量が得られてコンデンサ
が形成される。また、前記併設された複数の抵抗体のう
ち内部接地電極のほぼ中央部に対向して配置された抵抗
体と内部接地電極との間の電界における電気力線は全て
が誘電体層を通過し、内部接地電極の端部に対向して配
置された抵抗体と内部接地電極との間の電界における電
気力線には誘電体層の外部の空間を経由するものがある
ことにより、該内部接地電極の端部に対向して配置され
た抵抗体、即ち前記併設された複数の抵抗体の内の両側
に配置された抵抗体によって形成されるコンデンサの静
電容量が他のコンデンサの静電容量よりも低下するが、
前記中央部に配置された抵抗体の幅よりも前記両側に配
置された抵抗体の幅のほうが所定値広く形成されている
ため、コンデンサを形成する電極の面積が増大され、前
記静電容量の低下が防止され、全ての抵抗体によって形
成されるコンデンサの静電容量をほぼ等しく設定でき
る。
抗体と内部接地電極との間に電界が形成され、各抵抗体
と内部接地電極との間に静電容量が得られてコンデンサ
が形成される。また、前記併設された複数の抵抗体のう
ち内部接地電極のほぼ中央部に対向して配置された抵抗
体と内部接地電極との間の電界における電気力線は全て
が誘電体層を通過し、内部接地電極の端部に対向して配
置された抵抗体と内部接地電極との間の電界における電
気力線には誘電体層の外部の空間を経由するものがある
ことにより、該内部接地電極の端部に対向して配置され
た抵抗体、即ち前記併設された複数の抵抗体の内の両側
に配置された抵抗体によって形成されるコンデンサの静
電容量が他のコンデンサの静電容量よりも低下するが、
前記中央部に配置された抵抗体の幅よりも前記両側に配
置された抵抗体の幅のほうが所定値広く形成されている
ため、コンデンサを形成する電極の面積が増大され、前
記静電容量の低下が防止され、全ての抵抗体によって形
成されるコンデンサの静電容量をほぼ等しく設定でき
る。
【００１７】
【発明の実施の形態】以下、本発明の一実施形態を説明
する。図７は本発明の一実施形態のチップ型ＣＲ複合ア
レイ２０を示す要部分解斜視図、図８は平断面図、図９
は図８のＡ−Ａ線矢視方向断面図である。図において、
前述した従来例と同一構成部分は同一符号をもって表し
その説明を省略する。また、従来例と本実施形態との相
違点は、両側の抵抗体の幅を広く形成したことにあり、
外観斜視図は図１に示すものと同一である。
する。図７は本発明の一実施形態のチップ型ＣＲ複合ア
レイ２０を示す要部分解斜視図、図８は平断面図、図９
は図８のＡ−Ａ線矢視方向断面図である。図において、
前述した従来例と同一構成部分は同一符号をもって表し
その説明を省略する。また、従来例と本実施形態との相
違点は、両側の抵抗体の幅を広く形成したことにあり、
外観斜視図は図１に示すものと同一である。
【００１８】即ち、図７乃至図９における２６ａ〜２６
ｄが本実施形態における抵抗体で、積層方向中央に位置
する誘電体層１２の上面に並列に形成され、これらの抵
抗体２６ａ〜２６ｄは長方形状（帯状）をなし、その幅
は、中央部に位置する抵抗体２６ｂ，２６ｃの幅Ｄaよ
りも両側に位置する抵抗体２６ａ，２６ｄの幅Ｄbの方
が所定値広く形成されている。また、抵抗体２６ａ〜２
６ｄのそれぞれの両端は対向する外部端子電極１４ａ〜
１４ｈに接続されている。
ｄが本実施形態における抵抗体で、積層方向中央に位置
する誘電体層１２の上面に並列に形成され、これらの抵
抗体２６ａ〜２６ｄは長方形状（帯状）をなし、その幅
は、中央部に位置する抵抗体２６ｂ，２６ｃの幅Ｄaよ
りも両側に位置する抵抗体２６ａ，２６ｄの幅Ｄbの方
が所定値広く形成されている。また、抵抗体２６ａ〜２
６ｄのそれぞれの両端は対向する外部端子電極１４ａ〜
１４ｈに接続されている。
【００１９】前述の構成によれば、各抵抗体２６ａ〜２
６ｄと内部接地電極１７との間に電界が形成され、各抵
抗体２６ａ〜２６ｄと内部接地電極１７との間に静電容
量が得られて従来例で説明したコンデンサＣ1〜Ｃ4が形
成される。
６ｄと内部接地電極１７との間に電界が形成され、各抵
抗体２６ａ〜２６ｄと内部接地電極１７との間に静電容
量が得られて従来例で説明したコンデンサＣ1〜Ｃ4が形
成される。
【００２０】一方、誘電体層１２上に併設された複数の
抵抗体２６ａ〜２６ｄのうち内部接地電極１７のほぼ中
央部に対向して配置された抵抗体２６ｂ，２６ｃと内部
接地電極１７との間の電界における電気力線は全てが誘
電体層１２を通過するが、内部接地電極１７の端部に対
向して配置された抵抗体２６ａ，２６ｄと内部接地電極
１７との間の電界における電気力線には誘電体層１２の
外部の空間、即ち誘電率の低い物質中を経由するものが
ある。
抵抗体２６ａ〜２６ｄのうち内部接地電極１７のほぼ中
央部に対向して配置された抵抗体２６ｂ，２６ｃと内部
接地電極１７との間の電界における電気力線は全てが誘
電体層１２を通過するが、内部接地電極１７の端部に対
向して配置された抵抗体２６ａ，２６ｄと内部接地電極
１７との間の電界における電気力線には誘電体層１２の
外部の空間、即ち誘電率の低い物質中を経由するものが
ある。
【００２１】これにより、内部接地電極１７の端部に対
向して配置された抵抗体２６ａ，２６ｄ、即ち誘電体層
１２上に併設された複数の抵抗体２６ａ〜２６ｄのうち
の両側に配置された抵抗体２６ａ，２６ｄによって形成
されるコンデンサＣ1，Ｃ4の静電容量が、他の抵抗体２
６ｂ，２６ｃによって形成されたコンデンサＣ2，Ｃ3の
静電容量よりも低下する。
向して配置された抵抗体２６ａ，２６ｄ、即ち誘電体層
１２上に併設された複数の抵抗体２６ａ〜２６ｄのうち
の両側に配置された抵抗体２６ａ，２６ｄによって形成
されるコンデンサＣ1，Ｃ4の静電容量が、他の抵抗体２
６ｂ，２６ｃによって形成されたコンデンサＣ2，Ｃ3の
静電容量よりも低下する。
【００２２】しかし、中央部に配置された抵抗体２６
ｂ．２６ｃの幅Ｄaよりも両側に配置された抵抗体２６
ａ，２６ｄの幅Ｄaのほうが所定値広く形成されている
ため、コンデンサＣ1，Ｃ4を形成する電極（抵抗体２６
ａ，２６ｄ）の面積が増大され、抵抗体２６ａ，２６ｄ
と内部接地電極１７によって形成されるコンデンサＣ
1，Ｃ4の静電容量の低下が防止される。これにより、全
ての抵抗体２６ａ〜２６ｄによって形成されるコンデン
サＣ1〜Ｃ4の静電容量をほぼ等しく設定することがで
き、ＣＲ素子１８の静電容量の均一化を図ったチップ型
ＣＲ複合アレイ２０を提供することができる。
ｂ．２６ｃの幅Ｄaよりも両側に配置された抵抗体２６
ａ，２６ｄの幅Ｄaのほうが所定値広く形成されている
ため、コンデンサＣ1，Ｃ4を形成する電極（抵抗体２６
ａ，２６ｄ）の面積が増大され、抵抗体２６ａ，２６ｄ
と内部接地電極１７によって形成されるコンデンサＣ
1，Ｃ4の静電容量の低下が防止される。これにより、全
ての抵抗体２６ａ〜２６ｄによって形成されるコンデン
サＣ1〜Ｃ4の静電容量をほぼ等しく設定することがで
き、ＣＲ素子１８の静電容量の均一化を図ったチップ型
ＣＲ複合アレイ２０を提供することができる。
【００２３】
【発明の効果】以上説明したように本発明のチップ型Ｃ
Ｒ複合アレイによれば、誘電体層上に併設された複数の
帯状をなした抵抗体のうち、中央部に配置された抵抗体
の幅よりも両側に配置された抵抗体の幅のほうが所定値
広く形成されているので、前記両側に配置された抵抗体
によって形成されるコンデンサにおける電気力線が誘電
率の低い空気中を通過して静電容量が低下しても、電極
面積の増大によってこれを補うことができ、全ての抵抗
体によって形成されるコンデンサの静電容量をほぼ等し
く設定することができ、ＣＲ素子の静電容量の均一化を
図ったチップ型ＣＲ複合アレイを提供することができ
る。
Ｒ複合アレイによれば、誘電体層上に併設された複数の
帯状をなした抵抗体のうち、中央部に配置された抵抗体
の幅よりも両側に配置された抵抗体の幅のほうが所定値
広く形成されているので、前記両側に配置された抵抗体
によって形成されるコンデンサにおける電気力線が誘電
率の低い空気中を通過して静電容量が低下しても、電極
面積の増大によってこれを補うことができ、全ての抵抗
体によって形成されるコンデンサの静電容量をほぼ等し
く設定することができ、ＣＲ素子の静電容量の均一化を
図ったチップ型ＣＲ複合アレイを提供することができ
る。
【図１】従来例のチップ型ＣＲ複合アレイを示す外観斜
視図
視図
【図２】従来例のチップ型ＣＲ複合アレイを示す要部分
解斜視図
解斜視図
【図３】従来例のチップ型ＣＲ複合アレイを示す平面図
【図４】図３のＡ−Ａ線矢視方向断面図
【図５】従来例のチップ型ＣＲ複合アレイの電気系回路
を示す図
を示す図
【図６】従来例の問題点を説明する図
【図７】本発明の一実施形態のチップ型ＣＲ複合アレイ
を示す要部分解斜視図
を示す要部分解斜視図
【図８】従来例のチップ型ＣＲ複合アレイを示す平面図
【図９】図８のＡ−Ａ線矢視方向断面図
１０，２０…チップ型ＣＲ複合アレイ、１１…絶縁体
層、１２…誘電体層、１３…素体、１４ａ〜１４ｈ…外
部端子電極、１５…外部接地電極、１６ａ〜１６ｄ…抵
抗体、１７…内部接地電極、１８…ＣＲ素子、２６ａ〜
２６ｄ…抵抗体、Ｒ1〜Ｒ4…抵抗器、Ｃ1〜Ｃ4…コンデ
ンサ、Ｓ1〜Ｓ4…信号ライン。
層、１２…誘電体層、１３…素体、１４ａ〜１４ｈ…外
部端子電極、１５…外部接地電極、１６ａ〜１６ｄ…抵
抗体、１７…内部接地電極、１８…ＣＲ素子、２６ａ〜
２６ｄ…抵抗体、Ｒ1〜Ｒ4…抵抗器、Ｃ1〜Ｃ4…コンデ
ンサ、Ｓ1〜Ｓ4…信号ライン。
Claims (1)
- 【請求項１】 略直方体形状の素体と、該素体の対向す
る２つの側面のそれぞれに所定の間隔をあけて形成され
た複数対の外部端子電極と、前記素体の側面に形成され
た外部接地電極とからなり、前記素体には、誘電体層
と、該誘電体層上に併設され、両端が前記外部端子電極
に導電接続された複数の帯状をなした抵抗体と、前記誘
電体層を挟んで前記各抵抗体に対向するように抵抗体の
面に対して平行に配置されると共に前記外部接地電極に
導電接続された内部接地電極とを備えているチップ型Ｃ
Ｒ複合アレイにおいて、 前記併設された複数の抵抗体のうち、中央部に配置され
た抵抗体の幅よりも両側に配置された抵抗体の幅のほう
が所定値広く形成されていることを特徴とするチップ型
ＣＲ複合アレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22976197A JPH1167507A (ja) | 1997-08-26 | 1997-08-26 | チップ型ｃｒ複合アレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22976197A JPH1167507A (ja) | 1997-08-26 | 1997-08-26 | チップ型ｃｒ複合アレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167507A true JPH1167507A (ja) | 1999-03-09 |
Family
ID=16897269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22976197A Withdrawn JPH1167507A (ja) | 1997-08-26 | 1997-08-26 | チップ型ｃｒ複合アレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167507A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411776B2 (en) | 2006-07-12 | 2008-08-12 | Tdk Corporation | Multilayer capacitor array |
| US8107214B2 (en) | 2008-02-13 | 2012-01-31 | Tdk Corporation | Multilayer capacitor array having terminal conductor, to which internal electrodes are connected in parallel, connected in series to external electrodes |
| US10192671B2 (en) | 2012-05-02 | 2019-01-29 | Murata Manufacturing Co., Ltd. | Electronic component |
-
1997
- 1997-08-26 JP JP22976197A patent/JPH1167507A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411776B2 (en) | 2006-07-12 | 2008-08-12 | Tdk Corporation | Multilayer capacitor array |
| US8107214B2 (en) | 2008-02-13 | 2012-01-31 | Tdk Corporation | Multilayer capacitor array having terminal conductor, to which internal electrodes are connected in parallel, connected in series to external electrodes |
| US10192671B2 (en) | 2012-05-02 | 2019-01-29 | Murata Manufacturing Co., Ltd. | Electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466535B2 (en) | Multilayer capacitor | |
| US7495884B2 (en) | Multilayer capacitor | |
| US20080204969A1 (en) | Multilayer capacitor | |
| JP3863777B2 (ja) | 低容量多層バリスタ | |
| US6525628B1 (en) | Surface mount RC array with narrow tab portions on each of the electrode plates | |
| JP2004516676A (ja) | 電気的な多層半導体および該素子を備えている障害防止回路 | |
| US6346871B1 (en) | Laminate type varistor | |
| JPH07272975A (ja) | 複合コンデンサ | |
| US7099131B2 (en) | Surge absorber and surge absorber array | |
| JP3211816B2 (ja) | 複合部品 | |
| JP3463161B2 (ja) | 積層セラミックチップコンデンサ | |
| US5825262A (en) | Ladder filter with piezoelectric resonators each having a plurality of layers with internal electrodes | |
| JP2874695B1 (ja) | 積層型電子部品アレイ | |
| US8098477B2 (en) | Feedthrough multilayer capacitor with capacitance components connected in parallel | |
| JPH1167507A (ja) | チップ型ｃｒ複合アレイ | |
| JP3204085B2 (ja) | 積層型ノイズフィルタ | |
| KR20050014094A (ko) | 다양한 커패시턴스 값을 갖는 적층 칩 소자 | |
| JPH1012491A (ja) | ４端子型積層コンデンサ | |
| JP3134640B2 (ja) | 容量内蔵型積層電子部品 | |
| JPH0710914U (ja) | Ｌｃ複合部品アレイ | |
| JP2844582B2 (ja) | 共振器 | |
| JPH0878285A (ja) | 可変コンデンサ | |
| JP2009038333A (ja) | 貫通型積層コンデンサ | |
| JP2616106B2 (ja) | 共振器 | |
| JP2004015572A (ja) | 複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |