JP3463161B2 - 積層セラミックチップコンデンサ - Google Patents
積層セラミックチップコンデンサInfo
- Publication number
- JP3463161B2 JP3463161B2 JP30455998A JP30455998A JP3463161B2 JP 3463161 B2 JP3463161 B2 JP 3463161B2 JP 30455998 A JP30455998 A JP 30455998A JP 30455998 A JP30455998 A JP 30455998A JP 3463161 B2 JP3463161 B2 JP 3463161B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- discharge control
- internal
- control auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイコン，その他
各種の電子機器用として小型で高容量，高耐圧に構成す
る積層セラミックコンデンサに関するものである。
各種の電子機器用として小型で高容量，高耐圧に構成す
る積層セラミックコンデンサに関するものである。
【０００２】
【従来の技術】一般に、積層セラミックコンデンサは、
図８で示すように内部電極１０ａ〜１０ｆと誘電体層１
１ａ〜１１ｆとを交互に複数積層させてコンデンサ素子
Ｃ１を形成し、内部電極１０ａ〜１０ｆを順次に互い違
いに分けてコンデンサ素子Ｃ１の両端部に設ける別の外
部電極１２，１３と電気的に接続することにより構成さ
れている。
図８で示すように内部電極１０ａ〜１０ｆと誘電体層１
１ａ〜１１ｆとを交互に複数積層させてコンデンサ素子
Ｃ１を形成し、内部電極１０ａ〜１０ｆを順次に互い違
いに分けてコンデンサ素子Ｃ１の両端部に設ける別の外
部電極１２，１３と電気的に接続することにより構成さ
れている。
【０００３】その積層セラミックコンデンサでは、内部
電極１０ａ〜１０ｆを面積の広いものに形成し、また、
誘電体層１１ａ〜１１ｆを厚みの薄いものに形成すれ
ば、大容量のものが得られる。然し、誘電体層１１ａ〜
１１ｆの薄いものを高圧用として使用すると、電極端部
における電界の集中により、絶縁破壊を生ずる虞れがあ
る。
電極１０ａ〜１０ｆを面積の広いものに形成し、また、
誘電体層１１ａ〜１１ｆを厚みの薄いものに形成すれ
ば、大容量のものが得られる。然し、誘電体層１１ａ〜
１１ｆの薄いものを高圧用として使用すると、電極端部
における電界の集中により、絶縁破壊を生ずる虞れがあ
る。
【０００４】その耐高圧化を図るには、内部電圧相互の
対向する距離ｄ１を大きく設定すればよい。然し、この
コンデンサ素子Ｃ１の表面に最も近い内部電極１０ａ，
１０ｅの極性をランドパターンの極性と逆にすると、表
面放電が生じ易い。これは極性をコンデンサ素子Ｃ１に
表示することで避けられるが、部品装着時等の取扱いが
面倒なものになる。
対向する距離ｄ１を大きく設定すればよい。然し、この
コンデンサ素子Ｃ１の表面に最も近い内部電極１０ａ，
１０ｅの極性をランドパターンの極性と逆にすると、表
面放電が生じ易い。これは極性をコンデンサ素子Ｃ１に
表示することで避けられるが、部品装着時等の取扱いが
面倒なものになる。
【０００５】それに代えて、コンデンサ素子Ｃ１の表面
に最も近い内部電極１０ａ，１０ｆとコンデンサ素子Ｃ
１の表面との距離ｄ２を大きく設定すればよいが、これ
では小型化に対応できなくなる。
に最も近い内部電極１０ａ，１０ｆとコンデンサ素子Ｃ
１の表面との距離ｄ２を大きく設定すればよいが、これ
では小型化に対応できなくなる。
【０００６】その課題を解決するため、図９で示すよう
に所定の間隙Ｇ３を内端側に隔てて同一平面上に位置す
る対の内部電極２２ａ，２２ｂ〜２５ａ，２５ｂと、内
部電極２２ａ，２２ｂ〜２５ａ，２５ｂの内端間に亘っ
て相対する内部電極２６ａ〜２６ｃとを備え、この内部
電極２２ａ，２２ｂ〜２６ａ，２６ｂを誘電体層２７ａ
〜２７ｈと交互に複数積層させてコンデンサ素子Ｃ２を
形成し、各対の内部電極２２ａ，２２ｂ〜２５ａ，２５
ｂを対単位で分けて別の外部電極２０，２１と電気的に
個別に接続する積層セラミックコンデンサが提案されて
いる（実開昭５４−５７５５号）。
に所定の間隙Ｇ３を内端側に隔てて同一平面上に位置す
る対の内部電極２２ａ，２２ｂ〜２５ａ，２５ｂと、内
部電極２２ａ，２２ｂ〜２５ａ，２５ｂの内端間に亘っ
て相対する内部電極２６ａ〜２６ｃとを備え、この内部
電極２２ａ，２２ｂ〜２６ａ，２６ｂを誘電体層２７ａ
〜２７ｈと交互に複数積層させてコンデンサ素子Ｃ２を
形成し、各対の内部電極２２ａ，２２ｂ〜２５ａ，２５
ｂを対単位で分けて別の外部電極２０，２１と電気的に
個別に接続する積層セラミックコンデンサが提案されて
いる（実開昭５４−５７５５号）。
【０００７】その積層セラミックコンデンサでは、電圧
が直列に接続された容量により分担されることから高圧
に耐えられる。然し、図８で示す構成の積層セラミック
コンデンサと同等の容量を得るには内部電極を数的に二
倍以上形成しなければならない。
が直列に接続された容量により分担されることから高圧
に耐えられる。然し、図８で示す構成の積層セラミック
コンデンサと同等の容量を得るには内部電極を数的に二
倍以上形成しなければならない。
【０００８】その他に、図１０で示すように内部電極３
０ａ〜３０ｅと誘電体層３３ａ〜３３ｈと交互に複数積
層すると共に、表面放電制御用として所定の間隙を内端
側Ｇ４に隔てて互いに同一平面上に位置する対の補助電
極３１ａ，３１ｂ、３２ａ，３２ｂを最外層の内部電極
３０ａ，３０ｅと相対させてコンデンサ素子Ｃ３を形成
し、内部電極３０ａ〜３０ｅを順次に互い違いに分け、
また、補助電極を対単位で分けて別の外部電極３４，３
５と電気的に夫々接続する積層セラミックコンデンサが
知られている（発明協会公開技報：公枝番号９０−１８
９５９）。
０ａ〜３０ｅと誘電体層３３ａ〜３３ｈと交互に複数積
層すると共に、表面放電制御用として所定の間隙を内端
側Ｇ４に隔てて互いに同一平面上に位置する対の補助電
極３１ａ，３１ｂ、３２ａ，３２ｂを最外層の内部電極
３０ａ，３０ｅと相対させてコンデンサ素子Ｃ３を形成
し、内部電極３０ａ〜３０ｅを順次に互い違いに分け、
また、補助電極を対単位で分けて別の外部電極３４，３
５と電気的に夫々接続する積層セラミックコンデンサが
知られている（発明協会公開技報：公枝番号９０−１８
９５９）。
【０００９】その積層セラミックコンデンサでは、表面
放電制御用の補助電極３１ａ，３１ｂ、３２ａ，３２ｂ
を設けることから、表面の放電を抑制できても、側面の
放電を抑制することができない。
放電制御用の補助電極３１ａ，３１ｂ、３２ａ，３２ｂ
を設けることから、表面の放電を抑制できても、側面の
放電を抑制することができない。
【００１０】
【発明が解決しようとする課題】本発明は、表面の放電
と共に、側面の放電も抑制できて小型で高容量，高耐圧
なものとして構成する積層セラミックコンデンサを提供
することを目的とする。
と共に、側面の放電も抑制できて小型で高容量，高耐圧
なものとして構成する積層セラミックコンデンサを提供
することを目的とする。
【００１１】
【課題を解決するための手段】本発明の請求項１に係る
積層セラミックコンデンサにおいては、面積の広い内部
電極を厚みの薄い誘電体層と交互に複数積層させてコン
デンサ素子を形成し、内部電極を順次に互い違いに分け
てセラミック素子の両端部に設ける別の外部電極と電気
的に接続するもので、表面放電制御用として所定の間隙
を内端側に隔てて互いに同一平面上に位置する対の補助
電極を最外層の内部電極と相対する有幅の帯状に設ける
と共に、側面放電制御用として所定の間隙を内端側に隔
てて互いに同一平面上に位置する対の補助電極を狭幅の
帯状に内部電極並びに表面放電制御用補助電極よりも外
寄りの両側に設け、各対の補助電極を対単位に分けて別
の外部電極と電気的に夫々接続することにより構成され
ている。
積層セラミックコンデンサにおいては、面積の広い内部
電極を厚みの薄い誘電体層と交互に複数積層させてコン
デンサ素子を形成し、内部電極を順次に互い違いに分け
てセラミック素子の両端部に設ける別の外部電極と電気
的に接続するもので、表面放電制御用として所定の間隙
を内端側に隔てて互いに同一平面上に位置する対の補助
電極を最外層の内部電極と相対する有幅の帯状に設ける
と共に、側面放電制御用として所定の間隙を内端側に隔
てて互いに同一平面上に位置する対の補助電極を狭幅の
帯状に内部電極並びに表面放電制御用補助電極よりも外
寄りの両側に設け、各対の補助電極を対単位に分けて別
の外部電極と電気的に夫々接続することにより構成され
ている。
【００１２】本発明の請求項２に係る積層セラミックコ
ンデンサにおいては、側面放電制御用補助電極を内部電
極と同一平面上に設けることにより構成されている。
ンデンサにおいては、側面放電制御用補助電極を内部電
極と同一平面上に設けることにより構成されている。
【００１３】本発明の請求項３に係る積層セラミックコ
ンデンサにおいては、側面放電制御用補助電極を内部電
極並びに表面制御用補助電極と同一平面上に設けること
により構成されている。
ンデンサにおいては、側面放電制御用補助電極を内部電
極並びに表面制御用補助電極と同一平面上に設けること
により構成されている。
【００１４】本発明の請求項４に係る積層セラミックコ
ンデンサにおいては、側面放電制御用補助電極を内部電
極相互の相対する層間並びに最外層の内部電極と表面制
御用補助電極との相対する層間に設けることにより構成
されている。
ンデンサにおいては、側面放電制御用補助電極を内部電
極相互の相対する層間並びに最外層の内部電極と表面制
御用補助電極との相対する層間に設けることにより構成
されている。
【００１５】本発明の請求項５に係る積層セラミックコ
ンデンサにおいては、側面放電制御用補助電極を内部電
極並びに表面制御用補助電極と同一平面上に設けると共
に、内部電極相互の相対する層間並びに最外層の内部電
極と表面制御用補助電極との相対する層間に設けること
により構成されている。
ンデンサにおいては、側面放電制御用補助電極を内部電
極並びに表面制御用補助電極と同一平面上に設けると共
に、内部電極相互の相対する層間並びに最外層の内部電
極と表面制御用補助電極との相対する層間に設けること
により構成されている。
【００１６】
【発明の実施の形態】以下、添付図面を参照して説明す
ると、図１ａ，図１ｂは、本発明に係る積層セラミック
コンデンサの基本的な実施の形態を示す。その基本形態
としては、内部電極１ａ〜１ｅと誘電体層２ａ〜２ｆと
を複数交互に複数積層させてコンデンサ素子Ｃを形成す
ると共に、内部電極１ａ〜１ｅを順次に互い違いに分け
てコンデンサ素子Ｃの両端部に設ける別の外部電極３，
４と電気的に接続する構造を有する。
ると、図１ａ，図１ｂは、本発明に係る積層セラミック
コンデンサの基本的な実施の形態を示す。その基本形態
としては、内部電極１ａ〜１ｅと誘電体層２ａ〜２ｆと
を複数交互に複数積層させてコンデンサ素子Ｃを形成す
ると共に、内部電極１ａ〜１ｅを順次に互い違いに分け
てコンデンサ素子Ｃの両端部に設ける別の外部電極３，
４と電気的に接続する構造を有する。
【００１７】内部電極１ａ〜１ｅは、ニッケル等の導電
性ペーストから誘電体シートの表面に印刷形成されてい
る。誘電体層２ａ〜２ｆは、誘電体シートを積層させて
形成されている。外部電極３，４は、銅等の導電性ペー
ストを塗布後に焼き付けて下地電極とし、ニッケルの電
解メッキ膜並びにニッケル，錫またはその合金の電解メ
ッキ膜を積層被着することにより形成されている。
性ペーストから誘電体シートの表面に印刷形成されてい
る。誘電体層２ａ〜２ｆは、誘電体シートを積層させて
形成されている。外部電極３，４は、銅等の導電性ペー
ストを塗布後に焼き付けて下地電極とし、ニッケルの電
解メッキ膜並びにニッケル，錫またはその合金の電解メ
ッキ膜を積層被着することにより形成されている。
【００１８】その基本形態に加えて、図１ａで示すよう
に所定の間隙Ｇ１を内端側に隔てて互いに同一平面上に
位置する対の補助電極５ａ，５ｂ、６ａ，６ｂが表面放
電制御用として最外層の内部電極１ａ，１ｅと相対させ
て設けられている。この補助電極５ａ，５ｂ、６ａ，６
ｂは、最外層の内部電極１ａ，１ｅと相対する広幅の帯
状に形成すると共に、最外層の誘電体層２ｇ，２ｈを積
層することから設けられている。
に所定の間隙Ｇ１を内端側に隔てて互いに同一平面上に
位置する対の補助電極５ａ，５ｂ、６ａ，６ｂが表面放
電制御用として最外層の内部電極１ａ，１ｅと相対させ
て設けられている。この補助電極５ａ，５ｂ、６ａ，６
ｂは、最外層の内部電極１ａ，１ｅと相対する広幅の帯
状に形成すると共に、最外層の誘電体層２ｇ，２ｈを積
層することから設けられている。
【００１９】その表面放電制御用の補助電極５ａ，５
ｂ、６ａ，６ｂと共に、図１ｂで示すように所定の間隙
Ｇ２を内端側に隔てて互いに同一平面上に位置する対の
補助電極７ａ，７ｂ、８ａ，８ｂが側面放電制御用とし
て内部電極１ａ，１ｂ並びに表面放電制御用補助電極
（図示せず）よりも外寄りの両側に設けられている。こ
の補助電極７ａ，７ｂ、８ａ，８ｂは、内部電極１ａ，
１ｂ並びに表面放電制御用補助電極よりも相対的に狭幅
の帯状に形成されている。
ｂ、６ａ，６ｂと共に、図１ｂで示すように所定の間隙
Ｇ２を内端側に隔てて互いに同一平面上に位置する対の
補助電極７ａ，７ｂ、８ａ，８ｂが側面放電制御用とし
て内部電極１ａ，１ｂ並びに表面放電制御用補助電極
（図示せず）よりも外寄りの両側に設けられている。こ
の補助電極７ａ，７ｂ、８ａ，８ｂは、内部電極１ａ，
１ｂ並びに表面放電制御用補助電極よりも相対的に狭幅
の帯状に形成されている。
【００２０】その表面放電制御用補助電極５ａ，５ｂ、
６ａ，６ｂ並びに側面放電制御用補助電極７ａ，７ｂ、
８ａ，８ｂは、内部電極１ａ〜１ｅと同様にニッケル等
の導電性ペーストを誘電体シートに印刷することにより
形成されている。また、側面放電制御用は、図２で示す
（各対の片側のみ図示）ように各電極７ａ〜７ｆ、８ａ
〜８ｆを形成した誘電体シートを所定の層内に積層させ
て形成されている。
６ａ，６ｂ並びに側面放電制御用補助電極７ａ，７ｂ、
８ａ，８ｂは、内部電極１ａ〜１ｅと同様にニッケル等
の導電性ペーストを誘電体シートに印刷することにより
形成されている。また、側面放電制御用は、図２で示す
（各対の片側のみ図示）ように各電極７ａ〜７ｆ、８ａ
〜８ｆを形成した誘電体シートを所定の層内に積層させ
て形成されている。
【００２１】その表面放電制御用補助電極５ａ，５ｂ、
６ａ，６ｂと、側面放電制御用補助電極７ａ〜７ｆ、８
ａ〜８ｆとは、各対単位で分けて外部電極３，４と電気
的に夫々接続されている（図１ａ，１ｂ参照）。側面放
電制御用補助電極７ａ〜７ｆ、８ａ〜８ｆは、内部電極
１ａ〜１ｅと対応するよう同一平面上に位置させて設け
られている（図２参照）。
６ａ，６ｂと、側面放電制御用補助電極７ａ〜７ｆ、８
ａ〜８ｆとは、各対単位で分けて外部電極３，４と電気
的に夫々接続されている（図１ａ，１ｂ参照）。側面放
電制御用補助電極７ａ〜７ｆ、８ａ〜８ｆは、内部電極
１ａ〜１ｅと対応するよう同一平面上に位置させて設け
られている（図２参照）。
【００２２】このように構成する積層セラミックコンデ
ンサでは、分布静電容量を表面放電制御用補助電極５
ａ，５ｂ、６ａ，６ｂで低下させられるばかりでなく、
側面放電制御用補助電極７ａ〜７ｆ、８ａ〜８ｆでも低
下させられる。このため、面積の広い内部電極１ａ〜１
ｅと膜厚の薄い誘電体層２ａ〜２ｆとを交互に複数積層
する基本構造を備えて小型で高容量なものに構成できる
と共に、内部電極１ａ〜１ｅから生ずる放電を抑制でき
て高耐圧のものにも構成できる。
ンサでは、分布静電容量を表面放電制御用補助電極５
ａ，５ｂ、６ａ，６ｂで低下させられるばかりでなく、
側面放電制御用補助電極７ａ〜７ｆ、８ａ〜８ｆでも低
下させられる。このため、面積の広い内部電極１ａ〜１
ｅと膜厚の薄い誘電体層２ａ〜２ｆとを交互に複数積層
する基本構造を備えて小型で高容量なものに構成できる
と共に、内部電極１ａ〜１ｅから生ずる放電を抑制でき
て高耐圧のものにも構成できる。
【００２３】その積層セラミックコンデンサの放電耐圧
を測定したところ、図３のグラフで示す通り、従来品Ａ
（図９参照）では１５００〜２０００Ｖであり、従来品
Ｂ（図１０参照）では２５００〜３０００Ｖであるに対
し、本発明品では３５００〜４０００Ｖと極めて高い耐
放電電圧を示した。
を測定したところ、図３のグラフで示す通り、従来品Ａ
（図９参照）では１５００〜２０００Ｖであり、従来品
Ｂ（図１０参照）では２５００〜３０００Ｖであるに対
し、本発明品では３５００〜４０００Ｖと極めて高い耐
放電電圧を示した。
【００２４】側面放電制御用補助電極としては、内部電
極１ａ〜１ｅと同一平面上のもの７ａ〜７ｆ、８ａ〜８
ｆに加えて、図４で示すように表面放電制御用補助電極
５ａ，５ｂと同一平面上のもの７ｈ，７ｉ、８ｈ，８ｉ
を設けるようにできる。この側面放電制御用補助電極７
ｈ，７ｉ、８ｈ，８ｉを表面放電制御用補助電極５ａ，
５ｂと対応させて設けることから、側面放電をより効果
的に抑制することができる。
極１ａ〜１ｅと同一平面上のもの７ａ〜７ｆ、８ａ〜８
ｆに加えて、図４で示すように表面放電制御用補助電極
５ａ，５ｂと同一平面上のもの７ｈ，７ｉ、８ｈ，８ｉ
を設けるようにできる。この側面放電制御用補助電極７
ｈ，７ｉ、８ｈ，８ｉを表面放電制御用補助電極５ａ，
５ｂと対応させて設けることから、側面放電をより効果
的に抑制することができる。
【００２５】その他に、図５で示すように側面放電制御
用補助電極７ｊ，７ｋ、８ｊ，８ｋのみを設けた独自の
誘電体層２ｊを積層するようにできる。
用補助電極７ｊ，７ｋ、８ｊ，８ｋのみを設けた独自の
誘電体層２ｊを積層するようにできる。
【００２６】その誘電体層２ｊによっては、図６で示す
ように側面放電制御用補助電極７ａ’，７ｃ’〜７
ｇ’、８ａ’，８ｃ’〜８ｇ’を内部電極並びに表面放
電制御用補助電極と別の誘電体層の面上に設けるものと
して、内部電極１ａ〜１ｅの相対する層間並びに最外層
の内部電極１ａ，１ｅと表面制御用補助電極５ａ，６ａ
との相対する層間に積層するようにできる。
ように側面放電制御用補助電極７ａ’，７ｃ’〜７
ｇ’、８ａ’，８ｃ’〜８ｇ’を内部電極並びに表面放
電制御用補助電極と別の誘電体層の面上に設けるものと
して、内部電極１ａ〜１ｅの相対する層間並びに最外層
の内部電極１ａ，１ｅと表面制御用補助電極５ａ，６ａ
との相対する層間に積層するようにできる。
【００２７】その側面放電制御用補助電極７ａ’，７
ｃ’〜７ｇ’、８ａ’，８ｃ’〜８ｇ’は、上述したも
のと同様に内部電極１ａ〜１ｅ並びに表面放電制御用補
助電極５ａ，６ａより外寄りの両側に位置させて設けら
れている。これにても、電極端部における電界の集中に
よる絶縁破壊を効果的に防ぐことができる。
ｃ’〜７ｇ’、８ａ’，８ｃ’〜８ｇ’は、上述したも
のと同様に内部電極１ａ〜１ｅ並びに表面放電制御用補
助電極５ａ，６ａより外寄りの両側に位置させて設けら
れている。これにても、電極端部における電界の集中に
よる絶縁破壊を効果的に防ぐことができる。
【００２８】側面放電制御用補助電極は、図７で示すよ
うに内部電極１ａ〜１ｃと同一平面上のもの７ａ，７
ｃ，７ｄ、８ａ，８ｃ，８ｄと、表面放電制御用補助電
極５ａ，６ａと同一平面上のもの７ｈ１，７ｈ２、８ｈ
１，８ｈ２と共に、内部電極１ａ〜１ｃの相対する層間
２ｊ１，２ｊ２並びに最外層の内部電極１ａ，１ｃと表
面制御用の補助電極５ａ，６ａとの相対する層間２
ｊ３，２ｊ４に位置するもの７ａ’，７ｃ’〜７ｅ’、
８ａ’，８ｃ’〜８ｅ’として設けるようにできる。こ
の場合、側面放電制御用補助電極のみを設けた誘電体層
を少なくとも二層重ねで所定の層間に積層するようにも
できる。
うに内部電極１ａ〜１ｃと同一平面上のもの７ａ，７
ｃ，７ｄ、８ａ，８ｃ，８ｄと、表面放電制御用補助電
極５ａ，６ａと同一平面上のもの７ｈ１，７ｈ２、８ｈ
１，８ｈ２と共に、内部電極１ａ〜１ｃの相対する層間
２ｊ１，２ｊ２並びに最外層の内部電極１ａ，１ｃと表
面制御用の補助電極５ａ，６ａとの相対する層間２
ｊ３，２ｊ４に位置するもの７ａ’，７ｃ’〜７ｅ’、
８ａ’，８ｃ’〜８ｅ’として設けるようにできる。こ
の場合、側面放電制御用補助電極のみを設けた誘電体層
を少なくとも二層重ねで所定の層間に積層するようにも
できる。
【００２９】その側面放電制御用補助電極を設けると、
側面放電を複数の側面放電制御用補助電極で分担できる
ことから、表面放電と共に、側面放電をより効果的に抑
制することができる。
側面放電を複数の側面放電制御用補助電極で分担できる
ことから、表面放電と共に、側面放電をより効果的に抑
制することができる。
【００３０】
【発明の効果】以上の如く、本発明に係る積層セラミッ
クコンデンサに依れば、面積の広い内部電極と厚みの薄
い誘電体層とを交互に積層する基本構造から高容量なも
のに構成できるばかりでなく、最外層の内部電極と相対
する表面放電制御用補助電極と共に、内部電極並びに表
面放電制御用補助電極よりも外寄りの両側に位置する側
面放電制御用補助電極を設けることにより、分布静電容
量を表面放電制御用補助電極と側面放電制御用補助電極
とで低下できるため、内部電極から生ずる放電を効果的
に抑制できて小型で高耐圧のものに構成することができ
る。
クコンデンサに依れば、面積の広い内部電極と厚みの薄
い誘電体層とを交互に積層する基本構造から高容量なも
のに構成できるばかりでなく、最外層の内部電極と相対
する表面放電制御用補助電極と共に、内部電極並びに表
面放電制御用補助電極よりも外寄りの両側に位置する側
面放電制御用補助電極を設けることにより、分布静電容
量を表面放電制御用補助電極と側面放電制御用補助電極
とで低下できるため、内部電極から生ずる放電を効果的
に抑制できて小型で高耐圧のものに構成することができ
る。
【図１ａ】本発明の一例に係る積層セラミックコンデン
サを側面から示す内部構造図である。
サを側面から示す内部構造図である。
【図１ｂ】図１ａの積層セラミックコンデンサを平面か
ら示す内部構造図である。
ら示す内部構造図である。
【図２】図１ａの積層セラミックコンデンサを正面から
示す内部構造図である。
示す内部構造図である。
【図３】本発明に係る積層セラミックコンデンサと従来
例に係る積層セラミックコンデンサとの耐放電電圧を示
すグラフである。
例に係る積層セラミックコンデンサとの耐放電電圧を示
すグラフである。
【図４】本発明の別の例に係る積層セラミックコンデン
サを平面から示す内部構造図である。
サを平面から示す内部構造図である。
【図５】本発明の更に別の例に係る積層セラミックコン
デンサを平面から示す内部構造図である。
デンサを平面から示す内部構造図である。
【図６】図５の積層セラミックコンデンサを正面から示
す内部構造図である。
す内部構造図である。
【図７】本発明の更に別の例に係るに積層セラミックコ
ンデンサを正面から示す内部構造図である。
ンデンサを正面から示す内部構造図である。
【図８】従来の一例に係る積層セラミックコンデンサを
側面から示す内部構造図である。
側面から示す内部構造図である。
【図９】従来の別の例に係る積層セラミックコンデンサ
を側面から示す内部構造図である。
を側面から示す内部構造図である。
【図１０】従来の更に別の例に係る積層セラミックコン
デンサを側面から示す内部構造図である。
デンサを側面から示す内部構造図である。
Ｃ コンデンサ素子
１ａ〜１ｅ… 内部電極
２ａ〜２ｈ… 誘電体層
３，４ 外部電極
５ａ，５ｂ、６ａ，６ｂ表面放電制御用補助電極
７ａ，７ｂ、８ａ，８ｂ…内部電極並びに表面放電制御
用補助電極と同一平面上の側面放電制御用補助電極 ７ａ’，７ｂ’、８ａ’，８ｂ’…層間の側面放電制御
用補助電極 Ｇ１，Ｇ２ 補助電極の内端間間隙
用補助電極と同一平面上の側面放電制御用補助電極 ７ａ’，７ｂ’、８ａ’，８ｂ’…層間の側面放電制御
用補助電極 Ｇ１，Ｇ２ 補助電極の内端間間隙
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01G 4/00 - 4/42
Claims (5)
- 【請求項１】 面積の広い内部電極と厚みの薄い誘電体
層とを交互に複数積層させてコンデンサ素子を形成し、
内部電極を順次に互い違いに分けてセラミック素子の両
端部に設ける別の外部電極と電気的に接続する小型の積
層セラミックチップコンデンサにおいて、 表面放電制御用として所定の間隙を内端側に隔てて互い
に同一平面上に位置する対の補助電極を最外層の内部電
極と相対する有幅の帯状に設けると共に、側面放電制御
用として所定の間隙を内端側に隔てて互いに同一平面上
に位置する対の補助電極を狭幅の帯状に内部電極並びに
表面放電制御用補助電極よりも外寄りの両側に設け、各
対の補助電極を対単位に分けて別の外部電極と電気的に
夫々接続してなることを特徴とする積層セラミックコン
デンサ。 - 【請求項２】 上記側面放電制御用補助電極を内部電極
と同一平面上に設けたことを特徴とする請求項１に記載
の積層セラミックコンデンサ。 - 【請求項３】 上記側面放電制御用補助電極を内部電極
並びに表面制御用補助電極と同一平面上に設けたことを
特徴とする請求項１に記載の積層セラミックコンデン
サ。 - 【請求項４】 上記側面放電制御用補助電極を内部電極
相互の相対する層間並びに最外層の内部電極と表面制御
用補助電極との相対する層間に設けたことを特徴とする
請求項１に記載の積層セラミックコンデンサ。 - 【請求項５】 上記側面放電制御用補助電極を内部電極
並びに表面制御用補助電極と同一平面上に設けると共
に、内部電極相互の相対する層間並びに最外層の内部電
極と表面制御用補助電極との相対する層間に設けたこと
を特徴とする請求項１に記載の積層セラミックコンデン
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30455998A JP3463161B2 (ja) | 1998-10-26 | 1998-10-26 | 積層セラミックチップコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30455998A JP3463161B2 (ja) | 1998-10-26 | 1998-10-26 | 積層セラミックチップコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133545A JP2000133545A (ja) | 2000-05-12 |
| JP3463161B2 true JP3463161B2 (ja) | 2003-11-05 |
Family
ID=17934460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30455998A Expired - Lifetime JP3463161B2 (ja) | 1998-10-26 | 1998-10-26 | 積層セラミックチップコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463161B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI399765B (zh) | 2005-01-31 | 2013-06-21 | Tdk Corp | 積層電子零件 |
| US8238075B2 (en) | 2006-02-22 | 2012-08-07 | Vishay Sprague, Inc. | High voltage capacitors |
| US7336475B2 (en) * | 2006-02-22 | 2008-02-26 | Vishay Vitramon, Inc. | High voltage capacitors |
| DE102007044453A1 (de) | 2007-09-18 | 2009-03-26 | Epcos Ag | Elektrisches Vielschichtbauelement |
| US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
| JP5170066B2 (ja) * | 2009-11-16 | 2013-03-27 | Ｔｄｋ株式会社 | 積層コンデンサ |
| DE102011010611A1 (de) * | 2011-02-08 | 2012-08-09 | Epcos Ag | Elektrisches Keramikbauelement mit elektrischer Abschirmung |
| US8885324B2 (en) * | 2011-07-08 | 2014-11-11 | Kemet Electronics Corporation | Overvoltage protection component |
| DE112013001679B4 (de) * | 2012-03-26 | 2023-03-09 | Kemet Electronics Corporation | Asymmetrischer Hochspannungskondensator |
| JP7437871B2 (ja) * | 2018-08-23 | 2024-02-26 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| KR102527717B1 (ko) | 2018-11-27 | 2023-05-02 | 삼성전기주식회사 | 커패시터 부품 |
-
1998
- 1998-10-26 JP JP30455998A patent/JP3463161B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000133545A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188565B1 (en) | Multilayer capacitor | |
| EP1297543B1 (en) | Ceramic multilayer capacitor array | |
| US7508647B2 (en) | Multilayer capacitor | |
| US7466535B2 (en) | Multilayer capacitor | |
| US6266229B1 (en) | Multilayer capacitor | |
| US7310217B2 (en) | Monolithic capacitor and mounting structure thereof | |
| EP0917165B1 (en) | Multilayer capacitor | |
| US6407906B1 (en) | Multiterminal-multilayer ceramic capacitor | |
| US7292430B2 (en) | Multi-layer chip capacitor | |
| US6292350B1 (en) | Multilayer capacitor | |
| US6266228B1 (en) | Multilayer capacitor | |
| KR101963283B1 (ko) | 커패시터 부품 | |
| JP3463161B2 (ja) | 積層セラミックチップコンデンサ | |
| JPH0831392B2 (ja) | 積層コンデンサ | |
| JP4335237B2 (ja) | 貫通型積層コンデンサ | |
| JP4293625B2 (ja) | 貫通型積層コンデンサ | |
| US7948737B2 (en) | Multilayer capacitor array | |
| JP3531861B2 (ja) | 三端子型積層セラミックコンデンサの三次元搭載構造 | |
| JP3511569B2 (ja) | 積層コンデンサ | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JP2006128523A (ja) | 複合コンデンサ | |
| WO2022034797A1 (ja) | 多端子積層コンデンサ | |
| WO2023233835A1 (ja) | 積層セラミックコンデンサ | |
| JP2003124059A (ja) | コンデンサ及び電源装置 | |
| JP2586559Y2 (ja) | コンデンサ内蔵多層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030715 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |