JP2006100682A

JP2006100682A - ３端子型積層コンデンサ実装回路基板及び３端子型積層コンデンサ

Info

Publication number: JP2006100682A
Application number: JP2004286804A
Authority: JP
Inventors: Kenichi Kitazawa; 賢一北澤; Masayuki Shimizu; 政行清水; Hiroyuki Mogi; 宏之茂木; Yasushi Inoue; 泰史井上; Naoto Yokoyama; 直人横山
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2006-04-13

Abstract

【課題】
３端子型積層コンデンサの自己発熱量を、低いＥＳＬを保ちつつ、良好に低減する。
【解決手段】
信号ライン３０が入出力側で連続して形成されるとともに、ＧＮＤライン３２，３４が信号ライン３０を挟んで対峙するように分断形成される。そして、３端子型積層コンデンサの信号用端子電極２６Ａ及び２６Ｂが信号ライン３０と接続され、ＧＮＤ用端子電極２２Ａ及び２２ＢがＧＮＤライン３４に接続され、他のＧＮＤ用端子電極２２Ｃ及び２２ＤがＧＮＤライン３２にそれぞれ接続されるように実装される。信号に対する抵抗分は、信号ライン３０の抵抗分と、コンデンサ内部の信号用内部電極の抵抗分を並列に接続した低い値となる。
【選択図】図２

Description

本発明は、３端子型積層コンデンサ実装用回路基板及びそれに関連する３端子型積層コンデンサに関し、具体的には、３端子型積層コンデンサの自己発熱に対する改良に関するものである。

情報機器を中心とした近年におけるデータ処理の高速化，通信回線速度の向上に伴い、ＬＳＩなどの半導体装置は動作が高速化する傾向にある。かかる半導体装置の電源回路は、半導体装置に対して動作に必要なＤＣ（直流）成分を供給するが、電源スイッチングやクロック動作に伴う高調波は動作を不安定にし、不要な電波として放射されることもある。そこで、電源回路には、高速動作を補うための大容量コンデンサと、高い周波数まで信号を減衰させることができる低ＥＳＬコンデンサが使用される。この低ＥＳＬコンデンサとしては、例えば、下記特許文献１に示すような入力電極，出力電極，ＧＮＤ（グランド）電極を有する３端子型積層コンデンサが利用される。下記特許文献２には、側面のＧＮＤ電極を外周全体に一周させた構造のものが開示されている。

ところで、３端子型積層コンデンサの内部電極構造は、入力電極から出力電極に至る信号ラインが内部を貫通した構造となっており、信号は必ず内部電極を通過する。このため、部品内部の抵抗値により自己発熱するという問題があり、この発熱によって通電量が制限されてしまうという不都合がある。図１７を見ながら説明すると、３端子型積層コンデンサは、同図(A)に示すようなＧＮＤパターン９００と信号パターン９０２を、同図(B)に示すように交互に積層し、更に上下に誘電体層９０４を積層した構造となっている。そして、同図(C)に示すように、信号パターン９０２は入力電極９１０，出力電極９１２にそれぞれ接続され、ＧＮＤパターン９００はＧＮＤ電極９１４，９１６にそれぞれ接続されている。

一方、基板側には、入力信号ライン９２０，出力信号ライン９２２にＧＮＤライン９２４が交差して、該ＧＮＤライン９２４によって分割されるようにしてパターン形成されている。そして、コンデンサ側の入力電極９１０と入力信号ライン９２０，出力電極９１２と出力信号ライン９２２，ＧＮＤ電極９１４及び９１６とＧＮＤライン９２４がそれぞれ電気的に接続される。

このような実装形態における３端子型積層コンデンサの等価回路は、図１８(A)に示すようになる。すなわち、素子中心にキャパシタンスＣ１０があり、これと入力電極９１０の間に抵抗Ｒ１０とインダクタンスＬ１０の直列回路が接続されており、また、出力電極９１２の間に抵抗Ｒ１２とインダクタンスＬ１２の直列回路が接続されている。また、素子中心とＧＮＤ電極９１４との間に抵抗Ｒ１４とインダクタンスＬ１４の直列回路が接続されており、ＧＮＤ電極９１６との間に抵抗Ｒ１６とインダクタンスＬ１６の直列回路が接続されている。

このように、入出力信号ライン９２０，９２２間に抵抗Ｒ１０，Ｒ１２が存在するため、それらの抵抗成分による自己発熱が発生する。図１８(B)には、従来の３端子型積層コンデンサの入出力電極間の直流抵抗値が１０ｍΩの場合における自己発熱の計測例が示されている。同図中、横軸は直流電流値［A DC］，縦軸は自己発熱量ΔＴ［℃］である。同図に示すように、直流電流が３Ａで４０℃を超える非常に大きな自己発熱が生ずる。
特開昭５５−８０３１３号公報特開平０６−２４４０５８号公報

このような通電時の自己発熱を抑制する従来技術としては、下記特許文献３に記載されているようなコンデンサ表面に導体パターンを設けるものや、下記特許文献４に記載されている内部導体パターンを並列化するものが知られている。しかしながら、いずれの方法でも限界があり、更なる発熱量の低減が求められている。

本発明は、以上の点に着目したもので、その目的は、３端子型積層コンデンサの自己発熱量を良好に低減することである。他の目的は、自己発熱量が低減されても、低いＥＳＬを保つことである。
特開平０６−３４９６７８号公報実開昭６１−１２９３２９号公報

前記目的を達成するため、本発明の３端子型積層コンデンサ実装回路基板は、少なくとも一対の信号用端子電極とＧＮＤ用端子電極とを有する３端子型積層コンデンサが実装された回路基板であって、該基板の表面には、前記少なくとも一対の信号用端子電極が接続される信号用導体パターンが同一ラインとして連続形成されるとともに、該信号用導体パターンを挟んで、前記ＧＮＤ用端子電極が接続されるＧＮＤ用導体パターンが分断形成されており、前記３端子型積層コンデンサは、角柱状の積層コンデンサ素体の内部において、誘電体層を挟んで信号用内部電極とＧＮＤ用内部電極とが少なくとも積層方向で重なるように形成され、前記信号用内部電極は、前記角柱状の素体の長手方向の中央部において該素体の長手方向と平行な一方または両方の側面に露出する信号用電極引き出し部を有し、前記ＧＮＤ用内部電極は、少なくとも前記素体の長手方向の中央部を除く側面に露出するＧＮＤ用電極引き出し部を有し、前記素体の表面の長手方向の中央部には、前記信号用電極引き出し部に接続される一対の信号用端子電極が形成され、前記素体の表面の長手方向と平行な側面の一方の端部近傍及び他方の端部の近傍にはそれぞれ、前記ＧＮＤ用電極引き出し部に接続されるＧＮＤ用端子電極が形成されており、前記素体表面に形成された一対の信号用端子電極のそれぞれが、前記信号用導体パターン上に配置されたことを特徴とする。

主要な形態の一つは、前記３端子型積層コンデンサが、前記信号用導体パターンの長手方向に沿って、互いに離間して複数個実装されていることを特徴とする。あるいは、前記３端子型積層コンデンサを、集積回路の周囲を囲むように複数個配置したことを特徴とする。

本発明の３端子型積層コンデンサは、角柱状の積層コンデンサ素体の内部において誘電体層を挟んで信号用内部電極とＧＮＤ用内部電極とが少なくとも積層方向で重なるように形成され、前記信号用内部電極は、前記角柱状の素体の長手方向の中央部において該素体の長手方向と平行な一方または両方の側面に露出する信号用電極引き出し部を有し、前記ＧＮＤ用内部電極は、少なくとも前記素体の長手方向の中央部を除く側面に露出するＧＮＤ用電極引き出し部を有し、前記素体の表面の長手方向の中央部には、前記信号用電極引き出し部に接続される一対の信号用端子電極が形成され、前記素体の表面の長手方向と平行な側面の一方の端部近傍及び他方の端部の近傍にはそれぞれ、前記ＧＮＤ用電極引き出し部に接続されるＧＮＤ用端子電極が形成されていることを特徴とする。

主要な形態の一つは、(1)前記ＧＮＤ用端子電極は、前記角柱状素体の長手方向の両端面を除く側面と、該側面に接する両主面に連続して形成されていることを特徴とする。または、(2)前記ＧＮＤ用内部電極は、前記角柱状素体の長手方向の一端側から他端側に亘って連続して設けられ、前記一方の端部近傍のＧＮＤ用端子電極、および前記他方の端部近傍のＧＮＤ用端子電極の両方に接続されることを特徴とする。あるいは、(3)前記ＧＮＤ用内部電極は、前記角柱状素体の長手方向中央部で２つに分割形成され、前記分割形成されたＧＮＤ用内部電極の一方が前記一方の端部近傍のＧＮＤ用端子電極に接続され、他方のＧＮＤ用内部電極が前記他方の端部近傍のＧＮＤ用端子電極に接続されていることを特徴とする。あるいは、(4)前記ＧＮＤ用内部電極は、それぞれ前記角柱状素体の長手方向の一端側から他端側に亘って連続して設けられ、前記一方の端部近傍のＧＮＤ用端子電極、または前記他方の端部近傍のＧＮＤ用端子電極のいずれか一方のみに接続されることを特徴とする。あるいは、(5)前記信号用内部電極は、それぞれ前記角柱状素体の長手方向の中央部で分割して設けられ、前記信号用内部電極はそれぞれ角柱状素体の長手方向中央部寄りの両側に信号用電極引き出し部を有し、各信号用電極引き出し部は、角柱状素体の長手方向中央部寄りの両側にそれぞれ互いに近接して分割形成された信号用端子電極に接続されることを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。

本発明によれば、ＥＳＬを低い値に保ちつつ、３端子型積層コンデンサの自己発熱量を良好に低減することができる。

以下、本発明を実施するための最良の形態を、いくつかの実施例に基づいて詳細に説明する。

最初に、図１〜図４を参照しながら、本発明の実施例１について説明する。なお、以下の説明では、図１(C)の左右方向端面をそれぞれ前方・後方の端面とし、紙面方向端面を側面として説明する。実施例１の３端子型積層コンデンサ２０は、図１(A)に示す信号用内部電極１０と同図(B)に示すＧＮＤ用内部電極１４を交互に積層している。信号用内部電極１０は、セラミックスなどの誘電体シート１２上に、側面方向に信号用電極引き出し部１０Ａ，１０Ｂを有するパターン形状として形成されている。一方、ＧＮＤ用内部電極１４は、誘電体シート１６上に、ＧＮＤ用電極引き出し部１４Ａ，１４Ｂ，１４Ｃ，１４Ｄを有するパターン形状として形成されている。

図１(C)には、積層の様子が示されており、信号用内部電極１０とＧＮＤ用内部電極１４を交互に２層積層し、更に上下を誘電体層１８，１９で挟んだ構成となっている。このような積層体の焼結後、図１(D)に示すように信号用端子電極２６Ａ，２６Ｂと、ＧＮＤ用端子電極２２Ａ，２２Ｂ，２２Ｃ，２２Ｄをそれぞれ形成する。信号用内部電極１０の信号用電極引き出し部１０Ａは信号用端子電極２６Ａに接続され、信号用電極引き出し部１０Ｂは信号用端子電極２６Ｂに接続される。また、ＧＮＤ用内部電極１４のＧＮＤ用電極引き出し部１４Ａ，１４Ｂ，１４Ｃ，１４Ｄは、ＧＮＤ用端子電極２２Ａ，２２Ｂ，２２Ｃ，２２Ｄにそれぞれ接続される。

具体例を挙げると、原材料にチタン酸バリウム系誘電体材料を用い、この配合原料をボールミルで湿式混合し、粉砕した後乾燥し、空気中において１１００℃で２時間仮焼して仮焼物を得た。この仮焼物を乾式粉砕機によって粉砕し、粒径が１μｍ以下の原料粉末を得る。この原料粉末に、ポリビニルブチラール系バインダ及びエタノールなどの有機溶剤を加え、ボールミルによって湿式混合し、セラミックスラリを調製した後、セラミックスラリをドクターブレード法によってシート成形し、厚み２〜３μｍの矩形のグリーンシートを得た。次に、このセラミックグリーンシート上に、Ｎｉを主体とする導電ペーストで図１(A)，図１(B)に示す内部電極パターンを印刷し、信号用内部電極１０，およびＧＮＤ用内部電極１４を構成するための導電ペースト層を形成した。導電ペースト層が形成されたセラミックグリーンシートを、図１(C)に示すように信号用内部電極１０とＧＮＤ用内部電極１４とが交互となるように複数枚積層し、積層体を得た。得られた積層体の角取りを行った後、外部電極ペーストを用いて、外部電極２２Ａ〜２２Ｄ、並びに２６Ａ，２６Ｂを形成する。続いて、酸素分圧が１０^−９〜１０^−１２ＭＰａのＨ_２−Ｎ_２−空気ガスからなる還元性雰囲気中において１３００℃で２時間焼成し、セラミック焼結体を得て、必要により前記外部電極上にメッキ層を形成して、図１(D)に示す３端子型積層コンデンサ２０の完成品に至る。

ところで、本実施例では、基板側には、図２に示すように、信号ライン３０が入出力側で連続して形成されるとともに、ＧＮＤライン３２，３４が信号ライン３０を挟んで対峙するように分断形成される。そして、これらのライン上に、図１(D)に示した３端子型積層コンデンサ２０がハンダなどによって実装される。すなわち、信号用端子電極２６Ａ及び２６Ｂが信号ライン３０と接続され、ＧＮＤ用端子電極２２Ａ及び２２ＢがＧＮＤライン３４に接続され、ＧＮＤ用端子電極２２Ｃ及び２２ＤがＧＮＤライン３２に接続されるように実装される。

図３には、信号ライン方向に見た接続構造が示されている。本実施例では、同図(A-1)に示すように、信号ライン３０が入出力側で連続している。このため、信号電流は、矢印ＦＡで示す方向に主として流れる。抵抗分について等価回路を示すと、同図(A-2)に示すように、信号ライン３０の抵抗分ＲＡと、コンデンサ内部の信号用内部電極１０の抵抗分ＲＢを並列に接続したものとなる。従って、入出力間の等価抵抗ＲＴは、１／ＲＴ＝１／ＲＡ＋１／ＲＢとなる。例えば、ＲＡ＝１ｍΩ，ＲＢ＝１０ｍΩの場合、ＲＴ≒１ｍΩとなる。なお、抵抗値測定に使用した信号ラインは、銅箔の長さ0.8mm×幅0.4mm×厚み35umであり、銅の比抵抗を1.72×10^‐8[Ωm]として抵抗値を計算している。このように、本実施例によれば、部品内部からの発熱はほぼゼロに等しい。

一方、従来の３端子型積層コンデンサの場合は、同図(B-1)に示すように、信号ライン９２０，９２２が入出力間で分断されており、信号電流は矢印ＦＢで示すようにコンデンサ内部を流れる。従って、抵抗分の等価回路を示すと、同図(B-2)に示すように、コンデンサ内部の信号用導体パターンのみの抵抗となる。従って、仮に内部導体パターンの抵抗値が１０ｍΩであると、これが入出力間の抵抗値となる。

両者を比較すれば明らかなように、従来と比較して本実施例は大幅に入出力間の抵抗値が低減されている。図３(C)には、直流電流を流したときの自己発熱量の計測例が示されている。グラフＧ３０は本実施例の発熱量，グラフＧ３２は従来構造の発熱量，グラフＧ３４は信号ライン３０のみによる発熱量を示す。これらのグラフから明らかなように、本実施例の発熱量は、信号ライン３０のみの発熱量にほぼ匹敵しており、従来構造のものと比較して大幅に低減されている。

次に、本実施例におけるＥＳＬ低減効果について説明する。本実施例では、ＥＳＬの値を以下の数式１を用いて求めた。なお、式中、ＥＳＬはEquivalent Series Inductanceの略で等価直列インダクタンス、ωは位相角で、ω＝2πf（ｆは周波数）である。Ｓ_２１はＳパラメータを測定したときの通過特性を表し、１側から２側に電力を入れたときにどれだけ通過するかという量を表し、ここでは信号用ラインＧＮＤ用ラインとの間に並列に実装した際の信号減衰量を示す。Ｚ_０は特性インピーダンスであり、通常測定器は入出力が５０Ωで設計されているのでＺ_０＝５０Ωとする。ＥＳＬについて実際の周波数特性を考慮する場合には、本数式で示す場合が多く、高い周波数でＥＳＬの比較を行う場合に有効な計算方法である。一般的に３端子型積層コンデンサでは、構造的にインダクタンスＬが２つのＧＮＤ方向に並列に接続されるため、全体でＬ／２となるとともに、ＧＮＤを２分割して両側面に引き出すことで、電流の向きが逆方向となり、磁界相殺される。これらの効果を合わせて、従来の２端子コンデンサと比較してＥＳＬは約１０〜２５％に低減される。本考案においてはＧＮＤを４分割して両サイドに引き出しているため、より一層のＥＳＬ低減効果を期待できる。

図４(A)〜(C)には、本実施例，従来の３端子構造，２端子構造の各場合の等価回路が示されている。まず、本実施例の場合は、同図(A)に示すように、信号用端子電極２６Ａと２６Ｂの間にコンデンサＣＡＢが並列に接続されており、これからＧＮＤ用端子電極２２Ａ〜２２Ｄに向けて、抵抗ＲＧＡとインダクタンスＬＡの直列回路，抵抗ＲＧＢとインダクタンスＬＢの直列回路，抵抗ＲＧＣとインダクタンスＬＣの直列回路，抵抗ＲＧＤとインダクタンスＬＤの直列回路が、それぞれ接続された等価回路となる。一方、従来の３端子構造の場合は、上述したとおりであり、同図(B)に示すとおりである。更に、２端子構造のコンデンサの場合は、同図(C)に示すように、入出力電極９２０，９２２とＧＮＤ電極９２４の間に、コンデンサＣ１００，抵抗Ｒ１００，インダクタンスＬ１００の直列回路が接続された等価回路となる。これらの等価回路に示すように、本実施例においては、ＧＮＤは４つの方向に分割して引き出されており、従来の３端子構造より一層のＥＳＬ低減効果を得ることができる。

図４(D)には、本実施例の３端子型コンデンサと２端子型コンデンサの減衰特性の計測例が示されている。同図中、横軸は周波数［MHz]，縦軸は減衰量（通過特性）［dB］である。また、グラフＧ４０は本実施例の３端子型の場合であり、グラフＧ４２は２端子型の場合である。これらのグラフから明らかなように、本実施例の３端子型のほうが良好な減衰特性が得られている。

更に、本実施例では、図４(E)，(F)に本実施例と従来構造の内部導体パターンと外部電極の関係を各々示すように、外部端子の信号側とＧＮＤ側の間隔Ｌａが従来構造の間隔Ｌｂよりも狭い。このため、ＧＮＤに至る電流経路が短くなり、これによって信号電極とＧＮＤ電極間を最短の距離として高周波電流を流すため、ＥＳＬが低下する効果も期待できる。

以上のように、本実施例によれば、次のような効果がある。
(1)入出力間の抵抗値が大幅に低減されるようになり、自己発熱量が良好に低減される。
(2)４つの方向に分割してＧＮＤ接続されているので、ＥＳＬは低い値に保持される。

次に、図５を参照しながら、本発明の実施例２について説明する。なお、上述した実施例１と同一または対応する構成要素には、同一の符号を用いることとする（以下の実施例についても同様）。本実施例の３端子型積層コンデンサ５０では、図５(B)及び(C)に示すように、ＧＮＤ用内部電極５４は、誘電体シート５２上に、６つのＧＮＤ用電極引き出し部５４Ａ〜５４Ｆを有するパターン形状として設けられている。該ＧＮＤ用電極引き出し部のうち、５４Ａ，５４Ｂ，５４Ｄ，５４Ｅの４つは、３端子型積層コンデンサ５０の長手方向の両端近傍の側面に露出しており、他の２つのＧＮＤ用電極引き出し部５４Ｃ及び５４Ｆは、３端子型積層コンデンサ５０の長手方向の端面にそれぞれ露出されている。そして、図５(D)に示すように、各ＧＮＤ用電極引き出し部５４Ａ〜５４Ｆは、それぞれ、ＧＮＤ用端子電極５６Ａ〜５６Ｆに接続されている。本実施例においては、信号用内部電極１０，信号用電極引き出し部１０Ａ及び１０Ｂ，信号用端子電極２６Ａ及び２６Ｂは、いずれも先の実施例１と同様である。本実施例によれば、６つの方向に分割してＧＮＤ接続することにより、上述した実施例１よりも、ＥＳＬの値を更に低く保持することができる。

次に、図６を参照しながら、本発明の実施例３について説明する。本実施例の３端子型積層コンデンサ７０では、図６(A)〜(C)に示すように、誘電体シート７２上に形成された信号用内部電極７４に、４つの信号用電極引き出し部７４Ａ〜７４Ｄが設けられている。これら信号用電極引き出し部７４Ａ〜７４Ｄの端部は、３端子型積層コンデンサ７０の長手方向の中央部の両側面にそれぞれ２つずつ露出されており、図６(D)に示すように、一方の側面に引き出された信号用電極引き出し部７４Ａ及び７４Ｂは、幅広の信号用端子電極７６Ａの両側にそれぞれ接続され、他方の側面に引き出された信号用電極引き出し部７４Ｃ及び７４Ｄは、幅広の信号用端子電極７６Ｂの両側にそれぞれ接続されている。ＧＮＤ用内部電極１４，ＧＮＤ用電極引き出し部１４Ａ〜１４Ｄ，ＧＮＤ用端子電極２２Ａ〜２２Ｄは、先の実施例１と同様である。このような構成とすることにより、信号用端子電極から信号用電極引き出し部，信号用内部電極，ＧＮＤ用内部電極，ＧＮＤ用電極引き出し部を経て、ＧＮＤ用端子電極に至る電流経路の長さが上述した実施例１よりも更に短くなり、ＥＳＬを一層低い値にすることができる。

図７は、本実施例３の変形例を示す図である。実施例３において、信号用内部電極７４の分割形成された信号用電極引き出し部７４Ａ−７４Ｂ間、および、７４Ｃ−７４Ｄ間を、図７に示すように、連結一体化して幅広の信号用電極引き出し部７４Ｅ，７４Ｆとすることができる。この場合には、信号用電極引き出し部の断面積が増加するため、更に発熱量を低減することができる。

次に、図８を参照しながら、本発明の実施例４について説明する。本実施例の３端子型積層コンデンサ８０は、上述した実施例２のＧＮＤ用内部電極５４と、上述した実施例３の信号用内部電極７４を交互に積層した構造となっている。具体的には、図８(A)〜(C)に示すように、ＧＮＤ用内部電極５４に、６つのＧＮＤ用電極引き出し部５４Ａ〜５４Ｆが設けられており、そのうち４つのＧＮＤ用電極引き出し部５４Ａ，５４Ｂ，５４Ｄ，５４Ｅの各端部が３端子型積層コンデンサ８０の長手方向の両端近傍の側面に露出しており、残りの２つのＧＮＤ用電極引き出し部５４Ｃ及び５４Ｆが、前記３端子型積層コンデンサ８０の長手方向の端面に露出している。すなわち、あわせて６箇所にそれぞれ１つずつ露出されており、図８(D)に示すように、各ＧＮＤ用電極引き出し部５４Ａ〜５４Ｆは、それぞれ、ＧＮＤ用端子電極５６Ａ〜５６Ｆに接続されている。また、信号用内部電極７４には、４つの信号用電極引き出し部７４Ａ〜７４Ｄが設けられ、それらの端部が３端子型積層コンデンサ８０の長手方向の中央部の両側面にそれぞれ２つずつ露出されている。そして、図８(D)に示すように、一方の側面に引き出された信号用電極引き出し部７４Ａ及び７４Ｂは、幅広の信号用端子電極７６Ａの両側にそれぞれ接続され、他方の側面に引き出された信号用電極引き出し部７４Ｃ及び７４Ｄは、幅広の信号用端子電極７６Ｂの両側にそれぞれ接続されている。このような構成とすることにより、信号用端子電極から信号用電極引き出し部，信号用内部電極，ＧＮＤ用内部電極，ＧＮＤ用電極引き出し部を経て、ＧＮＤ用端子電極に至る電流経路の長さが、上述した実施例２よりもさらに短くなり、前記実施例２のように６つに分割してＧＮＤを接続した場合の効果に加え、ＥＳＬを一層低い値にすることができる。

図９は、本実施例４の変形例を示す図である。上述した実施例３と同様に、本実施例４においても、信号用内部電極７４の分割形成された信号用電極引き出し部７４Ａ−７４Ｂ間，７４Ｃ−７４Ｄ間を、図９に示すように、連結一体化して幅広の信号用電極引き出し部７４Ｅ，７４Ｆとすることができる。この場合にも、上述した通り、信号用電極引き出し部の断面積が増加するため、更に発熱量を低減することができる。

次に、図１０(A)〜(D)を参照しながら、本発明の実施例５について説明する。実施例５の３端子型積層コンデンサ１００は、ＧＮＤ用内部電極が前記角柱状素体の長手方向中央部で２つに分割形成され、前記分割形成された一方のＧＮＤ用内部電極１０２の電極引き出し部１０２Ａ，１０２Ｂが、一方の端部近傍のＧＮＤ用端子電極２２Ａ，２２Ｂに接続され、他方のＧＮＤ用内部電極１０４のＧＮＤ用電極引き出し部１０４Ａ，１０４Ｂが前記他方の端部近傍のＧＮＤ用端子電極２２Ｃ，２２Ｄに接続されていることを特徴とする。この実施例では、ＧＮＤ用内部電極が、３端子型積層コンデンサ１００の素体の内部で信号用端子電極と対向するとともに、積層コンデンサ素体の長手方向の中央部で２分割されているので、３端子型積層コンデンサが回路基板の信号ライン及びこれを挟んで分断形成されているＧＮＤライン上に、中心から積層コンデンサ素体の長手方向に多少位置ずれして実装された場合であっても、信号用端子電極２６から信号用内部電極１０を介してＧＮＤライン３２，３４に至る電流経路が左右対称となり、バラツキなく安定したノイズ除去効果が得られる。

次に、図１１(A)〜(D)を参照しながら、本発明の実施例６について説明する。ＧＮＤ用内部電極が角柱状積層体コンデンサ素体の長手方向の一端側から他端側に亘って、連続して設けられたことは先の実施例１と同様であるが、実施例６では、ＧＮＤ用内部電極が、一方の端部近傍のＧＮＤ用電極引き出し部１１２Ａ，１１２Ｂをそれぞれ有するＧＮＤ用内部電極１１２と、他方の端部近傍のＧＮＤ用電極引き出し部１１４Ａ，１１４Ｂをそれぞれ有するＧＮＤ用内部電極１１４とを有し、前記一方の端部近傍のＧＮＤ用電極引き出し部１１２Ａ，１１２Ｂは、一方の端部近傍のＧＮＤ用端子電極２２Ａ、２２Ｂにそれぞれ接続され、前記他方の端部近傍のＧＮＤ用電極引き出し部１１４Ａ，１１４Ｂは、他方の端部近傍のＧＮＤ用端子電極２２Ｃ、２２Ｄにそれぞれ接続されることを特徴とする。この実施例では、３端子型積層セラミックコンデンサ１１０の素体の内部で信号用内部電極１０にそれぞれ対向するＧＮＤ用内部電極１１２，１１４とで、流れる電流の向きが逆転するので、磁界が相殺される。

次に、図１２を参照しながら、本発明の実施例７について説明する。本実施例の３端子型積層コンデンサ９０では、図１２(B)〜(C)に示すように、ＧＮＤ用内部電極１４に、４つのＧＮＤ用電極引き出し部１４Ａ〜１４Ｄが設けられ、これらの各端部が、３端子型積層コンデンサ９０の長手方向の両端近傍の両側面にそれぞれ露出されている。そして、図１２(D)に示すように、各ＧＮＤ用電極引き出し部１４Ａ〜１４Ｄは、それぞれ、ＧＮＤ用端子電極２２Ａ〜２２Ｄに接続されている。また、本実施例では、図１２(A)及び(C)に示すように、２つの信号用内部電極９４，９６が分割形成されており、各信号用内部電極９４及び９６は、それぞれ２つの信号用電極引き出し部９４Ａ及び９４Ｂと、９６Ａ及び９６Ｂを有している。前記信号用電極引き出し部は、角柱状の３端子型積層コンデンサ９０の長手方向と平行な両側面の中央部にそれぞれ一対設けられた信号用端子電極９８Ａ〜９８Ｄに接続される。具体的には、信号用電極引き出し部９４Ａは信号用端子電極９８Ａに接続され、信号用電極引き出し部９４Ｂは信号用端子電極９８Ｂに接続され、信号用電極引き出し部９６Ａは信号用端子電極９８Ｃに接続され、信号用電極引き出し部９６Ｂは信号用端子電極９８Ｄに接続されるという具合である。本実施例は、実装回路基板上に信号ラインが２本平行して設けられ、さらにその両側にＧＮＤラインが設けられている場合に適する。より具体的には、互いに異なる電圧の電源ラインが２本、ＧＮＤラインに挟まれる形で形成されているような場合に好適であり、発熱防止、並びにＥＳＬの低減に特に効果を発揮する。

次に、図１３〜図１５を参照しながら本発明の実施例８について説明する。上述した実施例は、３端子型積層コンデンサや信号ラインなどを集中定数として扱ったものであるが、本実施例は分布定数として扱ったものである。例えば周波数が１[GHz]の場合、自由空間中の交流信号の波長λは、λ[m]＝ｆ[Hz]／Ｖ[m/s]（Ｖは光速）で求められ、約３３[cm]である。誘電体中では誘電率によって波長短縮が起きるため、仮にコンデンサの誘電率εrを３０００とすると、波長λｂは、λｂ＝λ／√（εr）から、約０．６[cm]となる。つまりノイズ成分や高調波成分の周波数が１[GHz]の場合、λb／４となる０．１５[cm]以上の長さに渡って存在するコンデンサは分布定数回路として扱われる。図１３(A)にはその様子が示されており、同図(A)は自由空間中の波長λの波形，同図(B)は誘電体中の波長λｂの波形である。

分布定数回路は、物理的な長さの関数を持った電気回路であり、ある範囲内にＬ，Ｃ，Ｒの各要素がまんべんなく存在する。一般には、Ｌ，Ｃ，Ｒの各素子の直列回路で表現されるコンデンサも、長さをもっているとＬ，Ｃ，Ｒの素子が物理的に存在することになる。このような長さを持つことを利用して、広帯域で減衰するフィルタ効果を得ることができる。

図１４には、その一例が示されている。まず、同図(A-1)は、コンデンサ単体の場合の実装の様子を示し、信号ライン２０２を挟んでＧＮＤライン２０４，２０６が平行に形成されている。３端子型積層コンデンサ２００は、上述した実施例と同様に実装される。これを分布定数の等価回路で示すと、同図(A-2)のようになる。次に、３端子型積層コンデンサ２００を同図(B-1)のように複数並列に分布実装すると、等価回路は同図(B-2)のようになる。これらのうち、並列のキャパシタンス及びインダクタンスを比較すると、Ｃ２００＜Ｃ２０２，Ｌ２００＞Ｌ２０２となる。このため、全体として、広帯域で減衰するフィルタ効果を得ることができる。

図１５には、かかる３端子型積層コンデンサを複数利用した場合のフィルタ効果の具体例が示されている。同図(A)は、３端子型積層コンデンサ２００を間隔なし（＝０mm）で基板上に実装した場合であり、同図(B)は間隔＝１mmで実装した場合である。使用した３端子型積層コンデンサ２００は、容量１[uF]，寸法が2.0mm×0.85mm×1.25mmである。減衰量を測定した結果、同図(C)に示すような結果が得られた。同図中、横軸は周波数[MHz]，縦軸は減衰量[dB]であり、グラフＧ１１Ａは間隔なしの場合，グラフＧ１１Ｂは間隔１mmの場合である。これらのグラフから、同じ個数のコンデンサを使用する場合でも、部品間隔を空けることによって更に大きな減衰量が得られることが分かる。

次に、図１６を参照しながら実施例９について説明する。この実施例は、具体的な実装の例である。まず、同図(A)に示す例は、主基板２６０上に電源２６２とＬＳＩ２６３が設けられており、それらの間に平行に設けられた信号ライン２６６，ＧＮＤライン２６８，２７０上に、適宜の間隔をおいて３端子型積層コンデンサ２６４を複数設けた例である。効果的に高周波成分を除去するためには、３端子型積層コンデンサ２６４を電源２６２やＬＳＩ２６３の近傍に配置するようにする。同図(B)の例は、半導体パッケージ内での実装例で、サブ基板２８０上の中心にＬＳＩ２８２が設けられており、該ＬＳＩ２８２を囲むように本発明の３端子型積層コンデンサ２８４が設けられている。同図(C)の例も、同様の例で、サブ基板２９０上のＬＳＩ２９２の周囲に本発明の３端子型積層コンデンサ２９４が設けられている。これらの実施例は、特に高速動作しながら緻密な電源制御を行う必要がある場合に好適であり、ＬＳＩ周辺をコンデンサで囲むことで、サブ基板では難しいコンデンサ容量の供給と低ＥＳＬ化，広帯域なデカップリングが可能となる。

ここで、上述した実施例についての効果についてまとめる。
(1)従来の３端子型積層コンデンサでは、柱状積層コンデンサ素体の長手方向の両端面および長手方向と平行な両側面にそれぞれ端子電極を有するため、従来の２端子型の端子電極形成設備のほかに、両側面に端子電極を形成するための特別なプロセス及び電極形成設備を必要とする。これに対し、実施例１，３，５〜７では、ＧＮＤ用端子電極及び信号用端子電極が積層コンデンサの長手方向の端面を除く両側面に設けられているので、例えば、アレイタイプの端子電極形成設備を用ることができ、両側面に複数の端子電極を少ない工数で一括で形成できるというメリットを有する。

(2)また、従来の３端子型積層コンデンサ実装回路基板では、コンデンサを実装する実装回路基板のＧＮＤライン及び信号ラインが、通常の２端子コンデンサを実装する場合のライン形状と異なり、ＧＮＤラインと信号ラインとが交差する箇所を有する特別なラインパターンを作らなければならず、３端子型積層コンデンサの取り付け箇所の移動や増設が困難であった。これに対し、上述した実施例の３端子型積層コンデンサ実装回路基板では、ＧＮＤラインと信号ラインとが交差する箇所など、特別なラインパターンを必要としないため、３端子型積層コンデンサの取り付け箇所の移動や増設を容易に行うことができる。

(3)上述した実施例３、４においては、信号用電極引き出し部を一つの信号用内部電極に対し複数箇所形成することにより信号ラインに大きな電流を流す場合や、信号ラインの抵抗値を下げて消費電力を小さくするために幅広の信号ラインを採用した実装回路基板においては、信号用端子電極の幅をＧＮＤ用端子電極の幅に比べて幅広とすることができる。これにより、信号用端子電極、信号用電極引き出し部，信号用内部電極，ＧＮＤ用内部電極，ＧＮＤ用電極引き出し部，ＧＮＤ用端子電極に至る電流経路を短くして、ＥＳＬを低い値にすることができる。

(4)また、本発明の実施例１，３，５〜７に記載の３端子型積層コンデンサでは、実装回路基板に実装した際に、半田フィレットが、信号ラインの長手方向に沿って形成されるだけなので、特別なランドを必要としない。このため、周囲に他の実装部品が搭載されている場合でも、これらの部品を避けて、信号ラインに並行したわずかな隙間に実装することが可能となる。

なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例に示した材料，寸法は一例であり、必要に応じて適宜変更してよい。
(2)前記実施例に示した信号用電極引き出し部，ＧＮＤ用電極引き出し部，信号用端子電極，ＧＮＤ用端子電極の形状も一例であり、同様の効果を奏するように適宜変更可能である。
(3)信号用内部電極とＧＮＤ用内部電極の積層数も一例であり、必要に応じて適宜増減してよい。
(4)前記実施例に示した製造手順や製造条件は一例であり、何ら前記実施例に限定されるものではない。
(5)上述した実施例９に示す３端子型積層コンデンサの実装例も一例であり、同様の効果を奏するように適宜配置を変更してよい。

本発明によれば、低いＥＳＬ値を保ったまま自己発熱量が低減されるので、集積回路の電源回路などに好適である。

本発明の実施例１の３端子型積層コンデンサを示す図である。前記実施例１の３端子型積層コンデンサの実装の様子を示す図である。前記実施例１の信号ラインに沿った構造，等価回路，発熱特性を示す図である。前記実施例１におけるＥＳＬ低減の様子を示す図である。本発明の実施例２の３端子型積層コンデンサを示す図である。本発明の実施例３の３端子型積層コンデンサを示す図である。前記実施例３の変形例を示す図である。本発明の実施例４の３端子型積層コンデンサを示す図である。前記実施例４の変形例を示す図である。本発明の実施例５の３端子型積層コンデンサを示す図である。本発明の実施例６の３端子型積層コンデンサを示す図である。本発明の実施例７の３端子型積層コンデンサを示す図である。本発明の実施例８における波長変化の様子を示す説明図である。前記実施例８における実装の様子と分布定数回路の等価回路を示す図である。前記実施例８の実装の様子と減衰特性を示す図である。本発明の実施例９を示す図である。従来の３端子型積層コンデンサの導体パターン，積層状態，実装の様子を示す図である。前記従来例の等価回路と発熱特性を示す図である。

符号の説明

１０：信号用内部電極
１０Ａ，１０Ｂ：信号用電極引き出し部
１２：誘電体シート
１４：ＧＮＤ用内部電極
１４Ａ〜１４Ｄ：ＧＮＤ用電極引き出し部
１６：誘電体シート
１８，１９：誘電体層
２０：３端子型積層コンデンサ
２２Ａ〜２２Ｄ：ＧＮＤ用端子電極
２６Ａ，２６Ｂ：信号用端子電極
３０：信号ライン
３２，３４：ＧＮＤライン
５０：３端子型積層コンデンサ
５２：誘電体シート
５４：ＧＮＤ用内部電極
５４Ａ〜５４Ｆ：ＧＮＤ用電極引き出し部
５６Ａ〜５６Ｆ：ＧＮＤ用端子電極
７０，７０Ａ：３端子型積層コンデンサ
７２：誘電体シート
７４：信号用内部電極
７４Ａ〜７４Ｄ：信号用電極引き出し部
７６Ａ，７６Ｂ：信号用端子電極
８０，８０Ａ：３端子型積層コンデンサ
９０：３端子型積層コンデンサ
９２：誘電体シート
９４，９６：信号用内部電極
９４Ａ，９４Ｂ，９６Ａ，９６Ｂ：信号用電極引き出し部
９８Ａ〜９８Ｄ：信号用端子電極
１００：３端子型積層コンデンサ
１０２，１０４：ＧＮＤ用内部電極
１０２Ａ，１０２Ｂ，１０４Ａ，１０４Ｂ：ＧＮＤ用電極引き出し部
１１０：３端子型積層コンデンサ
１１２，１１４：ＧＮＤ用内部電極
１１２Ａ，１１２Ｂ，１１４Ａ，１１４Ｂ：ＧＮＤ用電極引き出し部
２００：３端子型積層コンデンサ
２０２：信号ライン
２０４，２０６：ＧＮＤライン
２６０：主基板
２６２：電源
２６３：ＬＳＩ
２６４：３端子型積層コンデンサ
２６６：信号ライン
２６８，２７０：ＧＮＤライン
２８０：サブ基板
２８２：ＬＳＩ
２８４：３端子型積層コンデンサ
２９０：サブ基板
２９２：ＬＳＩ
２９４：３端子型積層コンデンサ

Claims

少なくとも一対の信号用端子電極とＧＮＤ用端子電極とを有する３端子型積層コンデンサが実装された回路基板であって、
該基板の表面には、前記少なくとも一対の信号用端子電極が接続される信号用導体パターンが同一ラインとして連続形成されるとともに、該信号用導体パターンを挟んで、前記ＧＮＤ用端子電極が接続されるＧＮＤ用導体パターンが分断形成されており、
前記３端子型積層コンデンサは、角柱状の積層コンデンサ素体の内部において、誘電体層を挟んで信号用内部電極とＧＮＤ用内部電極とが少なくとも積層方向で重なるように形成され、
前記信号用内部電極は、前記角柱状の素体の長手方向の中央部において該素体の長手方向と平行な一方または両方の側面に露出する信号用電極引き出し部を有し、
前記ＧＮＤ用内部電極は、少なくとも前記素体の長手方向の中央部を除く側面に露出するＧＮＤ用電極引き出し部を有し、
前記素体の表面の長手方向の中央部には、前記信号用電極引き出し部に接続される一対の信号用端子電極が形成され、
前記素体の表面の長手方向と平行な側面の一方の端部近傍及び他方の端部の近傍にはそれぞれ、前記ＧＮＤ用電極引き出し部に接続されるＧＮＤ用端子電極が形成されており、
前記素体表面に形成された一対の信号用端子電極のそれぞれが、前記信号用導体パターン上に配置されたことを特徴とする３端子型積層コンデンサ実装回路基板。
前記３端子型積層コンデンサが、前記信号用導体パターンの長手方向に沿って、互いに離間して複数個実装されていることを特徴とする請求項１記載の３端子型積層コンデンサ実装回路基板。
前記３端子型積層コンデンサを、集積回路の周囲を囲むように複数個配置したことを特徴とする請求項１記載の３端子型積層コンデンサ実装回路基板。
角柱状の積層コンデンサ素体の内部において誘電体層を挟んで信号用内部電極とＧＮＤ用内部電極とが少なくとも積層方向で重なるように形成され、
前記信号用内部電極は、前記角柱状の素体の長手方向の中央部において該素体の長手方向と平行な一方または両方の側面に露出する信号用電極引き出し部を有し、
前記ＧＮＤ用内部電極は、少なくとも前記素体の長手方向の中央部を除く側面に露出するＧＮＤ用電極引き出し部を有し、
前記素体の表面の長手方向の中央部には、前記信号用電極引き出し部に接続される一対の信号用端子電極が形成され、
前記素体の表面の長手方向と平行な側面の一方の端部近傍及び他方の端部の近傍にはそれぞれ、前記ＧＮＤ用電極引き出し部に接続されるＧＮＤ用端子電極が形成されていることを特徴とする３端子型積層コンデンサ。
前記ＧＮＤ用端子電極は、前記角柱状素体の長手方向の両端面を除く側面と、該側面に接する両主面に連続して形成されていることを特徴とする請求項４記載の３端子型積層コンデンサ。
前記ＧＮＤ用内部電極は、前記角柱状素体の長手方向の一端側から他端側に亘って連続して設けられ、前記一方の端部近傍のＧＮＤ用端子電極、および前記他方の端部近傍のＧＮＤ用端子電極の両方に接続されることを特徴とする請求項４記載の３端子型積層コンデンサ。
前記ＧＮＤ用内部電極は、前記角柱状素体の長手方向中央部で２つに分割形成され、前記分割形成されたＧＮＤ用内部電極の一方が前記一方の端部近傍のＧＮＤ用端子電極に接続され、他方のＧＮＤ用内部電極が前記他方の端部近傍のＧＮＤ用端子電極に接続されていることを特徴とする請求項４記載の３端子型積層コンデンサ。
前記ＧＮＤ用内部電極は、それぞれ前記角柱状素体の長手方向の一端側から他端側に亘って連続して設けられ、前記一方の端部近傍のＧＮＤ用端子電極、または、前記他方の端部近傍のＧＮＤ用端子電極のいずれか一方のみに接続されることを特徴とする請求項４記載の３端子型積層コンデンサ。
前記信号用内部電極は前記角柱状素体の長手方向中央部で２つに分割形成され、前記信号用内部電極にはそれぞれ角柱状素体の長手方向中央部寄りの両側にそれぞれ一対の信号用電極引き出し部が設けられ、前記角柱状素体の長手方向中央部寄りの両側にはそれぞれ一対の信号用端子電極が設けられ、前記一方の信号用内部電極の電極引き出し部が、前記角柱状素体の長手方向中央部寄りの両側にそれぞれ互いに近接して分割形成された一対の信号用端子電極の一方に接続され、前記他方の信号用内部電極の電極引き出し部が、前記角柱状素体の長手方向中央部寄りの両側にそれぞれ互いに近接して分割形成された一対の信号用端子電極の他方に接続されていることを特徴とする請求項４記載の３端子型積層コンデンサ。