CN104254895B - 电子元器件 - Google Patents

电子元器件 Download PDF

Info

Publication number
CN104254895B
CN104254895B CN201380022353.5A CN201380022353A CN104254895B CN 104254895 B CN104254895 B CN 104254895B CN 201380022353 A CN201380022353 A CN 201380022353A CN 104254895 B CN104254895 B CN 104254895B
Authority
CN
China
Prior art keywords
outer electrode
inner conductor
insulating layer
layered product
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380022353.5A
Other languages
English (en)
Other versions
CN104254895A (zh
Inventor
松下洋介
冈野隆男
佐佐木宏幸
菊池谦郎
菊池谦一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104254895A publication Critical patent/CN104254895A/zh
Application granted granted Critical
Publication of CN104254895B publication Critical patent/CN104254895B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种能减小外部电极对元器件的特性带来的影响，且阻抗的设计自由度较高的电子元器件。通过层叠形成有内部导体及过孔导体的多个绝缘层，从而获得层叠体(12)。在层叠体(12)的相对侧面形成与内部导体层相连接的外部电极(42a～42e)。两个外部电极(42a、42b)形成为从层叠体(12)的一个主面到达另一个主面，而其它外部电极(42c～42e)则从层叠体(12)的一个主面侧形成至内部导体的露出部为止，形成为不到达另一个主面的形状。此外，也可以使外部电极(42c～42e)的宽度不同。

Description

电子元器件
技术领域
本发明涉及一种电子元器件，尤其涉及例如具有构成层叠体的绝缘层之间所形成的内部导体、以及形成于层叠体侧面的外部电极的电子元器件。
背景技术
作为具有层叠结构的电子元器件的示例，例如具有贴片型CR复合阵列等。图17是表示现有的贴片型CR复合阵列的一个示例的立体图，图18是表示用于贴片型CR复合阵列的主体的分解立体图。贴片型CR复合阵列1包含具有层叠结构的主体2。主体2通过层叠多个绝缘层3来形成。经层叠后的绝缘层3的中间部夹持一层绝缘层3，从而形成内部接地电极4及4个电阻带5。内部接地电极4形成于绝缘层3的几乎整个表面，并引出到主体2的相对的端面。另外，4个电阻带5形成为连结主体3的相对的侧面，并互相平行地延伸。
主体2的相对的端面上形成有与内部接地电极4相连接的外部接地电极6。另外，主体2的相对的侧面上形成有与电阻带5相连接的外部端子电极7。外部接地电极6形成为从主体2的端面绕回到其两侧的2个主面。同样，外部端子电极7形成为从主体2的侧面绕回到其两侧的2个主面。外部接地电极6与外部端子电极7形成为几乎相同的大小，在主体2的一个侧面上等间隔地形成4个外部端子电极7。
该贴片型CR复合阵列1中，如图19所示，利用电阻带5在外部端子电极7之间形成电阻R1、R2、R3、R4，该外部端子电极7形成于主体2的相对的侧面。另外，电阻带5与内部接地电极4之间形成有静电容C1、C2、C3、C4。由此，在贴片型CR复合阵列1内形成4个CR元件(参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利特开平11-67507号公报
发明内容
发明所要解决的技术问题
在贴片型CR复合阵列的情况下，内部电极的引出部形成于同一层。另外，大多情况下阵列中形成同一元件。因此，在专利文件1那样的阵列的情况下，即使使外部端子电极为相同形状，特性也不会特别受到影响，不会产生问题。然而，例如如LC复合元器件那样，在与各外部电极相连的元件不同的情况下，若从主体的一个主面向另一个主面形成相同形状的外部电极，则将产生如下等问题：受到内部导体与外部电极之间的寄生电容的影响；受到外部电极中的寄生电感的影响；因外部电极遮挡内部导体所产生的磁场而产生涡流损耗；受到外部电极间的干扰；阻抗的设计自由度降低。
因此，本发明的主要目的在于提供一种电子元器件，能够减小外部电极对元器件的特性所带来的影响，且阻抗的设计自由度较高。
解决技术问题的技术方案
本发明涉及一种电子元器件，包括：为获得层叠体而层叠的多个绝缘层；形成于绝缘层之间引出至层叠体的侧面的至少包含第1内部导体及第2内部导体的多个内部导体；以及形成于层叠体的侧面，且至少包含与第1内部导体相连接的第1外部电极以及与第2内部导体相连接的第2外部电极在内的多个外部电极，各个外部电极形成于一个侧面而并不横跨层叠体的两个侧面，第1外部电极及第2外部电极形成为在层叠体的同一侧面成为不同形状，或者在层叠体的相对侧面成为不同形状。
各个外部电极形成于一个侧面而并不横跨层叠体的两个侧面，且形成为与第1内部导体相连接的第1外部电极以及与第2内部导体相连接的第2外部电极成为不同形状。因此，也可以在未引出内部电极的部分不形成外部电极，而仅在需要的部分形成外部电极。因此，能将外部电极的形成范围抑制到最小程度，并能抑制内部电极与外部电极之间的寄生电容，抑制外部电极中产生的寄生电感。另外，还能抑制在内部导体产生的磁场被外部电极遮挡，并能减小外部电极产生的涡流损耗。
在上述电子元器件中，第1内部导体与第2内部导体形成在不同的绝缘层间，在绝缘层的层叠方向上，能形成为第1外部电极与第2外部电极具有不同的长度。通过在不同绝缘层间形成第1内部导体与第2内部导体，从而在不同位置引出绝缘层的层叠方向上的第1内部导体及第2内部导体。该情况下，在绝缘层的层叠方向上，使第1外部电极与第2外部电极的长度不同，从而能在最小的所需范围内形成第1外部电极及第2外部电极，将第1内部导体及第2内部导体与第1外部电极及第2外部电极相连接。
另外，在与绝缘层的层叠方向相交的方向上，第1外部电极与第2外部电极也可以具有不同长度。
使得与绝缘层的层叠方向相交的方向上的第1外部电极与第2外部电极的长度、即第1外部电极与第2外部电极的宽度不同，从而能调整元件的阻抗。
此外，第1内部导体是接地电极，第2内部导体是接地电极以外的电极，在与绝缘层的层叠方向相交的方向上，也可以使第1外部电极的长度大于第2外部电极的长度。
在绝缘层的层叠方向相交的方向上，通过使与成为接地电极的第1内部导体相连接的第1外部电极的长度变大，从而能改善形成于其两侧的外部电极之间的隔离特性。
另外，本发明涉及一种电子元器件，包括：为获得层叠体而层叠的多个绝缘层；形成于绝缘层之间引出至层叠体的侧面的至少包含第1内部导体及第2内部导体的多个内部导体；以及形成于层叠体的侧面，且至少包含与第1内部导体相连接的第1外部电极以及与第2内部导体相连接的第2外部电极在内的多个外部电极，各个外部电极形成于一个侧面而并不横跨层叠体的两个侧面，至少第1外部电极及第2外部电极形成为到达层叠体的一个主面而不到达另一个主面。
通过各个外部电极形成于一个侧面而并不横跨层叠体的两个侧面，第1外部电极及第2外部电极形成为到达层叠体的一个主面而不到达另一个主面，从而能在绝缘层的层叠方向上设置未形成外部电极的部分。因此，能抑制内部导体与外部电极之间的寄生电容，并能抑制外部电极中产生的寄生电感。另外，还能抑制在内部导体产生的磁场被外部电极遮挡，并能减小外部电极产生的涡流损耗。
在上述电子元器件中，所有外部电极也可以形成为到达层叠体的一个主面而不到达另一个主面。
通过使所有外部电极形成为到达层叠体的一个主面而不到达另一个主面，而不仅使第1外部电极及第2外部电极如此形成，从而能提高抑制寄生电容或寄生电感的效果、以及抑制遮挡内部导体中产生的磁场被遮挡的效果。
另外，也可以贯通绝缘层，从而形成与第1内部导体或第2内部导体相连接的过孔导体，由第1内部导体或第2内部导体及过孔导体形成电感。
通过使电流经由第1内部导体或第2内部导体，流过与其相连接的过孔导体，从而能在过孔导体的周围产生磁场，使过孔导体部分起到电感的作用。此时，在绝缘层的层叠方向上，具有未形成外部电极的部分，从而能抑制过孔导体周围产生的磁场被遮挡。
在上述电子元器件中，外部电极能选择导体膜。
外部电极能选择在层叠体的侧面印刷导电糊料等而形成的导体膜。
另外，在上述电子元器件中，外部电极的至少一部分也可以被绝缘物覆盖。
若第1外部电极及第2外部电极形成为在层叠体的同一侧面成为不同形状，或者在层叠体的相对的侧面成为不同的形状，则安装到安装基板时可能发生芯片竖立，或在镀敷附着时导电性变差，而通过用绝缘物来覆盖不需要的部分，从而能减少上述问题。
发明效果
根据本发明，能够减小外部电极对元件的特性所带来的影响，并能获得用于得到所期望的特性且设计自由度较高的电子元器件。
本发明的上述目的、其它的目的、特征及优点能通过参照附图进行的以下的用于实施发明的方式的说明进一步得到明确。
附图说明
图1是表示作为本发明的电子元器件的一个示例的共用器的说明图。
图2是表示构成图1所示的电子元器件的多个绝缘层的俯视图。
图3是表示本发明的电子元器件的内部导体与外部电极之间的关系的说明图。
图4是表示制造图1所示的电子元器件的工序的说明图。
图5是图1所示的电子元器件的电路图。
图6是为与图1所示的电子元器件作比较而示出在层叠体的侧面形成了相同形状的外部电极的电子元器件的说明图。
图7是用于说明由本发明的电子元器件获得的效果的说明图。
图8是表示作为本发明的电子元器件的其它示例的其它共用器的说明图。
图9是表示构成图8所示的电子元器件的多个绝缘层的俯视图。
图10是图8所示的电子元器件的电路图。
图11是表示作为本发明的另一其它示例的三级带通滤波器的说明图。
图12是图11所示的电子元器件的电路图。
图13是表示作为本发明的电子元器件的另一示例的其它共用器的说明图。
图14是表示构成图13所示的电子元器件的多个绝缘层的俯视图。
图15是图13所示的电子元器件的电路图。
图16是表示本发明的电子元器件的变形例的说明图。
图17是表示作为现有的电子元器件的一个示例的贴片型CR复合阵列的立体图。
图18是用于图17所示的贴片型CR复合阵列的主体的分解立体图。
图19是表示图17所示的贴片型CR复合阵列的电路的说明图。
具体实施方式
图1是表示作为本发明的电子元器件的一个示例的共用器的说明图。该电子元器件10包含层叠体12。层叠体12例如形成为长方体状，包含相对的长方形的两个主面(A面及B面)、两个主面的宽度方向上的一端侧侧面(C面)以及其它端侧侧面(D面)、两个主面的长边方向上的一端侧侧面(E面)以及其它端侧侧面(F面)。
如图2(A)所示，层叠体12包含长方形的第1绝缘层14。第1绝缘层14上形成有两个内部导体14a、14b。内部导体14a在第1绝缘层14的E面侧形成为具有间隙的环状。内部导体14a的一端引出至绝缘层14的C面侧端部的中央部，在内部导体14a的另一端形成有过孔导体14c。同样，内部导体14b在第1绝缘层14的F面侧形成为具有间隙的环状。内部导体14b的一端引出至绝缘层14的D面侧端部的中央部，在内部导体14b的另一端形成有过孔导体14d。此外，过孔导体14c、14d是在形成于绝缘层14的过孔内填充导体而形成。
与第1绝缘层14相邻地配置有图2(B)所示的第2绝缘层16。第2绝缘层16上形成有具有间隙且呈环状的2个内部导体16a、16b。与第1绝缘层14的过孔导体14c相对应的位置上，第2绝缘层16上形成有与内部导体16a的一端相连接的过孔导体16c。内部导体16a的另一端形成有过孔导体16d。与第1绝缘层14的过孔导体14d相对应的位置上，第2绝缘层16上形成有与内部导体16b的一端相连接的过孔导体16e。内部导体16b的另一端形成有过孔导体16f。
与第2绝缘层16相邻地配置有如图2(C)所示的第3绝缘层18。第3绝缘层18上形成有具有间隙且呈环状的内部导体18a、大致呈U字形的内部导体18b。与第2绝缘层16的过孔导体16d相对应的位置上，第3绝缘层18上形成有与内部导体18a的一端相连接的过孔导体18c。内部导体18a的另一端形成有过孔导体18d。另外，与第2绝缘层16的过孔导体16f相对应的位置上，形成有与内部导体18b的一端相连接的过孔导体18e。内部导体18b的另一端形成有过孔导体18f。
与第3绝缘层18相邻地配置有如图2(D)所示的第4绝缘层20。第4绝缘层20的E面侧形成有具有间隙且呈环状的内部导体20a。与第3绝缘层18的过孔导体18d相对应的位置上，形成有与内部导体20a的一端相连接的过孔导体20b。内部导体20a的另一端在第4绝缘层20的E面侧引出至D面侧端部。此外，在与第3绝缘层18的过孔导体18f相对应的位置上形成有过孔导体20c。
与第4绝缘层20相邻地配置有如图2(E)所示的第5绝缘层22。第5绝缘层22的E面侧形成有矩形的内部导体22a，在第5绝缘层22的E面侧引出至D面侧端部。另外，从第5绝缘层22的大致中央部至F面侧形成有矩形的内部导体22b，引出至第5绝缘层22的C面侧端部的中央部。此外，在第5绝缘层22的E面侧形成有与C面侧端部相接触的内部导体22c，并形成有与第5绝缘层22的D面侧的中央部相接触的内部导体22d。另外，在与第4绝缘层20的过孔导体20c相对应的位置上形成有过孔导体22e。
与第5绝缘层22相邻地配置有如图2(F)所示的第6绝缘层24。第6绝缘层24的E面侧形成有钩状的内部导体24a，从第6绝缘层24的大致中央部至F面侧，形成有将矩形的一角切去后得到的形状的内部导体24b。另外，在第6绝缘层24的E面侧形成有与D面侧端部相接触的内部导体24c。此外，在第6绝缘层24的C面侧端部附近的大致中央部形成有过孔导体24d，并与内部导体24b相连接。另外，在与第5绝缘层22的过孔导体22e相对应的位置上，形成有过孔导体24e。
与第6绝缘层24相邻地配置有如图2(G)所示的第7绝缘层26。第7绝缘层26的E面侧形成有矩形的内部导体26a，在第7绝缘层26的E面侧引出至D面侧端部。另外，从第7绝缘层26的大致中央部至F面侧，形成有矩形的内部导体26b。此外，在第7绝缘层26的E面侧形成有与C面侧端部相接触的内部导体26c。另外，在与第6绝缘层24的过孔导体24d相对应的位置上形成有过孔导体26d。此外，在与第6绝缘层24的过孔导体24e相对应的位置上形成有过孔导体26e，并与内部导体26b相连接。另外，在第7绝缘层26的E面侧，过孔导体26f形成于内部导体26a与内部导体26c之间。
与第7绝缘层26相邻地配置有如图2(H)所示的第8绝缘层28。从第8绝缘层28的大致中央部至F面侧，形成有将矩形的一角切下后得到的形状的内部导体28a。另外，在与第7绝缘层26的过孔导体26e相对应的位置上形成有过孔导体28b。此外，在与第7绝缘层26的过孔导体26f相对应的位置上形成有过孔导体28c。
与第8绝缘层28相邻地配置有如图2(I)所示的第9绝缘层30。从第9绝缘层30的大致中央部至F面侧，形成有将矩形的一角切下后得到的形状的内部导体30a，在层叠体12的F面侧引出至D面侧端部。另外，在第9绝缘层30的F面侧形成有与C面侧端部相接触的内部导体30b。此外，在第9绝缘层的沿着C面侧端部的中央部，形成有过孔导体30c。另外，在与第8绝缘层28的过孔导体28c相对应的位置上形成有过孔导体30d。
与第9绝缘层30相邻地配置有如图2(J)所示的第10绝缘层32。从第10绝缘层32的中央部至F面侧，形成有矩形的内部导体32a。此外，在与形成于第9绝缘层30的过孔导体30d相对应的位置上形成有过孔导体32b。
与第10绝缘层32相邻地配置有如图2(K)所示的第11绝缘层34。第11绝缘层34的E面侧形成有具有间隙且呈环状的内部导体34a。该内部导体34a的两端部形成有过孔导体34c、34d。
与第11绝缘层34相邻地配置有如图2(L)所示的第12绝缘层36。第12绝缘层36的E面侧形成有具有间隙且呈环状的内部导体36a。该内部导体36a的两端部形成有过孔导体36c、36d。过孔导体36c、36d形成于与第11绝缘层34上形成的过孔导体34b、34c相对应的位置上。
与第12绝缘层36相邻地配置有如图2(M)所示的第13绝缘层38。在第13绝缘层38的E面侧形成有内部导体38a，该内部导体38a从第13绝缘层38的宽度方向的大致中央部引出至C面侧端部。过孔导体38b与内部导体38a的端部相连接，形成于与第12绝缘层36上形成的过孔导体36c相对应的位置上。
与第13绝缘层38相邻地配置有如图2(N)所示的第14绝缘层40。第14绝缘层40的E面侧配置有矩形的内部导体40a。内部导体40a引出至第14绝缘层40的E面侧上的C面侧端部以及D面侧端部的中央部。
层叠上述第1绝缘层14～第14绝缘层40，根据需要在其上下方层叠未形成内部导体的绝缘层，从而形成层叠体12。在层叠体12的长边方向中央部，在层叠体12的一个侧面(C面)形成有外部电极42a。外部电极42a形成为从层叠体12的C面绕回一个主面(A面)及另一主面(B面)。该外部电极42a与形成在第1绝缘层14的内部导体14a、以及形成于第5绝缘层22的内部导体22b相连接。
在层叠体12的长边方向中央部，在层叠体12的另一个侧面(D面)形成有外部电极42b。外部电极42b形成为从层叠体12的D面绕回至A面及B面。该外部电极42b与形成在第1绝缘层14的内部导体14b、以及形成于第14绝缘层40的内部导体40a相连接。
层叠体12的E面侧，在层叠体12的C面形成有外部电极42c。外部电极42c与形成在第13绝缘层38的内部导体38a、以及形成于第14绝缘层40的内部导体40a相连接。外部电极42c形成为从层叠体12的C面绕回至B面。此外，如图3所示，虽然外部电极42c从层叠体12的B面形成至内部导体38a引出的部分为止，但为了确保与内部导体38a的连接，外部电极42c也可以形成为相比内部导体38a的引出部稍许向A面侧延伸。
层叠体12的E面侧，在层叠体12的D面形成有外部电极42d。外部电极42d与形成在第4绝缘层20的内部导体20a、形成在第5绝缘层22的内部导体22a、以及形成于第7绝缘层26的内部导体26a相连接。外部电极42d形成为从层叠体12的D面绕回至B面。此外，虽然外部电极42d从层叠体12的B面形成至内部导体20a引出的部分为止，但为了确保与内部导体20a的连接，外部电极42d也可以形成为相比内部导体20a的引出部稍许向A侧延伸。
层叠体12的F面侧，在层叠体12的D面形成有外部电极42e。外部电极42e与形成在第9绝缘层30的内部导体30a相连接。外部电极42e形成为从层叠体12的D面绕回至B面。此外，虽然外部电极42e从层叠体12的B面形成至内部导体30a引出的部分为止，但为了确保与内部导体30a的连接，外部电极42e也可以形成为相比内部导体30a的引出部稍许向A面侧延伸。
此外，在层叠体12的F面侧，不存在引出至层叠体12的C面的内部导体，因此该部分上未形成有外部电极。其中，该部分上也可以形成有不与内部电极相连接的其他外部电极。
为了制造该电子元器件10，准备由绝缘材料形成的陶瓷生片。陶瓷生片能利用例如低温共烧陶瓷(LTCC)等制成。通过对该陶瓷生片所需的部位照射激光，从而形成过孔。利用印刷涂布等方法对该过孔填充以Ag、Pd、Cu、Au及其合金等为主要成分的导电糊料。接着，通过丝网印刷法在陶瓷生片上涂布以Ag、Pd、Cu、Au及其合金等为主要成分的导电糊料，来形成内部导体图案。此外，也可以在形成内部导体图案的同时，对过孔填充导电性糊料。
层叠形成有用于各绝缘层的内部导体及过孔导体的图案的陶瓷生片，并根据需要层叠夹持这些陶瓷生片且未形成有图案的陶瓷生片，进行预压接。由此，如图4所示，主层叠体50得以形成。接着，通过静水压合等对主层叠体50实施正式压接。
使主层叠体50的成为层叠体12的C面及D面的侧面露出，从而将主层叠体50切割成多个长方体52。接着，以使得将成为层叠体12的E面及F面的侧面露出的状态切割所得到的长方体52，多个芯片54得以形成。然后，使成为层叠体12的C面的部分及成为D面的部分对齐，从而使多个芯片整齐排列。该状态下利用丝网印刷或喷墨法等对成为层叠体12的C面的部分印刷成为外部电极42a、42c的外部电极图案，对成为D面的部分印刷成为外部电极42b、42d、42e的外部电极图案。然后，通过对形成有外部电极图案的芯片54实施粘合剂脱除处理以及烧成，从而得到多个电子元器件10，该电子元器件10在层叠体12的内部形成内部导体，并在层叠体12的侧面形成由导体膜构成的外部电极。该电子元器件10中，形成有如图5所示的电路。
该电子元器件10中，在层叠体12的C面，外部电极42a、42c的形状不同，并且在层叠体12的D面，外部电极42b、42d、42e的形状不同。此外，虽然形成于层叠体12的C面的外部电极42a与形成于D面的外部电极42b的形状相同，但是对于其他的外部电极，形成于层叠体12的C面的外部电极42a、42c与形成于D面的外部电极42b、42d、42e之间形状则不同。各外部电极42a～42e形成为绕回至层叠体12的B面是为了将电子元器件10安装到电路基板等上，但在层叠体12的C面及D面上，绝缘层14～40的层叠方向上的各外部电极42a～42e的长度不同。因此，如图6所示，与在层叠体12的侧面形成相同形状的外部电极44的情况相比，外部电极的形成区域较小。
由于外部电极的形成区域较小，因此如图7所示，能够抑制在内部导体与外部电极之间或外部电极相互之间产生的寄生电容C，并能抑制在外部电极产生寄生电感。另外，能够抑制由形成于层叠体内部的电感产生的磁场H被外部电极遮挡，能够抑制外部电极因磁场而产生的涡流损耗。其结果是，能实现层叠型电子元器件的特性改善及稳定化。
另外，如图8所示，也可以是外部电极的宽度、即外部电极在与绝缘层的层叠方向相交的方向上的长度不同。作为这样的电子元器件10的示例，对具有与图5所示的电路不同的电路结构的共用器进行说明。如图9(A)所示，层叠体12包含第1绝缘层60。第1绝缘层60的E面侧形成有在第1绝缘层60的长边方向延伸的3个内部导体60a、60b、60c。内部导体60a、60b、60c在第1绝缘层60的宽度方向上，配置成互相平行排列。内部导体60a的两端部形成有过孔导体60d、60e，内部导体60b的两端部形成有过孔导体60f、60g，内部导体60c的两端部形成有过孔导体60h、60i。
与第1绝缘层60相邻地配置有如图9(B)所示的第2绝缘层62。第2绝缘层62的F面侧形成有在第2绝缘层62的长边方向延伸的4个内部导体60a、62b、62c、62d。内部导体62a、62b、62c、62d偏向第2绝缘层62的宽度方向的D面侧，配置成互相平行排列。内部导体62a的两端部形成有过孔导体62e、62f，内部导体62b的两端部形成有过孔导体62g、62h，内部导体62c的两端部形成有过孔导体62i、62j，内部导体62d的两端部形成有过孔导体62k、62l。另外，在与第1绝缘层60的过孔导体60d、60e、60f、60g、60h、60i相对应的位置上形成有过孔导体62m、62n、62o、62p、62q、62r。
与第2绝缘层62相邻地配置有如图9(C)所示的第3绝缘层64。第3绝缘层64上，在与第2绝缘层62的过孔导体62m、62n、62o、62p、62q、62r相对应的位置上，形成有过孔导体64a、64b、64c、64d、64e、64f。第3绝缘层64上形成有从过孔导体64b引出至第3绝缘层64的C面侧端部的中央部的内部导体64g。另外，第3绝缘层64上形成有从过孔导体64f引出至第3绝缘层64的E面侧上的D面侧端部的内部导体64h。此外，在与第2绝缘层62的过孔导体62e、62f、62g、62h、62i、62j、62k、62l相对应的位置上，形成有过孔导体64i、64j、64k、64l、64m、64n、64o、64p。
与第3绝缘层64相邻地配置有如图9(D)所示的第4绝缘层66。第4绝缘层66上，在与第3绝缘层64的过孔导体64a、64b、64c、64d、64e、64f相对应的位置上，形成有过孔导体66a、66b、66c、66d、66e、66f。另外，在与第3绝缘层64的过孔导体64i、64j、64k、64l、64m、64n、64o、64p相对应的位置上，形成有过孔导体66g、66h、66i、66j、66k、66l、66m、66n。此外，形成有从过孔导体66g的附近引出至第4绝缘层66的C面侧端部的中央部的内部导体66o。
与第4绝缘层66相邻地配置有如图9(E)所示的第5绝缘层68。第5绝缘层68上，在与第4绝缘层66的过孔导体66a、66b、66c、66d、66e、66f相对应的位置上，形成有过孔导体68a、68b、68c、68d、68e、68f。此外，在与第4绝缘层66的过孔导体66g、66h、66i、66j、66k、66l、66m、66n相对应的位置上，形成有过孔导体68g、68h、68i、68j、68k、68l、68m、68n。此外，还形成有与过孔导体68h相连接的钩状的内部导体68o。
与第5绝缘层68相邻地配置有如图9(F)所示的第6绝缘层70。第6绝缘层70上，在与第5绝缘层68的过孔导体68a、68b、68c、68d、68e、68f相对应的位置上，形成有过孔导体70a、70b、70c、70d、70e、70f。另外，在与第5绝缘层68的过孔导体68g、68h、68i、68j、68k、68l、68m、68n相对应的位置上，形成有过孔导体70g、70h、70i、70j、70k、70l、70m、70n。此外，还形成有与过孔导体70g并排的过孔导体70o。另外，第6绝缘层70上形成有与过孔导体70m相连接，并引出至第6绝缘层70的F面侧上的D面侧端部的内部导体70p。
与第6绝缘层70相邻地配置有如图9(G)所示的第7绝缘层72。第7绝缘层72上，在与第6绝缘层70的过孔导体70a、70b、70c、70d、70e、70f相对应的位置上，形成有过孔导体72a、72b、72c、72d、72e、72f。另外，在与第6绝缘层70的过孔导体70g、70h、70i、70j、70k、70l、70m、70n、70o相对应的位置上，形成有过孔导体72g、72h、72i、72j、72k、72l、72m、72n、72o。此外，还形成有与过孔导体72h相连接的内部导体72p、以及与过孔导体72m相连接的内部导体72q。
与第7绝缘层72相邻地配置有如图9(H)所示的第8绝缘层74。第8绝缘层74上，在与第7绝缘层72的过孔导体72a、72b、72c、72d、72e、72f相对应的位置上，形成有过孔导体74a、74b、74c、74d、74e、74f。另外，在与第7绝缘层72的过孔导体72g、72h、72i、72j、72k、72l、72m、72n、72o相对应的位置上，形成有过孔导体74g、74h、74i、74j、74k、74l、74m、74n、74o。此外，还形成有与过孔导体74b相连接的内部导体74p、与过孔导体74d相连接的内部导体74q、以及与过孔导体74f相连接的内部导体74r。另外，还形成有与过孔导体74i相连接的内部导体74s、以及与过孔导体74l相连接的内部导体74t。
与第8绝缘层74相邻地配置有如图9(I)所示的第9绝缘层76。内部导体76a形成于第9绝缘层76的几乎整个表面。内部导体76a引出至第9绝缘层76的E面侧上的C面侧端部、D面侧端部的中央部、以及E面侧端部的中央部及F面侧端部的中央部。
层叠第1绝缘层60～第9绝缘层76，根据需要层叠夹持上述绝缘层且未形成有内部导体的绝缘层，从而形成层叠体12。如图8所示，层叠体12的C面形成有3个外部电极78a、78b、78c。外部电极78a形成于层叠体12的E面侧，连接有内部导体76a的引出部。外部电极78b形成于层叠体12的C面的长边方向的中央部，连接有内部导体64g、66o。外部电极78c形成于层叠体12的F面侧。上述外部电极78a、78b、78c形成于绝缘层60～76的层叠方向的整个面上。另外，外部电极78a、78b、78c形成为宽度相同，即与绝缘层60～76的层叠方向相交的方向上的长度相同。
层叠体12的D面形成有3个外部电极78d、78e、78f。外部电极78d形成于层叠体12的E面侧，连接有内部导体64h。外部电极78e形成于层叠体12的D面的长边方向的中央部，连接有内部导体76a的引出部。外部电极78f形成于层叠体12的F面侧，连接有内部导体70p。上述外部电极78d、78e、78f形成于绝缘层60～76的层叠方向的整个面上。另外，中央部的外部电极78e的宽度较大，其两侧的外部电极78d、78f的宽度变小。也就是说，在与绝缘层60～76的层叠方向相交的方向上，中央部的外部电极78e的长度较长，其两侧的外部电极78d、78f的长度变小。
另外，层叠体12的E面形成有外部电极78g，连接有内部导体76a的引出部。另外，层叠体12的F面形成有外部电极78h，连接有内部导体76a的引出部。外部电极78g、78h形成于绝缘层60～76的层叠方向上的整个表面。另外，外部电极78g、78h形成于与绝缘层60～76的层叠方向相交的方向上的中央部，其宽度形成为比层叠体12的侧面所形成的外部电极78a～78f要小。该电子元器件10中，形成有如图10所示的电路。
该电子元器件10中，内部导体76a用作为接地电极，与该内部导体76a相连接的外部电极78e的宽度形成得较大。因此，在将电子元器件10安装到电路基板等上时，通过较大的外部电极78e与电路基板的接地电极相连接，从而能获得良好的特性。另外，形成于外部电极78e两侧的外部电极78d、78f用于输入及输出，但其宽度形成得较小。由此，通过在具有较大宽度的接地用的外部电极78e的两侧形成具有较小宽度的用于输入及输出的外部电极78d、78f，从而能提高输入端子与输出端子之间的隔离特性。
另外，能够改变外部电极78a～78h中的任意电极的宽度，由此能调整阻抗。尤其是通过增大外部电极的宽度，能够降低作为元器件来使用时的损失。
此外，在图8所示的电子元器件10中，在绝缘层60～76的层叠方向上，从A面侧端部到B面侧端部、在层叠体12的侧面及端面形成有外部电极78a～78h。然而，也可以将图1所示的电子元器件与图8所示的电子元器件相组合，对于外部电极的形状，使绝缘层的层叠方向上的长度以及与层叠方向相交的方向上的长度均不同。也就是说，能够任意调节从层叠体12的侧面的B面侧端部开始的外部电极的高度及外部电极的宽度。由此，通过调整外部电极的高度及宽度，能提高为获得所期望的特性的设计自由度。
如图11所示，上述外部电极的高度及宽度的调整也可以适用于在层叠体12的4个侧面分别形成有1个外部电极的电子元器件。此处，对层叠体12的侧面分别形成有1个外部电极的三级带通滤波器进行说明。
电子元器件10包含层叠有多个绝缘层的层叠体12。层叠体12的A面附近形成有3个平行的内部导体80a、80b、80c。内部导体80a的两端部形成有从层叠体12的A面侧向B面侧延伸的过孔导体82a、82b。同样，在内部导体80b的两端部形成有从层叠体12的A面侧向B面侧延伸的过孔导体82c、82d，在内部导体80c的两端部形成有从层叠体12的A面侧向B面侧延伸的过孔导体82e、82f。
层叠体12的E面侧，形成有与从中央的内部导体80b延伸的过孔导体82c相连接的内部导体84a。另外，层叠体12的F面侧，形成有与从内部导体80a延伸的过孔导体82b相连接的内部导体84b。此外，层叠体12的F面侧，形成有与从内部导体80c延伸的过孔导体82f相连接的内部导体84c。内部导体84a、84b、84c形成于层叠体12的B面附近的绝缘层，内部导体84b、84c分别引出至层叠体12的C面及D面。
此外，在层叠体12的B面附近形成有与内部导体84a、84b、84c相对的内部导体86。内部导体86与过孔导体82a、82d、82e相连接，并引出至层叠体12的E面及F面。
层叠体12的C面形成有与内部导体84b相连接的外部电极88a，层叠体12的D面形成有与内部导体84c相连接的外部电极88b。此外，层叠体12的E面及F面形成有与内部导体86相连接的外部电极88c、88d。外部电极88a、88b从层叠体12的侧面的B面侧端部形成至内部导体84b、84c被引出的部分为止，外部电极88c、88d从层叠体12的侧面的B面侧端部形成至内部导体86被引出的部分为止。因此，外部电极88a～88d从层叠体12的B面侧端部形成至其附近为止。
该电子元器件10成为具有如图12所示的电路的三级带通滤波器。该电子元件10中，虽然过孔导体82a～82f起到电感的作用，但在过孔导体82a～82f部分产生的磁场向层叠体12的侧面方向扩散。在外部电极形成为从层叠体12的A面延伸到B面的情况下，磁场被外部电极遮挡，在外部电极产生涡流损耗，电感的Q值降低。然而，在图11所示的电子元器件10中，由于外部电极88a～88d从层叠体12的B面侧端部形成至其附近，因此在过孔导体82a～82f部分产生的磁场几乎不被外部电极88a～88d遮挡，能够防止电感的Q值降低。
另外，还能根据层叠体12的侧面上的内部导体的引出位置来形成外部电极。作为上述电子元器件的示例，对图13所示的共用器进行说明。
电子元器件10包含层叠体12。如图14(A)所示，层叠体12包含第1绝缘层90。第1绝缘层90的E面侧形成有具有间隙且呈环状的内部导体90a，其一端引出至第1绝缘层90的C面侧端部的中央部。内部导体90a的另一端部形成有过孔导体90b。
与第1绝缘层90相邻地配置有图14(B)所示的第2绝缘层92。在第2绝缘层92的E面侧形成有具有间隙且呈环状的内部导体92a。内部导体92a的一端侧配置于与形成在第1绝缘层90上的内部导体90a的另一端部相对应的位置上，在与过孔导体90b相对应的位置上形成有与内部导体92a相连接的过孔导体92b。另外，内部导体92a的另一端部形成有过孔导体92c。
与第2绝缘层92相邻地配置有图14(C)所示的第3绝缘层94。在第3绝缘层94的E面侧形成有具有间隙且呈环状的内部导体94a。内部导体94a的一端侧引出至第3绝缘层94的E面侧端部的中央部。内部导体94a的另一端部配置于与形成在第2绝缘层92上的内部导体92a的另一端部相对应的位置上，在与过孔导体92c相对应的位置上形成有与内部导体94a相连接的过孔导体94b。
与第3绝缘层94相邻地配置有图14(D)所示的第4绝缘层96。第4绝缘层96的F面侧形成有两个矩形的内部导体96a、96b。一个内部导体96a从第4绝缘层96的长边方向的大致中央部形成至F面侧，另一内部导体96b与一个内部导体96a相邻地形成在F面侧。内部导体96a引出至第4绝缘层96的C面侧端部的中央部，内部导体96b引出至F面侧端部的中央部。
与第4绝缘层96相邻地配置有图14(E)所示的第5绝缘层98。矩形的内部导体98a从第5绝缘层98的长边方向的大致中央形成至F面侧端部附近。
与第5绝缘层98相邻地配置有图14(F)所示的第6绝缘层100。第6绝缘层100上，在与形成在第5绝缘层98的内部导体98a相对应的位置上形成有内部导体100a。第6绝缘层100的C面侧端部及F面侧端部附近的位置上形成有与内部导体100a相连接的过孔导体100b。
与第6绝缘层100相邻地配置有图14(G)所示的第7绝缘层102。在第7绝缘层102的F面侧形成有具有间隙且呈环状的内部导体102a。内部导体102a的一端侧配置于与形成在第6绝缘层100的过孔导体100b相对应的位置上，在该部分上形成有与内部导体102a相连接的过孔导体102b。另外，内部导体102a的另一端部形成有过孔导体102c。
与第7绝缘层102相邻地配置有图14(H)所示的第8绝缘层104。第8绝缘层104的F面侧形成有大致呈U字形的内部导体104a，其一端侧引出至第8绝缘层104的D面侧端部的中央部。另外，内部导体104a的另一端部配置于与形成在第7绝缘层102的过孔导体102c相对应的位置上，在该部分上形成有与内部导体104a相连接的过孔导体104b。
与第8绝缘层104相邻地配置有图14(I)所示的第9绝缘层106。第9绝缘层106的E面侧，形成有沿着该C面侧端部延伸后、弯折成钩状的形状的内部导体106a。内部导体106a的弯折后的端部引出至第8绝缘层106的C面侧端部的中央部。
与第9绝缘层106相邻地配置有图14(J)所示的第10绝缘层108。第10绝缘层108的E面侧形成有矩形的内部导体108a。内部导体108a引出至第10绝缘层108的E面侧端部的中央部。
与第10绝缘层108相邻地配置有图14(K)所示的第11绝缘层110。第11绝缘层110的E面侧形成有矩形的内部导体110a。内部导体110a引出至第11绝缘层110的D面侧端部的中央部。
通过层叠第1绝缘层90～第11绝缘层110，并根据需要层叠夹持上述绝缘层且未形成有内部导体的绝缘层，从而获得层叠体12。该层叠体12的C面形成有外部电极112a，D面上形成有外部电极112b，E面上形成有外部电极112c，F面上形成有外部电极112d。外部电极112a～112d形成于与绝缘层90～110的层叠方向相交的方向的中央部。
外部电极112a与内部导体90a的引出部、内部导体96a的引出部、内部导体106a的引出部相连接。外部电极112b与内部导体104a的引出部、内部导体110a的引出部相连接。外部电极112c与内部导体94a的引出部、内部导体108a的引出部相连接。外部电极112d与内部导体96b的引出部相连接。该电子元器件10上形成有图15所示的电路。
外部电极112a、112c从绝缘层90～110的层叠方向的A面侧端部一直形成至B面侧端部，而外部电极112b、112d形成为从B面侧端部延伸但不到达A面侧端部。也就是说，外部电极112b形成到内部导体104a的引出部的高度为止，外部电极112d形成到内部导体96b的引出部的高度为止。当然，为了改善外部电极112b、112d与内部导体104a、96b的连接性，外部电极112b、112d也可以形成至比上述内部导体的引出部略高的位置为止。
由此，通过根据层叠体12的各侧面上的内部导体的引出位置，调整外部电极112a～112d的高度，从而能减小内部导体与外部电极之间的寄生电容、外部电极中产生的寄生电感，并能抑制对于由内部形成的电感产生的磁场的遮挡。因此，通过调整外部电极的高度，能获得良好的特性。
当然，在上述电子元器件10中，各外部电极112a～112d的宽度可以改变。通过调整外部电极112a～112d的宽度，能够调整阻抗。由此，通过调整外部电极112a～112d的高度及宽度，能够提高用于获得所期望的特性的设计自由度。
此外，如图16中的斜线所示的那样，层叠体12的四个侧面的上侧也可以被绝缘物覆盖。图16中，对于图13所示的电子元器件10示出了被绝缘物覆盖了的层叠体12，但对于图1、图8及图11所示的电子元器件10，层叠体12的四个侧面的上侧也可以被绝缘物覆盖。若第1外部电极及第2外部电极形成为在层叠体12的同一侧面成为不同形状，或者在层叠体12的相对的侧面成为不同的形状，则安装到安装基板时可能发生芯片竖立，或在镀敷附着时导电性变差，而如图16所示的电子元器件10那样，通过用绝缘物来覆盖不需要的部分，从而能减少上述问题。作为上述绝缘物可以使用陶瓷、玻璃、树脂等。尤其优选为，用绝缘物来覆盖以使得露出的外部电极面积在相对面上均等。此外，在图16所示的电子元器件10中，层叠体12的顶面未被绝缘物覆盖，但层叠体12的顶面也可以被绝缘物覆盖。
标号说明
10 电子元器件
12 层叠体
14～40 第1至第14绝缘层
42a～42e 外部电极
60～76 第1至第9绝缘层
78a～78h 外部电极
82a～82f 过孔导体
88a～88d 外部电极
90～110 第1至第11绝缘层
112a～112d 外部电极

Claims (9)

1.一种电子设备，其特征在于，包括：
为获得层叠体而层叠的多个绝缘层；
形成于所述绝缘层之间引出至所述层叠体的侧面的至少包含第1内部导体、第2内部导体、第3内部导体以及第4内部导体的多个内部导体；以及
形成于所述层叠体的侧面，且至少包含与所述第1内部导体相连接的第1外部电极、与所述第2内部导体相连接的第2外部电极、与所述第3内部导体相连接的第3外部电极以及与所述第4内部导体相连接的第4外部电极在内的多个外部电极，
各个所述外部电极形成于一个侧面而并不横跨所述层叠体的两个侧面，
设置于层叠体的一个侧面的第1外部电极的电极形状与第2外部电极的电极形状不同，
设置于与层叠体的一个侧面相对的侧面的第3外部电极的电极形状与第4外部电极的电极形状不同，
设置于层叠体的一个侧面的第2外部电极的电极形状与设置于与层叠体的一个侧面相对的侧面的第4外部电极的电极形状不同，
设置于层叠体的一个侧面的第2外部电极与设置于与层叠体的一个侧面相对的侧面的第4外部电极配置成相互相对。
2.如权利要求1所述的电子设备，其特征在于，
所述第1内部导体与所述第2内部导体形成在不同的所述绝缘层之间，在所述绝缘层的层叠方向上，所述第1外部电极与所述第2外部电极具有不同的长度。
3.一种电子设备，其特征在于，包括：
为获得层叠体而层叠的多个绝缘层；
形成于所述绝缘层之间引出至所述层叠体的侧面的至少包含第1内部导体、第2内部导体、第3内部导体以及第4内部导体的多个内部导体；以及
形成于所述层叠体的侧面，且至少包含与所述第1内部导体相连接的第1外部电极、与所述第2内部导体相连接的第2外部电极、与所述第3内部导 体相连接的第3外部电极以及与所述第4内部导体相连接的第4外部电极在内的多个外部电极，
各个所述外部电极形成于一个侧面而并不横跨所述层叠体的两个侧面，
至少所述第2外部电极及所述第4外部电极形成为到达所述层叠体的一个主面而不到达另一个主面，
设置于层叠体的一个侧面的第1外部电极的电极形状与第2外部电极的电极形状不同，
设置于与层叠体的一个侧面相对的侧面的第3外部电极的电极形状与第4外部电极的电极形状不同，
设置于层叠体的一个侧面的第2外部电极的电极形状与设置于与层叠体的一个侧面相对的侧面的第4外部电极的电极形状不同，
设置于层叠体的一个侧面的第2外部电极与设置于与层叠体的一个侧面相对的侧面的第4外部电极配置成相互相对。
4.如权利要求3所述的电子设备，其特征在于，
所有所述外部电极形成为到达所述层叠体的一个主面而不到达另一个主面。
5.如权利要求3所述的电子设备，其特征在于，
贯通所述绝缘层，从而形成与所述第1内部导体或所述第2内部导体相连接的过孔导体，由所述第1内部导体或所述第2内部导体及所述过孔导体形成电感。
6.如权利要求4所述的电子设备，其特征在于，
贯通所述绝缘层，从而形成与所述第1内部导体或所述第2内部导体相连接的过孔导体，由所述第1内部导体或所述第2内部导体及所述过孔导体形成电感。
7.如权利要求1至6中任一项所述的电子设备，其特征在于，
所述外部电极是导体膜。
8.如权利要求1至6中任一项所述的电子设备，其特征在于，
所述外部电极的至少一部分被绝缘物覆盖。
9.如权利要求7所述的电子设备，其特征在于， 所述外部电极的至少一部分被绝缘物覆盖。
CN201380022353.5A 2012-05-02 2013-04-18 电子元器件 Expired - Fee Related CN104254895B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-105098 2012-05-02
JP2012105098 2012-05-02
PCT/JP2013/061476 WO2013164952A1 (ja) 2012-05-02 2013-04-18 電子部品

Publications (2)

Publication Number Publication Date
CN104254895A CN104254895A (zh) 2014-12-31
CN104254895B true CN104254895B (zh) 2018-05-04

Family

ID=49514354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380022353.5A Expired - Fee Related CN104254895B (zh) 2012-05-02 2013-04-18 电子元器件

Country Status (4)

Country Link
US (1) US10192671B2 (zh)
JP (1) JP5924559B2 (zh)
CN (1) CN104254895B (zh)
WO (1) WO2013164952A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
JP6520433B2 (ja) * 2015-06-10 2019-05-29 Tdk株式会社 積層コイル部品
DE102015117203A1 (de) * 2015-10-08 2017-04-13 Epcos Ag Drucksensor
KR20170104366A (ko) * 2016-03-07 2017-09-15 주식회사 모다이노칩 회로 보호 소자
JP6520801B2 (ja) * 2016-04-19 2019-05-29 株式会社村田製作所 電子部品
JP6512161B2 (ja) * 2016-04-21 2019-05-15 株式会社村田製作所 電子部品
DE202016102203U1 (de) * 2016-04-26 2016-06-29 Epcos Ag Vielschichtbauelement
JP6508145B2 (ja) * 2016-08-24 2019-05-08 株式会社村田製作所 電子部品
KR101994754B1 (ko) * 2017-08-23 2019-07-01 삼성전기주식회사 인덕터
KR102494321B1 (ko) * 2017-11-22 2023-02-01 삼성전기주식회사 코일 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222220A (ja) * 2002-11-21 2004-08-05 Murata Mfg Co Ltd ノイズフィルタ
CN1574129A (zh) * 2003-05-27 2005-02-02 株式会社村田制作所 多层陶瓷电子元件及其安装结构和方法
JP2006100682A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板及び３端子型積層コンデンサ
JP2009027101A (ja) * 2007-07-24 2009-02-05 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2012069766A (ja) * 2010-09-24 2012-04-05 Tdk Corp 積層コンデンサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167507A (ja) 1997-08-26 1999-03-09 Taiyo Yuden Co Ltd チップ型ｃｒ複合アレイ
JP2000133546A (ja) 1998-10-28 2000-05-12 Tdk Corp 積層セラミックチップ部品及びその製造方法
JP3683721B2 (ja) 1998-10-23 2005-08-17 太陽誘電株式会社 チップ電子部品及びチップインダクタ
JP2002305111A (ja) * 2001-04-05 2002-10-18 Fdk Corp 積層インダクタ
JP2003258587A (ja) * 2001-12-25 2003-09-12 Ngk Spark Plug Co Ltd 積層型ｌｃフィルタ
JP4458093B2 (ja) * 2005-01-07 2010-04-28 株式会社村田製作所 電子部品及び電子部品製造方法
WO2010082579A1 (ja) * 2009-01-14 2010-07-22 株式会社村田製作所 電子部品及びその製造方法
US8505192B2 (en) * 2010-10-08 2013-08-13 Advance Furnace Systems Corp. Manufacturing method of common mode filter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222220A (ja) * 2002-11-21 2004-08-05 Murata Mfg Co Ltd ノイズフィルタ
CN1574129A (zh) * 2003-05-27 2005-02-02 株式会社村田制作所 多层陶瓷电子元件及其安装结构和方法
JP2006100682A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板及び３端子型積層コンデンサ
JP2009027101A (ja) * 2007-07-24 2009-02-05 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP2012069766A (ja) * 2010-09-24 2012-04-05 Tdk Corp 積層コンデンサ

Also Published As

Publication number Publication date
WO2013164952A1 (ja) 2013-11-07
US20150042439A1 (en) 2015-02-12
CN104254895A (zh) 2014-12-31
JPWO2013164952A1 (ja) 2015-12-24
JP5924559B2 (ja) 2016-05-25
US10192671B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
CN104254895B (zh) 电子元器件
US7375609B2 (en) Multilayer laminated circuit board
CN103636066B (zh) 线圈天线元件以及天线模块
JP5505571B2 (ja) コイルアンテナおよび通信端末装置
CN208016128U (zh) 多层基板及电子设备
CN107305807B (zh) 电子部件
CN106531399A (zh) 层叠电子部件
CN107154300A (zh) 电子部件
CN108370243B (zh) 双工器
KR20020077794A (ko) 적층 임피던스 소자
CN103580642B (zh) 用于去除噪声的滤波器
CN105304265A (zh) 芯片线圈组件
CN106816260B (zh) 电子部件
CN107799269A (zh) 电子部件
CN107039160A (zh) 电子部件
CN105846061A (zh) 一种三频段微带pifa天线
US10645798B2 (en) Composite component-embedded circuit board and composite component
US20210174997A1 (en) Laminated electronic component
TW200522099A (en) Electronic component
CN108023152A (zh) 定向耦合器
CN107026630A (zh) 层叠型滤波器
WO2022085686A1 (ja) 回路モジュール
JP3444226B2 (ja) 積層インダクタ
CN108011170A (zh) 定向耦合器
CN107305806A (zh) 电子部件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180504