CN107039160A - 电子部件 - Google Patents

Abstract

本发明涉及一种电子部件，在具备由3个线圈构成的共模滤波器的电子部件中，调整线圈间的差动阻抗。本发明的电子部件的特征在于，具备：层叠体，其通过在层叠方向层叠多个绝缘体层而构成；一次线圈，其包括1个以上的一次线圈导体层；二次线圈，其包括1个以上的二次线圈导体层；以及三次线圈，其包括1个以上的三次线圈导体层，上述一次线圈至上述三次线圈在上述层叠方向排列，并且构成共模滤波器，在上述1个以上的一次线圈导体层、上述1个以上的二次线圈导体层以及上述1个以上的三次线圈导体层中在上述层叠方向上相邻的线圈导体层彼此的间隔不均匀。

Description

电子部件

技术领域

本发明涉及具备共模滤波器的电子部件。

背景技术

作为以往的与共模滤波器相关的发明，例如已知有专利文献1所记载的共模扼流线圈。图12是专利文献1所记载的共模扼流线圈510的剖面构造图。

共模扼流线圈510具备层叠体512、线圈514、516、518。线圈514、516、518在从上侧观察时呈顺时针旋回并且从外周侧朝向内周侧的涡旋状，相互重合。另外，线圈518被线圈514和线圈516从上下两侧夹着。在这样的共模扼流线圈510中，向线圈514、516传输高频信号，对线圈518连接接地电位。

专利文献1：日本专利4209851号公报

然而，本申请发明人讨论，在专利文献1所记载的共模扼流线圈510中，向线圈514、516、518的各线圈传输高频信号，并从高频信号去除共模噪声。该情况下，共模扼流线圈510被安装于以下说明的电路基板。图13是安装共模扼流线圈510的电路基板600的俯视图。图14是安装共模扼流线圈510的电路基板600的X-X的剖面构造图。

电路基板600具备基板主体602、信号线604、606、608以及接地导体层610。基板主体602是板状的绝缘基板，具有上表面以及下表面。信号线604、606、608设置于基板主体602的上表面，是相互平行地延伸的线状的导体层。接地导体层610设置于基板主体602的下表面，与信号线604、606、608重叠。由此，信号线604、606、608以及接地导体层610呈微带线构造。

若在以上这样的电路基板600安装共模扼流线圈510，则信号线604和线圈514连接，信号线606和线圈518连接，信号线608和线圈516连接。

然而，在专利文献1所记载的共模扼流线圈510以及电路基板600中，难以取得线圈514与线圈516之间的差动阻抗、以及信号线604与信号线608之间的差动阻抗的匹配。

首先，在共模扼流线圈510中，如以下说明的那样，在线圈514、516、518间的差动阻抗产生差异。如图12所示，线圈514和线圈518对置，线圈516和线圈518对置。另一方面，由于在线圈514与线圈516之间存在线圈518，因此，线圈514与线圈516以分离较大的方式对置。因此，在线圈514与线圈516之间产生的电容比在线圈514与线圈518之间产生的电容以及在线圈516与线圈518之间产生的电容小。因此，线圈514与线圈516之间的差动阻抗比线圈514与线圈518之间的差动阻抗以及线圈516与线圈518之间的差动阻抗大。

另一方面，在电路基板600中，如以下说明的那样，在信号线604、606、608间的差动阻抗产生差异。如图13所示，信号线604与信号线606相邻，信号线606与信号线608相邻。另一方面，由于在信号线604与信号线608之间存在信号线606，因此，信号线604和信号线608分离较大而不相邻。因此，在信号线604与信号线608之间产生的电容比在信号线604与信号线606之间产生的电容以及在信号线606与信号线608之间产生的电容小。因此，信号线604与信号线608之间的差动阻抗比信号线604与信号线606之间的差动阻抗以及信号线606与信号线608之间的差动阻抗大。

在此，以使线圈514与线圈518之间的差动阻抗以及线圈516与线圈518之间的差动阻抗、和信号线604与信号线606之间的差动阻抗以及信号线606与信号线608之间的差动阻抗匹配的情况为例进行说明。该情况下，线圈514与线圈516之间的差动阻抗基于以下的理由比信号线604与信号线608之间的差动阻抗大。

线圈514、516、518在它们的主表面彼此对置，因此它们的对置面积较大，在它们之间产生较大的电容。由此，能够调整线圈514、516、518间的差动阻抗的幅度相对较大，调整比较容易。另一方面，信号线604、606、608在它们的侧表面彼此对置，因此它们的对置面积较小，在它们之间产生较小的电容。因此，能够调整信号线604、606、608间的差动阻抗的幅度相对较小，调整比较困难。

另外，在电路基板600中，信号线604、606、608以二维的方式配置在同一层上。为了使能够调整信号线604、606、608间的差动阻抗的幅度相对较大，考虑以三维的方式将信号线604、606、608配置在不同的层上。然而，该情况下，由于电路基板600的制造成本高涨，因此并不现实。基于以上的理由，线圈514与线圈516之间的差动阻抗比信号线604与信号线608之间的差动阻抗大。因而，期望能够调整线圈514与线圈516之间的差动阻抗。

发明内容

因此，本发明的目的在于，在具备由3个线圈构成的共模滤波器的电子部件中调整线圈间的差动阻抗。

本发明的一方式所涉及的电子部件的特征在于，具备：层叠体，其通过在层叠方向层叠多个绝缘体层而构成；一次线圈，其包括1个以上的一次线圈导体层；二次线圈，其包括1个以上的二次线圈导体层；以及三次线圈，其包括1个以上的三次线圈导体层，上述一次线圈至上述三次线圈在上述层叠方向排列，并且构成共模滤波器，在上述1个以上的一次线圈导体层、上述1个以上的二次线圈导体层以及上述1个以上的三次线圈导体层中在上述层叠方向上相邻的线圈导体层彼此的间隔不均匀。

根据本发明，在具备由3个线圈构成的共模滤波器的电子部件中，能够调整线圈间的差动阻抗。

附图说明

图1是电子部件10、10a～10d的外观立体图。

图2是图1的电子部件10的分解立体图。

图3是图1的电子部件10的A-A的剖面构造图。

图4是表示第一模型的模拟结果的曲线图。

图5是表示第二模型的模拟结果的曲线图。

图6A是表示第一模型的模拟结果的曲线图。

图6B是表示第二模型的模拟结果的曲线图。

图7A是表示电子部件10的线圈导体层30a、32a、34a以及并联线圈导体层36的位置关系的示意图。

图7B是表示电子部件10a的线圈导体层30a、32a、34a、30b、32b、34b以及并联线圈导体层36的位置关系的示意图。

图8A是电子部件10a的层叠体22的分解立体图。

图8B是图1的电子部件10a的A-A的剖面构造图。

图9是表示电子部件10b的线圈导体层30a-1、30a-2、32a、34a、30b、32b-1、32b-2、34b-1、34b-2以及并联线圈导体层36的位置关系的示意图。

图10是图1的电子部件10c的A-A的剖面构造图。

图11是图1的电子部件10d的A-A的剖面构造图。

图12是专利文献1所记载的共模扼流线圈510的X-X的剖面构造图。

图13是安装共模扼流线圈510的电路基板600的俯视图。

图14是安装共模扼流线圈510的电路基板600的剖面构造图。

附图标记说明：10、10a～10d…电子部件；12…主体；14a～14f…外部电极；16a～16f…连接部；22…层叠体；26a～26h…绝缘体层；30a～30f、30a-1、30a-2、32a、32b、32b-1、32b-2、34a、34b、34b-1、34b-2…线圈导体层；36…并联线圈导体层；40a、40b、42a、42b、44a、44b、46、46’、60、62、64…引出导体层；50～57、53’～56’…引出部；70a～70f…连接导体；Ga～Gc…线圈导体层组；L1…一次线圈；L2…二次线圈；L3…三次线圈；v1～v3、v11～v13…层间连接导体。

具体实施方式

以下，对本发明的实施方式所涉及的电子部件进行说明。

(电子部件的构成)

首先，参照附图对本发明的一实施方式所涉及的电子部件10的构成进行说明。图1是电子部件10、10a～10d的外观立体图。图2是图1的电子部件10的分解立体图。图3是图1的电子部件10的A-A的剖面构造图。以下，将电子部件10的层叠方向定义为上下方向，将从上侧观察时长边延伸的方向定义为前后方向，将短边延伸的方向定义为左右方向。另外，上下方向、前后方向以及左右方向相互正交。应予说明，层叠方向是指下述的绝缘体层层叠的方向。

如图1至图3所示，电子部件10具备主体12、外部电极14a～14f、连接部16a～16f、引出部50～57、一次线圈L1、二次线圈L2以及三次线圈L3。

如图1以及图2所示，主体12呈长方体状，并包括磁性体基板20a、20b、层叠体22以及磁性体层24。磁性体基板20a、磁性体层24、层叠体22以及磁性体基板20b从上侧向下侧按照该顺序层叠。

磁性体基板20a、20b是从上侧观察时呈长方形的板状构件。以下，将磁性体基板20a、20b的上侧的主表面称作上表面，将磁性体基板20a、20b的下侧的主表面称作下表面。在磁性体基板20b，在从上侧观察时，4个角以及2条长边的中央被切口。更加详细而言，在磁性体基板20b的4个角的各角设置有在从上侧观察时呈中心角为90度的扇形的切口。在磁性体基板20b的2条长边的中央的各个中央设置有在从上侧观察时呈半圆的切口。6个切口在磁性体基板20b的侧表面沿上下方向延伸成从磁性体基板20b的上表面到达下表面。

磁性体基板20a、20b通过切削出烧结完毕的铁氧体陶瓷来制作。另外，磁性体基板20a、20b也可以通过将由铁氧体预烧粉末以及粘合剂构成的膏涂覆在氧化铝等陶瓷基板上来制作，还可以通过层叠以及烧制铁氧体材料的生片来制作。

外部电极14a～14f设置在磁性体基板20b的下表面上，呈长方形。更加详细而言，外部电极14a设置在位于磁性体基板20b的下表面的左后侧的角。外部电极14b设置在位于磁性体基板20b的下表面的左侧的长边的中央。外部电极14c设置在位于磁性体基板20b的下表面的左前侧的角。由此，外部电极14a～14c从后侧向前侧按该顺序排列。外部电极14d(第一外部电极的一个例子)设置在位于磁性体基板20b的下表面的右后侧的角。外部电极14e(第二外部电极的一个例子)设置在位于磁性体基板20b的下表面的右侧的长边的中央。外部电极14f(第三外部电极的一个例子)设置在位于磁性体基板20b的下表面的右前侧的角。由此，外部电极14d～14f从后侧向前侧(规定方向的一个例子)按该顺序排列。外部电极14a～14f通过利用溅射法重叠Au膜、Ni膜、Cu膜、Ti膜而进行成膜来制作。应予说明，外部电极14a～14f也可以通过印刷以及烧结含有Ag、Cu等金属的膏来制作，还可以通过利用蒸镀、镀敷方法成膜Ag、Cu等来制作。

连接部16a～16f分别设置于设置在磁性体基板20b的6个切口。连接部16a设置在位于磁性体基板20b的左后侧的切口，在其下端与外部电极14a连接。连接部16b设置在位于磁性体基板20b的左侧的长边的中央的切口，在其下端与外部电极14b连接。连接部16c设置在位于磁性体基板20b的左前侧的切口，在其下端与外部电极14c连接。连接部16d设置在位于磁性体基板20b的右后侧的切口，在其下端与外部电极14d连接。连接部16e设置在位于磁性体基板20b的右侧的长边的中央的切口，在其下端与外部电极14e连接。连接部16f设置在位于磁性体基板20b的右前侧的切口，在其下端与外部电极14f连接。连接部16a～16f通过利用镀敷法成膜以Cu为主要成分的导体膜来制作。应予说明，连接部16a～16f也可以通过Ag、Au等导电性较高的材料来制作。

层叠体22包括层叠在磁性体基板20b的上表面上的绝缘体层26a～26f(多个绝缘体层的一个例子)，在从上侧观察时呈长方形。绝缘体层26a～26f层叠为从上侧向下侧按该顺序排列，具有与磁性体基板20b的上表面大致相同的尺寸。其中，在从上侧观察时，绝缘体层26b～26f的4个角以及2条长边的中央被切口。

绝缘体层26a～26f通过聚酰亚胺来制作。另外，绝缘体层26a～26f也可以通过苯并环丁烯等绝缘性树脂来制作，还可以通过玻璃陶瓷等绝缘性无机材料来制作。以下，将绝缘体层26a～26f的上侧的主表面称作上表面，将绝缘体层26a～26f的下侧的主表面称作下表面。

磁性体层24设置在层叠体22与磁性体基板20a之间，将层叠体22的上表面平坦化，并且将层叠体22与磁性体基板20a接合。磁性体层24例如通过磁性体材料的粉末与树脂的混合物来制作。

一次线圈L1设置在层叠体22内，包括线圈导体层30a。线圈导体层30a设置在绝缘体层26f的上表面上，在从上侧观察时呈顺时针旋回并从外周侧朝向内周侧的涡旋状。在本实施方式中，线圈导体层30a具有大约4周长的长度。线圈导体层30a的中心在从上侧观察时与电子部件10的中心(对角线交点)大致一致。

引出部50(引出部的一个例子)将一次线圈L1的一端(线圈导体层30a的外周侧的端部)与外部电极14a连接，并且如图2所示，在从上侧观察时不呈涡旋状。引出部50包括引出导体层40a以及连接导体70a。连接导体70a是设置在位于绝缘体层26b～26f的左后侧的角的三棱柱状的导体。应予说明，在图2中，为了容易理解，将连接导体70a分割为5个进行记载。下述的连接导体70b～70f也和连接导体70a相同，分割为5个进行记载。连接导体70a沿上下方向从绝缘体层26b的表面延伸至绝缘体层26f的下表面，并在其下端与连接部16a连接。

引出导体层40a设置在绝缘体层26f的上表面上，与线圈导体层30a的外周侧的端部连接，并且与连接导体70a连接。引出导体层40a在从上侧观察时不呈涡旋状，从线圈导体层30a的外周侧的端部朝向左侧延伸。如图2的放大图所示，线圈导体层30a与引出导体层40a的边界线是引出导体层40a从形成线圈导体层30a的涡旋状的轨迹脱离的位置。由此，一次线圈L1的一端(线圈导体层30a的外周侧的端部)与外部电极14a经由引出部50(引出导体层40a以及连接导体70a)以及连接部16a连接。

引出部53(引出部的一个例子)将一次线圈L1的另一端(线圈导体层30a的内周侧的端部)与外部电极14d连接，并且如图2所示，在从上侧观察时不呈涡旋状。引出部53包括层间连接导体v1、引出导体层60以及连接导体70d。连接导体70d是设置在位于绝缘体层26b～26f的右后侧的角的三棱柱状的导体。连接导体70d沿上下方向从绝缘体层26b的上表面延伸至绝缘体层26f的下表面，并在其下端与连接部16d连接。

层间连接导体v1是沿上下方向贯通绝缘体层26b～26f的导体，在从上侧观察时呈沿左右方向延伸的线状。层间连接导体v1在从上侧观察时设置在绝缘体层26b～26f的后半部分的区域，与线圈导体层30a的内周侧的端部连接。

引出导体层60(第一引出导体层的一个例子)设置在绝缘体层26c的上表面上，在从上侧观察时不呈涡旋状。另外，引出导体层60中继线圈导体层30a(端部一次线圈导体层的一个例子)的内周侧的端部与外部电极14d的连接，具体而言，与层间连接导体v1连接，并且与连接导体70d连接。由此，一次线圈L1的另一端(线圈导体层30a的内周侧的端部)与外部电极14d经由引出部53(层间连接导体v1、引出导体层60以及连接导体70d)以及连接部16d连接。

二次线圈L2设置在层叠体22内，包括线圈导体层32a(二次线圈导体层的一个例子)。线圈导体层32a设置在绝缘体层26e的上表面上，在从上侧观察时呈顺时针旋回并且从外周侧朝向内周侧的涡旋状。在本实施方式中，线圈导体层32a具有大约4周长的长度。线圈导体层32a的中心在从上侧观察时与电子部件10的中心(对角线交点)大致一致。

另外，如图2以及图3所示，在从上侧观察时，线圈导体层32a遍及大致全长与线圈导体层30a重叠。因此，被线圈导体层30a围起的区域(一次线圈L1的内磁路)与被线圈导体层32a围起的区域(二次线圈L2的内磁路)在从上侧观察时重叠。由此，线圈导体层30a(一次线圈L1)与线圈导体层32a(二次线圈L2)磁耦合。其中，线圈导体层30a的两端的位置与线圈导体层32a的两端的位置不同，以便引出部50、53与下述的引出部51、54不发生干扰。具体而言，线圈导体层32a的外周侧的端部与线圈导体层30a的外周侧的端部相比，位于顺时针方向的上游侧。线圈导体层32a的内周侧的端部与线圈导体层30a的内周侧的端部相比，位于顺时针方向的上游侧。由此，线圈导体层30a的长度与线圈导体层32a的长度实质相等。应予说明，线圈导体层30a与线圈导体层32a发生磁耦合即可，因此，并非一定要相互遍及全长重叠，也可以在前后方向或者左右方向上略微偏移。即，线圈导体层32a相对于线圈导体层30a设置于上侧即可。

引出部51将二次线圈L2的一端(线圈导体层32a的外周侧的端部)与外部电极14b连接，并且如图2所示，在从上侧观察时不呈涡旋状。引出部51包括引出导体层42a以及连接导体70b。连接导体70b是设置在位于绝缘体层26b～26f的左侧的、长边的中央的四棱柱状的导体。连接导体70b沿上下方向从绝缘体层26b的上表面延伸至绝缘体层26f的下表面，并在其下端与连接部16b连接。

引出导体层42a设置在绝缘体层26e的上表面上，与线圈导体层32a的外周侧的端部连接，并且与连接导体70b连接。引出导体层42a在从上侧观察时不呈涡旋状，从线圈导体层32a的外周侧的端部朝向左侧延伸。由此，二次线圈L2的一端(线圈导体层32a的外周侧的端部)与外部电极14b经由引出部51(引出导体层42a以及连接导体70b)以及连接部16b连接。

引出部54将二次线圈L2的另一端(线圈导体层32a的内周侧的端部)与外部电极14e连接，并且如图2所示，在从上侧观察时不呈涡旋状。引出部54包括层间连接导体v2、引出导体层62以及连接导体70e。连接导体70e是设置在位于绝缘体层26b～26f的右侧的、长边的中央的四棱柱状的导体。连接导体70e沿上下方向从绝缘体层26b的上表面延伸至绝缘体层26f的下表面，并在其下端与连接部16e连接。

层间连接导体v2是沿上下方向贯通绝缘体层26b～26e的导体，在从上侧观察时呈沿左右方向延伸的线状。层间连接导体v2在从上侧观察时设置在绝缘体层26b～26e的中央，与线圈导体层32a的内周侧的端部连接。

引出导体层62(第二引出导体层的一个例子)设置在绝缘体层26c的上表面上，在从上侧观察时不呈涡旋状。另外，引出导体层62中继线圈导体层32a(端部二次线圈导体层的一个例子)的内周侧的端部与外部电极14e的连接，具体而言，引出导体层62与层间连接导体v2连接，并且与连接导体70e连接。由此，二次线圈L2的另一端(线圈导体层32a的内周侧的端部)与外部电极14e经由引出部54(层间连接导体v2、引出导体层62以及连接导体70e)以及连接部16e连接。

三次线圈L3设置在层叠体22内，包括线圈导体层34a(三次线圈导体层的一个例子)。线圈导体层34a设置在绝缘体层26d的上表面上，在从上侧观察时呈顺时针旋回并且从外周侧朝向内周侧的涡旋状。在本实施方式中，线圈导体层34a具有大约4周长的长度。线圈导体层34a的中心在从上侧观察时与电子部件10的中心(对角线交点)大致一致。

另外，如图2以及图3所示，在从上侧观察时线圈导体层34a遍及大致全长与线圈导体层30a、32a重叠。因此，被线圈导体层30a围起的区域(一次线圈L1的内磁路)、被线圈导体层32a围起的区域(二次线圈L2的内磁路)、以及被线圈导体层34a围起的区域(三次线圈L3的内磁路)在从上侧观察时重叠。由此，线圈导体层30a(一次线圈L1)、线圈导体层32a(二次线圈L2)、以及线圈导体层34a(三次线圈L3)磁耦合。其中，线圈导体层30a的两端的位置、线圈导体层32a的两端的位置、以及线圈导体层34a的两端的位置不同，以便引出部50、53、引出部51、54、以及引出部52、55不发生干扰。具体而言，线圈导体层34a的外周侧的端部与线圈导体层30a、32a的外周侧的端部相比，位于顺时针方向的上游侧。线圈导体层34a的内周侧的端部与线圈导体层30a、32a的内周侧的端部相比，位于顺时针方向的上游侧。由此，线圈导体层30a的长度、线圈导体层32a的长度、以及线圈导体层34a的长度实质相等。应予说明，线圈导体层30a、线圈导体层32a、以及线圈导体层34a发生磁耦合即可，因此，并非一定要相互遍及全长重叠，也可以在前后方向或者左右方向略微偏移。即，线圈导体层34a相对于线圈导体层30a、32a设置于上侧即可。

引出部52将三次线圈L3的一端(线圈导体层34a的外周侧的端部)与外部电极14c连接，并且如图2所示，在从上侧观察时不呈涡旋状。引出部52包括引出导体层44a以及连接导体70c。连接导体70c是设置在位于绝缘体层26b～26f的左前侧的、角的三棱柱状的导体。连接导体70c沿上下方向从绝缘体层26b的上表面延伸至绝缘体层26f的下表面，并在其下端与连接部16c连接。

引出导体层44a设置在绝缘体层26d的上表面上，与线圈导体层34a的外周侧的端部连接，并且与连接导体70c连接。引出导体层44a在从上侧观察时不呈涡旋状，从线圈导体层34a的外周侧的端部朝向前侧延伸。由此，三次线圈L3的一端(线圈导体层34a的外周侧的端部)与外部电极14c经由引出部52(引出导体层44a以及连接导体70c)以及连接部16c连接。

引出部55将三次线圈L3的另一端(线圈导体层34a的内周侧的端部)与外部电极14f连接，并且如图2所示，在从上侧观察时不呈涡旋状。引出部55包括层间连接导体v3、引出导体层64以及连接导体70f。连接导体70f是设置在位于绝缘体层26b～26f的右前侧的、角的三棱柱状的导体。连接导体70f沿上下方向从绝缘体层26b的上表面延伸至绝缘体层26f的下表面，并在其下端与连接部16f连接。

层间连接导体v3是沿上下方向贯通绝缘体层26b～26d的导体，在从上侧观察时，呈沿左右方向延伸的线状。层间连接导体v3在从上侧观察时，设置在绝缘体层26b～26d的前半部分的区域，与线圈导体层34a的内周侧的端部连接。

引出导体层64(第三引出导体层的一个例子)设置在绝缘体层26c的上表面上，在从上侧观察时不呈涡旋状。另外，引出导体层64中继线圈导体层34a(端部三次线圈导体层的一个例子)的内周侧的端部与外部电极14f的连接，具体而言，与层间连接导体v3连接，并且与连接导体70f连接。由此，三次线圈L3的另一端(线圈导体层34a的内周侧的端部)与外部电极14f经由引出部55(层间连接导体v3、引出导体层64以及连接导体70f)以及连接部16f连接。

另外，一次线圈L1还包括并联线圈导体层36(并联一次线圈导体层的一个例子)。并联线圈导体层36呈与线圈导体层30a(规定的一次线圈导体层的一个例子)相同的形状，并且与线圈导体层30a以并联的方式电连接，并且，相对于线圈导体层30a、32a、34a中的设置在最上侧的线圈导体层34a(规定的三次线圈导体层的一个例子)设置在上侧。并联线圈导体层36设置在绝缘体层26b的上表面上，相对于线圈导体层34a以及引出导体层60、62、64设置在上侧。另外，并联线圈导体层36在从上侧观察时呈顺时针旋回并且从外周侧朝向内周侧的涡旋状。在本实施方式中，并联线圈导体层36具有大约4周长的长度。并联线圈导体层36的中心在从上侧观察时与电子部件10的中心(对角线交点)大致一致。

引出部56将并联线圈导体层36的外周侧的端部与外部电极14a连接，并且如图2所示，在从上侧观察时不呈涡旋状。引出部56包括引出导体层46以及连接导体70a。引出导体层46设置在绝缘体层26b的上表面上，与并联线圈导体层36的外周侧的端部连接，并且与连接导体70a连接。引出导体层46在从上侧观察时不呈涡旋状，从并联线圈导体层36的外周侧的端部朝向左侧延伸。由此，并联线圈导体层36的外周侧的端部与外部电极14a经由引出部56(引出导体层46以及连接导体70a)以及连接部16a连接。

引出部57将并联线圈导体层36的内周侧的端部与外部电极14d连接，并且如图2所示，在从上侧观察时不呈涡旋状。引出部57包括层间连接导体v1、引出导体层60以及连接导体70d。由于对层间连接导体v1、引出导体层60以及连接导体70d已经进行了说明，因此省略进一步的说明。由此，并联线圈导体层36的内周侧的端部与外部电极14d经由引出部57(层间连接导体v1、引出导体层60以及连接导体70d)以及连接部16d连接。因而，并联线圈导体层36与线圈导体层30a以并联的方式电连接。

线圈导体层30a、32a、34a、并联线圈导体层36、引出导体层40a、42a、44a、46、60、62、64以及连接导体70a～70f通过利用溅射法对Ag进行成膜来制作。另外，线圈导体层30a、32a、34a、并联线圈导体层36、引出导体层40a、42a、44a、46、60、62、64以及连接导体70a～70f也可以通过Cu、Au等导电性较高的材料来制作。

如上所述那样，在一次线圈L1中，线圈导体层30a和并联线圈导体层36呈相同的形状，并且相互以并联的方式连接。另外，线圈导体层30a的长度、线圈导体层32a的长度、线圈导体层34a的长度、以及并联线圈导体层36的长度彼此实质相等。因此，一次线圈L1、二次线圈L2以及三次线圈L3具有彼此实质相等的电流路径的长度。电流路径的长度实质相等是指通过配置成引出导体层40a、42a、44a、46的位置以及层间连接导体v1～v3相互不发生干扰，对于在线圈导体层30a、32a、34a、36的长度产生的略微的差，不是实质的差。

并且，以线圈导体层30a的剖面面积和并联线圈导体层36的剖面面积的合计与线圈导体层32a的剖面面积、线圈导体层34a的剖面面积(规定的一次线圈导体层以外的一次线圈导体层的剖面面积的一个例子)实质相等的方式构成线圈导体层30a、32a、34a以及并联线圈导体层36。更加详细而言，如图3所示，线圈导体层30a的线宽度、线圈导体层32a的线宽度、线圈导体层34a的线宽度以及并联线圈导体层36的线宽度是线宽度w1，彼此实质相等。其中，线圈导体层32a、34a的厚度是厚度d1，线圈导体层30a以及并联线圈导体层36的厚度是厚度d2。厚度d2是厚度d1的一半。因此，线圈导体层30a以及并联线圈导体层36的剖面面积彼此实质相等，是线圈导体层32a、34a的剖面面积的一半。即，线圈导体层30a的剖面面积和并联线圈导体层36的剖面面积的合计与线圈导体层32a的剖面面积、线圈导体层34a的剖面面积实质相等。此时，线圈导体层30a以及并联线圈导体层36的电阻值是线圈导体层32a、34a的电阻值的2倍。因此，线圈导体层30a与并联线圈导体层36以并联的方式电连接。由此，在一次线圈L1、二次线圈L2以及三次线圈L3的各电流路径中，一次线圈L1的剖面面积、二次线圈L2的剖面面积、以及三次线圈L3的剖面面积实质相等。因而，一次线圈L1的电阻值、二次线圈L2的电阻值、以及三次线圈L3的电阻值彼此实质相等。

所述说明中的线圈导体层的剖面面积是指与线圈导体层的延伸方向正交的剖面的剖面面积。另外，线圈导体层的厚度是指线圈导体层的上下方向的厚度。另外，线圈导体层的线宽度是指在与线圈导体层的延伸方向正交的剖面，与线圈导体层的上下方向正交的方向的宽度。

另外，在上下方向相邻的2个线圈导体层30a与线圈导体层32a的间隔D1、和在上下方向相邻的2个线圈导体层32a与线圈导体层34a的间隔D1彼此实质相等。即，在线圈导体层30a、32a、34a中，在上下方向相邻的线圈导体层彼此的间隔实质均匀。但是，线圈导体层34a与并联线圈导体层36的间隔D2比线圈导体层30a与线圈导体层32a的间隔D1、以及线圈导体层32a与线圈导体层34a的间隔D1大。这是因为引出导体层60、62、64在上下方向上设置在并联线圈导体层36与线圈导体层34a之间。如上所述那样，在电子部件10中，在线圈导体层30a、32a、34a以及并联线圈导体层36中在上下方向相邻的线圈导体层彼此的间隔不均匀。应予说明，线圈导体层的间隔是指2个线圈导体层的相互对置的面间的距离。另外，间隔均匀不限于全部的间隔均不相同，至少一个间隔与其余的间隔不同即可。并且，其余的间隔也可以全部相等。

以下对如上所述那样构成的电子部件10的动作进行说明。外部电极14a～14c作为输入端子使用。外部电极14d～14f作为输出端子使用。一次线圈L1、二次线圈L2以及三次线圈L3磁耦合。

向外部电极14a、14b、14c分别输入第一信号S1、第二信号S2以及第三信号S3。假设考虑以下这样的第一信号S1、第二信号S2以及第三信号S3。第一信号S1、第二信号S2以及第三信号S3分别取得高(H)、中(M)、低(L)的相互不同的任意的3个值的电压值，并且在同一时钟下在H、M、L的3个值间迁移。并且，在某信号取得H的值的时刻，其余2个信号中，一个取得M的值，另一个取得L的值。即，第一信号S1、第二信号S2以及第三信号S3在H、M、L的3个值间排他性地迁移。此时，第一信号S1、第二信号S2以及第三信号S3的电压值的总和几乎总是恒定(H+M+L)的，由迁移引起的电压的“总”变化量几乎为0。因而，在一次线圈L1、二次线圈L2以及三次线圈L3中产生的电流的“总”变化量也几乎为0，在电子部件10产生的磁通量的变化量几乎为“0”(虽然在一次线圈L1、二次线圈L2以及三次线圈L3单个中产生磁通量发生变化，但这些变化相互抵消)。由于像这样，在几乎不产生磁通量的变化的情况下，实质上在电子部件10中不产生阻抗，因此，电子部件10不给第一信号S1、第二信号S2以及第三信号S3带来影响。

另一方面，相对于共模噪声即第一信号S1、第二信号S2以及第三信号S3所包括的同相的噪声，一次线圈L1、二次线圈L2以及三次线圈L3的各线圈产生的磁通量变化为相同方向，这些磁通量变化不相互抵消。因此，电子部件10相对于共模噪声具有较大的阻抗。因而，电子部件10能够降低共模噪声。如上所述那样，一次线圈L1、二次线圈L2以及三次线圈L3构成共模滤波器，电子部件10能够不给第一信号S1、第二信号S2以及第三信号S3带来影响并降低共模噪声，针对第一信号S1、第二信号S2以及第三信号S3作为共模滤波器发挥功能。

(电子部件的制造方法)

以下，参照附图对电子部件10的制造方法进行说明。以下，以制造一个电子部件10的情况为例进行说明，实际上，通过大尺寸的母磁性体基板以及母绝缘体层层叠来制作母主体，并通过切割母主体来同时形成多个电子部件10。

首先，在磁性体基板20b的上表面上的整个面涂覆作为感光性树脂的聚酰亚胺树脂。接下来，对与绝缘体层26f的4个角以及2个长边的中央对应的位置遮光，并进行曝光。由此，未被遮光的部分的聚酰亚胺树脂固化。然后，利用有机溶剂去除光致抗蚀剂，并且进行显影，去除未固化的聚酰亚胺树脂，进行热固化。由此，形成绝缘体层26f。

接下来，在绝缘体层26f以及从绝缘体层26f露出的磁性体基板20b上通过溅射法成膜Ag膜。接下来，在形成线圈导体层30a、引出导体层40a、连接导体70a～70f以及层间连接导体v1的部分上形成光致抗蚀剂。然后，通过蚀刻方法去除形成线圈导体层30a、引出导体层40a、连接导体70a～70f以及层间连接导体v1的部分(即被光致抗蚀剂覆盖的部分)以外的Ag膜。然后，通过利用有机溶剂去除光致抗蚀剂，形成线圈导体层30a、引出导体层40a、连接导体70a～70f的一部分(相当于1层的部分)以及层间连接导体v1。

通过反复进行与以上的工序相同的工序，形成绝缘体层26a～26e以及线圈导体层32a、34a、并联线圈导体层36、引出导体层42a、44a、46、60、62、64、连接导体70a～70f的剩余的部分以及层间连接导体v2、v3。

接下来，在层叠体22上涂覆成为磁性体层24的磁性体膏，并在磁性体层24上压接磁性体基板20a。

接下来，通过喷砂法在磁性体基板20b形成6个切口。应予说明，切口除可以通过喷砂法形成以外，也可以通过激光加工法来形成，还可以通过喷砂法以及激光加工法的组合来形成。

最后，通过电场镀敷法以及光蚀刻方法的组合在磁性体基板20b的切口的内周面形成导体层，形成连接部16a～16f以及外部电极14a～14f。

(效果)

根据本实施方式所涉及的电子部件10，在电子部件10安装至电路基板600的情况下，能够取得三次线圈L3与一次线圈L1之间的差动阻抗(以下称作差动阻抗I31)和信号线604与信号线608之间的差动阻抗的匹配。以下，以一次线圈L1与信号线604连接，二次线圈L2与信号线606连接，三次线圈L3与信号线608连接的情况为例进行说明。

在电子部件10设置有并联线圈导体层36。由此，差动阻抗I31和一次线圈L1与二次线圈L2之间的差动阻抗(以下称作差动阻抗I12)以及二次线圈L2与三次线圈L3之间的差动阻抗(以下称作差动阻抗I23)接近。并且，线圈导体层34a与并联线圈导体层36的间隔D2比线圈导体层30a与线圈导体层32a的间隔D1、以及线圈导体层32a与线圈导体层34a的间隔D1大。由此，差动阻抗I31比差动阻抗I12、I23略大。结果，取得差动阻抗I31和信号线604与信号线608之间的差动阻抗的匹配。以下进一步详细地进行说明。

对于差动阻抗，在测定电流(或者差动信号)流动时，将包括线圈的电子部件10整体的电感值设为L，将电容值设为C的情况下，表示为√L/C。C包括线圈导体层间的电容(寄生电容)。在电子部件10，在一次线圈L1、二次线圈L2以及三次线圈L3的各电流路径中，一次线圈L1的剖面面积、二次线圈L2的剖面面积、以及三次线圈L3的剖面面积实质相等。并且，一次线圈L1、二次线圈L2以及三次线圈L3具有彼此实质相等的电流路径的长度，并且，具有彼此实质相等的匝数。因而，一次线圈L1～三次线圈L3的电感值彼此实质相等。

因此，在电子部件10中，并联线圈导体层36相对于线圈导体层30a、32a、34a中的设置于最上侧的线圈导体层34a设置于上侧。由此，在线圈导体层34a与并联线圈导体层36之间产生电容。因此，一次线圈L1与二次线圈L2之间的电容主要由线圈导体层30a与线圈导体层32a之间的电容形成。二次线圈L2与三次线圈L3之间的电容主要由线圈导体层32a与线圈导体层34a之间的电容形成。三次线圈L3与一次线圈L1之间的电容主要由并联线圈导体层36与线圈导体层30a之间的电容形成。即，能够在差动阻抗I12、I23、I31间接近C。结果，差动阻抗I12、I23、I31接近。

但是，信号线604与信号线608之间的差动阻抗比信号线604与信号线606之间的差动阻抗以及信号线606与信号线608之间的差动阻抗大。因此，若使差动阻抗I12和信号线604与信号线606之间的差动阻抗匹配，并使差动阻抗I23和信号线606与信号线608之间的差动阻抗匹配，则差动阻抗I31比信号线604与信号线608之间的差动阻抗小。该情况下，由于差动阻抗I31和信号线604与信号线608之间的差动阻抗的不匹配，高频信号反射，存在高频信号的波形变形的可能性。这样，存在为了取得差动阻抗I31和信号线604与信号线608之间的差动阻抗的匹配，优选将差动阻抗I31调整为差动阻抗I31比差动阻抗I12、I23略高整的情况。

因此，在电子部件10，线圈导体层34a与并联线圈导体层36的间隔D2比线圈导体层30a与线圈导体层32a的间隔D1、以及线圈导体层32a与线圈导体层34a的间隔D1大。由此，在三次线圈L3与一次线圈L1之间产生的电容比在一次线圈L1与二次线圈L2之间产生的电容以及在二次线圈L2与三次线圈L3之间产生的电容小。因而，差动阻抗I31比差动阻抗I12、I23略高。结果，取得差动阻抗I31和信号线604与信号线608之间的差动阻抗的匹配。

另外，在电子部件10，抑制高频带域的Sdd21的恶化。Sdd21是指差分模式的信号的通过特性。以下，将一次线圈L1与二次线圈L2之间的Sdd21称作通过特性S12，将二次线圈L2与三次线圈L3之间的Sdd21称作通过特性S23，将三次线圈L3与一次线圈L1之间的Sdd21称作通过特性S31。

在电子部件10，通过设置并联线圈导体层36，与未设置并联线圈导体层36的电子部件相比，在三次线圈L3与一次线圈L1之间产生的电容变大。若像这样电容变大，则存在通过特性S12恶化的可能性。

因此，在电子部件10，线圈导体层34a与并联线圈导体层36的间隔D2比线圈导体层30a与线圈导体层32a的间隔D1、以及线圈导体层32a与线圈导体层34a的间隔D1大。由此，在三次线圈L3与一次线圈L1之间产生的电容比在一次线圈L1与二次线圈L2之间产生的电容以及在二次线圈L2与三次线圈L3之间产生的电容小。结果，抑制通过特性S12的恶化。

另外，根据电子部件10，如上所述，在一次线圈L1、二次线圈L2以及三次线圈L3的各电流路径中，一次线圈L1的剖面面积、二次线圈L2的剖面面积、以及三次线圈L3的剖面面积实质相等。结果，一次线圈L1的电阻值、二次线圈L2的电阻值以及三次线圈L3的电阻值彼此实质相等。因而，能够使流向一次线圈L1～三次线圈L3的电流量接近，能够使一次线圈L1～三次线圈L3的散热量接近。

另外，若一次线圈L1的电阻值、二次线圈L2的电阻值以及三次线圈L3的电阻值彼此实质相等，则消除电子部件10的方向性。可以由外部电极14a～14c作为输入端子使用，由外部电极14d～14f作为输出端子使用，也可以由外部电极14a～14c作为输出端子使用，由外部电极14d～14f作为输入端子使用。结果，在电子部件10，无需在安装时识别电子部件10的方向，不需要方向识别标记。

另外，根据电子部件10，能够使线圈导体层30a的散热量与并联线圈导体层36的散热量接近。更加详细而言，线圈导体层30a的剖面面积与并联线圈导体层36的剖面面积实质相等。另外，线圈导体层30a的长度与并联线圈导体层36的长度实质相等。因而，线圈导体层30a的电阻值与并联线圈导体层36的电阻值实质相等。另外，由于线圈导体层30a和并联线圈导体层36以并联的方式电连接，因此，施加至线圈导体层30a和并联线圈导体层36的电压实质相等，流向线圈导体层30a和并联线圈导体层36的电流也实质相等。因而，能够使线圈导体层30a的散热量与并联线圈导体层36的散热量接近。

另外，根据电子部件10，在上下方向相邻的2个线圈导体层30a与线圈导体层32a的间隔D1、在上下方向相邻的2个线圈导体层32a与线圈导体层34a的间隔D1彼此实质相等。由此，能够实现线圈导体层30a、32a、34a的层叠条件的均匀化，电子部件10的可靠性得到提高。并且，由于能够使线圈导体层30a、32a、34a的形成条件相同，因此，实现制造工序的合理化。

另外，根据电子部件10，实现反射损失的降低。更加详细而言，在电路基板600，差动阻抗变大的信号线的组合是信号线604与信号线608的组合。信号线604和信号线608隔着信号线606配置在两端。另一方面，在电子部件10，成为差动阻抗的调整的对象的线圈是一次线圈L1和三次线圈L3。因此，优选电子部件10具有能够容易地将信号线604与一次线圈L1连接，容易地将信号线608与三次线圈L3连接的构成。因此，与一次线圈L1连接的外部电极14d、与二次线圈L2连接的外部电极14e、以及与三次线圈L3连接的外部电极14f按该顺序从后侧向前侧排列。即，外部电极14d、14f隔着外部电极14e配置在两端。由此，能够调整一次线圈L1与三次线圈L3之间的差动阻抗，使其和信号线604与信号线608之间的差动阻抗匹配。结果，在电子部件10，实现反射损失的降低。

本申请发明人为了使在电子部件10中能够将差动阻抗I31调整为适当的大小明确，进行了以下说明的计算机模拟。更加详细而言，作为实施例所涉及的第一模型，制作了具有与电子部件10相同的构造的模型。另外，作为比较例所涉及的第二模型，制作了在电子部件10中未设置并联线圈导体层36的模型。然后，在第一模型以及第二模型中运算差动阻抗I12、I23、I31。每当运算时，例如在运算差动阻抗I12时，向一次线圈L1和二次线圈L2输入差动信号，使三次线圈L3相对于接地电位以50Ω终止。

图4是表示第一模型的模拟结果的曲线图。图5是表示第二模型的模拟结果的曲线图。在图4以及图5中，纵轴表示差动阻抗，横轴表示频率。

如图5所示，可知在第二模型中，差动阻抗I31与差动阻抗I12、I23相比大幅度变大。例如，在1GHz，相对于差动阻抗I31为145Ω，差动阻抗I12、I23为85Ω。

另一方面，如图4所示，可知在第一模型中，差动阻抗I31比差动阻抗I12、I23略大。例如，在1GHz，相对于差动阻抗I31为100Ω，差动阻抗I12、I23为75Ω。由此可知，在电子部件10，能够将差动阻抗I31调整为适当的大小。

并且，本申请发明人为了在电子部件10中，使抑制高频带域的Sdd21的恶化明确，进行了以下说明的计算机模拟。更加详细而言，在第一模型以及第二模型中，运算通过特性S12、S23、S31。每当运算时，例如，在运算通过特性S12时，向一次线圈L1和二次线圈L2输入差动信号，使三次线圈L3相对于接地电位以50Ω终止。

图6A是表示第一模型的模拟结果的曲线图。图6B是表示第二模型的模拟结果的曲线图。在图6A以及图6B中，纵轴表示通过特性，横轴表示频率。

比较图6A和图6B可知，在第一模型的S31与第二模型的S31之间能够得到比较接近的结果。由此可知，根据电子部件10，在电子部件10中抑制高频带域的Sdd21(特别是通过特性S31)的恶化。

(第一变形例)

以下，参照附图对第一变形例所涉及的电子部件10a的构成进行说明。图7A是表示电子部件10的线圈导体层30a、32a、34a以及并联线圈导体层36的位置关系的示意图。图7B是表示电子部件10a的线圈导体层30a、32a、34a、30b、32b、34b以及并联线圈导体层36的位置关系的示意图。

在电子部件10，一次线圈L1包括一个线圈导体层30a以及一个并联线圈导体层36，二次线圈L2包括一个线圈导体层32a，三次线圈L3包括一个线圈导体层34a。另一方面，在电子部件10a，一次线圈L1包括2个线圈导体层30a、30b以及一个并联线圈导体层36，二次线圈L2包括2个线圈导体层32a、32b，三次线圈L3包括一个线圈导体层34a、34b。因此，如以下说明的那样，在线圈导体层30a、32a、34a、30b、32b、34b以及并联线圈导体层36的配置上，电子部件10与电子部件10a之间存在不同点。

如图7A所示，在电子部件10，通过线圈导体层30a、线圈导体层32a以及线圈导体层34a逐个从下侧向上侧按该顺序排列来构成一个线圈导体层组Ga。并且，并联线圈导体层36呈与线圈导体层30a相同的形状，并且与线圈导体层30a并联的方式电连接，并且，相对于设置于最上侧的线圈导体层34a设置于上侧。

另一方面，如图7B所示，在电子部件10a，通过线圈导体层30a、线圈导体层32a以及线圈导体层34a逐个从下侧向上侧按该顺序排列来构成一个线圈导体层组Ga，通过线圈导体层30b、线圈导体层32b以及线圈导体层34b逐个从下侧向上侧按该顺序排列来构成一个线圈导体层组Gb。线圈导体层组Ga、Gb从下侧向上侧排列。并且，并联线圈导体层36呈与线圈导体层30b相同的形状，并且与线圈导体层30b以并联的方式电连接，并且相对于设置于最上侧的线圈导体层34b设置于上侧。

以下，参照附图对电子部件10a的构成更加详细地进行说明。图8A是电子部件10a的层叠体22的分解立体图。其中，在图8A中省略绝缘体层26a。图8B是图1的电子部件10a的A-A的剖面构造图。对于电子部件10a的外观立体图引用图1。

关于电子部件10a的外部电极14a～14f、连接部16a～16f、磁性体基板20a、20b以及磁性体层24，与电子部件10的外部电极14a～14f、连接部16a～16f以及磁性体基板20a、20b相同，因此省略说明。

层叠体22包括绝缘体层26a～26h，在从上侧观察时呈长方形。电子部件10a的绝缘体层26a～26h的形状、材料与电子部件10的绝缘体层26a～26f的形状、材料相同，因此省略说明。其中，绝缘体层26b的厚度比绝缘体层26a、26c～26h的厚度大。

一次线圈L1设置在层叠体22内，包括线圈导体层30a、线圈导体层30b以及层间连接导体v11。电子部件10a的线圈导体层30a除设置在绝缘体层26h的上表面上这一点以外，与电子部件10的线圈导体层30a相同，因此省略说明。另外，电子部件10a的引出部50除引出导体层40a设置在绝缘体层26h的上表面上这一点以外，与电子部件10的引出部50相同，因此省略说明。

线圈导体层30b设置在绝缘体层26e的上表面上，在从上侧观察时呈顺时针(规定方向的一个例子)旋回并且从内周侧朝向外周侧的涡旋状。在本实施方式中，线圈导体层30b具有大约4周长的长度。线圈导体层30b的中心在从上侧观察时与电子部件10的中心(对角线交点)大致一致。

层间连接导体v11是沿上下方向贯通绝缘体层26b～26h的导体，在从上侧观察时呈左右方向延伸的线状。层间连接导体v11在从上侧观察时，设置于绝缘体层26b～26h的后半部分的区域，将线圈导体层30a的内周侧的端部与线圈导体层30b的内周侧的端部连接。

引出部53’将一次线圈L1的另一端(线圈导体层30b的外周侧的端部)与外部电极14d连接，并且如图8A所示，在从上侧观察时不呈涡旋状。引出部53’包括引出导体层40b以及连接导体70d。连接导体70d是设置在位于绝缘体层26b～26f的右后侧的、角的三棱柱状的导体。连接导体70d沿上下方向从绝缘体层26b的上表面延伸至绝缘体层26h的下表面，并在其下端与连接部16d连接。

引出导体层40b设置在绝缘体层26e的上表面上，与线圈导体层30b的外周侧的端部连接，并且与连接导体70d连接。引出导体层40b在从上侧观察时不呈涡旋状，从线圈导体层30b的外周侧的端部朝向右侧延伸。由此，一次线圈L1的另一端(线圈导体层30b的外周侧的端部)与外部电极14d经由引出部53’(引出导体层40b以及连接导体70d)以及连接部16d连接。

二次线圈L2设置在层叠体22内，包括线圈导体层32a、线圈导体层32b以及层间连接导体v12。电子部件10a的线圈导体层32a除设置在绝缘体层26g的上表面上这一点以外，与电子部件10的线圈导体层32a相同，因此省略说明。另外，电子部件10a的引出部51除引出导体层42a设置在绝缘体层26g的上表面上这一点以外，与电子部件10的引出部51相同，因此省略说明。

线圈导体层32b设置在绝缘体层26d的上表面上，在从上侧观察时呈顺时针旋回并且从内周侧朝向外周侧的涡旋状。在本实施方式中，线圈导体层32b具有大约4周长的长度。线圈导体层32b的中心在从上侧观察时与电子部件10的中心(对角线交点)大致一致。

另外，如图8A所示，在从上侧观察时线圈导体层32b遍及大致全长与线圈导体层30b重叠。由此，线圈导体层30b(一次线圈L1)与线圈导体层32b(二次线圈L2)磁耦合。其中，线圈导体层30b的两端的位置与线圈导体层32b的两端的位置不同，以便引出部50、53’和下述的引出部51、54’不发生干扰。具体而言，线圈导体层32b的外周侧的端部与线圈导体层30b的外周侧的端部相比，位于顺时针方向的下游侧。线圈导体层32b的内周侧的端部与线圈导体层30b的内周侧的端部相比，位于顺时针方向的下游侧。由此，线圈导体层30b的长度与线圈导体层32b的长度实质相等。

层间连接导体v12是沿上下方向贯通绝缘体层26d～26g的导体，在从上侧观察时呈沿左右方向延伸的线状。层间连接导体v12在从上侧观察时设置于绝缘体层26d～26g的中央，将线圈导体层32a的内周侧的端部与线圈导体层32b的内周侧的端部连接。

引出部54’将二次线圈L2的另一端(线圈导体层32b的外周侧的端部)与外部电极14e连接，并且如图8A所示，在从上侧观察时不呈涡旋状。引出部54’包括引出导体层42b以及连接导体70e。连接导体70e是设置在位于绝缘体层26b～26f的右侧的、长边的中央的四棱柱状的导体。连接导体70e沿上下方向从绝缘体层26b的上表面延伸至绝缘体层26h的下表面，并在其下端与连接部16e连接。

引出导体层42b设置在绝缘体层26d的上表面上，与线圈导体层32b的外周侧的端部连接，并且与连接导体70e连接。引出导体层42b在从上侧观察时不呈涡旋状，从线圈导体层32b的外周侧的端部朝向右侧延伸。由此，二次线圈L2的另一端(线圈导体层32b的外周侧的端部)与外部电极14e经由引出部54’(引出导体层42b以及连接导体70e)以及连接部16e连接。

三次线圈L3设置在层叠体22内，包括线圈导体层34a、线圈导体层34b以及层间连接导体v13。电子部件10a的线圈导体层34a除设置在绝缘体层26f的上表面上这一点以外，与电子部件10的线圈导体层34a相同，因此省略说明。另外，电子部件10a的引出部52除引出导体层44a设置在绝缘体层26f的上表面上这一点以外，与电子部件10的引出部52相同，因此省略说明。

线圈导体层34b设置在绝缘体层26c的上表面上，在从上侧观察时呈顺时针旋回并且从内周侧朝向外周侧的涡旋状。在本实施方式中，线圈导体层34b具有大约4周长的长度。线圈导体层34b的中心在从上侧观察时与电子部件10的中心(对角线交点)大致一致。

另外，如图8A所示，在从上侧观察时线圈导体层34b遍及大致全长与线圈导体层30b、32b重叠。由此，线圈导体层30b(一次线圈L1)、线圈导体层32b(二次线圈L2)以及线圈导体层34b(三次线圈L3)磁耦合。其中，线圈导体层30b的两端的位置、线圈导体层32b的两端的位置以及线圈导体层34b的两端的位置不同，以便引出部50、53’、引出部51、54’和引出部52、55’不发生干扰。具体而言，线圈导体层34b的外周侧的端部与线圈导体层30b、32b的外周侧的端部相比，位于顺时针方向的下游侧。线圈导体层34b的内周侧的端部与线圈导体层30b、32b的内周侧的端部相比，位于顺时针方向的下游侧。由此，线圈导体层30b的长度、线圈导体层32b的长度以及线圈导体层34b的长度实质相等。

层间连接导体v13是沿上下方向贯通绝缘体层26c～26f的导体，在从上侧观察时呈沿左右方向延伸的线状。层间连接导体v13在从上侧观察时设置在绝缘体层26c～26f的前半部分的区域，将线圈导体层34a的内周侧的端部与线圈导体层34b的内周侧的端部连接。

引出部55’将三次线圈L3的另一端(线圈导体层34b的外周侧的端部)与外部电极14f连接，并且如图8A所示，在从上侧观察时不呈涡旋状。引出部55’包括引出导体层44b以及连接导体70f。连接导体70f是设置在位于绝缘体层26b～26f的右前侧的、角的三棱柱状的导体。连接导体70f沿上下方向从绝缘体层26b的上表面延伸至绝缘体层26h的背面，并在其下端与连接部16f连接。

引出导体层44b设置在绝缘体层26c的上表面上，与线圈导体层34b的外周侧的端部连接，并且与连接导体70f连接。引出导体层44b在从上侧观察时不呈涡旋状，从线圈导体层34b的外周侧的端部朝向前侧延伸。由此，三次线圈L3的另一端(线圈导体层34b的外周侧的端部)与外部电极14f经由引出部55’(引出导体层44b以及连接导体70f)以及连接部16f连接。

然而，一次线圈L1还包括并联线圈导体层36(并联一次线圈导体层的一个例子)。并联线圈导体层36呈与线圈导体层30b相同的形状，并且与线圈导体层30b以并联的方式电连接，并且，相对于线圈导体层30a、32a、34a、30b、32b、34b中的设置在最上侧的线圈导体层34b设置于上侧。并联线圈导体层36设置在绝缘体层26b的上表面上，在从上侧观察时呈顺时针旋回并且从内周侧朝向外周侧的涡旋状。在本实施方式中，并联线圈导体层36具有大约4周长的长度。并联线圈导体层36的中心在从上侧观察时与电子部件10的中心(对角线交点)大致一致。

并联线圈导体层36的内周侧的端部经由层间连接导体v11与线圈导体层30a、30b的内周侧的端部连接。

引出部56’将并联线圈导体层36的外周侧的端部与外部电极14d连接，并且如图8A所示，在从上侧观察时不呈涡旋状。引出部56’包括引出导体层46’以及连接导体70d。引出导体层46’设置在绝缘体层26b的上表面上，与并联线圈导体层36的外周侧的端部连接，并且与连接导体70d连接。引出导体层46’在从上侧观察时不呈涡旋状，从并联线圈导体层36的外周侧的端部朝向右侧延伸。由此，并联线圈导体层36的外周侧的端部与外部电极14d经由引出部56’(引出导体层46’以及连接导体70d)以及连接部16d连接。因而，并联线圈导体层36与线圈导体层30b以并联的方式电连接。

另外，如图8B所示，线圈导体层30a、32a、34a、30b、32b、34b的线宽度以及并联线圈导体层36的线宽度是线宽度w1，相互相等。但是，线圈导体层30a、32a、34a、32b、34b的厚度是厚度d1，线圈导体层30b以及并联线圈导体层36的厚度是厚度d2。厚度d2是厚度d1的一半。因此，线圈导体层30b(规定的一次线圈导体层的一个例子)的剖面面积以及并联线圈导体层36的剖面面积的合计与线圈导体层30a(规定的一次线圈导体层以外的一次线圈导体层的一个例子)的剖面面积、线圈导体层32a、32b的剖面面积、线圈导体层34a、34b的剖面面积实质相等。

另外，绝缘体层26a、26c～26h的厚度均匀。因此，在线圈导体层30a、32a、34a、30b、32b、34b中，在上下方向相邻的线圈导体层彼此的间隔D1实质均匀。但是，绝缘体层26b的厚度比绝缘体层26a、26c～26h的厚度大。因此，并联线圈导体层36与线圈导体层34b的间隔D3比在线圈导体层30a、32a、34a、30b、32b、34b中在上下方向相邻的线圈导体层彼此的间隔D1大。

在如上所述那样构成的电子部件10a中，也能够起到与电子部件10相同的作用效果。即，间隔不均匀的构成可以通过像电子部件10那样夹着引出导体层来实现，也可以像电子部件10a那样通过绝缘体层的厚度来实现。

另外，在电子部件10a中，基于以下的理由能够得到较高的电感值。以下，以一次线圈L1为例进行说明。一次线圈L1包括线圈导体层30a、30b以及层间连接导体v11。线圈导体层30a呈顺时针旋回并且从外周侧朝向内周侧的涡旋状。线圈导体层30b呈顺时针旋回并且从内周侧朝向外周侧的涡旋状。并且，层间连接导体v11将线圈导体层30a的内周侧的端部与线圈导体层30b的内周侧的端部连接。由此，电子部件10a的一次线圈L1通过将2个线圈导体层30a、30b以串联的方式连接来构成，因此，与电子部件10的一次线圈L1相比，具有较高的电感值。

并且，在电子部件10a中，不需要引出导体层60、62、64。以下，以一次线圈L1为例进行说明。线圈导体层30a的内周侧的端部与线圈导体层30b的内周侧的端部通过层间连接导体v11连接。因此，线圈导体层30a的外周侧的端部经由设置在与线圈导体层30a相同的绝缘体层26h的引出导体层40a与连接导体70a连接。线圈导体层30b的外周侧的端部经由设置在与线圈导体层30b相同的绝缘体层26e的引出导体层40b与连接导体70d连接。因而，在电子部件10a中像电子部件10那样，不需要设置在与绝缘体层26e、26h不同的绝缘体层26b的引出导体层60。

应予说明，电子部件10a具有2个线圈导体层组Ga、Gb，但也可以具有2个以上的线圈导体组。以下，对电子部件10a具有n个(n为自然数)线圈导体层组Ga、Gb…的情况进行说明。

在电子部件10a具有n个线圈导体层组Ga、Gb…的情况下，一次线圈L1包括n个线圈导体层30a、30b…以及并联线圈导体层36，二次线圈L2包括n个线圈导体层32a、32b…，三次线圈L3包括n个线圈导体层34a、34b…。并且，通过线圈导体层30a、32a、34a逐个从下侧向上侧按该顺序排列来构成一个线圈导体层组Ga。通过线圈导体层30b、32b、34b逐个从下侧朝向上侧按该顺序排列来构成一个线圈导体层组Gb。与线圈导体层组Ga、Gb相同地构成线圈导体层组Gc之后的线圈导体层组。并且，n个线圈导体层组Ga、Gb…从下侧向上侧按该顺序排列。

并联线圈导体层36呈与n个线圈导体层30a、30b…中的规定的线圈导体层(规定的一次线圈导体层的一个例子)相同的形状，并且，与n个线圈导体层30a、30b…中的规定的线圈导体层电以并联的方式电连接。并且，并联线圈导体层36相对于n个线圈导体层34a、34b…中的设置在最上侧的线圈导体层(规定的三次线圈导体层的一个例子)设置于上侧。

另外，并联线圈导体层36与n个线圈导体层34a、34b…中的设置在最上侧的线圈导体层的上下方向的间隔比在n个线圈导体层30a、30b…、n个线圈导体层32a、32b…以及n个线圈导体层34a、34b…中在上下方向相邻的线圈导体层彼此的间隔大。

另外，对n为偶数的情况进行说明。该情况下，一次线圈L1所包括的n个线圈导体层30a、30b…包括在从上侧观察时呈顺时针方向旋回并且朝向外周侧的涡旋状的n/2个线圈导体层30a、30c、30e…、以及在从上侧观察时呈顺时针方向旋回并且从内周侧朝向外周侧的涡旋状的n/2个线圈导体层30b、30d、30f…。并且，一次线圈L1通过将n/2个线圈导体层30a、30c、30e…和n/2个线圈导体层30b、30d、30f…交替地以串联的方式电连接来构成。由此，不需要引出导体层60。

(第二变形例)

以下，参照附图对第二变形例所涉及的电子部件10b的构成进行说明。图9是表示电子部件10b的线圈导体层30a-1、30a-2、32a、34a、30b、32b-1、32b-2、34b-1、34b-2以及并联线圈导体层36的位置关系的示意图。

在电子部件10a中，如图7B所示，线圈导体层30b和并联线圈导体层36以并联的方式电连接。另一方面，在电子部件10b中，如图9所示，线圈导体层30a-1和线圈导体层30a-2以并联的方式电连接，线圈导体层32b-1和线圈导体层32b-2以并联的方式电连接，线圈导体层34b-1和线圈导体层34b-2以并联的方式电连接。可以像这样，线圈导体层在多处以并联的方式连接。

(第三变形例)

以下，参照附图对第三变形例所涉及的电子部件10c的构成进行说明。图10是图1的电子部件10c的A-A的剖面构造图。关于电子部件10c的外观立体图以及分解立体图引用图1以及图2。

电子部件10c在线圈导体层30a、32a、34a以及并联线圈导体层36的厚度上与电子部件10不同。更加详细而言，在电子部件10中，如图3所示，线圈导体层30a以及并联线圈导体层36的厚度是厚度d2，线圈导体层32a、34a的厚度是厚度d1。并且，厚度d2是厚度d1的一半。由此，线圈导体层30a的剖面面积和并联线圈导体层36的剖面面积的合计与线圈导体层32a的剖面面积以及线圈导体层34a的剖面面积实质相等。

另一方面，在电子部件10c中，如图10所示，线圈导体层32a、34a的厚度是厚度d1，线圈导体层30a的厚度是厚度d3，并联线圈导体层36的厚度是厚度d4。在图10中，厚度d4是厚度d3的1/3左右。也可以像这样，线圈导体层30a的厚度与并联线圈导体层36的厚度不相等。其中，厚度d3与厚度d4的合计与厚度d1实质相等。由此，线圈导体层30a的剖面面积和并联线圈导体层36的剖面面积的合计与线圈导体层32a的剖面面积以及线圈导体层34a的剖面面积实质相等。

在以上这样的电子部件10c中也能够起到与电子部件10相同的作用效果。

应予说明，在电子部件10c中，厚度d4也可以比厚度d3大。

(第四变形例)

以下，参照附图对第四变形例所涉及的电子部件10d的构成进行说明。图11是图1的电子部件10d的A-A的剖面构造图。关于电子部件10d的外观立体图引用图1。

电子部件10d在未设置有并联线圈导体层36这一点、以及线圈导体层30a与线圈导体层32a的间隔和线圈导体层32a与线圈导体层34a的间隔不同这一点上与电子部件10不同。

线圈导体层30a、32a、34a从下侧向上侧按该顺序排列，并且通过相互磁耦合来构成共模滤波器。在线圈导体层30a、线圈导体层32a以及线圈导体层34a中在上下方向相邻的线圈导体层彼此的间隔不均匀。在电子部件10d中，线圈导体层30a与线圈导体层32a的间隔D11比线圈导体层32a与线圈导体层34a的间隔D12大。

在电子部件10，通过设置并联线圈导体层36，差动阻抗I31与差动阻抗I12和差动阻抗I23接近。并且，线圈导体层34a与并联线圈导体层36的间隔D2比线圈导体层30a与线圈导体层32a的间隔D1、以及线圈导体层32a与线圈导体层34a的间隔D1大。由此，差动阻抗I31比差动阻抗I12、I23略大。

另一方面，在电子部件10d，由于未设置有并联线圈导体层36，因此，不像电子部件10那样，差动阻抗I12、差动阻抗I23、以及差动阻抗I31并不接近。因而，差动阻抗I31比差动阻抗I12、II23大。在该状态下，线圈导体层30a与线圈导体层32a的间隔D11比线圈导体层32a与线圈导体层34a的间隔D12大。因此，差动阻抗I12、I13变大。结果，差动阻抗I13最大，差动阻抗I23最小。

如上所述那样，在电子部件10d中，并联线圈导体层36并不是必须的。更加详细而言，在图13所示的电路基板600中，信号线604与信号线608之间的差动阻抗比信号线604与信号线606之间的差动阻抗以及信号线606与信号线608之间的差动阻抗大。其中，存在根据电路基板600的构造，例如信号线604与信号线608之间的差动阻抗最大，信号线606与信号线608的差动阻抗最小的情况。在这样的电路基板600中，若安装电子部件10d，则实现差动阻抗的匹配。

应予说明，根据电路基板600的构造，也可以为线圈导体层30a与线圈导体层32a的间隔D11比线圈导体层32a与线圈导体层34a的间隔D12小。

(其它实施方式)

本发明所涉及的电子部件不限于电子部件10、10a～10d，能够在其主旨的范围内进行变更。

应予说明，也可以任意地组合电子部件10、10a～10d的构成。

应予说明，在电子部件10中，线圈导体层30a和并联线圈导体层36通过连接导体70a、70d、引出导体层60以及层间连接导体v1以并联的方式电连接，但例如也可以仅通过层间连接导体来并联连接，还可以不使用层间连接导体，通过连接导体70a、70b以及连接导体层的组合来以并联的方式电连接。应予说明，关于其它的线圈导体层或者并联线圈导体层的并联电连接也相同。

应予说明，在电子部件10a中，如图8B所示，线圈导体层30a、32a、32b、34a、34b的厚度是厚度d1，线圈导体层30b的厚度以及并联线圈导体层36的厚度是厚度d2。并且，厚度d1比厚度d2大。但是，线圈导体层30a、30b、32a、32b、34a、34b的厚度以及并联线圈导体层36的厚度并不局限于此。例如，线圈导体层30a、30b的厚度以及并联线圈导体层36的厚度也可以彼此实质相等。该情况下，优选线圈导体层30a、30b的厚度以及并联线圈导体层36的厚度例如被设计为一次线圈L1的导体的体积、二次线圈L2的导体的体积、以及三次线圈L3的导体的体积相等。因此，线圈导体层30a、30b的厚度以及并联线圈导体层36的厚度是线圈导体层32a、32b、34a、34b的厚度的2/3。此时，由于线圈导体层30a、30b以及并联线圈导体层36的层叠条件相等，因此，能够实现由厚度的不同引起的应力集中的降低、可靠性的提高、工序合理化。

应予说明，电子部件10、10a～10d通过光蚀刻方法来制作，但例如也可以通过层叠印刷了线圈导体层的绝缘体层的层叠方法来制作。

应予说明，作为在线圈导体层30a、30b、32a、32b、34a、34b以及并联线圈导体层36中在上下方向上相邻的线圈导体层彼此的间隔不均匀的一个例子，像图8B的电子部件10a那样，示出线圈导体层34b与并联线圈导体层36的间隔比在线圈导体层30a、30b、32a、32b、34a中在上下方向上相邻的线圈导体层彼此的间隔大的例子。在电子部件10a中，在线圈导体层30a、30b、32a、32b、34a中在上下方向上相邻的线圈导体层彼此的间隔全部实质相等。然而，在线圈导体层30a、30b、32a、32b、34a中在上下方向上相邻的线圈导体层彼此的间隔中，也可以包括至少1个以上不同的间隔，在线圈导体层30a、30b、32a、32b、34a中在上下方向上相邻的线圈导体层彼此的间隔也可以全部相互不同。即使是这样的构成，也存在根据电路基板600的信号线604、606、608的布局，差动阻抗匹配的情况。具体而言，作为这样的布局的例，列举信号线604与信号线606的间隔、和信号线606与信号线608的间隔不同的情况。

应予说明，在电子部件10a中，并联线圈导体层36与线圈导体层30b以并联的方式连接，例如，但并联线圈导体层36也可以与线圈导体层30a以并联的方式连接。

如上所述那样，本发明对电子部件有用，尤其在具备由3个线圈构成的共模滤波器的电子部件中，在能够调整线圈间的差动阻抗这一点上较优异。

Claims (9)

1.一种电子部件，其特征在于，具备：

层叠体，其通过在层叠方向层叠多个绝缘体层而构成；

一次线圈，其包括1个以上的一次线圈导体层；

二次线圈，其包括1个以上的二次线圈导体层；以及

三次线圈，其包括1个以上的三次线圈导体层，

所述一次线圈至所述三次线圈在所述层叠方向排列，并且构成共模滤波器，

在所述1个以上的一次线圈导体层、所述1个以上的二次线圈导体层以及所述1个以上的三次线圈导体层中在所述层叠方向上相邻的线圈导体层彼此的间隔不均匀。

2.根据权利要求1所述的电子部件，其特征在于，

所述1个以上的一次线圈导体层包括n个一次线圈导体层以及一个并联一次线圈导体层，

所述1个以上的二次线圈导体层包括n个二次线圈导体层，

所述1个以上的三次线圈导体层包括n个三次线圈导体层，

所述一次线圈、所述二次线圈以及所述三次线圈具有彼此实质相等的电流路径的长度，

通过所述一次线圈导体层、所述二次线圈导体层以及所述三次线圈导体层逐个从所述层叠方向的一侧向另一侧按该顺序排列来构成一个线圈导体层组，

n个所述线圈导体层组从所述层叠方向的一侧向另一侧排列，

所述并联一次线圈导体层呈与所述n个一次线圈导体层内的规定的一次线圈导体层相同的形状，并且与该规定的一次线圈导体层以并联的方式电连接，并且，相对于设置在所述层叠方向的最靠近另一侧处的规定的所述三次线圈导体层设置于该层叠方向的另一侧，

所述并联一次线圈导体层与所述规定的三次线圈导体层在所述层叠方向上的间隔比在所述n个一次线圈导体层、所述n个二次线圈导体层以及所述n个三次线圈导体层中在所述层叠方向上相邻的线圈导体层彼此的间隔大。

3.根据权利要求2所述的电子部件，其特征在于，

在所述n个一次线圈导体层、所述n个二次线圈导体层以及所述n个三次线圈导体层中在所述层叠方向上相邻的线圈导体层彼此的间隔实质均匀。

4.根据权利要求2或者3所述的电子部件，其特征在于，还具备：

第一外部电极；以及

第一引出导体层，其在所述层叠方向的一侧观察时不呈涡旋状，

所述n个一次线圈导体层包括端部一次线圈导体层，在从所述层叠方向的一侧观察时，该端部一次线圈导体层呈向规定方向旋回并且从外周侧朝向内周侧的涡旋状，

所述第一引出导体层中继所述端部一次线圈导体层的内周侧的端部与所述第一外部电极的连接，并且在所述层叠方向上设置在所述并联一次线圈导体层与所述规定的三次线圈导体层之间。

5.根据权利要求2或者3所述的电子部件，其特征在于，还具备：

第二外部电极；

第三外部电极；

第二引出导体层，其在从所述层叠方向的一侧观察时不呈涡旋状；以及

第三引出导体层，其在从所述层叠方向的一侧观察时不呈涡旋状，

所述n个二次线圈导体层包括端部二次线圈导体层，在从所述层叠方向的一侧观察时，该端部二次线圈导体层呈向规定方向旋回并且从外周侧朝向内周侧的涡旋状，

所述n个三次线圈导体层包括端部三次线圈导体层，在从所述层叠方向的一侧观察时，该端部三次线圈导体层呈向规定方向旋回并且从外周侧朝向内周侧的涡旋状，

所述第二引出导体层中继所述端部二次线圈导体层的内周侧的端部与所述第二外部电极的连接，并且在所述层叠方向上设置在所述并联一次线圈导体层与所述规定的三次线圈导体层之间，

所述第三引出导体层中继所述端部三次线圈导体层的内周侧的端部与所述第三外部电极的连接，并且在所述层叠方向上设置在所述并联一次线圈导体层与所述规定的三次线圈导体层之间，

所述第一外部电极、所述第二外部电极以及所述第三外部电极在与所述层叠方向正交的规定方向上按该顺序排列。

6.根据权利要求2至4中任意一项所述的电子部件，其特征在于，

所述规定的一次线圈导体层的剖面面积和所述并联一次线圈导体层的剖面面积的合计与该规定的一次线圈导体层以外的n-1个所述一次线圈导体层的剖面面积实质相等。

7.根据权利要求6所述的电子部件，其特征在于，

所述规定的一次线圈导体层的剖面面积与所述并联一次线圈导体层的剖面面积实质相等。

8.根据权利要求6或者7所述的电子部件，其特征在于，

所述规定的一次线圈导体层的剖面面积和所述并联一次线圈导体层的剖面面积的合计与该规定的一次线圈导体层以外的所述一次线圈导体层的剖面面积、所述二次线圈导体层的剖面面积、以及所述三次线圈导体层的剖面面积实质相等。

9.根据权利要求6至8中任意一项所述的电子部件，其特征在于，

构成所述一次线圈的导体的体积、构成所述二次线圈的导体的体积、以及构成所述三次线圈的导体的体积彼此实质相等。