JP4458093B2 - 電子部品及び電子部品製造方法 - Google Patents
電子部品及び電子部品製造方法 Download PDFInfo
- Publication number
- JP4458093B2 JP4458093B2 JP2006550629A JP2006550629A JP4458093B2 JP 4458093 B2 JP4458093 B2 JP 4458093B2 JP 2006550629 A JP2006550629 A JP 2006550629A JP 2006550629 A JP2006550629 A JP 2006550629A JP 4458093 B2 JP4458093 B2 JP 4458093B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- dielectric layer
- external electrode
- dielectric
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910003322 NiCu Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/02—Casings
- H01F27/027—Casings specially adapted for combination of signal type inductors or transformers with electronic circuits, e.g. mounting on printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
Description
この発明は、小型化及び高密度化が要求される電子回路に実装することができる電子部品及び電子部品製造方法に関するものである。
従来、この種の電子部品としては、例えば特許文献1等に開示されたチップ型のコモンモードチョークコイルがある。コモンモードチョークコイルは、高速差動伝送路中のノイズを除去するために実装されるもので、ノーマルモード時に、差動信号を効率良く通し、コモンモード時に、侵入したノイズを除去する機能を有する。
近年の電子回路の小型化及び高密度化に伴い、このようなチップ型のコモンモードチョークコイルについても極小化が要求されてきている。しかし、部品の極小化は、外部電極間の狭小化を強いることとなり、外部電極間に浮遊容量を発生させる原因となる。この浮遊容量の発生は、外部電極付近における特性インピーダンスの不整合を生じさせるおそれがある。この特性インピーダンスの不整合は、ノーマルモード時における差動信号の伝送特性を低下させるだけでなく、差動信号をコモンモードノイズに変化させるという不具合を生じさせる。このような不具合を解決するために、外部電極自体を細形化する方法も考えられるが、外部電極の基板への固着力の低下が問題となる。
低誘電率誘電体を外部電極の下に敷いて、外部電極に生じる浮遊容量を抑制する技術が、例えば特許文献2等に開示されており、この技術を、チップ本体の端部に複数の外部電極が隣接するコモンモードチョークコイルのような電子部品に応用することが考えられる。
近年の電子回路の小型化及び高密度化に伴い、このようなチップ型のコモンモードチョークコイルについても極小化が要求されてきている。しかし、部品の極小化は、外部電極間の狭小化を強いることとなり、外部電極間に浮遊容量を発生させる原因となる。この浮遊容量の発生は、外部電極付近における特性インピーダンスの不整合を生じさせるおそれがある。この特性インピーダンスの不整合は、ノーマルモード時における差動信号の伝送特性を低下させるだけでなく、差動信号をコモンモードノイズに変化させるという不具合を生じさせる。このような不具合を解決するために、外部電極自体を細形化する方法も考えられるが、外部電極の基板への固着力の低下が問題となる。
低誘電率誘電体を外部電極の下に敷いて、外部電極に生じる浮遊容量を抑制する技術が、例えば特許文献2等に開示されており、この技術を、チップ本体の端部に複数の外部電極が隣接するコモンモードチョークコイルのような電子部品に応用することが考えられる。
しかし、上記特許文献2等に開示された技術を、コモンモードチョークコイルのような電子部品に適用すると、次のような問題が生じる。
図14は、従来技術の問題点を説明するための部分概略断面図である。
上記技術を用いると、チップ本体の両端部で対向する外部電極間では、浮遊容量抑制効果を十分に発揮する。しかしながら、図14に示すように、この技術は、高誘電率のチップ本体100の一方端部に、低誘電率誘電体111,112を並設し、これら低誘電率誘電体111,112を覆うように外部電極101,102を形成することとなる。このため、低誘電率誘電体111,112の周縁部101a,102aが高誘電率のチップ本体100に接触した状態になる。このため、高誘電率のチップ本体100を挟んだ状態で隣接する周縁部101a,102aを電極としたコンデンサが形成されることとなり、図14の破線で示すように、チップ本体100の誘電率に対応した大きな浮遊容量Cが周縁部101a,102a間に生じることとなる。
図14は、従来技術の問題点を説明するための部分概略断面図である。
上記技術を用いると、チップ本体の両端部で対向する外部電極間では、浮遊容量抑制効果を十分に発揮する。しかしながら、図14に示すように、この技術は、高誘電率のチップ本体100の一方端部に、低誘電率誘電体111,112を並設し、これら低誘電率誘電体111,112を覆うように外部電極101,102を形成することとなる。このため、低誘電率誘電体111,112の周縁部101a,102aが高誘電率のチップ本体100に接触した状態になる。このため、高誘電率のチップ本体100を挟んだ状態で隣接する周縁部101a,102aを電極としたコンデンサが形成されることとなり、図14の破線で示すように、チップ本体100の誘電率に対応した大きな浮遊容量Cが周縁部101a,102a間に生じることとなる。
この発明は、上述した課題を解決するためになされたもので、隣接した外部電極間に生じる浮遊容量の大きさを制御可能な電子部品及び電子部品製造方法を提供することを目的とする。
上記課題を解決するために、請求項1の発明は、回路ブロックを1対の基板素体によって挟んでなるチップ本体と、各回路ブロック内に形成された回路パターンの端部であって且つ回路ブロックから露出した部分に接続された状態で、一方の基板素体の表面から他方の基板素体の表面に架けて形成された略コ字状の複数の外部電極とを備える電子部品であって、所定誘電率の誘電体層を、回路パターンの露出部分を避けた状態で、各外部電極とチップ本体との間に介設し、誘電体層の幅を、各外部電極の幅以上に設定して、各外部電極が当該誘電体膜上からはみ出さないようにし、誘電体層が形成される1対の基板素体の表面の部位であって且つ回路パターンの露出部分の近傍に、この露出部分の幅以上の長さの長溝を凹設した構成とする。
かかる構成により、誘電体層が、各外部電極とチップ本体との間に介設され、しかも、各外部電極が当該誘電体膜上からはみ出していないので、電子部品の使用時に生じる外部電極間の浮遊容量の大きさは、誘電体層の誘電率に対応する。
かかる構成により、誘電体層が、各外部電極とチップ本体との間に介設され、しかも、各外部電極が当該誘電体膜上からはみ出していないので、電子部品の使用時に生じる外部電極間の浮遊容量の大きさは、誘電体層の誘電率に対応する。
請求項2の発明は、請求項1に記載の電子部品において、誘電体層の誘電率を、基板素体の誘電率よりも低く設定した構成とする。
かかる構成により、隣接した外部電極に生じる浮遊容量を抑制し、外部電極付近の特性インピーダンスの低下を防止することができる。
かかる構成により、隣接した外部電極に生じる浮遊容量を抑制し、外部電極付近の特性インピーダンスの低下を防止することができる。
請求項3の発明は、請求項2に記載の電子部品において、誘電体層を、外部電極毎に分離形成して、空気層を隣り合う外部電極の間に介在させた構成とする。
かかる構成により、誘電率の最も低い空気層を外部電極間に介在させるので、隣接した外部電極に生じる浮遊容量のさらなる抑制を図ることができる。
かかる構成により、誘電率の最も低い空気層を外部電極間に介在させるので、隣接した外部電極に生じる浮遊容量のさらなる抑制を図ることができる。
請求項4の発明は、請求項1に記載の電子部品において、誘電体層の誘電率を、基板素体の誘電率以上に設定した構成とする。
かかる構成により、隣接した外部電極に生じる浮遊容量を増大させ、外部電極付近の特性インピーダンスを所望値まで低下させることができる。
かかる構成により、隣接した外部電極に生じる浮遊容量を増大させ、外部電極付近の特性インピーダンスを所望値まで低下させることができる。
請求項5の発明は、請求項4に記載の電子部品において、誘電体層を、隣り合う外部電極に亘って形成し、誘電体層を隣り合う外部電極の間にも介在させた構成とする。
かかる構成により、基板素体の誘電率以上の誘電率を有する誘電体層を隣接した外部電極間に介在させるので、特性インピーダンスをさらに低いレベルまで低下させることができる。
かかる構成により、基板素体の誘電率以上の誘電率を有する誘電体層を隣接した外部電極間に介在させるので、特性インピーダンスをさらに低いレベルまで低下させることができる。
請求項6の発明は、請求項1ないし請求項5のいずれかに記載の電子部品において、電子部品は、コモンモードチョークコイルであり、積層され且つ回路パターンとしてのコイルパターンをそれぞれ内部に有した回路ブロックとしての第1及び第2コイルブロックと、1対の基板素体としての1対の磁性体基板と、第1コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第1外部電極及び第2外部電極と、第2コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第3外部電極及び第4外部電極とを備える構成とした。
請求項7の発明は、請求項1ないし請求項6のいずれかに記載の電子部品を製造する電子部品製造方法であって、チップ本体を形成する第1工程と、誘電体層が形成される1対の基板素体の表面の部位であって且つ回路パターンの露出部分の近傍に、露出部分の幅以上の長さの長溝を凹設する第2工程と、少なくとも回路パターンの露出部分を隠した状態で、所定粘性の誘電体ペーストを、一方の基板素体の表面から他方の基板素体の表面に架けて塗布することにより、誘電体層を形成する第3工程と、外部電極を誘電体層上に形成する第4工程とを具備する構成とした。
かかる構成により、第1工程において、チップ本体が形成され、第2工程において、回路パターンの露出部分の近傍に、露出部分の幅以上の長さの長溝が凹設される。そして、第3工程において、少なくとも回路パターンの露出部分が隠された状態で、所定粘性の誘電体ペーストが、一方の基板素体の表面から他方の基板素体の表面に架けて塗布される。このとき、誘電体ペーストが延びて、回路パターンの露出部分に侵入し、露出部分を覆って、外部電極との接続不良を発生させるおそれがある。しかし、この発明の電子部品製造方法では、第2工程において、長溝が回路パターンの露出部分の近傍に凹設されているので、誘電体ペーストは、露出部分側に延びず、この長溝内に収納される。しかも、その表面張力によって、誘電体ペーストが長溝内に引き込まれるので、誘電体ペーストが長溝から漏れ出ることはない。そして、第4工程において、外部電極がかかる誘電体層上に形成される。
かかる構成により、第1工程において、チップ本体が形成され、第2工程において、回路パターンの露出部分の近傍に、露出部分の幅以上の長さの長溝が凹設される。そして、第3工程において、少なくとも回路パターンの露出部分が隠された状態で、所定粘性の誘電体ペーストが、一方の基板素体の表面から他方の基板素体の表面に架けて塗布される。このとき、誘電体ペーストが延びて、回路パターンの露出部分に侵入し、露出部分を覆って、外部電極との接続不良を発生させるおそれがある。しかし、この発明の電子部品製造方法では、第2工程において、長溝が回路パターンの露出部分の近傍に凹設されているので、誘電体ペーストは、露出部分側に延びず、この長溝内に収納される。しかも、その表面張力によって、誘電体ペーストが長溝内に引き込まれるので、誘電体ペーストが長溝から漏れ出ることはない。そして、第4工程において、外部電極がかかる誘電体層上に形成される。
請求項8の発明は、請求項7に記載の電子部品製造方法において、長溝の溝幅を、基板素体の厚さの1/2倍〜1/3倍に設定した構成とする。
請求項9の発明は、請求項7又は請求項8に記載の電子部品製造方法において、1対の長溝を、回路パターンの露出部分の両側に凹設した構成とする。
かかる構成により、誘電体ペーストの露出部分への侵入が、1対の長溝によって、完全に阻止される。
かかる構成により、誘電体ペーストの露出部分への侵入が、1対の長溝によって、完全に阻止される。
以上詳しく説明したように、この発明の電子部品によれば、電子部品の使用時に生じる外部電極間の浮遊容量の大きさが、誘電体層の誘電率に対応するので、部品の極小化に伴い、隣接した外部電極間の生じる浮遊容量の大きさを、誘電体層の誘電率によって自由に制御することができる。
特に、請求項2の発明に係る電子部品によれば、外部電極に生じる浮遊容量を抑制して、外部電極付近の特性インピーダンスの低下を防止するので、特性インピーダンス低下によるノイズの発生等を防止することができ、この結果、正常な動作特性を確保することができる。さらに、請求項3の発明に係る電子部品によれば、外部電極に生じる浮遊容量のさらなる抑制を図ることができるので、電子部品の動作特性をさらに向上させることができる。
特に、請求項2の発明に係る電子部品によれば、外部電極に生じる浮遊容量を抑制して、外部電極付近の特性インピーダンスの低下を防止するので、特性インピーダンス低下によるノイズの発生等を防止することができ、この結果、正常な動作特性を確保することができる。さらに、請求項3の発明に係る電子部品によれば、外部電極に生じる浮遊容量のさらなる抑制を図ることができるので、電子部品の動作特性をさらに向上させることができる。
また、請求項4及び請求項5の発明に係る電子部品によれば、外部電極付近の特性インピーダンスを所望値まで低下させることができるので、非常に便利である。
請求項7ないし請求項9の発明に係る電子部品製造方法によれば、第2工程において、長溝を回路パターンの露出部分の近傍に凹設し、第3工程のおける誘電体ペーストの露出部分側への延出を阻止するので、外部電極と回路パターンとの接続不良がない高性能の電子部品を製造することができる。
1…電子部品、 2…チップ本体、 3…第1コイルブロック、 4…第2コイルブロック、 5,6…磁性体基板、 5a,6a…表面、 5b,6b…側面、 7−1〜7−4…外部電極、 8,8′…誘電体層、 9…長溝、 33,41…コイルパターン、 33a1,33c1,41b1,41a1…先端、 81…下誘電体層部、 82…上誘電体層部、 B…間隙、 C…浮遊容量、 T…厚さ、 W7,W8,d1,d2…幅。
以下、この発明の最良の形態について図面を参照して説明する。
図1は、この発明の第1実施例に係る電子部品を示す外観図であり、図2は、図1の矢視A−A断面図であり、図3は、コイルパターンの露出部分を示す電子部品の正面図であり、図4は、電子部品の分解斜視図である。
この実施例の電子部品1は、コモンモードチョークコイルであり、図1ないし図3に示すように、チップ本体2と第1ないし第4外部電極7−1〜7−4とで構成されている。
この実施例の電子部品1は、コモンモードチョークコイルであり、図1ないし図3に示すように、チップ本体2と第1ないし第4外部電極7−1〜7−4とで構成されている。
チップ本体2は、回路ブロックとしての第1及び第2コイルブロック3,4を基板素体としての磁性体基板5,6によって上下から挟んでなる。
第1コイルブロック3は、図4に示すように、磁性体基板5上に積層された絶縁層31,32とコイルパターン33とで構成されている。
具体的には、磁性体基板5上に、絶縁層31が積層されて、コイルパターン33の一方端部33aがこの絶縁層31上に形成されている。この一方端部33aの先端33a1は絶縁層31の縁に至り、第1コイルブロック3から露出している。そして、ビアホール32aを有した絶縁層32が、一方端部33aの上から絶縁層31上に積層され、コイルパターン33がこの絶縁層32上に形成されている。このコイルパターン33の他方端部33cの先端33c1は絶縁層32の縁に至り、第1コイルブロック3から露出している。そして、コイルパターン33の内側端部33bと一方端部33aの後端33a2とが、絶縁層32に設けられたビアホール32aを通じて電気的に接続されている。
このようなコイルパターン33は、平面型のスパイラル状コイルパターンであり、一方端部33aを除くコイルパターン33の全ての部分が絶縁層32の表面にパターン形成されている。
具体的には、磁性体基板5上に、絶縁層31が積層されて、コイルパターン33の一方端部33aがこの絶縁層31上に形成されている。この一方端部33aの先端33a1は絶縁層31の縁に至り、第1コイルブロック3から露出している。そして、ビアホール32aを有した絶縁層32が、一方端部33aの上から絶縁層31上に積層され、コイルパターン33がこの絶縁層32上に形成されている。このコイルパターン33の他方端部33cの先端33c1は絶縁層32の縁に至り、第1コイルブロック3から露出している。そして、コイルパターン33の内側端部33bと一方端部33aの後端33a2とが、絶縁層32に設けられたビアホール32aを通じて電気的に接続されている。
このようなコイルパターン33は、平面型のスパイラル状コイルパターンであり、一方端部33aを除くコイルパターン33の全ての部分が絶縁層32の表面にパターン形成されている。
一方、第2コイルブロック4は、第1コイルブロック3上に積層されたコイルパターン41と絶縁層40,42,43とで構成されている。
具体的には、絶縁層40が第1コイルブロック3のコイルパターン33上に積層され、コイルパターン41がこの絶縁層40上に形成されている。このコイルパターン41の一方端部41aの先端41a1は、絶縁層40の縁に至り、第2コイルブロック4から露出している。そして、ビアホール42aを有した絶縁層42が、コイルパターン41の上から積層され、コイルパターン41の他方端部41bがこの絶縁層42上に形成されている。この他方端部41bの先端41b1は絶縁層42の縁に至り、第2コイルブロック4から露出している。そして、コイルパターン41の内側端部41cと他方端部41bの後端41b2とがビアホール42aを通じて電気的に接続されている。
このようなコイルパターン41は、コイルパターン33と同様に、平面型のスパイラル状コイルパターンであり、他方端部41bを除くコイルパターン41の全ての部分が絶縁層40の表面にパターン形成されている。
そして、コイルパターン41の他方端部41bを覆うように、絶縁層43が積層され、磁性体基板6が、図示しない接着剤によって絶縁層43上に接着されている。
具体的には、絶縁層40が第1コイルブロック3のコイルパターン33上に積層され、コイルパターン41がこの絶縁層40上に形成されている。このコイルパターン41の一方端部41aの先端41a1は、絶縁層40の縁に至り、第2コイルブロック4から露出している。そして、ビアホール42aを有した絶縁層42が、コイルパターン41の上から積層され、コイルパターン41の他方端部41bがこの絶縁層42上に形成されている。この他方端部41bの先端41b1は絶縁層42の縁に至り、第2コイルブロック4から露出している。そして、コイルパターン41の内側端部41cと他方端部41bの後端41b2とがビアホール42aを通じて電気的に接続されている。
このようなコイルパターン41は、コイルパターン33と同様に、平面型のスパイラル状コイルパターンであり、他方端部41bを除くコイルパターン41の全ての部分が絶縁層40の表面にパターン形成されている。
そして、コイルパターン41の他方端部41bを覆うように、絶縁層43が積層され、磁性体基板6が、図示しない接着剤によって絶縁層43上に接着されている。
また、図1ないし図4において、符号9は、長溝である。
この長溝9は、後述する製造時に、誘電体層8が、第1のコイルブロック3,第2のコイルブロック4側にはみ出て、コイルパターン33,41の露出部分である先端33a1,33c1,41b1,41a1にかかることを防止するための溝である。後述する電子部品1の製造方法の第2工程説明時において詳しく説明するが、図2に示すように、各長溝9は、誘電体層8が形成される磁性体基板5,6の側面5b,6bにそれぞれ凹設され、しかも、上下の長溝9,9は、露出部分である先端33a1(33c1),41b1(41a1)の近傍に配設されている。そして、各長溝9は、、露出した各先端33a1(33c1,41b1,41a1)の幅以上の長さに設定されている。
この長溝9は、後述する製造時に、誘電体層8が、第1のコイルブロック3,第2のコイルブロック4側にはみ出て、コイルパターン33,41の露出部分である先端33a1,33c1,41b1,41a1にかかることを防止するための溝である。後述する電子部品1の製造方法の第2工程説明時において詳しく説明するが、図2に示すように、各長溝9は、誘電体層8が形成される磁性体基板5,6の側面5b,6bにそれぞれ凹設され、しかも、上下の長溝9,9は、露出部分である先端33a1(33c1),41b1(41a1)の近傍に配設されている。そして、各長溝9は、、露出した各先端33a1(33c1,41b1,41a1)の幅以上の長さに設定されている。
チップ本体2は、以上の如き構造をなし、第1ないし第4外部電極7−1〜7−4が、図1に示すように、このチップ本体2の外側に形成されている。
具体的には、図1ないし図3に示すように、第1外部電極7−1は、コイルパターン33の一方端部33aの露出した先端33a1に接続され、第2外部電極7−2は、コイルパターン33の露出した先端33c1に接続されている。これにより、実装時に、差動信号等をコイルパターン33に通すことができるようになっている。また、第3外部電極7−3は、コイルパターン41の他方端部41bの露出した先端41b1に接続され、第4外部電極7−4は、コイルパターン41の露出した先端41a1に接続されている。これにより、実装時に、差動信号等をコイルパターン41に通すことができるようになっている。
具体的には、図1ないし図3に示すように、第1外部電極7−1は、コイルパターン33の一方端部33aの露出した先端33a1に接続され、第2外部電極7−2は、コイルパターン33の露出した先端33c1に接続されている。これにより、実装時に、差動信号等をコイルパターン33に通すことができるようになっている。また、第3外部電極7−3は、コイルパターン41の他方端部41bの露出した先端41b1に接続され、第4外部電極7−4は、コイルパターン41の露出した先端41a1に接続されている。これにより、実装時に、差動信号等をコイルパターン41に通すことができるようになっている。
上記の如くコイルパターン33,41に接続された外部電極7−1〜7−4は、図1及び図2に示すように、上方の磁性体基板6の表面6aから下方の磁性体基板5の表面5aに架けて形成されており、その外形は略コ字状をなす。
しかし、この実施例の電子部品は、各外部電極7−1(7−2〜7−4)をチップ本体2に直接接触させていない。すなわち、誘電体層8がチップ本体2の外側に形成され、各外部電極7−1(7−2〜7−4)は、この誘電体層8の上に形成されている。
具体的には、誘電体層8は、各外部電極7−1(7−2〜7−4)に対応して分離形成されている。例えば、図1において、外部電極7−1に対応した誘電体層8は、隣接する外部電極7−3に対応した誘電体層8と分離しており、これにより、外部電極7−1,7−3との間に、空気層を介在させている。
また、各誘電体層8は、下誘電体層部81と上誘電体層部82とで構成され、これにより、誘電体層8は、コイルパターン33,41の露出部分33a1,33c1,41a1,41b1を避けた状態で、各外部電極7−1(7−2〜7−4)とチップ本体2との間に介在することとなる。すなわち、図2に示すように、各誘電体層8の下誘電体層部81は、L字状をなして、磁性体基板5の表面5aと側面5bに付着し、上誘電体層部82も、L字状をなして、磁性体基板6の表面6aと側面6bに付着している。これにより、図3に示すように、誘電体層8は、コイルパターン33,41の先端33a1(33c1),41b1(41a1)を覆わず、外部電極7−1,7−3(7−2,7−4)の中央部のみが先端33a1(33c1),41b1(41a1)を覆うようにして接続している。
また、図1に示すように、誘電体層8の幅即ち下誘電体層部81及び上誘電体層部82の幅W8は、外部電極7−1〜7−4の幅W7よりも広く設定され、各外部電極7−1(7−2〜7−4)が各誘電体層8からはみ出さないようにされている。そして、誘電体層8の誘電率は、磁性体基板5,6の誘電率よりも低く設定されている。
しかし、この実施例の電子部品は、各外部電極7−1(7−2〜7−4)をチップ本体2に直接接触させていない。すなわち、誘電体層8がチップ本体2の外側に形成され、各外部電極7−1(7−2〜7−4)は、この誘電体層8の上に形成されている。
具体的には、誘電体層8は、各外部電極7−1(7−2〜7−4)に対応して分離形成されている。例えば、図1において、外部電極7−1に対応した誘電体層8は、隣接する外部電極7−3に対応した誘電体層8と分離しており、これにより、外部電極7−1,7−3との間に、空気層を介在させている。
また、各誘電体層8は、下誘電体層部81と上誘電体層部82とで構成され、これにより、誘電体層8は、コイルパターン33,41の露出部分33a1,33c1,41a1,41b1を避けた状態で、各外部電極7−1(7−2〜7−4)とチップ本体2との間に介在することとなる。すなわち、図2に示すように、各誘電体層8の下誘電体層部81は、L字状をなして、磁性体基板5の表面5aと側面5bに付着し、上誘電体層部82も、L字状をなして、磁性体基板6の表面6aと側面6bに付着している。これにより、図3に示すように、誘電体層8は、コイルパターン33,41の先端33a1(33c1),41b1(41a1)を覆わず、外部電極7−1,7−3(7−2,7−4)の中央部のみが先端33a1(33c1),41b1(41a1)を覆うようにして接続している。
また、図1に示すように、誘電体層8の幅即ち下誘電体層部81及び上誘電体層部82の幅W8は、外部電極7−1〜7−4の幅W7よりも広く設定され、各外部電極7−1(7−2〜7−4)が各誘電体層8からはみ出さないようにされている。そして、誘電体層8の誘電率は、磁性体基板5,6の誘電率よりも低く設定されている。
ここで、この実施例の電子部品1を構成する部材の材料について述べておく。
磁性体基板5,6は、誘電率(比誘電率)が10〜15のフェライトを材料とした。また、第1及び第2コイルブロック3,4の絶縁層31,32及び絶縁層40,42,43は、誘電率が3.2のポリイミド樹脂を材料としたが、エポキシ樹脂,ベンゾシクロブテン樹脂等の樹脂類やSiO2等のガラスやガラスセラミックス等も適用することができる。そして、コイルパターン33,33a及びコイルパターン41,41bは、Agを材料とした。勿論、Pb,Cu,Al等の金属又はこれらの合金を用いることもできる。また、磁性体基板6接着用の接着剤は、熱硬化性のポリイミド樹脂を材料とした。そして、外部電極7−1〜7−4は、Ag膜の上にNiを成膜したものであるが、Ab−Pd,Cu,NiCr又はNiCu等の材料を含む金属成膜の上に、Sn、Sn−Pb等の金属膜を成膜しても良い。
そして、誘電体層8は、絶縁層31等と同じく、誘電率が3.2のポリイミド樹脂を材料としており、磁性体基板5,6よりも誘電率を低くしている。勿論、誘電率が3.2程度のエポキシ樹脂,ベンゾシクロブテン樹脂等の樹脂類やSiO2等のガラスやガラスセラミックス等も適用することができる。
磁性体基板5,6は、誘電率(比誘電率)が10〜15のフェライトを材料とした。また、第1及び第2コイルブロック3,4の絶縁層31,32及び絶縁層40,42,43は、誘電率が3.2のポリイミド樹脂を材料としたが、エポキシ樹脂,ベンゾシクロブテン樹脂等の樹脂類やSiO2等のガラスやガラスセラミックス等も適用することができる。そして、コイルパターン33,33a及びコイルパターン41,41bは、Agを材料とした。勿論、Pb,Cu,Al等の金属又はこれらの合金を用いることもできる。また、磁性体基板6接着用の接着剤は、熱硬化性のポリイミド樹脂を材料とした。そして、外部電極7−1〜7−4は、Ag膜の上にNiを成膜したものであるが、Ab−Pd,Cu,NiCr又はNiCu等の材料を含む金属成膜の上に、Sn、Sn−Pb等の金属膜を成膜しても良い。
そして、誘電体層8は、絶縁層31等と同じく、誘電率が3.2のポリイミド樹脂を材料としており、磁性体基板5,6よりも誘電率を低くしている。勿論、誘電率が3.2程度のエポキシ樹脂,ベンゾシクロブテン樹脂等の樹脂類やSiO2等のガラスやガラスセラミックス等も適用することができる。
次いで、この実施例の電子部品1の製造方法について説明する。なお、この製造方法は、この発明の電子部品製造方法を具体的に実現するものでもある。
この実施例の製造方法は、第1工程ないし第4工程の4つの工程からなる。
この実施例の製造方法は、第1工程ないし第4工程の4つの工程からなる。
まず、第1工程を実行する。第1工程は、チップ本体2を形成する工程であり、図4に示すように、フォトリソグラフィ法によって、絶縁層31,32,40,42,43とコイルパターン33,33a,41,41bとを、磁性体基板5上に順次積層した後、磁性体基板6を第2コイルブロック4上で加熱・加圧し、冷却して接着することにより、チップ本体2を形成する。この工程は周知の技術であるので、詳細な記載は省略する。
次に、第2工程を実行する。第2工程は、長溝を凹設する工程である。
図5は、第2工程を説明するためのチップ本体の正面図であり、図6は、チップ本体の側面図である。
図5及び図6に示すように、第2工程においては、1対の長溝9,9を、コイルパターン33,41の露出部分即ち先端33a1(33c1),41b1(41a1)の上下方向両側に凹設する。
具体的には、一方の長溝9を磁性体基板5の側面5bの上側に形成すると共に、他方の長溝9を磁性体基板6の側面6bの下側に形成して、これら長溝9,9を先端33a1(33c1),41b1(41a1)の近傍に位置させる。これら長溝9,9の長さは、先端33a1(33c1),41b1(41a1)の幅d1以上に設定する。この実施例では、図5に示すように、長溝9,9の長さを磁性体基板5,6の側面5b,6bの幅一杯の長さに設定した。また、長溝9の溝幅d2は、図6に示すように、磁性体基板5,6の厚さTの1/2倍〜1/3倍に設定する。かかる長溝9は、周知のサンドブラスト法やレーザ等による切削工法によって行うことができる。
図5は、第2工程を説明するためのチップ本体の正面図であり、図6は、チップ本体の側面図である。
図5及び図6に示すように、第2工程においては、1対の長溝9,9を、コイルパターン33,41の露出部分即ち先端33a1(33c1),41b1(41a1)の上下方向両側に凹設する。
具体的には、一方の長溝9を磁性体基板5の側面5bの上側に形成すると共に、他方の長溝9を磁性体基板6の側面6bの下側に形成して、これら長溝9,9を先端33a1(33c1),41b1(41a1)の近傍に位置させる。これら長溝9,9の長さは、先端33a1(33c1),41b1(41a1)の幅d1以上に設定する。この実施例では、図5に示すように、長溝9,9の長さを磁性体基板5,6の側面5b,6bの幅一杯の長さに設定した。また、長溝9の溝幅d2は、図6に示すように、磁性体基板5,6の厚さTの1/2倍〜1/3倍に設定する。かかる長溝9は、周知のサンドブラスト法やレーザ等による切削工法によって行うことができる。
そして、第3工程を実行する。第3工程は、誘電体層8を形成する工程である。
図7は、不良な誘電体層を示す正面図であり、図8は、第3工程実行後のチップ本体を示す側面図である。
第3工程では、コイルパターン33,41の先端33a1(33c1),41b1(41a1)が露出した面をマスクやスクリーンで覆った状態で、所定粘性の誘電体ペーストを、ローラー工法又はスクリーン印刷法等によって磁性体基板6の表面6aから磁性体基板5の表面5aに架けて塗布する。このとき、磁性体基板5,6の側面5b,6bが平坦であると、例えば、図7に示すように、上誘電体層部82を形成すべき上側の誘電体ペーストが必要以上に下方に延びて、上誘電体層部82の延出部82aが先端33a1を覆い、外部電極7−1とコイルパターン33との接続不良を発生させるおそれがある。また、下側の誘電体ペーストが、下方に縮められ、例えば、外部電極7−3の下側に、十分な大きさの下誘電体層部81を形成することができないという事態が生じるおそれもある。
図7は、不良な誘電体層を示す正面図であり、図8は、第3工程実行後のチップ本体を示す側面図である。
第3工程では、コイルパターン33,41の先端33a1(33c1),41b1(41a1)が露出した面をマスクやスクリーンで覆った状態で、所定粘性の誘電体ペーストを、ローラー工法又はスクリーン印刷法等によって磁性体基板6の表面6aから磁性体基板5の表面5aに架けて塗布する。このとき、磁性体基板5,6の側面5b,6bが平坦であると、例えば、図7に示すように、上誘電体層部82を形成すべき上側の誘電体ペーストが必要以上に下方に延びて、上誘電体層部82の延出部82aが先端33a1を覆い、外部電極7−1とコイルパターン33との接続不良を発生させるおそれがある。また、下側の誘電体ペーストが、下方に縮められ、例えば、外部電極7−3の下側に、十分な大きさの下誘電体層部81を形成することができないという事態が生じるおそれもある。
しかし、この実施例では、上記したように、第2工程において、長溝9,9を磁性体基板5,6の側面5b,6bに形成して、これら長溝9,9を先端33a1(33c1),41b1(41a1)の近傍に位置させているので、余分な誘電体ペーストが長溝9,9内に収納される。例えば、図8の矢印で示すように、誘電体ペーストをチップ本体2の上から下に塗布する場合においては、磁性体基板6上の誘電体ペースト82′は、磁性体基板6の側面6bから第1及び第2コイルブロック3,4側に延出しようとするが、余分な誘電体ペースト82′は長溝9内に落ち込む。しかも、誘電体ペースト82′が、その表面張力によって長溝9内に引き込まれるので、誘電体ペースト82′が長溝9から漏れて、コイルパターン33,41の先端33a1(33c1),41b1(41a1)を覆うようなことはない。一方、磁性体基板5上の誘電体ペースト81′は、磁性体基板5の側面5bの下方に縮まろうとするが、長溝9内に入り込んだ誘電体ペースト81′が縮み力に抗するため、誘電体ペースト81′は縮むことなく、所望の大きさに塗布される。
最後に、第4工程を実行する。第4工程は、外部電極7−1〜7−4を第3工程で形成した誘電体層8上に形成する工程である。
すなわち、Agを含む導電性ペーストを外部電極7−1〜7−4の形成位置に塗布したり、スパッタリングや蒸着等でAg膜を成膜しする。そして、このAg膜の上に、湿式電解メッキで、Niの金属膜をさらに形成することで、外部電極7−1〜7−4を形成する。
すなわち、Agを含む導電性ペーストを外部電極7−1〜7−4の形成位置に塗布したり、スパッタリングや蒸着等でAg膜を成膜しする。そして、このAg膜の上に、湿式電解メッキで、Niの金属膜をさらに形成することで、外部電極7−1〜7−4を形成する。
次に、この実施例の電子部品が示す作用及び効果について説明する。
図9は、電子部品の作用及び効果を説明するための部分概略断面図である。
図1において、外部電極7−1〜7−4を図示しない伝送線路に接続すると、電子部品1はコモンモードチョークコイルとして機能し、ノーマルモード時に、差動信号を効率良く通し、コモンモード時に、侵入したノイズを除去する。
ところで、外部電極7−1,7−3(7−2,7−4)間が狭いと、その間に浮遊容量が生じる。しかし、この実施例の電子部品1では、上記したように、誘電体層8を各外部電極7−1(7−2〜7−4)と磁性体基板5,6との間に介設し、しかも、外部電極7−1,7−3(7−2,7−4)間に、空気層を介在させている。したがって、図9に示すように、外部電極7−1,7−3(7−2,7−4)間の間隙Bには、浮遊容量は生じない。浮遊容量Cは、破線で示すように、誘電率が高い磁性体基板5(6)の部位であって且つ外部電極7−1,7−3(7−2,7−4)間の部位に生じる。しかしながら、3.2という低誘電率の誘電体層8が外部電極7−1,7−3(7−2,7−4)と磁性体基板5(6)との間に介在し、しかも、外部電極7−1,7−3(7−2,7−4)が誘電体層8上からはみ出さない構造となっているので、浮遊容量Cを生じさせる電界は誘電体層8を必ず通ることとなり、誘電体層8によって減衰される。この結果、隣接した外部電極7−1,7−3(7−2,7−4)間に生じる浮遊容量Cが抑制され、外部電極7−1,7−3(7−2,7−4)付近の特性インピーダンスの低下が抑えられる。
図9は、電子部品の作用及び効果を説明するための部分概略断面図である。
図1において、外部電極7−1〜7−4を図示しない伝送線路に接続すると、電子部品1はコモンモードチョークコイルとして機能し、ノーマルモード時に、差動信号を効率良く通し、コモンモード時に、侵入したノイズを除去する。
ところで、外部電極7−1,7−3(7−2,7−4)間が狭いと、その間に浮遊容量が生じる。しかし、この実施例の電子部品1では、上記したように、誘電体層8を各外部電極7−1(7−2〜7−4)と磁性体基板5,6との間に介設し、しかも、外部電極7−1,7−3(7−2,7−4)間に、空気層を介在させている。したがって、図9に示すように、外部電極7−1,7−3(7−2,7−4)間の間隙Bには、浮遊容量は生じない。浮遊容量Cは、破線で示すように、誘電率が高い磁性体基板5(6)の部位であって且つ外部電極7−1,7−3(7−2,7−4)間の部位に生じる。しかしながら、3.2という低誘電率の誘電体層8が外部電極7−1,7−3(7−2,7−4)と磁性体基板5(6)との間に介在し、しかも、外部電極7−1,7−3(7−2,7−4)が誘電体層8上からはみ出さない構造となっているので、浮遊容量Cを生じさせる電界は誘電体層8を必ず通ることとなり、誘電体層8によって減衰される。この結果、隣接した外部電極7−1,7−3(7−2,7−4)間に生じる浮遊容量Cが抑制され、外部電極7−1,7−3(7−2,7−4)付近の特性インピーダンスの低下が抑えられる。
発明者等は、かかる特性インピーダンス低下抑制効果を確認すべく、誘電体層を有しない従来型のコモンモードチョークコイルにおける特性インピーダンスとこの実施例のコモンモードチョークコイルにおける特性インピーダンスとの比較測定を行った。
図10は、誘電体層を有しない従来型のコモンモードチョークコイルの特性インピーダンスとこの実施例のコモンモードチョークコイルの特性インピーダンスとを示す線図である。
この測定では、特性インピーダンスが100Ωの伝送線路にそれぞれのコモンモードチョークコイルを実装して、TDR(Time Domain Reflectmetry)により各部位の特性インピーダンスを測定した。
図9において破線で示す曲線S1が誘電体層を有しない従来型のコモンモードチョークコイルの特性インピーダンスであり、実線で示す曲線S2がこの実施例のコモンモードチョークコイルの特性インピーダンスである。図9に示すように、0.4〜0.5(psec)の位置範囲が外部電極7−1〜7−4付近であり、曲線S1,S2が共に減衰している。しかし、曲線S1に示すように、従来型のコモンモードチョークコイルでは、この範囲において、84Ωまで減衰しているのに対し、この実施例のコモンモードチョークコイルでは、88Ωまでの減衰で済んでおり、伝送線路との整合をとることができることが判る。
図10は、誘電体層を有しない従来型のコモンモードチョークコイルの特性インピーダンスとこの実施例のコモンモードチョークコイルの特性インピーダンスとを示す線図である。
この測定では、特性インピーダンスが100Ωの伝送線路にそれぞれのコモンモードチョークコイルを実装して、TDR(Time Domain Reflectmetry)により各部位の特性インピーダンスを測定した。
図9において破線で示す曲線S1が誘電体層を有しない従来型のコモンモードチョークコイルの特性インピーダンスであり、実線で示す曲線S2がこの実施例のコモンモードチョークコイルの特性インピーダンスである。図9に示すように、0.4〜0.5(psec)の位置範囲が外部電極7−1〜7−4付近であり、曲線S1,S2が共に減衰している。しかし、曲線S1に示すように、従来型のコモンモードチョークコイルでは、この範囲において、84Ωまで減衰しているのに対し、この実施例のコモンモードチョークコイルでは、88Ωまでの減衰で済んでおり、伝送線路との整合をとることができることが判る。
次に、この発明の第2実施例について説明する。
図11は、この発明の第2実施例に係る電子部品の正面図であり、図12は、第2実施例の作用及び効果を説明するための部分概略断面図である。
この実施例の電子部品は、外部電極7−1〜7−4付近の特性インピーダンスを低減させる構造とした点が、上記第1実施例と異なる。
具体的には、図11に示すように、分離していない一層の誘電体層8′を、隣接した外部電極7−1,7−3(7−2,7−4)全体に亘って形成した。すなわち、コイルパターン33,41の先端33a1(33c1),41b1(41a1)の部分のみを回避して、一層の誘電体層8′を、外部電極7−1,7−3(7−2,7−4)の下側に形成し、隣接した外部電極7−1,7−3(7−2,7−4)の間にも誘電体層8′が介在するようにした。そして、この誘電体層8′の誘電率を、磁性体基板5,6の誘電率以上に設定した。
図11は、この発明の第2実施例に係る電子部品の正面図であり、図12は、第2実施例の作用及び効果を説明するための部分概略断面図である。
この実施例の電子部品は、外部電極7−1〜7−4付近の特性インピーダンスを低減させる構造とした点が、上記第1実施例と異なる。
具体的には、図11に示すように、分離していない一層の誘電体層8′を、隣接した外部電極7−1,7−3(7−2,7−4)全体に亘って形成した。すなわち、コイルパターン33,41の先端33a1(33c1),41b1(41a1)の部分のみを回避して、一層の誘電体層8′を、外部電極7−1,7−3(7−2,7−4)の下側に形成し、隣接した外部電極7−1,7−3(7−2,7−4)の間にも誘電体層8′が介在するようにした。そして、この誘電体層8′の誘電率を、磁性体基板5,6の誘電率以上に設定した。
上記したように、この実施例では、誘電体層8′を各外部電極7−1(7−2〜7−4)と磁性体基板5,6との間に介設し、しかも、外部電極7−1,7−3(7−2,7−4)間にも誘電体層8′を介在させている。したがって、図12に示すように、外部電極7−1,7−3(7−2,7−4)間の間隙Bにも誘電体層8b′が存在するので、この部分にも、浮遊容量が生じる。このため、浮遊容量Cは、破線で示すように、磁性体基板5(6)の部位だけでなく、誘電体層8′の存在する部分にも生じる。しかも、誘電体層8′の誘電率を10〜15以上に設定してあるので、非常に大きな浮遊容量Cが、隣接した外部電極7−1,7−3(7−2,7−4)間に生じ、外部電極7−1,7−3(7−2,7−4)付近の特性インピーダンスが大きく低下することとなる。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、基板素体として磁性体基板5,6を適用したが、誘電体基板や絶縁体基板を基板素体として適用することもできる。
また、上記実施例では、製造方法の第2工程において、1対の長溝9,9を、磁性体基板5,6にそれぞれ凹設したが、1つの長溝9を、磁性体基板5,6のいずれか一方にのみ凹設するようにしても良い。
例えば、上記実施例では、基板素体として磁性体基板5,6を適用したが、誘電体基板や絶縁体基板を基板素体として適用することもできる。
また、上記実施例では、製造方法の第2工程において、1対の長溝9,9を、磁性体基板5,6にそれぞれ凹設したが、1つの長溝9を、磁性体基板5,6のいずれか一方にのみ凹設するようにしても良い。
また、上記実施例では、製造方法の第3工程において、誘電体ペーストを、ローラー工法又はスクリーン印刷法等によってチップ本体2の上から下へ塗布する例について説明したが、部分的ディップ法によって、誘電体ペーストをチップ本体2に塗布することもできる。すなわち、図13の(a)に示すように、チップ本体2の磁性体基板5,6の間隔と略等しい間隔Dで形成された凹部201,202を上向きにしてマスク200を配置すると共に、誘電体ペースト81′,82′を凹部201,202にそれぞれ溜めておく。そして、図13の(b)に示すように、凹部201,202の薄い底部をピン210,210を用いて突き上げて、誘電体ペースト81′,82′を盛り上げた状態で、チップ本体2をこの盛り上がった誘電体ペースト81′,82′の表面に向けて下降させる。そして、図13の(c)に示すように、チップ本体2が誘電体ペースト81′,82′表面に接触し時点で、チップ本体2を誘電体ペースト81′,85′表面に押しつけることにより、誘電体ペースト81′,82′が磁性体基板5,6の端面に付着する。しかる後、図13の(d)に示すように、チップ本体2を引き上げることで、磁性体基板5,6に付着した誘電体ペースト81′,82′が表面張力によって、チップ本体2の長溝9内に引き込まれる。この結果、誘電体ペースト81′,82′がコイルパターン33,41の先端33a1(33c1),41b1(41a1)を覆うことなく、磁性体基板5,6の所望箇所にのみ部分的にディップされることとなる。
Claims (9)
- 回路ブロックを1対の基板素体によって挟んでなるチップ本体と、上記各回路ブロック内に形成された回路パターンの端部であって且つ当該回路ブロックから露出した部分に接続された状態で、一方の上記基板素体の表面から他方の上記基板素体の表面に架けて形成された略コ字状の複数の外部電極とを備える電子部品であって、
所定誘電率の誘電体層を、上記回路パターンの露出部分を避けた状態で、上記各外部電極と上記チップ本体との間に介設し、
当該誘電体層の幅を、上記各外部電極の幅以上に設定して、当該各外部電極が当該誘電体膜上からはみ出さないようにし、
当該誘電体層が形成される上記1対の基板素体の表面の部位であって且つ上記回路パターンの露出部分の近傍に、当該露出部分の幅以上の長さの長溝を凹設した、
ことを特徴とする電子部品。 - 請求項1に記載の電子部品において、
上記誘電体層の誘電率を、上記基板素体の誘電率よりも低く設定した、
ことを特徴とする電子部品。 - 請求項2に記載の電子部品において、
上記誘電体層を、上記外部電極毎に分離形成して、空気層を隣り合う外部電極の間に介在させた、
ことを特徴とする電子部品。 - 請求項1に記載の電子部品において、
上記誘電体層の誘電率を、上記基板素体の誘電率以上に設定した、
ことを特徴とする電子部品。 - 請求項4に記載の電子部品において、
上記誘電体層を、隣り合う上記外部電極に亘って形成し、当該誘電体層を隣り合う外部電極の間にも介在させた、
ことを特徴とする電子部品。 - 請求項1ないし請求項5のいずれかに記載の電子部品において、
上記電子部品は、コモンモードチョークコイルであり、
積層され且つ回路パターンとしてのコイルパターンをそれぞれ内部に有した上記回路ブロックとしての第1及び第2コイルブロックと、上記1対の基板素体としての1対の磁性体基板と、上記第1コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第1外部電極及び第2外部電極と、上記第2コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第3外部電極及び第4外部電極とを備える、
ことを特徴とする電子部品。 - 請求項1ないし請求項6のいずれかに記載の電子部品を製造する電子部品製造方法であって、
上記チップ本体を形成する第1工程と、
上記誘電体層が形成される上記1対の基板素体の表面の部位であって且つ上記回路パターンの露出部分の近傍に、当該露出部分の幅以上の長さの長溝を凹設する第2工程と、
少なくとも上記回路パターンの露出部分を隠した状態で、所定粘性の誘電体ペーストを、一方の上記基板素体の表面から他方の上記基板素体の表面に架けて塗布することにより、上記誘電体層を形成する第3工程と、
上記外部電極を上記誘電体層上に形成する第4工程と
を具備することを特徴とする電子部品製造方法。 - 請求項7に記載の電子部品製造方法において、
上記長溝の溝幅を、上記基板素体の厚さの1/2倍〜1/3倍に設定した、
ことを特徴とする電子部品製造方法。 - 請求項7又は請求項8に記載の電子部品製造方法において、
1対の上記長溝を、上記回路パターンの露出部分の両側に凹設した、
ことを特徴とする電子部品製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002115 | 2005-01-07 | ||
JP2005002115 | 2005-01-07 | ||
PCT/JP2005/021659 WO2006073029A1 (ja) | 2005-01-07 | 2005-11-25 | 電子部品及び電子部品製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006073029A1 JPWO2006073029A1 (ja) | 2008-06-12 |
JP4458093B2 true JP4458093B2 (ja) | 2010-04-28 |
Family
ID=36647515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006550629A Expired - Fee Related JP4458093B2 (ja) | 2005-01-07 | 2005-11-25 | 電子部品及び電子部品製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7843701B2 (ja) |
JP (1) | JP4458093B2 (ja) |
WO (1) | WO2006073029A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017155250A1 (ko) * | 2016-03-07 | 2017-09-14 | 주식회사 모다이노칩 | 회로 보호 소자 |
KR101862414B1 (ko) | 2012-12-13 | 2018-05-29 | 삼성전기주식회사 | 공통모드필터 및 이의 제조방법 |
KR20180065346A (ko) * | 2016-12-07 | 2018-06-18 | 주식회사 모다이노칩 | 적층형 소자 |
KR20180088611A (ko) * | 2016-03-07 | 2018-08-06 | 주식회사 모다이노칩 | 회로 보호 소자 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006073029A1 (ja) | 2005-01-07 | 2006-07-13 | Murata Manufacturing Co., Ltd. | 電子部品及び電子部品製造方法 |
JP2008071821A (ja) * | 2006-09-12 | 2008-03-27 | Murata Mfg Co Ltd | コモンモードチョークコイル |
WO2009125656A1 (ja) * | 2008-04-08 | 2009-10-15 | 株式会社村田製作所 | 電子部品 |
US8451083B2 (en) | 2010-05-31 | 2013-05-28 | Tdk Corporation | Coil component and method of manufacturing the same |
JP5195876B2 (ja) | 2010-11-10 | 2013-05-15 | Tdk株式会社 | コイル部品及びその製造方法 |
JP5206775B2 (ja) | 2010-11-26 | 2013-06-12 | Tdk株式会社 | 電子部品 |
JP6081051B2 (ja) | 2011-01-20 | 2017-02-15 | 太陽誘電株式会社 | コイル部品 |
JP2012238841A (ja) | 2011-04-27 | 2012-12-06 | Taiyo Yuden Co Ltd | 磁性材料及びコイル部品 |
JP4906972B1 (ja) | 2011-04-27 | 2012-03-28 | 太陽誘電株式会社 | 磁性材料およびそれを用いたコイル部品 |
JP5048155B1 (ja) * | 2011-08-05 | 2012-10-17 | 太陽誘電株式会社 | 積層インダクタ |
KR20130017598A (ko) * | 2011-08-11 | 2013-02-20 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
JP5761609B2 (ja) | 2011-09-02 | 2015-08-12 | 株式会社村田製作所 | セラミック電子部品、及びセラミック電子部品の製造方法 |
CN102982965B (zh) * | 2011-09-02 | 2015-08-19 | 株式会社村田制作所 | 共模扼流线圈及其制造方法 |
JP6012960B2 (ja) | 2011-12-15 | 2016-10-25 | 太陽誘電株式会社 | コイル型電子部品 |
JP2013131578A (ja) * | 2011-12-20 | 2013-07-04 | Taiyo Yuden Co Ltd | 積層コモンモードチョークコイル |
JP6028340B2 (ja) * | 2012-03-01 | 2016-11-16 | Tdk株式会社 | 積層型コイル部品 |
CN104254895B (zh) * | 2012-05-02 | 2018-05-04 | 株式会社村田制作所 | 电子元器件 |
KR101397488B1 (ko) * | 2012-07-04 | 2014-05-20 | 티디케이가부시기가이샤 | 코일 부품 및 그의 제조 방법 |
KR101408628B1 (ko) * | 2012-08-29 | 2014-06-17 | 삼성전기주식회사 | 코일부품 |
KR101792277B1 (ko) * | 2012-08-29 | 2017-11-20 | 삼성전기주식회사 | 박막형 공통 모드 필터 |
KR20140083577A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 공통모드필터 및 이의 제조방법 |
KR101365368B1 (ko) * | 2012-12-26 | 2014-02-24 | 삼성전기주식회사 | 공통모드필터 및 이의 제조방법 |
US10236115B2 (en) * | 2014-06-16 | 2019-03-19 | Stmicroelectronics S.R.L. | Integrated transformer |
JP6206349B2 (ja) * | 2014-07-08 | 2017-10-04 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
JP6502627B2 (ja) * | 2014-07-29 | 2019-04-17 | 太陽誘電株式会社 | コイル部品及び電子機器 |
JP6535450B2 (ja) * | 2014-10-14 | 2019-06-26 | 株式会社村田製作所 | 電子部品 |
JP6694235B2 (ja) * | 2015-01-29 | 2020-05-13 | Tdk株式会社 | 電子部品 |
JP6477375B2 (ja) | 2015-09-14 | 2019-03-06 | 株式会社村田製作所 | コイル部品 |
JP6828555B2 (ja) | 2017-03-29 | 2021-02-10 | Tdk株式会社 | コイル部品およびその製造方法 |
KR101952873B1 (ko) * | 2017-07-05 | 2019-02-27 | 삼성전기주식회사 | 박막형 인덕터 |
JP6696483B2 (ja) * | 2017-07-10 | 2020-05-20 | 株式会社村田製作所 | コイル部品 |
JP7360816B2 (ja) * | 2019-05-24 | 2023-10-13 | 株式会社村田製作所 | 積層型コイル部品 |
JP7163935B2 (ja) * | 2020-02-04 | 2022-11-01 | 株式会社村田製作所 | コモンモードチョークコイル |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0729737A (ja) | 1993-07-09 | 1995-01-31 | Murata Mfg Co Ltd | チップインダクタ |
JPH07201636A (ja) | 1993-12-30 | 1995-08-04 | Taiyo Yuden Co Ltd | 積層電子部品及びその製造方法 |
JP3120682B2 (ja) * | 1995-01-09 | 2000-12-25 | 株式会社村田製作所 | チップ型フィルタ |
JPH0883734A (ja) | 1995-07-17 | 1996-03-26 | Hokuriku Electric Ind Co Ltd | チップ型電子部品とその製造方法 |
JPH09246046A (ja) | 1996-03-14 | 1997-09-19 | Murata Mfg Co Ltd | 電子部品 |
US6194248B1 (en) * | 1997-09-02 | 2001-02-27 | Murata Manufacturing Co., Ltd. | Chip electronic part |
JP2000277335A (ja) | 1999-03-23 | 2000-10-06 | Kankyo Denji Gijutsu Kenkyusho:Kk | コモンモードチョークコイル |
JP2000331831A (ja) | 1999-05-18 | 2000-11-30 | Tokin Corp | 積層型インピーダンス素子 |
JP2001023865A (ja) * | 1999-07-13 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 多連型電子部品 |
JP2001345212A (ja) * | 2000-05-31 | 2001-12-14 | Tdk Corp | 積層電子部品 |
JP3941508B2 (ja) * | 2001-02-19 | 2007-07-04 | 株式会社村田製作所 | 積層型インピーダンス素子 |
JP2003060463A (ja) | 2001-08-09 | 2003-02-28 | Murata Mfg Co Ltd | 積層型lc複合部品およびその製造方法 |
WO2006073029A1 (ja) | 2005-01-07 | 2006-07-13 | Murata Manufacturing Co., Ltd. | 電子部品及び電子部品製造方法 |
-
2005
- 2005-11-25 WO PCT/JP2005/021659 patent/WO2006073029A1/ja not_active Application Discontinuation
- 2005-11-25 JP JP2006550629A patent/JP4458093B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-03 US US11/773,003 patent/US7843701B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101862414B1 (ko) | 2012-12-13 | 2018-05-29 | 삼성전기주식회사 | 공통모드필터 및 이의 제조방법 |
WO2017155250A1 (ko) * | 2016-03-07 | 2017-09-14 | 주식회사 모다이노칩 | 회로 보호 소자 |
KR20180088611A (ko) * | 2016-03-07 | 2018-08-06 | 주식회사 모다이노칩 | 회로 보호 소자 |
KR102216555B1 (ko) * | 2016-03-07 | 2021-02-17 | 주식회사 모다이노칩 | 회로 보호 소자 |
KR20180065346A (ko) * | 2016-12-07 | 2018-06-18 | 주식회사 모다이노칩 | 적층형 소자 |
KR102522082B1 (ko) * | 2016-12-07 | 2023-04-18 | 주식회사 모다이노칩 | 적층형 소자 |
Also Published As
Publication number | Publication date |
---|---|
US7843701B2 (en) | 2010-11-30 |
US20080130258A1 (en) | 2008-06-05 |
WO2006073029A1 (ja) | 2006-07-13 |
JPWO2006073029A1 (ja) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4458093B2 (ja) | 電子部品及び電子部品製造方法 | |
US8050045B2 (en) | Electronic component and method of manufacturing the same | |
US7453343B2 (en) | Thin-film type common-mode choke coil | |
US7663225B2 (en) | Method for manufacturing electronic components, mother substrate, and electronic component | |
JP4477345B2 (ja) | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ | |
US20220028602A1 (en) | Inductor component | |
US7002446B2 (en) | Coil component | |
KR100282010B1 (ko) | 전자부품 | |
CN108288536B (zh) | 电感元件 | |
JP4790558B2 (ja) | 配線回路基板の製造方法 | |
JP2005159222A (ja) | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ | |
US9236184B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
JP2007214448A (ja) | コモンモードチョークコイル | |
JP4209882B2 (ja) | コモンモードフィルタ | |
JP2008027982A (ja) | Lc複合部品 | |
JP2006313946A (ja) | 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ | |
JP4687205B2 (ja) | 電子部品 | |
JP2000173824A (ja) | 電子部品 | |
US6563191B1 (en) | Interdigitated capacitor with dielectric overlay | |
US8222968B2 (en) | Microstrip transmission line device including an offset resistive region extending between conductive layers and method of manufacture | |
JP2005116647A (ja) | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ | |
JP2005236161A (ja) | チップ状セラミック電子部品およびその製造方法 | |
JP2007012825A (ja) | チップ部品及びその製造方法 | |
WO2022085715A1 (ja) | 多層構造体およびその製造方法 | |
JP7338793B2 (ja) | 多層基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |