WO2017155250A1 - 회로 보호 소자 - Google Patents

회로 보호 소자 Download PDF

Info

Publication number
WO2017155250A1
WO2017155250A1 PCT/KR2017/002342 KR2017002342W WO2017155250A1 WO 2017155250 A1 WO2017155250 A1 WO 2017155250A1 KR 2017002342 W KR2017002342 W KR 2017002342W WO 2017155250 A1 WO2017155250 A1 WO 2017155250A1
Authority
WO
WIPO (PCT)
Prior art keywords
sheet
laminate
circuit protection
protection device
noise filter
Prior art date
Application number
PCT/KR2017/002342
Other languages
English (en)
French (fr)
Inventor
이명호
이정훈
Original Assignee
주식회사 모다이노칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160180228A external-priority patent/KR20170104366A/ko
Application filed by 주식회사 모다이노칩 filed Critical 주식회사 모다이노칩
Priority to CN201780015304.7A priority Critical patent/CN108780795B/zh
Priority to JP2018545935A priority patent/JP2019514196A/ja
Publication of WO2017155250A1 publication Critical patent/WO2017155250A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration

Abstract

본 발명은 도전 패턴이 선택적으로 형성된 복수의 시트가 적층된 적층체를 포함하고, 세개의 신호 라인에 마련되어 상기 세개의 신호 라인 각각의 공통 모드 노이즈와 두 신호 라인 사이의 공통 모드 노이즈를 제거하는 회로 보호 소자 회로 보호 소자를 제시한다.

Description

회로 보호 소자
본 발명은 회로 보호 소자에 관한 것으로, 특히 공통 모드 노이즈를 제거하는 회로 보호 소자에 관한 것이다.
기존의 차동 시그널링(differential signaling)은 두 라인을 이용하여 신호를 전송하는데, 이에 비해 대역폭을 증가시키면서 동일 속도로 신호를 전송할 수 있는 세 라인을 이용한 차동 시그널링(differential signaling)이 최근 제안되었다. 세 라인을 이용한 차동 시그널링은 스마트폰의 카메라, LCD 등의 디스플레이 등에 적용할 수 있다. 기존의 두 라인을 이용한 차동 시그널링을 디-파이(D-PHY)라 하고 세 라인을 이용한 차동 시그널링을 시-파이(C-PHY)라고 한다. 따라서, 시-파이는 디-파이에 비해 신호 전송 라인의 수를 줄일 수 있다. 예를 들어, 스마트폰의 LCD에 4K 영상을 구현하기 위해 기존의 디-파이로는 20개의 전송 라인이 필요한데, 시-파이를 이용하면 전송 라인을 9개로 줄일 수 있다.
기존의 차동 시그널링은 두개의 전송 라인이 짝을 이루어 하나의 신호를 전송하는데, 이상적인 경우에는 신호의 위상(phase)이 서로 다른 차동 신호만 존재해야 한다. 그런데, 신호원인 반도체 칩셋의 상태나 신호 전송 라인의 몸체인 PCB, 그리고 커넥터 등의 상태에 따라 완벽한 두 신호 사이의 위상차(out of phase)를 유지하기 어렵다. 위상차의 유지는 시스템이 복잡해지고, 전송 라인이 길어질수록 더 어렵기 때문에 특히 스마트폰에서는 상호간의 신호 위상이 같은 공통 모드 성분이 발생하고, 이 신호는 노이즈로 작용하여 주변 회로들에 영향을 미치게 된다. 특히, 노이즈에 민감한 무선 통신 감도에 영향을 미치며, 민감한 순서로는 GPS, 800㎒ 2G/3G 무선통신, 1.8㎓ 대역, 와이파이(wifi) 대역 등이다. 이러한 공통 모드 노이즈 성분을 제거하여 통신 품질을 개선하기 위하여 공통 모드 노이즈 필터가 사용되고 있으며, 데이터 전송량이 많은 멀티미디어 전송 라인이 마련되는 LCD, 카메라, USB, 외부 디스플레이 등에 장착될 수 있다.
상기한 바와 같이 고품질 영상, 음성 서비스에 대한 요구가 증가함에 따라 새로운 시-파이 방식이 제안되었으며, 기존의 두 라인이 하나의 짝을 이루는 것에서 세 라인이 하나의 짝을 이루어 신호를 전송하게 되면서 신호 전송이 더욱 복잡하게 된다. 따라서, 발생되는 노이즈를 제거할 수 있는 필터도 기존의 필터는 적용이 불가능하게 되었다. 즉, 라인 수 변경에 따라 부품의 패키지 자체가 달라져야 하므로 외형상 기존 필터 적용이 불가능하며, 필터의 내부 회로 역시 변경이 되어야 제대로 된 신호를 통과시켜 주면서 노이즈를 제거할 수 있다.
한편, 일반적인 회로 보호 소자는 노이즈 필터가 구현된 적층체의 전체 표면에 유리질 시트를 형성한다. 즉, 복수의 시트가 적층되어 적층체가 구현되는데, 적층체의 최하층 및 최상층이 유리질 시트로 이루어진다. 그런데, 적층체의 표면 전체에 유리질 시트가 형성되면 유리질 시트가 수분을 흡수하여 소자의 신뢰성을 저하시킬 수 있다. 또한, 유리질 시트가 더 형성됨으로써 회로 보호 소자의 두께가 증가하게 된다.
(선행기술문헌)
한국등록특허 제10-0876206호
본 발명은 공통 모드의 노이즈를 제거하는 회로 보호 소자를 제공한다.
본 발명은 세 라인에서 동시에 발생하는 공통 모드 노이즈와 두 라인 사이에서 발생하는 공통 모드 노이즈를 제거하는 회로 보호 소자를 제공한다.
본 발명은 상부 및 하부 표면에 유리질 시트가 형성되지 않아 두께를 줄일 수 있는 회로 보호 소자를 제공한다.
본 발명의 일 양태에 따른 회로 보호 소자는 도전 패턴이 선택적으로 형성된 복수의 시트가 적층된 적층체를 포함하고, 세개의 신호 라인에 마련되어 상기 세개의 신호 라인 각각의 공통 모드 노이즈와 두 신호 라인 사이의 공통 모드 노이즈를 제거한다.
상기 적층체 내에 서로 이격되어 마련되며, 각각 복수의 코일 패턴을 구비하는 셋 이상의 노이즈 필터부; 및 상기 적층체 외부에 마련되어 상기 셋 이상의 노이즈 필터부와 각각 연결된 외부 전극을 포함한다.
상기 셋 이상의 노이즈 필터부는 상기 시트의 적층 방향으로 소정 간격 이격되어 마련된다.
상기 노이즈 필터부는, 복수의 상기 시트 상에 각각 형성된 복수의 코일 패턴; 선택된 시트에 형성되며 적어도 두 코일 패턴을 연결하는 복수의 수직 연결 배선; 및 상기 복수의 코일 패턴 각각으로부터 외부로 인출 형성되어 상기 외부 전극과 연결되는 복수의 인출 전극을 포함한다.
적어도 하나의 상기 노이즈 필터부는 상기 코일 패턴의 회전 수가 다르다.
적어도 하나의 상기 노이즈 필터부는 상기 코일 패턴의 중심에 형성된 자심을 더 포함한다.
상기 적층체 내에 마련된 적어도 하나의 캐패시터를 더 포함한다.
상기 적층체 내에 마련된 적어도 하나의 과전압 보호부를 더 포함한다.
상기 노이즈 필터부가 형성된 시트는 비자성체 시트이고, 상기 과전압 보호부가 형성된 시트는 자성체 시트이다.
상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 더 포함한다.
상기 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 어느 하나 상에 연장 형성되며, 상기 표면 개질 부재는 적어도 상기 외부 전극의 연장 영역과 상기 적층체 사이에 마련된다.
상기 표면 개질 부재는 적어도 일부가 불연속적 또는 연속적으로 형성된다.
본 발명은 복수의 시트가 적층된 적층체 내에 복수의 코일 패턴이 형성되고 적어도 둘 이상의 코일 패턴이 서로 연결되어 하나의 노이즈 필터부를 형성하며, 이러한 노이즈 필터부가 적층체 내에 적어도 셋 이상 구현된다. 즉, 본 발명은 적층체 내에 셋 이상의 노이즈 필터부가 마련된다. 또한, 복수의 노이즈 필터부는 적층체 외부에 형성된 복수의 외부 전극과 연결되어 세개의 신호 라인에 마련된다. 따라서, 세 신호 라인에서 동시에 발생하는 공통 모드 노이즈와 두 신호 라인 사이에서 발생하는 공통 모드 노이즈를 제거할 수 있고, 그에 따라 시-파이(C-PHY)에 적용 가능하다.
또한, 표면 전체에 유리질 층이 형성되지 않음으로써 소자의 두께를 줄일 수 있고, 그에 따라 사이즈가 축소되어 실장 면적 및 높이가 감소되는 전자기기에 대응하여 회로 보호 소자를 장착할 수 있다. 그리고, 표면 전체에 유리질층이 형성되지 않기 때문에 수분의 흡수를 억제할 수 있고, 그에 따라 소자의 신뢰성을 향상시킬 수 있다.
한편, 소자의 사이즈가 작아지면 외부 전극의 면적이 작아져 외부 전극과 적층체의 밀착력이 감소되고 그에 따라 PCB에 실장 시 부착 강도가 낮아질 수 있지만, 본 발명에 의하여 외부 전극과 적층체의 밀착력을 향상시켜 부착 강도를 증가시킬 수 있다.
도 1 내지 도 4는 이상적인 신호와 딜레이에 따른 신호의 파형도.
도 5 내지 도 10은 본 발명의 제 1 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들.
도 11 내지 도 13은 본 발명의 제 2 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들.
도 14 및 도 15는 본 발명의 제 3 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들.
도 16 내지 도 20은 본 발명의 제 4 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들.
도 21 및 도 22은 본 발명의 실시 예들에 따른 회로 보호 소자의 회로도 및 공통 모드 노이즈의 파형도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다.
공통 모드 노이즈는 각 신호들의 전압 레벨에 이상이 있거나, 딜레이(delay)가 발생하거나, PCB의 특성 임피던스에 차이가 있을 경우 등에 의해 발생하게 되고 다양한 원인만큼이나 발생하는 경우의 수도 상당히 많다. 그러나, 세개의 신호 라인 중 하나의 신호 라인에서 딜레이가 발생했을 때를 시뮬레이션하여 도 2 내지 도 4에 예시하였다. 또한, 딜레이가 발생되지 않는 이상적인 경우를 도 1에 나타내었다.
도 1은 딜레이가 발생되지 않는 이상적인 경우의 신호 파형으로서, 도 1의 (a)는 세 개의 신호 파형을 예시한 파형도이고, 도 1의 (b)는 공통 모드 노이즈의 신호 파형이다. 도 1에 도시된 바와 같이 제 1 내지 제 3 신호(11, 12, 13)에 딜레이가 발생되지 않아 이상적인 경우 공통 모드 노이즈가 발생되지 않음을 알 수 있다.
도 2의 (a)는 제 1 신호(11)에 딜레이가 발생된 경우의 신호 파형이고, 도 2의 (b)는 제 1 신호(11)의 딜레이에 의한 공통 모드 노이즈의 신호 파형이다. 도 2의 (b)에서 B로 표기된 것은 제 1 신호(11)와 제 2 신호(12) 사이에서 발생된 공통 모드 노이즈이고, C로 표기된 것은 제 2 신호(12)와 제 3 신호(13) 사이에서 발생된 공통 모드 노이즈이다.
도 3의 (a)는 제 2 신호(12)에 딜레이가 발생된 경우의 신호 파형이고, 도 3의 (b)는 제 2 신호(12)의 딜레이에 의한 공통 모드 노이즈의 신호 파형이다. 도 3의 (b)에서 A로 표기된 것은 제 1 및 제 2 신호(11, 12) 사이에서 발생된 공통 모드 노이즈이고, C로 표기된 것은 제 2 및 제 3 신호(12, 13) 사이에서 발생된 공통 모드 노이즈이다.
도 4의 (a)는 제 3 신호(13)에 딜레이가 발생된 경우의 신호 파형이고, 도 4의 (b)는 제 3 신호(13)의 딜레이에 의한 공통 모드 노이즈의 신호 파형이다. 도 4의 (b)에서 A로 표기된 것은 제 3 신호(13)와 제 1 신호(11) 사이에서 발생된 공통 모드 노이즈이고, B로 표기된 것은 제 2 신호(12)와 제 3 신호(13) 사이에서 발생된 공통 모드 노이즈이다.
상기한 바와 같이 하나의 신호에 딜레이가 발생하면 두 신호 라인 사이에 공통 모드 노이즈가 발생하며, 만약 두 신호 라인에 동시에 딜레이가 발생한다거나 세 신호 라인에 동시에 딜레이가 발생하면서 각각 시간 차이가 있는 경우에는 세 신호 라인에도 동시에 공통 모드 노이즈가 발생하게 된다.
이러한 공통 모드 노이즈 성분을 제거하려면 두 신호 라인만을 대책할 수 있는 기존의 필터로는 어려우며, 여러 개의 소자를 이용하면 가능하겠지만 비용은 크게 늘어나는 반면에 실장 면적이 증가하는 등 좋은 효과를 얻기는 어렵다. 한편, 고속 신호 라인의 경우 인덕터의 직류 저항(RDC)의 크기 관리도 중요하다. 그러나, 여러 개의 소자를 연결할 경우 그 값이 크게 높아지거나, 직류 저항이 낮은 소자를 선택해야 하지만 찾기도 어렵고 직류 저항이 낮은 소자의 경우 노이즈 제거 효과도 좋지 않은 경우가 대부분이다.
따라서, 여러 필요 사항들을 만족할 수 있는 노이즈 제거 부품이 필요하게 되며, 이러한 요구 조건을 만족할 수 있는 본 발명의 실시 예들에 따른 회로 소자를 설명하면 다음과 같다.
도 5는 본 발명의 제 1 실시 예에 따른 회로 보호 소자의 사시도이고, 도 6은 투시 평면도이며, 도 7는 분해 사시도이다. 또한, 도 8 및 도 9는 제 1 실시 예 및 그 변형 예에 따른 A-A' 라인을 따라 절취한 상태의 단면도이다. 그리고, 도 10은 적어도 일부 표면의 개략도이다.
도 5 내지 도 10을 참조하면, 본 발명의 일 실시 예에 따른 회로 보호 소자는 복수의 시트(101 내지 108; 100)가 적층된 적층체(1000)와, 적층체(1000) 내에 형성된 복수의 코일 패턴(210 내지 260; 200)을 포함하는 적어도 셋 이상의 노이즈 필터부(2100, 2200, 2300; 2000)와, 적층체(1000)의 외부에 마련되어 노이즈 필터부(2000)와 연결되는 외부 전극(3100, 3200; 3000)을 포함할 수 있다. 또한, 적층체(1000)와 외부 전극(3000) 사이의 적어도 일부에 마련된 표면 개질 부재(4000)를 더 포함할 수 있다. 여기서, 노이즈 필터부(2000)는 세개 마련되며, 시트(100)의 적층 방향으로 소정 간격 이격되어 마련될 수 있다. 즉, 본 발명의 일 실시 예에 따른 회로 보호 소자는 적층체(1000) 내에 적어도 셋 이상의 노이즈 필터부(2000)가 마련되고, 노이즈 필터부(2000)는 외부 전극(3000)과 연결되어 외부 전극(3000)을 통해 신호 라인과 연결될 수 있다.
1. 적층체
적층체(1000)는 대략 육면체 형상으로 마련될 수 있다. 즉, 적층체(1000)는 수평 방향으로 서로 직교하는 일 방향(예를 들어 X 방향) 및 타 방향(예를 들어 Y 방향)으로 각각 소정의 길이 및 폭을 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 여기서, X 방향으로의 길이는 Y 방향으로의 폭과 같거나 다를 수 있고, Y 방향으로의 폭은 Z 방향으로의 높이와 같거나 다를 수 있다. 예를 들어, 길이 및 폭이 같거나 다르고, 길이에 대하여 높이가 다를 수 있는데, 길이, 폭 및 높이의 비는 1∼5:1: 0.2∼2 일 수 있다. 즉, 폭을 기준으로 길이가 폭보다 1배 내지 5배 정도 클 수 있고, 높이는 폭보다 0.2배 내지 2배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 크기는 하나의 예로서 적층형 소자가 연결되는 전자기기의 내부 구조, 적층형 소자의 형상 등에 따라 다양하게 변형 가능하다.
적층체(1000)는 복수의 시트(101 내지 108; 100)가 적층되어 형성될 수 있다. 즉, 적층체(1000)는 X 방향으로 소정의 길이를 갖고 Y 방향으로 소정의 폭을 가지며, Z 방향으로 소정의 두께를 갖는 복수의 시트(100)를 적층하여 형성될 수 있다. 따라서, 시트(100)의 길이 및 폭에 의해 적층체(1000)의 길이 및 폭이 결정되고, 시트(100)의 적층 수에 의해 적층체(1000)의 높이가 결정될 수 있다. 한편, 복수의 시트(100)는 자성체 시트 또는 비자성체 시트일 수 있다. 즉, 복수의 시트(100)가 모두 자성체 시트이거나 비자성체 시트일 수 있다. 그러나, 복수의 시트(100)는 적어도 일부가 자성체 시트일 수 있고, 나머지가 비자성체 시트일 수 있다. 예를 들어, 노이즈 필터부(2000)가 구현된 시트, 즉 제 1 내지 제 6 시트(101 내지 106)는 비자성체 시트일 수 있고, 그 하부 및 상부에 마련된 제 7 및 제 8 시트(107, 108)는 자성체 시트일 수 있다. 한편, 자성체 시트는 예를 들어 NiZnCu 또는 NiZn계 자성체 세라믹을 이용하여 형성할 수 있다. 예를 들어, NiZnCu계 자성체 시트는 Fe2O3, ZnO, NiO, CuO가 혼합되어 형성될 수 있는데, Fe2O3, ZnO, NiO 및 CuO가 예를 들어 5:2:2:1의 비율로 혼합될 수 있다. 또한, 비자성체 시트는 예를 들어 저온 동시 소결 세라믹(Low Temperature Co-fired Ceramic; LTCC)을 이용하여 제작될 수 있다. LTCC 물질은 Al2O3, SiO2, 유리 물질을 포함할 수 있다.
복수의 시트(100)는 소정 두께를 갖는 사각형의 판 형상으로 마련될 수 있다. 예를 들어, 길이 및 폭이 동일한 정사각형의 판 형상으로 마련될 수 있고, 길이 및 폭이 다른 직사각형의 판 형상으로 마련될 수 있다. 또한, 복수의 시트(100)는 모두 동일 두께로 형성될 수 있고, 적어도 어느 하나가 다른 것들에 비해 두껍거나 얇게 형성될 수 있다. 한편, 복수의 시트(100)는 예를 들어 1㎛∼4000㎛의 두께로 형성될 수 있고, 3000㎛ 이하의 두께로 형성될 수 있다. 즉, 적층체(1000)의 두께에 따라 시트(100) 각각의 두께가 1㎛∼4000㎛일 수 있고, 예를 들어 1㎛∼300㎛일 수 있다. 그런데, 적층형 소자의 사이즈에 따라 시트(100)의 두께 및 적층 수 등이 조절될 수 있다. 즉, 두께가 얇거나 사이즈가 작은 적층형 소자에 적용되는 경우 시트(100)는 얇은 두께로 형성될 수 있고, 두께가 두껍거나 사이즈가 큰 적층형 소자에 적용되는 경우 시트(100)는 두꺼운 두께로 형성될 수 있다. 또한, 시트들(100)이 동일한 수로 적층되는 경우 적층형 소자의 사이즈가 작아 높이가 낮을수록 두께가 얇아지고 적층형 소자의 사이즈가 커질수록 두께가 두꺼울 수 있다. 물론, 얇은 시트가 큰 사이즈의 적층형 소자에도 적용될 수 있는데, 이 경우 시트의 적층 수가 증가하게 된다.
또한, 적층체(1000)는 하부 및 상부의 적어도 하나에 마련된 커버층(미도시)을 더 포함할 수 있다. 즉, 적층체(1000)는 최하층 및 최상층에 각각 마련된 커버층을 포함할 수 있다. 이때, 커버층은 상부 또는 하부에 하나만 마련될 수도 있고, 상부 및 하부에 모두 마련될 수도 있다. 물론, 별도의 커버층이 마련되지 않고 최하층의 시트, 즉 제 7 시트(107)가 하부 커버층으로 기능하고, 최상층의 시트, 즉 제 8 시트(108)가 상부 커버층으로 기능할 수도 있다. 하부 및 상부 커버층으로 기능하는 제 7 및 제 8 시트(107, 108)은 그 사이의 시트들(101 내지 106) 각각의 두께보다 두꺼울 수 있다. 이때, 제 7 및 제 8 시트(107, 108), 즉 커버층은 시트들(101 내지 106)과 동일 두께의 시트를 복수 적층하여 형성할 수도 있다. 또한, 제 7 및 제 8 시트(107, 108)는 서로 다른 두께로 형성될 수도 있는데, 예를 들어 제 8 시트(108)가 제 7 시트(107)보다 두꺼울 수 있다. 여기서, 제 7 및 제 8 시트(107, 108)는 자성체 시트로 형성될 수 있으며, 적어도 둘 이상의 자성체 시트가 적층되어 형성될 수도 있다.
2. 노이즈 필터부
노이즈 필터부(2000)는 복수의 시트(100)에 선택적으로 형성된 복수의 코일 패턴(210 내지 260; 200), 적어도 둘 이상의 코일 패턴(200)을 상하 연결하며 도전 물질이 매립된 홀(310 내지 350; 300)로 이루어진 수직 연결 배선(300a, 300b, 300c), 그리고 코일 패턴(200)으로부터 시트(100)의 외부로 노출되도록 인출되는 인출 전극(410 내지 460; 400)을 포함할 수 있다. 즉, 복수의 시트(100)의 상부에는 코일 패턴(210 내지 260; 200)이 각각 형성되고, 시트(100)의 적층 방향, 즉 수직 방향의 적어도 둘 이상의 코일 패턴(200)이 도전 물질이 매립된 홀(310 내지 350: 300), 즉 수직 연결 배선(300a, 300b, 300c)을 통해 연결된다. 따라서, 수직 방향으로 연결된 복수, 예를 들어 두개의 코일 패턴(200)이 하나의 노이즈 필터부(2000)를 각각 형성하고, 예를 들어 세개의 노이즈 필터부(2100, 2200, 2300; 2000)가 수직 방향으로 이격되어 적층된다. 즉, 시트들(100)의 적층 방향으로 적어도 세개의 노이즈 필터부(2000)가 형성된다. 여기서, 노이즈 필터부(2000)는 공통 모드 노이즈를 제거하는 공통 모드 노이즈 필터를 포함한다. 또한, 적어도 세개의 노이즈 필터부(2000)는 적층체(1000) 외부의 외부 전극(3000)과 연결된다.
제 1 시트(101)에는 제 1 코일 패턴(210) 및 제 1 인출 전극(410)이 형성된다. 제 1 시트(101) 상측에 마련된 제 2 시트(102)에는 제 2 코일 패턴(220), 도전 물질이 매립된 홀(310) 및 제 2 인출 전극(420)이 형성된다. 제 2 시트(102) 상측에 마련된 제 3 시트(230)에는 제 3 코일 패턴(230), 서로 이격된 복수의 도전 물질이 매립된 홀(321, 322; 320) 및 제 3 인출 전극(430)이 형성된다. 제 3 시트(103) 상측에 마련된 제 4 시트(104)에는 제 4 코일 패턴(240), 서로 이격된 복수의 도전 물질이 매립된 홀(331, 332, 333; 330) 및 제 4 인출 전극(440)이 형성된다. 제 4 시트(104) 상측에 마련된 제 5 시트(105)에는 제 5 코일 패턴(250), 서로 이격된 복수의 도전 물질이 매립된 홀(341, 342; 340) 및 제 5 인출 전극(450)이 형성된다. 제 5 시트(105) 상측에 마련된 제 6 코일 패턴(260), 도전 물질이 매립된 홀(350) 및 제 6 인출 전극(460)이 형성된다.
제 1 내지 제 6 코일 패턴(210 내지 260; 200) 각각은 제 1 내지 제 6 시트(101 내지 106) 각각의 중앙 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 예를 들어, 제 1 코일 패턴(210)은 제 2 시트(102)의 홀(310)에 대응되는 영역으로부터 일 방향으로 회전하여 형성될 수 있고, 제 2 코일 패턴(220)은 홀(310)과 소정 간격 이격되고 제 3 시트(103)의 홀(321)에 대응되는 영역으로부터 일 방향으로 회전하여 형성될 수 있다. 또한, 제 3 코일 패턴(230)은 서로 이격된 홀들(321, 322)과 소정 간격 이격되고 제 4 시트(104)의 홀(331)과 대응되는 영역으로부터 일 방향으로 회전하여 형성될 수 있고, 제 4 코일 패턴(240)은 제 2 시트(102)의 홀(310)과 제 3 시트(103)의 홀(322)에 대응되는 영역에 형성된 홀(333)로부터 일 방향으로 회전하여 형성될 수 있다. 그리고, 제 5 코일 패턴(250)은 제 4 시트(104)의 홀(332)에 대응되는 영역에 형성된 홀(342)로부터 일 방향으로 회전하여 형성될 수 있고, 제 6 코일 패턴(260)은 제 5 시트(105)의 홀(341)에 대응되는 영역에 형성될 홀(350)로부터 일 방향으로 회전하여 형성될 수 있다. 또한, 코일 패턴(200)은 소정의 회전수로 형성될 수 있는데, 2 내지 20 의 회전수로 형성될 수 있다. 이때, 코일 패턴(200)의 회전수는 적어도 하나가 다를 수 있는데, 예를 들어 제 1, 제 3 및 제 5 코일 패턴(210, 230, 250)이 3 내지 20 의 회전수로 형성되고, 제 2, 제 4 및 제 6 코일 패턴(220, 240, 260)이 각각 2.5 내지 18 의 회전수로 형성될 수 있다. 즉, 제 1, 제 3 및 제 5 코일 패턴(210, 230, 250)의 회전수가 제 2, 제 4 및 제 6 코일 패턴(220, 240, 260)의 회전수와 같거나 많을 수 있다. 또한, 코일 패턴(200)은 소정의 선폭 및 간격을 가지며, 반시계 및 시계 방향의 적어도 어느 한 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 이때, 코일 패턴(200)의 선폭은 동일하거나 다를 수 있고, 간격은 동일하거나 다를 수 있다. 즉, 코일 패턴(200)의 회전수에 따라 동일 코일 패턴(200)의 선 간격은 다를 수 있다. 또한, 코일 패턴(200)은 회전 방향이 다를 수 있다. 예를 들어, 제 1, 제 3 및 제 5 코일 패턴(210, 220, 250)은 반시계 방향으로 회전하고, 제 2, 제 4 및 제 6 코일 패턴(220, 240, 260)은 시계 방향으로 회전할 수 있다. 그러나, 모든 코일 패턴(200)이 시계 방향 또는 반시계 방향의 동일 방향으로 회전할 수도 있다. 한편, 코일 패턴(200)은 나선형 이외에 직선, 곡선 형태 등 다양한 형상으로 형성될 수도 있다. 즉, 본 발명의 노이즈 필터부(2000)는 복수의 도전 패턴이 상하 연결될 수 있고, 복수의 도전 패턴의 적어도 어느 하나가 나선형 형태를 가지고, 적어도 다른 하나는 나선형 형태가 아닌 다른 형태를 가질 수도 있다. 또한, 도시되지 않았지만, 적어도 하나의 코일 패턴(300)의 내측에 자심 구조가 형성될 수 있다. 즉, 시트(100)의 중앙부에 자성체 물질이 매립되어 자심이 형성되고 자심을 둘러싸도록 코일 패턴(300)이 형성될 수도 있다.
한편, 코일 패턴(200)은 시트(100)의 외측 방향으로 인출되는 인출 전극(410 내지 460; 400)과 연결될 수 있다. 제 1 코일 패턴(210)과 연결되는 제 1 인출 전극(410)은 제 1 시트(101)의 일 장변의 소정 영역으로 노출되도록 형성된다. 제 2 코일 패턴(220)과 연결되는 제 2 인출 전극(420)은 제 2 시트(102)의 일 장변으로 노출되도록 형성되며, 제 1 인출 전극(410)과 이격되어 형성된다. 제 3 코일 패턴(230)과 연결되는 제 3 인출 전극(430)은 제 3 시트(103)의 일 장변으로 노출되도록 형성되며, 제 1 및 제 2 인출 전극(410, 420)과 이격되어 형성된다. 제 4 코일 패턴(240)과 연결되는 제 4 인출 전극(440)은 제 4 시트(104)의 타 장변으로 노출되도록 형성되며 제 1 인출 전극(410)과 대응되는 영역으로 노출되도록 형성된다. 제 5 코일 패턴(250)과 연결되는 제 5 인출 전극(450)은 제 5 시트(105)의 타 장변으로 노출되도록 형성되며, 제 4 인출 전극(440)과 이격되고 제 2 인출 전극(420)과 대응되도록 형성된다. 제 6 코일 패턴(260)과 연결되는 제 6 인출 전극(460)은 제 6 시트(106)의 타 장변으로 노출되도록 형성되며, 제 4 및 제 5 인출 전극(440, 450)과 이격되고 제 3 인출 전극(430)과 대응되도록 형성된다. 한편, 인출 전극(400)은 코일 패턴(200)의 폭보다 넓은 폭으로 형성되며, 바람직하게는 외부 전극(3000)의 폭보다 좁거나 동일한 폭으로 형성될 수 있다. 인출 전극(400)의 폭이 코일 패턴(200)의 폭보다 넓게 형성됨으로써 외부 전극(3000)과의 접촉 면적을 증가시킬 수 있고, 그에 따라 인출 전극(400)과 외부 전극(3000)의 접촉 저항을 줄일 수 있다.
도 7 및 도 8에 도시된 바와 같이 제 1 및 제 4 코일 패턴(210, 240)이 수직 연결 배선(300a)을 통해 연결되어 제 1 노이즈 필터부(2100)를 이룬다. 즉, 제 4 코일 패턴(240)이 제 4 시트(104)에 형성된 도전 물질이 매립된 홀(333), 제 3 시트(103)에 형성된 도전 물질이 매립된 홀(322), 제 2 시트(102)에 형성된 도전 물질이 매립된 홀(310)을 통해 제 1 코일 패턴(210)과 연결된다. 제 2 및 제 5 코일 패턴(220, 250)이 수직 연결 배선(300b)을 통해 연결되어 제 2 노이즈 필터부(2200)를 이룬다. 즉, 제 5 코일 패턴(250)이 제 5 시트(105)에 형성된 도전 물질이 매립된 홀(342), 제 4 시트(104)에 형성된 도전 물질이 매립된 홀(332), 제 3 시트(103)에 형성된 도전 물질이 매립된 홀(321)을 통해 제 2 코일 패턴(220)과 연결된다. 그리고, 제 3 및 제 6 코일 패턴(230, 260)이 수직 연결 배선(300c)를 통해 연결되어 제 3 노이즈 필터부(2300)를 이룬다. 즉, 제 6 코일 패턴(260)이 제 6 시트(105)에 형성된 도전 물질이 매립된 홀(350), 제 5 시트(104)에 형성된 도전 물질이 매립된 홀(341), 제 4 시트(104)에 형성된 도전 물질이 매립된 홀(331)을 통해 제 3 코일 패턴(230)과 연결된다. 그러나, 서로 이격된 코일 패턴의 연결 방식은 다양하게 변형 가능하며, 예를 들어 도 9에 도시된 바와 같이 제 3 및 제 4 코일 패턴(230, 240)이 제 1 수직 연결 배선(300a)에 의해 연결되고, 제 2 및 제 5 코일 패턴(220, 260)이 제 2 수직 연결 배선(300b)에 의해 연결되며, 제 1 및 제 6 코일 패턴(210, 260)이 제 3 수직 연결 배선(300c)에 의해 연결되어 각각 제 1 내지 제 3 노이즈 필터부(2100, 2200, 2300; 2000)를 이룰 수 있다.
한편, 제 1 코일 패턴(210)과 연결된 제 1 인출 전극(410)은 제 1-1 외부 전극(3110)과 연결되고 제 4 코일 패턴(240)과 연결된 제 4 인출 전극(440)은 제 2-1 외부 전극(3210)과 연결된다. 또한, 제 2 코일 패턴(220)과 연결된 제 2 인출 전극(420)은 제 1-2 외부 전극(3120)과 연결되고 제 5 코일 패턴(250)과 연결된 제 4 인출 전극(450)은 제 2-2 외부 전극(3220)과 연결된다. 또한, 제 3 코일 패턴(230)과 연결된 제 3 인출 전극(430)은 제 1-3 외부 전극(3130)과 연결되고 제 6 코일 패턴(260)과 연결된 제 6 인출 전극(460)은 제 2-3 외부 전극(3230)과 연결된다. 따라서, 따라서, 제 1 노이즈 필터부(2100)는 제 1-1 및 제 2-1 외부 전극(3110, 3210) 사이에 연결되고, 제 2 노이즈 필터부(2200)는 제 1-2 및 제 2-2 외부 전극(3120, 3220) 사이에 연결되며, 제 3 노이즈 필터(2300)은 제 1-3 및 제 2-3 외부 전극(3130, 3230) 사이에 연결된다.
한편, 제 1 내지 제 3 노이즈 필터부(2100, 2200, 2300)를 각각 이루는 코일 패턴(200)의 회전 수가 서로 동일할 수도 있고, 각각 다를 수도 있다. 노이즈 필터부(2000)를 이루는 코일 패턴(200)의 회전수가 각각 다름에 따라 하나의 회로 보호 소자가 적어도 둘 이상의 임피던스 특성을 가질 수 있다.
3. 외부 전극
외부 전극(3000)은 적층체(1000)의 서로 대향되는 두 측면에 각각 마련될 수 있다. 즉, 시트들(100)의 적층 방향을 수직 방향(즉 Z 방향)이라 할 때 적층체(1000)의 수직 방향의 대향되는 수평 방향(즉 Y 방향)의 서로 대향되는 두 측면에 외부 전극(3000)이 형성될 수 있다. 또한, 외부 전극(3000)은 두 측면에 세개씩 마련될 수 있다. 즉, 세개의 노이즈 필터부(2100, 2200, 2300)에 대하여 두 측면에 각각 두개의 외부 전극(3000)이 형성될 수 있다. 이때, 적층체(1000)이 일 측면에 형성된 외부 전극(3110, 3120, 3130)을 제 1 외부 전극(3100)이라 하고, 타 측면에 형성된 외부 전극(3210, 3220, 3230)을 제 2 외부 전극(3200)이라 한다. 이러한 외부 전극(3000)은 적층체(1000) 내부의 제 1 내지 제 3 노이즈 필터(2100, 2200, 2300)와 연결되며, 적층체(1000) 외부에서 일 단자 및 타 단자, 예를 들어 신호 입력 단자 및 신호 출력 단자에 연결될 수 있다.
제 1 및 제 2 외부 전극(3100, 3200)은 적층체(1000)의 상부면 및 하부면으로 연장 형성될 수 있다. 즉, 제 1 및 제 2 외부 전극(3100, 3200)은 적층체(1000)의 Z 방향으로 서로 대향되는 두면, 즉 상부면 및 하부면에 연장 형성될 수 있다. 따라서, 외부 전극(3000)은 적층체(1000)의 측면으로부터 상부면 및 하부면에 연장 형성되어 예컨데 "ㄷ"자 형상으로 형성될 수 있다.
한편, 외부 전극(3000)은 적어도 하나의 층으로 형성될 수 있다. 외부 전극(3000)은 Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 외부 전극(3000)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 또한, 외부 전극(3000)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(1000)의 서로 대향되는 두면에 도포될 수 있다. 이렇게 외부 전극(3000)에 글래스 프릿이 포함됨으로써 외부 전극(3000) 적층체(10)의 밀착력을 향상시킬 수 있고, 인출 전극(400)과 외부 전극(3000)의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(3000)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(3000)이 형성될 수 있다. 예를 들어, 외부 전극(3000)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 한편, 외부 전극(3000)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.
4. 표면 개질 부재
표면 개질 부재(4000)는 적층체(1000) 표면의 적어도 일부에 형성될 수 있다. 즉, 표면 개질 부재(4000)는 적층체(1000)의 표면 전체에 형성될 수도 있고, 적층체(1000)의 외부 전극(3000)과 접촉되는 영역에만 형성될 수 있다. 다시 말하면, 표면 개질 부재(4000)가 적층체(1000) 표면의 일부에 형성되는 표면 개질 부재(4000)는 적층체(1000)와 외부 전극(3000) 사이에 형성될 수 있다. 이때, 표면 개질 부재(4000)는 외부 전극(3000)의 연장 영역에 접촉되어 형성될 수 있다. 즉, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(3000)의 일 영역과 적층체(1000) 사이에 표면 개질 부재(4000)가 마련될 수 있다. 또한, 표면 개질 부재(4000)는 그 상부에 형성되는 외부 전극(3000)보다 같거나 다른 크기로 마련될 수 있다. 예를 들어, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(3000)의 일부의 면적보다 50% 내지 150%의 면적으로 형성될 수 있다. 즉, 표면 개질 부재(4000)는 외부 전극(3000)의 연장 영역의 크기보다 작거나 큰 크기로 형성될 수도 있고, 같은 크기로 형성될 수도 있다. 물론, 표면 개질 부재(4000)는 적층체(1000)의 측면에 형성된 외부 전극(3000)과의 사이에도 형성될 수 있다. 이러한 표면 개질 부재(4000)는 유리(glass) 물질을 포함할 수 있다. 예를 들어, 표면 개질 부재(4000)는 소정 온도, 예를 들어 950℃ 이하에서 소성 가능한 무(無)붕규산 유리(non-borosilicate glass)(SiO2-CaO-ZnO-MgO계 유리)를 포함할 수 있다. 또한, 표면 개질 부재(4000)는 자성체 물질이 더 포함될 수 있다. 즉, 표면 개질 부재(4000)가 형성될 영역이 자성체 시트로 이루어져 있으면 표면 개질 부재(4000)와 자성체 시트의 결합을 용이하게 하기 위해 표면 개질 부재(4000) 내에 자성체 물질이 일부 포함될 수 있다. 이때, 자성체 물질은 예를 들어 NiZnCu계 자성체 분말을 포함하며, 유리 물질 100wt%에 대하여 자성체 물질이 예를 들어 1∼15wt% 포함될 수 있다. 한편, 표면 개질 부재(4000)는 적어도 일부가 적층체(1000)의 표면에 형성될 수 있다. 이때, 유리 물질은 도 10의 (a)에 도시된 바와 같이 적어도 일부가 적층체(1000) 표면에 고르게 분포될 수 있고, 도 10의 (b)에 도시된 바와 같이 적어도 일부가 서로 다른 크기로 불규칙적으로 분포될 수도 있다. 물론, 표면 개질 부재(4000)는 적층체(1000)의 표면에 연속적으로 형성되어 막 형태를 가질 수도 있다. 또한, 도 10의 (c)에 도시된 바와 같이 적층체(1000)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 유리 물질이 형성되어 볼록부가 형성되고 유리 물질이 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이때, 유리 물질은 적층체(1000) 표면으로부터 소정 깊이로 형성되어 적어도 일부가 적층체(1000) 표면보다 높게 형성될 수 있다. 즉, 표면 개질 부재(4000)는 적어도 일부가 적층체(1000)의 표면과 동일 평면을 이룰 수 있고, 적어도 일부가 적층체(1000)의 표면보다 높게 유지될 수 있다. 이렇게 외부 전극(3000) 형성 이전에 적층체(1000)의 일부 영역에 유리 물질을 분포시켜 표면 개질 부재(4000)를 형성함으로써 적층체(1000) 표면을 개질시킬 수 있고, 그에 따라 표면의 저항을 균일하게 할 수 있다. 따라서, 외부 전극의 형상을 제어할 수 있고, 그에 따라 외부 전극의 형성을 용이하게 할 수 있다. 한편, 표면 개질 부재(4000)를 적층체(1000) 표면의 소정 영역에 형성하기 위해 유리 물질을 포함하는 페이스트를 소정 시트의 소정 영역에 인쇄하거나 도포할 수 있다. 예를 들어, 제 7 시트(107) 하면의 여섯 영역과 제 8 시트(108) 상면의 여섯 영역에 유리 페이스트를 도포한 후 경화시켜 표면 개질 부재(4000)를 형성할 수 있다. 또한, 유리 페이스트는 적층형 소자의 사이즈로 절단하기 이전의 세라믹 그린 시트의 소정 영역에 도포될 수 있다. 즉, 세라믹 그린 시트의 복수의 영역에 유리질 페이스트를 도포한 후 유리질 페이스트가 형성된 부분을 포함하여 적층형 소자 단위의 절단선으로 그린 시트를 절단하고, 이를 노이즈 필터부 등이 형성된 시트와 적층하여 회로 보호 소자를 제작할 수 있다. 이때, 표면 개질 부재(4000)가 적층체(1000)의 가장자리에 형성되므로 유리질 페이스트가 도포된 영역을 중심으로 적층형 소자 단위로 절단될 수 있다.
한편, 표면 개질 부재(4000)는 산화물을 이용하여 형성할 수도 있다. 즉, 표면 개질 부재(4000)는 유리질 물질 및 산화물의 적어도 하나를 이용하여 형성할 수 있고, 자성체 물질을 더 포함하여 형성할 수도 있다. 이때, 표면 개질 부재(4000)는 결정 상태 또는 비결정 상태의 산화물이 적층체(1000)의 표면에 분산되어 분포될 수 있고, 표면에 분포된 산화물은 적어도 일부가 용융될 수 있다. 이때, 산화물의 경우에도 도 10의 (a) 내지 도 10의 (c)에 도시된 바와 같이 형성될 수 있다. 또한, 표면 개질 부재(4000)가 산화물로 형성되는 경우에도 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 적어도 일 영역에는 막 형태로 형성될 수도 있다. 여기서, 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다.
상기한 바와 같이 본 발명의 일 실시 예는 복수의 시트(100)가 적층된 적층체(1000) 내에 복수의 코일 패턴(200)이 형성되고 적어도 둘 이상의 코일 패턴(200)이 서로 연결되어 하나의 노이즈 필터부(2000)를 형성하며, 이러한 노이즈 필터부(2000)가 적층체(1000) 내에 적어도 셋 이상 구현된다. 또한, 복수의 노이즈 필터부(2000)는 적층체(1000) 외부에 형성된 복수의 외부 전극(3000)과 연결되어 신호 라인 사이에 마련된다. 따라서, 세 신호 라인에서 동시에 발생하는 공통 모드 노이즈와 두 신호 라인 사이에서 발생하는 공통 모드 노이즈를 제거할 수 있고, 그에 따라 시-파이(C-PHY)에 적용 가능하다.
또한, 표면 전체에 유리질 층이 형성되지 않음으로써 소자의 두께를 줄일 수 있고, 그에 따라 사이즈가 축소되어 실장 면적 및 높이가 감소되는 전자기기에 대응하여 회로 보호 소자를 장착할 수 있다. 그리고, 표면 전체에 유리질층이 형성되지 않기 때문에 수분의 흡수를 억제할 수 있고, 그에 따라 소자의 신뢰성을 향상시킬 수 있다. 한편, 소자의 사이즈가 작아지면 외부 전극의 면적이 작아져 외부 전극과 적층체의 밀착력이 감소되고 그에 따라 PCB에 실장 시 부착 강도가 낮아질 수 있지만, 본 발명에 의하여 외부 전극과 적층체의 밀착력을 향상시켜 부착 강도를 증가시킬 수 있다.
도 11은 은 본 발명의 제 2 실시 예에 따른 회로 보호 소자의 투시 평면도이고, 도 12는 분리 사시도이며, 도 13은 회로도이다. 본 발명의 제 2 실시 예는 복수의 노이즈 필터부(2000)의 적어도 일 영역 사이에 적어도 하나의 내부 전극을 포함하는 캐패시터가 형성된다. 즉, 본 발명의 제 2 실시 예는 도 11 및 도 12에 도시된 바와 같이 적어도 하나의 노이즈 필터부(2000)에 캐패시터가 형성되고, 도 13에 도시된 바와 같이 복수의 노이즈 필터부(2000)에 각각 캐패시터가 형성될 수 있다.
도 11 내지 도 13을 참조하면, 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 복수의 시트(100)가 적층된 적층체(1000)와, 적층체(1000) 내에 마련되며 복수의 코일 패턴(200)을 각각 포함하는 적어도 셋 이상의 노이즈 필터부(2100, 2200, 2300; 2000)와, 적층체(1000)의 서로 대향하는 두 측면에 형성되어 노이즈 필터부(2000)와 연결되는 외부 전극(3100, 3200; 3000)과, 적층체(1000) 내의 소정 영역에 마련된 적어도 하나의 내부 전극(510, 520; 500)을 포함한다.
즉, 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 적층체(1000) 내에 적어도 두개의 내부 전극(510, 520)이 적어도 일부 중첩되도록 마련되어 그 사이에 적어도 하나의 캐패시터가 형성된다. 예를 들어, 제 6 시트(106)와 제 8 시트(108) 사이에 두개의 시트(109, 110)가 각각 마련되고, 각각의 시트(109, 110) 상에 소정 형상의 내부 전극(510, 520)이 적어도 일부 중첩되도록 형성되어 캐패시터가 형성된다. 즉, 제 1 및 제 2 내부 전극(510, 520)과 그 사이에 형성된 제 10 시트(110)에 의해 캐패시터가 형성된다. 여기서, 적어도 둘 이상의 내부 전극(510, 520)은 적층체(1000)의 대향되는 두 측면에 각각 형성된 제 1 및 제 2 외부 전극(3100, 3200)의 적어도 어느 하나와 연결될 수 있다. 예를 들어, 제 1 내부 전극(510)은 제 1-3 외부 전극(3130)과 연결되고 제 2 내부 전극(520)은 제 2-2 외부 전극(3220)과 연결될 수 있다. 이때, 외부 전극(3000)의 적어도 하나는 접지 단자와 연결될 수 있는데, 예를 들어 제 1-3 외부 전극(3130)이 접지 단자와 연결될 수 있다. 한편, 제 1 및 제 2 내부 전극(510, 520)의 적어도 하나가 접지 단자와 연결되기 위해 적층체(1000) 외부에 제 3 외부 전극(미도시)이 형성될 수 있다. 즉, 제 1 및 제 2 내부 전극(510, 520)의 적어도 어느 하나는 제 1 및 제 2 외부 전극(3100, 3200)과 연결되지 않고 제 3 외부 전극과 연결될 수 있다. 이때, 제 3 외부 전극은 제 1 및 제 2 외부 전극(3100, 3200)이 형성되지 않은 적층체(1000)의 서로 대향되는 두 면에 형성될 수 있고, 접지 단자와 연결될 수 있다. 따라서, 이 경우 제 1 및 제 2 내부 전극(510, 520)의 어느 하나가 제 3 외부 전극을 통해 접지 단자와 연결될 수 있다. 한편, 캐패시터는 코일 패턴(200) 사이에 형성될 수도 있다. 예를 들어, 도시되지는 않았지만, 제 3 코일 패턴(230)과 제 4 코일 패턴(240) 사이에 캐패시터가 형성될 수 있다. 이를 위해 각각 제 3 및 제 4 코일 패턴(230, 240)이 각각 형성된 제 3 및 제 4 시트(130, 140) 사이에 적어도 하나 이상의 시트가 더 마련되고 적어도 하나 이상의 시트에 적어도 하나 이상의 내부 전극이 형성되어 캐패시터가 구현될 수 있다. 예를 들어, 제 3 및 제 4 시트(130, 140) 사이에 내부 전극(500)이 각각 형성된 시트(109, 110)가 마련되어 캐패시터가 형성될 수 있다. 또한, 하나의 내부 전극이 형성된 하나의 시트가 코일 패턴(200) 사이에 마련될 수 있다. 이때, 하나의 시트가 더 마련되고 내부 전극이 하나 형성되는 경우 내부 전극과 그 상부의 코일 패턴, 그리고 내부 전극과 그 하부의 코일 패턴 사이에 캐패시터가 형성될 수 있다. 즉, 내부 전극과 시트를 사이에 두고 인접한 코일 패턴 사이에 캐패시터가 형성될 수 있다. 물론, 코일 패턴(200) 사이의 적어도 둘 이상의 영역에 적어도 둘 이상의 내부 전극(500)이 각각 형성되어 적층체(1000) 내에 적어도 둘 이상의 캐패시터가 형성될 수도 있다. 이때, 캐패시터를 형성하기 위한 내부 전극(500)은 다양한 형태로 형성될 수 있고, 코일 패턴(200)을 서로 연결하기 위해 내부 전극(500)이 형성된 시트에도 도전 물질이 매립된 홀이 형성되어야 하고, 도전 물질이 매립된 홀과 소정 간격 이격되어 내부 전극(500)이 형성될 수 있다. 따라서, 적층체(1000) 내에 적어도 하나의 캐패시터가 형성되며, 예를 들어 도 13에 도시된 바와 같이 각각의 노이즈 필터에 각각 캐패시터가 형성될 수 있다.
상기한 바와 같은 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 코일 패턴(200)의 회전수, 캐패시터의 내부 전극(500)의 면적, 그리고 코일 패턴(200) 사이의 간격, 즉 시트(102 내지 106)의 두께를 조절함으로써 인덕턴스 및 캐패시턴스를 조절할 수 있고, 그에 따라 억제할 수 있는 주파수의 노이즈를 조절할 수 있다. 예를 들어, 시트(102 내지 106)의 두께를 줄이면 낮은 주파수 대역의 노이즈를 억제할 수 있고, 두께를 증가시키면 높은 주파수 대역의 노이즈를 억제할 수 있다. 이렇게 세개의 노이즈 필터부(2000)와 하나 이상의 캐패시터로 이루어진 회로 보호 소자, 즉 공통 모드 노이즈 필터는 적어도 둘 이상의 주파수 대역의 노이즈를 억제할 수 있다. 따라서, 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 둘 이상의 주파수 대역의 노이즈를 억제할 수 있고, 그에 따라 다양한 주파수의 기능을 채용하는 스마트폰 등의 휴대용 전자기기에 이용되어 전자기기의 품질을 향상시킬 수 있다.
한편, 본 발명에 따른 회로 보호 소자는 복수의 노이즈 필터부(2000)와 ESD 등의 과전압으로부터 전자기기 등을 보호하기 위한 과전압 보호부가 결합된 구조로 마련될 수도 있다. 즉, 적어도 셋 이상의 노이즈 필터(2000)와 과전압 보호부가 결합되어 회로 보호 소자가 구현될 수 있다. 이러한 본 발명의 제 3 실시 예에 따른 회로 보호 소자를 도 14 및 도 15를 이용하여 설명하면 다음과 같다. 도 14은 본 발명의 제 3 실시 예에 따른 회로 보호 소자의 사시도이고, 도 15는 분해 사시도이다.
도 14 및 도 15를 참조하면, 본 발명의 제 3 실시 예에 따른 회로 보호 소자는 복수의 코일 패턴(200)을 각각 포함하는 적어도 세개의 노이즈 필터부(2100, 2200, 2300; 2000)와, 적층체(1000)의 서로 대향하는 두 측면에 형성되어 적어도 세개의 노이즈 필터부(2000)와 연결되는 제 1 및 제 2 외부 전극(3100, 3200)과, 적층체(1000) 내에 마련된 과전압 보호부(5000)와, 제 1 및 제 2 외부 전극(3100, 3200)과 이격되어 적층체(1000)의 서로 대향되는 두 측면에 형성되며 과전압 보호부(5000)와 연결되는 제 3 외부 전극(3300)을 포함할 수 있다. 여기서, 제 3 외부 전극(3300)은 제 1 및 제 2 외부 전극(3100, 3200)이 형성되지 않은 적층체(1000)의 측면에 형성될 수 있다. 예를 들어, 제 1 및 제 2 외부 전극(3100, 3200)이 적층체(1000)의 Y 방향으로 대향되는 두 측면에 형성되고, 제 3 외부 전극(3300)은 적층체(1000)의 X 방향으로 대향되는 두 측면에 형성될 수 있다. 즉, 본 발명의 또 다른 실시 예에 따른 회로 보호 소자는 각각 복수의 코일 패턴(200)을 포함하는 적어도 셋 이상의 노이즈 필터부(2000)가 제 1 및 제 2 외부 전극(3100, 3200)과 연결되고, 적층체(1000) 내부에서 노이즈 필터부(2000)와 이격되어 과전압 보호부(5000)가 마련되어 제 3 외부 전극(3300)과 연결된다. 한편, 도시되지 않았지만, 본 발명의 제 2 실시 예에서 설명된 적어도 하나의 내부 전극을 포함하는 캐패시터가 본 발명의 제 3 실시 예도 적용될 수 있다.
과전압 보호부(5000)는 인출 전극(471 내지 476, 480) 및 홀(361 내지 366)이 각각 선택적으로 형성된 적어도 둘 이상의 시트(111, 112)가 적층되어 구성된다. 여기서, 시트들(111, 112)은 제 1 시트(101)와 제 7 시트(107), 즉 제 1 시트(101)와 하부 커버층 사이에 마련될 수 있다. 물론, 시트들(111, 112)은 제 6 시트(106)와 제 8 시트(108), 즉 제 6 시트(106)와 상부 커버층 사이에 마련될 수도 있다. 시트들(111, 112)은 노이즈 필터부(2000)를 이루는 시트들(100)과 동일 두께 및 동일 형상을 갖는 사각형의 판 형상으로 마련될 수 있다. 또한, 시트들(111, 112)은 비자성체 시트 또는 자성체 시트로 이루어질 수 있다. 예를 들어, 노이즈 필터부(2000)를 이루는 시트들(101 내지 106)은 비자성체 시트로 이루어질 수 있고, 하부 및 상부 커버층으로 이용되는 제 7 및 제 8 시트(107, 108)와 과전압 보호부(5000)가 구성되는 시트들(111, 112)은 자성체 시트로 이루어질 수 있다.
시트(112)의 상면에는 복수의 인출 전극(471 내지 476; 470)이 형성된다. 복수의 인출 전극(470)은 제 1 및 제 2 외부 전극(3100, 3200)과 연결되는 복수의 노이즈 필터부(2000)의 인출 전극(410 내지 460)과 각각 동일 위치에 형성될 수 있다. 따라서, 인출 전극(471)은 제 1-1 외부 전극(3110)과 접속되고, 인출 전극(422)은 제 1-2 외부 전극(3120)과 접속되며, 인출 전극(473)은 제 1-3 외부 전극(3130)과 접속될 수 있다. 또한, 인출 전극(474)은 제 2-1 외부 전극(3210)과 접속되고, 인출 전극(475)은 제 2-2 외부 전극(3220)과 접속되며, 인출 전극(476)은 제 2-3 외부 전극(3230)과 접속될 수 있다. 또한, 시트(112) 상에는 복수의 홀(361 내지 366)이 형성되는데, 복수의 홀(361 내지 366)은 복수의 인출 전극(471 내지 476)의 일 단부에 각각 형성될 수 있다. 또한, 복수의 홀(361 내지 366)은 각각 과전압 보호 물질에 의해 매립된다. 과전압 보호 물질은 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral) 등의 유기물에 Ru, Pt, Pd, Ag, Au, Ni, Cr, W, Fe 등에서 선택된 적어도 하나의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, 과전압 보호 물질은 상기 혼합 물질에 ZnO 등의 바리스터 물질 또는 Al2O3 등의 절연성 세라믹 물질을 더 혼합하여 형성할 수 도 있다. 물론, 과전압 보호 물질은 상기 물질 이외에 다양한 물질이 이용될 수 있다. 예를 들어, 과전압 보호 물질은 다공성의 절연 물질 및 공극(void)의 적어도 어느 하나를 이용할 수 있다. 즉, 다공성의 절연 물질이 홀에 매립 또는 도포될 수도 있고, 홀 내에 공극이 형성될 수도 있으며, 다공성의 절연 물질과 도전 물질의 혼합 물질이 홀에 매립 또는 도포될 수도 있다. 또한, 다공성의 절연 물질, 도전 물질 및 공극이 홀 내에서 층을 이루어 형성될 수도 있다. 예를 들어, 도전층 사이에 다공성의 절연층이 형성되며, 절연층 사이에 공극이 형성될 수도 있다. 이때, 공극은 절연층의 복수의 기공이 서로 연결되어 형성될 수도 있다. 여기서, 다공성의 절연 물질은 50∼50000 정도의 유전율을 갖는 강유전체 세라믹이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, ZrO, ZnO, BaTiO3, Nd2O5, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 다공성의 절연 물질은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률로 형성된 다공성 구조로 형성될 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 또한, 과전압 보호 물질로 이용되는 도전 물질은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다. 한편, 복수의 홀(361 내지 366) 내부가 비어 빈 공간을 유지하고 빈 공간이 과전압 보호 부재로 이용될 수도 있다.
시트(111)는 시트(112)의 하측에 마련되며, 그 상부에는 인출 전극(480)이 형성된다. 인출 전극(480)은 시트(195)의 일 변으로부터 이와 대향되는 타 변으로 각각 노출되도록 형성될 수 있다. 즉, 인출 전극(480)은 시트(112) 상에 형성된 인출 전극들(471 내지 476)이 노출되는 변과 직교하는 변에 각각 노출되도록 형성된다. 이러한 인출 전극(480)은 적층체(1000)의 서로 대향되는 두 측면에 형성된 제 3 외부 전극(3310, 3320; 3300)과 연결된다. 또한, 인출 전극(480)의 소정 영역은 시트(111)의 홀들(361 내지 366)과 연결되는데, 이를 위해 홀들(361 내지 366)과 연결되는 부분은 다른 영역에 비해 폭이 넓도록 형성될 수 있다.
또한, 시트(112) 상에는 시트(미도시)가 마련될 수 있다. 미도시된 시트는 노이즈 필터부(2000)와 과전압 보호부(5000)을 분리하기 위해 마련되며, 이들 사이의 간섭을 억제하는 두께로 형성될 수 있다. 미도시된 시트는 시트들(111, 112)과 동일 두께를 갖는 복수의 시트가 적층되어 형성될 수 있다.
상기와 같은 본 발명의 제 3 실시 예에 따른 복수의 노이즈 필터부(2000)와 과전압 보호부(5000)가 복합된 회로 보호 소자는 전자기기에 사용되는 신호 입력 단자와 시스템 사이에 제 1 및 제 2 외부 전극(3100, 3200)이 접속되고, 접지 단자에 제 3 외부 전극(3300)이 접속되어 공통 모드 노이즈를 제거할 뿐만 아니라 입출력 단자로 유입되는 정전기 등의 고전압을 접지 단자로 흘려줄 수 있다. 즉, 과전압 보호부(5000)가 입력 단자와 출력 단자 사이에서 접지 단자와 연결되어 회로 보호 소자의 양단 사이에 원하지 않는 소정 전압 이상의 전압이 인가되면, 과전압 보호 물질의 전도성 입자 사이에 방전이 일어나게 되어 접지 단자로 전류를 흘려주고, 해당 회로 보호 소자의 양단 사이의 전압 차이를 줄이게 된다. 예를 들어, 과전압 보호부(5000)는 홀들(361 내지 366) 내에 매립된 과전압 보호 물질이 전도성 물질과 다공성의 절연성 물질이 소정의 비율로 혼합된 상태로 존재할 수 있다. 즉, 절연성 물질 사이에 전도성 입자가 존재하게 되며, 인출 전극(471 내지 476)에 소정 전압 이하의 전압이 인가되는 경우에는 절연 상태를 유지하고, 인출 전극(471 내지 476)에 소정 전압 이상의 전압이 인가되는 경우에는 전도성 입자 사이에 방전이 일어나게 되어 해당 인출 전극(471 내지 476) 사이의 전압 차이를 줄이게 된다. 이때, 회로 보호 소자의 양단은 도통 상태가 되는 것이 아니기 때문에, 입력 신호는 왜곡 없이 그대로 입출력 단자에 전달된다. 즉, 회로 보호 소자는 정전기 발생시에도 해당 정전기는 해당 회로 보호 소자를 통하여 접지로 빠져나가게 되어 회로를 보호하는 동시에 시스템이 주고받는 신호는 그대로 유지된다.
도 16 내지 도 20은 본 발명의 제 4 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들이다. 즉, 도 16은 회로도이고, 도 17 및 도 19은 제 4 실시 예들에 따른 개략 투시 평면도이며, 도 18 및 도 20는 도 17 및 도 19의 일부 분리 사시도이다.
도 16에 도시된 바와 같이, 회로 보호 소자와 연결된 세개의 라인, 즉 각각 세개의 입력 라인 및 출력 라인에 캐패시터가 형성된다. 이렇게 접지 단자로 동일한 캐패시턴스를 구현하면 차동 신호는 캐패시턴스를 인식하지 못하고 통과하지만 공통 모드만 캐패시턴스에 의해 필터링된다. 이를 위해 입력 단자와 출력 단자에 모두 연결되거나, 입력 단자 또는 출력 단자의 어느 한쪽에만 연결될 수 있다. 구체적으로, 도 17 및 도 18에 도시된 바와 같이 제 1 및 제 2 외부 전극(3100, 3200)에 각각 연결된 복수의 내부 전극(511, 512, 513, 521, 522, 523)과 내부 전극의 하측 또는 상측에 제 3 외부 전극(3300)과 연결된 공통 전극(530)이 마련될 수 있다. 이때, 복수의 내부 전극들(511, 512, 513, 521, 522, 523)은 서로 이격되며 공통 전극(530)과 소정 영역 중첩될 수 있다. 또한, 내부 전극들(511, 512, 513, 521, 522, 523)이 형성된 시트(114)의 하측 또는 상측에 공통 전극(530)이 형성된 시트(113)이 마련되며, 이들 시트(114, 115)는 본 발명의 실시 예들에 따른 적층체(1000) 내부에 마련될 수 있다. 예를 들어, 본 발명의 제 1 및 제 3 실시 예의 노이즈 필터부(2000)와 상부 커버층, 즉 제 8 시트(108) 사이에 마련될 수 있다. 물론, 본 발명의 제 2 실시 예의 내부 전극이 형성된 시트, 즉 도 12의 시트(109, 110) 대신에 시트들(114, 115)가 마련될 수 있다. 따라서, 내부 전극들(511, 512, 513, 521, 522, 523)과 공통 전극(530) 사이에 캐패시턴스가 구현될 수 있다. 또한, 이러한 캐패시터는 과전압 보호부와 함께 구현될 수도 있다.
또한, 도 18에 도시된 바와 같이 제 1 외부 전극(5100)에 각각 연결된 내부 전극들(511, 512, 513)과, 그 하측에 마련되며 제 3 외부 전극(6300)과 연결된 된 공통 전극(530)과, 그 하측에 마련되며 제 2 외부 전극(5200)에 각각 연결된 내부 전극들(521, 522, 523)이 형성될 수 있다. 즉, 내부 전극들(510), 공통 전극(530) 및 내부 전극들(520)이 적층될 수 있다. 이때, 내부 전극들(510)과 내부 전극들(520)은 중첩되며, 공통 전극(530)과 중첩될 수 있다. 또한, 내부 전극들(511, 512, 513)이 소정의 시트(115) 상에 형성되고, 공통 전극(530)이 소정의 시트(114) 상에 형성되며, 내부 전극들(521, 522, 523)이 소정의 시트(113) 상에 형성되어 이들 시트(113, 114, 115)가 적층될 수 있다. 또한, 이들 시트들(113, 114, 115)는 본 발명의 실시 예들에 따른 적층체(1000) 내부에 마련될 수 있다. 예를 들어, 본 발명의 제 1 및 제 3 실시 예의 노이즈 필터부(2000)와 상부 커버층, 즉 제 8 시트(108) 사이에 마련될 수 있다. 물론, 본 발명의 제 2 실시 예의 내부 전극이 형성된 시트, 즉 도 12의 시트(109, 110) 대신에 시트들(114, 115)가 마련될 수 있다. 따라서, 내부 전극들(511, 512, 513, 521, 522, 523)과 공통 전극(530) 사이에 캐패시턴스가 구현될 수 있다. 또한, 이러한 캐패시터는 과전압 보호부와 함께 구현될 수도 있다.
도 21 및 도 22는 본 발명의 실시 예들에 따른 공통 모드 노이즈를 제거할 수 있는 회로 보호 소자의 회로도 및 그에 따른 공통 모드 노이즈의 파형도이다.
도 21 의 (a)는 본 발명의 제 1 실시 예로서 세 개의 신호 라인에 각각 노이즈 필터부가 형성된 회로 보호 소자의 회로도이다. 즉, 본 발명의 제 1 실시 예에 따른 적층체 내에 세개의 노이즈 필터부가 마련된 회로 보호 소자의 회로도이다. 또한, 도 21의 (b)는 본 발명의 제 1 실시 예에 따른 회로 보호 소자를 적용하지 않는 경우와 적용한 경우의 공통 모드 노이즈의 파형도이다. 여기서, 도면 부호 20은 본 발명에 따른 회로 보호 소자를 적용하지 않은 경우의 공통 모드 노이즈 성분이고, 도면 부호 30은 회로 보호 소자를 적용한 경우의 공통 모드 노이즈 성분이다. 도시된 바와 같이 회로 보호 소자를 적용하지 않은 경우 공통 모드 노이즈 성분이 크게 나타나지만, 회로 보호 소자를 적용하는 경우 공통 모드 노이즈 성분을 크게 줄일 수 있다.
도 22의 (a)는 본 발명의 제 2 실시 예로서 세 개의 신호 라인에 복수의 노이즈 필터 및 캐패시터가 형성된 회로 보호 소자의 회로도이다. 즉, 본 발명의 제 2 실시 예에 따른 적층체 내에 세 개의 노이즈 필터부가 마련되고 이들 사이에 캐패시터가 형성된 회로 보호 소자의 회로도이다. 또한, 도 22의 (b)는 이러한 회로 보호 소자를 적용하지 않는 경우(도면 부호 40)와 적용한 경우(도면 부호 50)의 공통 모드 노이즈의 파형도이다. 도시된 바와 같이 회로 보호 소자를 적용한 경우 공통 모드 노이즈 성분을 크게 줄일 수 있다. 한편, 이러한 회로의 예시 이외에 다양한 인덕터, 캐패시터 및 공통 모드 필터의 조합으로 공통 모드 노이즈를 제거할 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

Claims (12)

  1. 도전 패턴이 선택적으로 형성된 복수의 시트가 적층된 적층체를 포함하고,
    세개의 신호 라인에 마련되어 상기 세개의 신호 라인 각각의 공통 모드 노이즈와 두 신호 라인 사이의 공통 모드 노이즈를 제거하는 회로 보호 소자.
  2. 청구항 1에 있어서, 상기 적층체 내에 서로 이격되어 마련되며, 각각 복수의 코일 패턴을 구비하는 셋 이상의 노이즈 필터부; 및
    상기 적층체 외부에 마련되어 상기 셋 이상의 노이즈 필터부와 각각 연결된 외부 전극을 포함하는 회로 보호 소자.
  3. 청구항 2에 있어서, 상기 셋 이상의 노이즈 필터부는 상기 시트의 적층 방향으로 소정 간격 이격되어 마련된 회로 보호 소자.
  4. 청구항 3에 있어서, 상기 노이즈 필터부는,
    복수의 상기 시트 상에 각각 형성된 복수의 코일 패턴;
    선택된 시트에 형성되며 적어도 두 코일 패턴을 연결하는 복수의 수직 연결 배선; 및
    상기 복수의 코일 패턴 각각으로부터 외부로 인출 형성되어 상기 외부 전극과 연결되는 복수의 인출 전극을 포함하는 회로 보호 소자.
  5. 청구항 3에 있어서, 적어도 하나의 상기 노이즈 필터부는 상기 코일 패턴의 회전 수가 다른 회로 보호 소자.
  6. 청구항 3에 있어서, 적어도 하나의 상기 노이즈 필터부는 상기 코일 패턴의 중심에 형성된 자심을 더 포함하는 회로 보호 소자.
  7. 청구항 2에 있어서, 상기 적층체 내에 마련된 적어도 하나의 캐패시터를 더 포함하는 회로 보호 소자.
  8. 청구항 1 또는 청구항 7에 있어서, 상기 적층체 내에 마련된 적어도 하나의 과전압 보호부를 더 포함하는 회로 보호 소자.
  9. 청구항 8에 있어서, 상기 노이즈 필터부가 형성된 시트는 비자성체 시트이고, 상기 과전압 보호부가 형성된 시트는 자성체 시트인 회로 보호 소자.
  10. 청구항 2에 있어서, 상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 더 포함하는 회로 보호 소자.
  11. 청구항 10에 있어서, 상기 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 어느 하나 상에 연장 형성되며, 상기 표면 개질 부재는 적어도 상기 외부 전극의 연장 영역과 상기 적층체 사이에 마련된 회로 보호 소자.
  12. 청구항 11에 있어서, 상기 표면 개질 부재는 적어도 일부가 불연속적 또는 연속적으로 형성된 회로 보호 소자.
PCT/KR2017/002342 2016-03-07 2017-03-03 회로 보호 소자 WO2017155250A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780015304.7A CN108780795B (zh) 2016-03-07 2017-03-03 电路保护装置
JP2018545935A JP2019514196A (ja) 2016-03-07 2017-03-03 回路保護素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20160027325 2016-03-07
KR10-2016-0027325 2016-03-07
KR1020160180228A KR20170104366A (ko) 2016-03-07 2016-12-27 회로 보호 소자
KR10-2016-0180228 2016-12-27

Publications (1)

Publication Number Publication Date
WO2017155250A1 true WO2017155250A1 (ko) 2017-09-14

Family

ID=59790673

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/002342 WO2017155250A1 (ko) 2016-03-07 2017-03-03 회로 보호 소자

Country Status (1)

Country Link
WO (1) WO2017155250A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273953A (ja) * 1998-03-24 1999-10-08 Murata Mfg Co Ltd 積層型コモンモードチョークコイル
JP2001358017A (ja) * 2000-06-12 2001-12-26 Murata Mfg Co Ltd 積層型コイル部品
JP2007259026A (ja) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp 積層型ノイズフィルタ
JP4458093B2 (ja) * 2005-01-07 2010-04-28 株式会社村田製作所 電子部品及び電子部品製造方法
KR101554333B1 (ko) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 회로 보호 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273953A (ja) * 1998-03-24 1999-10-08 Murata Mfg Co Ltd 積層型コモンモードチョークコイル
JP2001358017A (ja) * 2000-06-12 2001-12-26 Murata Mfg Co Ltd 積層型コイル部品
JP4458093B2 (ja) * 2005-01-07 2010-04-28 株式会社村田製作所 電子部品及び電子部品製造方法
JP2007259026A (ja) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp 積層型ノイズフィルタ
KR101554333B1 (ko) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 회로 보호 소자

Similar Documents

Publication Publication Date Title
WO2019240402A1 (ko) 적층형 소자
WO2017082451A1 (ko) 회로 보호 소자
WO2017200250A1 (ko) 회로 보호 소자
KR102216555B1 (ko) 회로 보호 소자
KR101554333B1 (ko) 회로 보호 소자
KR101924716B1 (ko) 커먼 모드 초크 코일
WO2018021786A1 (ko) 복합 소자 및 이를 구비하는 전자기기
WO2018105912A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2017209448A1 (ko) 컨택터
JP2010028695A (ja) ノイズフィルタ部品及びコイル部品
WO2021071144A1 (ko) 적층형 공통 모드 필터
US20140299016A1 (en) Black marker composition and an electronic component using these
WO2017155250A1 (ko) 회로 보호 소자
KR20180101048A (ko) 적층형 소자
WO2018066871A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2017135566A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2019107984A1 (ko) 적층형 필터
KR102122026B1 (ko) 적층형 필터
WO2019066221A1 (ko) 적층형 소자 및 이를 구비하는 전자기기
WO2018124535A1 (ko) 복합 소자 및 이를 구비하는 전자기기
WO2018004276A1 (ko) 칩 부품 및 그 제조 방법
WO2016190559A1 (ko) 회로 보호 소자 및 그 제조 방법
WO2020111791A1 (ko) 적층형 소자
WO2018124492A1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR20180044018A (ko) 회로 보호 소자

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018545935

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17763511

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17763511

Country of ref document: EP

Kind code of ref document: A1