CN108780795B - 电路保护装置 - Google Patents

电路保护装置 Download PDF

Info

Publication number
CN108780795B
CN108780795B CN201780015304.7A CN201780015304A CN108780795B CN 108780795 B CN108780795 B CN 108780795B CN 201780015304 A CN201780015304 A CN 201780015304A CN 108780795 B CN108780795 B CN 108780795B
Authority
CN
China
Prior art keywords
disposed
laminate
sheet
protection device
circuit protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780015304.7A
Other languages
English (en)
Other versions
CN108780795A (zh
Inventor
李明镐
李政勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moda Innochips Co Ltd
Original Assignee
Moda Innochips Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moda Innochips Co Ltd filed Critical Moda Innochips Co Ltd
Priority claimed from PCT/KR2017/002342 external-priority patent/WO2017155250A1/ko
Publication of CN108780795A publication Critical patent/CN108780795A/zh
Application granted granted Critical
Publication of CN108780795B publication Critical patent/CN108780795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种电路保护装置，其所述电路保护装置包括其中积层有多个片材的积层体，在所述多个片材上选择性地设置有导电图案，其中在三条信号线中安置有多个噪声过滤器部件，以移除所述三条信号线中每一条信号线的共模噪声及每两条信号线之间的共模噪声。本发明的电路保护装置可同时移除自所述三条信号线产生的共模噪声及在每所述两条信号线之间产生的共模噪声，且因此，噪声过滤器部件可施加至C‑π(C‑PHY)。此外，由于本发明的积层体并非形成于整个表面上，因此所述装置的厚度可得到减小，且因此，所述装置的可靠性得到提高。

Description

电路保护装置
技术领域
本发明涉及一种电路保护装置，尤其涉及一种移除共模噪声的电路保护装置。
背景技术
现有的差分传讯(differential signaling)使用两条线来传输信号。相比之下，近年来已提出一种能够在增大频宽的同时以同一速度传输信号的使用三条线的差分传讯。使用三条线的差分传讯可应用于智能手机的照相机、液晶显示器等。现有的使用两条线的差分传讯(differential signaling)被称作D-π(D-PHY)，且使用三条线的差分传讯被称作C-π(C-PHY)。因此，当相较于D-PHY时，C-PHY的信号传输线的数目可有所减小。举例而言，现有的D-PHY需要20条传输线来在智能手机的液晶显示器上达成4K图像。然而，在C-PHY的情形中，则仅需要9条传输线。
现有的差分传讯使用一对传输线来传输一个信号。理想上，仅须存在一个具有多个彼此不同的信号相(phase)的差分信号。然而，根据半导体晶片集，即，信号源，的状态或印刷电路板，即，信号传输线、连接件等的主体，的状态来在恰好两个信号之间维持异相(out of phase)是困难的。随着系统变得复杂化且传输线变长，维持异相是困难的。具体而言，在智能手机中会产生其间具有同一信号相的共模分量，且所述信号用作噪声以对周边电路产生影响。具体而言，所述信号可对无线通讯敏感性产生影响。此处，敏感性可以GPS，800百万赫(MHz)2G/3G无线通讯、1.8吉赫(GHz)频带及无线保真(wifi)频带的顺序增大。为了通过移除共模噪声分量来提高通讯质量，会使用到共模噪声过滤器且所述共模噪声过滤器可安装于各自具有高数据传输速率且设置有多媒体传输线的液晶显示器、照相机、通用串行总线、外部显示器等上。
如上所述，随着对高质量图像及声音服务的需求的增加，己提出新的C-PHY方式。此外，现有的两条线设置有一对(或者所述三条线设置有一对)以传输信号，且因此，信号传输变得更复杂化。因此，可能无法将能够移除所产生噪声的过滤器施加至现有的过滤器。亦即，由于所述部件的封装自身须根据线的数目来进行改变，因此将上述过滤器施加至现有的过滤器是不可能的。因此，当过滤器的内部电路得到修饰时，所述过滤器可在容许适当的信号通过其中的同时移除噪声。
在通用电路保护装置中，在其中实作有噪声过滤器的积层体的整个表面上形成有玻璃质片材。亦即，多个片材进行积层以达成所述积层体，且所述积层体的最上部层及最下部层均是由玻璃质片材制成。然而，当玻璃质片材形成于积层体的整个表面上时，所述玻璃质片材可能吸收水分进而使装置的可靠性劣化。此外，玻璃质片材的形成会进一步增大电路保护装置的厚度。
发明内容
[发明所要解决的问题]
本发明提供一种移除共模噪声的电路保护装置。
本发明也提供一种移除同时自三条线产生的共模噪声及在每两条线之间产生的共模噪声的电路保护装置。
本发明也提供一种因上表面及下表面上未形成有玻璃质片材而厚度得到减小的电路保护装置。
[解决问题的技术手段]
根据示例性实施例，一种电路保护装置包括其中积层有多个片材的积层体，在所述多个片材上选择性地设置有导电图案，其中在三条信号线中安置有多个噪声过滤器部件，以移除所述三条信号线中每一条信号线的共模噪声及每两条信号线之间的共模噪声。
所述多个噪声过滤器部件可设置有至少三个并且在所述积层体内彼此间隔开且分别包括多个线圈图案，且所述电路保护装置可还包括外部电极，所述外部电极安置于所述积层体外且分别连接至所述至少三个噪声过滤器部件。
所述至少三个噪声过滤器部件可被安置成在所述片材的积层方向上彼此间隔开预定距离。
所述噪声过滤器部件中的每一者可包括：多个线圈图案，分别安置于所述多个片材上；多条垂直连接线，安置于至少两个所述片材上以将至少两个线圈图案连接至彼此；以及多个引出电极，自所述多个线圈图案中的每一者向外引出且连接至所述外部电极。
所述噪声过滤器部件中的至少一者可在线圈图案的匝数方面不同。
所述噪声过滤器部件中的至少一者可还包括安置于所述线圈图案中的每一者的中心处的磁芯。
所述电路保护装置可还包括安置于所述积层体中的至少一个电容器。
所述电路保护装置可还包括安置于所述积层体中的至少一个过电压保护部件。
上面安置有所述噪声过滤器部件的所述片材可为非磁性片材，且上面安置有所述过电压保护部件的所述片材可为磁性片材。
所述电路保护装置可还包括表面修饰构件，所述表面修饰构件安置于所述积层体的表面的至少一部分上且由与所述积层体的所述表面的材料不同的材料制成。
所述外部电极中的每一者可延伸至所述积层体的最上部片材及最下部片材中的至少一者，且所述表面修饰构件可至少安置于所述外部电极的延伸区域与所述积层体之间。
所述表面修饰构件的至少一部分可不连续地或连续地安置。
[发明效果]
根据本发明，所述多个线圈图案可形成于其中积层有所述多个片材的积层体内，且至少两个线圈图案可连接至彼此以形成一个噪声过滤器部件。此外，积层体内可达成至少三个噪声过滤器部件。亦即，积层体中可设置有所述至少三个噪声过滤器部件。此外，所述多个噪声过滤器部件可连接至形成于积层体外的所述多个外部电极且设置于所述三条信号线中。因此，同时自所述三条信号线产生的共模噪声及在每所述两条信号线之间产生的共模噪声可被移除，且因此，噪声过滤器部件可施加至C-π(C-PHY)。
此外，由于玻璃质层并非形成于整个表面上，因此所述装置的厚度可得到减小，且因此，由于所述装置的大小减小，可将所述电路保护装置与安装面积及高度得到减小的电子装置对应地进行安装。此外，由于玻璃质层并非形成于整个表面上，因此对水分的吸收可得到抑制，且因此，所述装置的可靠性得到提高。
当所述装置的大小减小时，外部电极的面积可减小以使所述外部电极与积层体之间的粘着力减小。因此，尽管当安装于印刷电路板上时粘着强度会减小，然而可提高外部电极与积层体之间的粘着力来增大所述粘着强度。
附图说明
图1A、图1B、图2A、图2B、图3A、图3B、图4A及图4B是信号在理想信号及理想延迟情况下的波形图。
图5、图6、图7、图8、图9、图10A、图10B及图10C是用于阐释根据第一实施例的电路保护装置的图。
图11、图12及图13是用于阐释根据第二实施例的电路保护装置的图。
图14及图15是用于阐释根据第三实施例的电路保护装置的图。
图16、图17、图18、图19及图20是用于阐释根据第四实施例的电路保护装置的图。
图21A、图21B、图22A及图22B是根据示例性实施例的电路保护装置的电路图及共模噪声的波形图。
具体实施方式
在下文中，将参照附图来详细阐述本发明的实施例。然而，本发明可实施为不同形式而不应被视为仅限于本文所述实施例。确切而言，提供该些实施例是为了使此揭示内容将透彻及完整，且将向本领域技术人员充分传达本发明的范围。为说明清晰起见，在各图中夸大了层及区的尺寸。在所有图中相同的参考符号指代相同的元件。
当信号中每一者的电压电平不正常、出现延迟(delay)或印刷电路板的特性阻抗不同时可能产生共模噪声。此外，出现此种情形的数目可由于其各种起因而发生很大变化。然而，在图2A、图2B、图3A、图3B、图4A及图4B中说明通过模拟其中在三条信号线中的一条信号线中出现延迟的情形而获得的结果。此外，在图1A及图1B中说明其中不出现延迟的理想情形。
图1A及图1B说明其中不出现延迟的理想情形的信号波形，图1A是说明三个信号波形的实例的波形图，且图1B是共模噪声的信号波形。如图1A及图1B中所示，在其中在第一信号11、第二信号12及第三信号13中不出现延迟的理想情形中，能看出未产生共模噪声。
图2A是其中在第一信号11中出现延迟的情形的信号波形，且图2B是因第一信号11的延迟而造成的共模噪声的信号波形。在图2B中被表达为B的符号代表在第一信号11与第二信号12之间产生的共模噪声，且被表达为C的符号代表在第二信号12与第三信号13之间产生的共模噪声。
图3A是其中在第二信号12中出现延迟的情形的信号波形，且图3B是因第二信号12的延迟而造成的共模噪声的信号波形。在图3B中被表达为A的符号代表在第一信号11与第二信号12之间产生的共模噪声，且被表达为C的符号代表在第二信号12与第三信号13之间产生的共模噪声。
图4A是其中在第三信号13中出现延迟的情形的信号波形，且图4B是因第三信号13的延迟而造成的共模噪声的信号波形。在图4B中被表达为A的符号代表在第三信号13与第一信号11之间产生的共模噪声，且被表达为B的符号代表在第二信号12与第三信号13之间产生的共模噪声。
如上所述，当在一个信号中出现延迟时，每两条信号线之间可能产生共模噪声。若在同时在每两条信号线中出现延迟或同时在三条信号线中出现延迟的同时出现时差，则所述三条信号线中可能同时产生共模噪声。
然而，使用现有的过滤器来在移除共模噪声分量的同时仅控制所述两个信号是困难的。若使用多个装置，则此是可能的，然而成本可能显著增加，且安装面积可能增大。在高速信号线的情形中，管理电感器的直流电阻(RDC)的强度是重要的。然而，若多个装置彼此连接，则电阻值会显著增大，或者须选择具有低直流电阻的装置，但此种装置是难以找到的。在具有低直流电阻的装置的情形中，所述装置常常具有差的噪声移除效果。
因此，需要能够满足多个必要条件的噪声移除部件。以下将阐述根据示例性实施例的能够满足所述条件的电路装置。
图5是根据第一实施例的电路保护装置的立体图，图6是投影平面图，且图7是分解立体图。此外，图8及图9是根据第一实施例及经修改实例的沿线A-A’截取的剖视图。此外，图10A、图10B及图10C是说明表面的至少一部分的示意图。
参照图5、图6、图7、图8、图9、图10A、图10B及图10C，根据示例性实施例的电路保护装置可包括其中积层有多个片材101、102、103、104、105、106、107、108(片材100)的积层体1000、包括设置于积层体1000中的多个线圈图案210、220、230、240、250、260(线圈图案200)的至少三个噪声过滤器部件2100、2200、2300(噪声过滤器部件2000)以及安置于积层体1000外且连接至噪声过滤器部件2000的外部电极3100、3200(外部电极3000)。此外，输入装置可还包括经由框架1000的至少一部分而连接至压电振动构件3000的配线部4000。此处，可设置有在片材100的积层方向上彼此间隔开预定距离的三个噪声过滤器部件2000。亦即，在根据示例性实施例的电路保护装置中，所述至少三个噪声过滤器部件2000可设置于积层体1000中，且噪声过滤器部件2000可连接至外部电极3000并接着经由外部电极3000而连接至信号线。
1.积层体
积层体1000可具有近似六面体形状。积层体1000可具有在于水平方向上彼此垂直的一个方向(例如，X方向)与另一方向(例如，Y方向)上具有预定长度及预定宽度且在垂直方向(例如，Z方向)上具有预定高度的近似六面体形状。此处在X方向上的长度可等于或不同于在Y方向上的宽度，且在Y方向上的宽度可等于或不同于在Z方向上的高度。举例而言，长度及宽度可等于或不同于彼此，且高度可不同于所述长度。此处，宽度与高度的比率可为1至5∶1∶_0.2至2。亦即，长度可较宽度大所述宽度的1倍至5倍，且高度可较宽度大所述宽度的0.2倍至2倍。然而，在X方向、Y方向及Z方向上的尺寸可仅为实例。举例而言，在X方向、Y方向及Z方向上的长度可根据连接至积层型装置的电子装置的内部结构及所述积层型装置的形状而以各种形式变化。
积层体1000可通过对所述多个片材101、102、103、104、105、106、107、108(片材100)进行积层来制造。亦即，积层体1000可通过对在X方向上具有预定长度且在Z方向上具有预定厚度的所述多个片材100进行积层来制造。因此，积层体1000的长度及宽度可通过片材100中的每一者的长度及宽度来确定，且积层体1000的高度可通过经积层片材100的数目来确定。所述多个片材100可为磁性片材或非磁性片材。亦即，所有片材100皆可为磁性片材或非磁性片材。然而，所述多个片材100中的至少一部分可为磁性片材，且其余部分可为非磁性片材。举例而言，其中设置有噪声过滤器部件2000的片材，即，第一片材101至第六片材106可为非磁性片材，且安置于所述片材上方及下方的第七片材107及第八片材108可为磁性片材。举例而言，所述磁性片材可使用NiZnCu系或NiZn系磁性陶瓷来形成。举例而言，NiZnCu系磁性片材可通过对Fe2O3、ZnO、NiO及CuO加以混合来形成。此处，Fe2O3、ZnO、NiO及CuO可以5∶2∶2∶1的比率进行混合。此外，所述非磁性片材可使用低温共烧陶瓷(lowtemperature co-fired ceramic；LTCC)来制造。低温共烧陶瓷材料可包括Al2O3、SiO2及玻璃材料。
所述多个片材100中的每一者可呈具有预定厚度的矩形板形状。举例而言，片材100可呈具有相同的长度与宽度的正方形板形状或呈具有彼此不同的长度与宽度的矩形板形状。此外，所述多个片材100可具有相同的厚度，或者至少一个片材100可具有较其他片材100的厚度大或较其他片材100的厚度小的厚度。举例而言，所述多个片材100中的每一者可具有为1微米至4000微米的厚度，即具有为3000微米或小于3000微米的厚度。亦即，片材100可根据积层体1000的厚度而具有为1微米至4000微米的厚度，例如具有为1微米至3000微米的厚度。然而，片材100的厚度及经积层片材100的数目可根据积层型装置的大小来进行调整。亦即，当被施加至具有薄的厚度及小的大小的积层型装置时，片材100可具有薄的厚度。当被施加至具有厚的厚度及大的大小的积层型装置时，片材100则可具有厚的厚度。此外，当片材100以相同数目进行积层时，积层型装置的大小减小的越多，则厚度减小的越多。此外，积层型装置的大小增大的越多，则厚度增大的越多。作为另一选择，薄的片材100可施加至具有大的大小的积层型装置。在此种情形中，经积层片材的数目可增大。
此外，积层体1000可还包括安置于积层体1000的下部部分及上部部分中的至少一者上的覆盖层(图中未示出)。亦即，积层体1000可包括安置于最上部层及最下部层中的每一者上的覆盖层。此处，覆盖层可安置于上部部分及下部部分中的仅一者上或安置于上部部分及下部部分中的所有者上。作为另一选择，可不设置单独的覆盖层。此处，最下部片材，即，第七片材107可充当下部覆盖层，且最上部片材，即，第八片材108可充当上部覆盖层。充当下部覆盖层及上部覆盖层的第七片材107及第八片材108中的每一者可具有较位于第七片材107与第八片材108之间的第一片材101至第六片材106中的每一者的厚度大的厚度。此处，第七片材及第八片材，即，覆盖层可通过对各片材进行积层来形成，所述片材的每一者具有与第一片材101至第六片材106中的每一者相同的厚度。此外，第七片材107与第八片材108可具有彼此不同的厚度。举例而言，第八片材108可具有较第七片材107的厚度大的厚度。此处，第七片材107及第八片材108可被设置成磁性片材且是通过对至少两个磁性片材进行积层而形成。
2.噪声过滤器部件
噪声过滤器部件2000可包括选择性地安置于所述多个片材100上的多个线圈图案210、220、230、240、250、260(线圈图案200)、将至少两个线圈图案200垂直连接至彼此且具有其中填充有导电材料的孔310、320、330、340、350的垂直连接线300a、300b、300c以及自线圈图案200引出且暴露至片材100外的引出电极410、420、430、440、450、460(引出电极400)。亦即，线圈图案210、220、230、240、250、260(线圈图案200)分别安置于所述多个片材100的上部部分上。处于片材100的积层方向(即，垂直方向)上的至少两个线圈图案200经由其中填充有导电材料的孔310、320、330、340、350，即，垂直连接线300a、300b、300c而连接至彼此。因此，在垂直方向上彼此连接的例如两个的所述多个线圈图案200安置于一个噪声过滤器部件2000上。举例而言，三个噪声过滤器部件2100、2200、2300(噪声过滤器部件2000)被积层成在垂直方向上彼此间隔开。亦即，在片材100的积层方向上设置有至少三个噪声过滤器部件2000。此处，噪声过滤器部件2000可包括移除共模噪声的共模噪声过滤器此外至少三个噪声过滤器部件2000连接至位于积层体1000外的外部电极3000。
第一线圈图案210及第一引出电极410安置于第一片材101上。第二线圈图案220、其中填充有导电材料的孔310及第二引出电极420安置于位于第一片材101上方的第二片材102上。第三线圈图案230、彼此间隔开且其中填充有导电材料的孔321、322以及第三引出电极430安置于位于第二片材102上方的第三片材103上。第四线圈图案240、彼此间隔开且其中填充有导电材料的孔331、332、333以及第四引出电极440安置于位于第三片材103上方的第四片材104上。第五线圈图案250、彼此间隔开且其中填充有导电材料的孔341、342以及第五引出电极450安置于位于第四片材104上方的第五片材105上。第六线圈图案260、其中填充有导电材料的孔350及第六引出电极460安置于位于第五片材105上方的第六片材上。
第一线圈图案210至第六线圈图案260(线圈图案200)中的每一者在一个方向上自第一片材101至第六片材106中的每一者的中心区域旋转以形成预定匝数。举例而言，第一线圈图案210被形成为在一个方向上自与第二片材102的孔310对应的区域旋转，且第二线圈图案220被形成为与孔310间隔开预定距离且在一个方向上自与第三片材103的孔321对应的区域旋转。此外，第三线圈图案230被形成为与彼此间隔开的孔与孔321、322间隔开且在一个方向上自与第四片材104的孔331对应的区域旋转，且第四线圈图案240可被形成为在一个方向上自界定于与第二片材102的孔310及第三片材103的孔322对应的区域中的孔333旋转。此外，第五线圈图案250可被形成为在一个方向上自界定于与第四片材104的孔332对应的区域中的孔342旋转，且第六线圈图案260可被形成为在一个方向上自界定于与第五片材105的孔341对应的区域中的孔350旋转。此外，线圈图案200可被形成为具有预定匝数，例如为2匝至20匝。此处，线圈图案200中的至少一者可具有不同的匝数。举例而言，第一线圈图案210、第三线圈图案230及第五线圈图案250中的每一者可为3匝至20匝，且第二线圈图案220，第四线圈图案240及第六线圈图案260中的每一者可为2.5匝至18匝。亦即，第一线圈图案210、第三线圈图案230及第五线圈图案250中的每一者的匝数可等于或大于第二线圈图案220、第四线圈图案240及第六线圈图案260中的每一者的匝数。此外，线圈图案200可具有预定线宽度及预定线距离且可呈在顺时针方向及逆时针方向中的至少一个方向上向外旋转的螺旋形状。此处，各线圈图案200可具有彼此相等或彼此不同的线宽度及彼此相等或彼此不同的线距离。亦即，相同线圈图案200的线距离可根据线圈图案200的匝数而彼此不同。此外，各线圈图案200的旋转方向可彼此不同。举例而言，第一线圈图案210、第三线圈图案230及第五线圈图案250可在逆时针方向上旋转，且第二线圈图案220、第四线圈图案240及第六线圈图案260可在顺时针方向上旋转。然而，所有线圈图案200皆可在同一方向，即，顺时针方向或逆时针方向上旋转。线圈图案200可除螺旋形状以外亦具有例如线性形状或弯曲形状等各种形状。亦即，在根据示例性实施例的噪声过滤器部件2000中，所述多个导电图案可彼此垂直连接。此外，所述多个导电图案中的至少一者可具有螺旋形状，且至少另一者可具有与螺旋形状不同的形状。此外，尽管未示出，然而至少一个线圈图案200内可形成有磁芯结构。亦即，磁性材料被填充至片材100的中心部分中以形成磁芯，且此时，线圈图案200可环绕所述磁芯。
线圈图案200可连接至在片材100的向外的方向上引出的引出电极410、420、430、440、450、460(引出电极400)。连接至第一线圈图案210的第一引出电极410可暴露至第一片材101的一个长侧的预定区域。连接至第二线圈图案220的第二引出电极420可暴露至第二片材102的一个长侧且与第一引出电极410间隔开。连接至第三线圈图案230的第三引出电极430可暴露至第三片材103的一个长侧且与第一引出电极410及第二引出电极420间隔开。连接至第四线圈图案240的第四引出电极440可暴露至第四片材104的另一长侧且暴露至与第一引出电极410对应的区域。连接至第五线圈图案250的第五引出电极450可暴露至第五片材105的另一长侧、与第四引出电极440间隔开且对应于第二引出电极420。连接至第六线圈图案260的第六引出电极460可暴露至第六片材106的另一长侧、与第四引出电极440及第五引出电极450间隔开且对应于第三引出电极430。引出电极400可具有较线圈图案200的宽度大的宽度，较佳地，具有较外部电极3000的宽度小的或与外部电极3000的宽度相等的宽度。由于引出电极400具有较线圈图案200的宽度大的宽度，因此引出电极400与外部电极3000之间的接触面积可增大，且因此，引出电极400与外部电极3000之间的接触电阻可减小。
如图7及图8中所示，第一线圈图案210与第四线圈图案240经由垂直连接线300a而连接至彼此以构成第一噪声过滤器部件2100。亦即，第四线圈图案240经由界定于第四片材104中且其中填充有导电材料的孔333、界定于第三片材103中且其中填充有导电材料的孔322及界定于第二片材102中且其中填充有导电材料的孔310而连接至第一线圈图案210。第二线圈图案220与第五线圈图案250经由垂直连接线300b而连接至彼此以构成第二噪声过滤器部件2200。亦即，第五线圈图案250经由界定于第五片材105中且其中填充有导电材料的孔342、界定于第四片材104中且其中填充有导电材料的孔332及界定于第三片材103中且其中填充有导电材料的孔321而连接至第二线圈图案220。此外，第三线圈图案230与第六线圈图案260经由垂直连接线300c而连接至彼此以构成第三噪声过滤器部件2300。亦即，第六线圈图案260经由界定于第六片材106中且其中填充有导电材料的孔350、界定于第五片材中且其中填充有导电材料的孔341及界定于第四片材104中且其中填充有导电材料的孔331而连接至第三线圈图案230。然而，彼此间隔开的各线圈图案之间的连接方式可以各种形式改变。举例而言，如图9中所示，第三线圈图案230与第四线圈图案240可经由第一垂直连接线300a而连接至彼此，第二线圈图案220与第五线圈图案250可经由第二垂直连接线300b而连接至彼此，且第一线圈图案210与第六线圈图案260可经由第三垂直连接线300c而连接至彼此，以构成第一噪声过滤器部件2100至第三噪声过滤器部件2300(噪声过滤器部件2000)。
连接至第一线圈图案210的第一引出电极410与第一之一外部电极3110连接，且连接至第四线圈图案240的第四引出电极440与第二之一外部电极3210连接。此外，连接至第二线圈图案220的第二引出电极420与第一之二外部电极3120连接，且连接至第五线圈图案250的第五引出电极450与第二之二外部电极3220连接。此外，连接至第三线圈图案230的第三引出电极430与第一之三外部电极3130连接，且连接至第六线圈图案260的第六引出电极460与第二之三外部电极3230连接。因此，第一噪声过滤器部件2100连接于第一之一外部电极3110与第二之一外部电极3210之间，第二噪声过滤器部件2200连接于第一之二外部电极3120与第二之二外部电极3220之间，且第三噪声过滤器部件2300连接于第一之三外部电极3130与第二之三外部电极3230之间。
分别构成第一噪声过滤器部件2100至第三噪声过滤器部件2300的各线圈图案200的匝数可彼此相同或不同。由于构成噪声过滤器部件2000的各线圈图案200的匝数彼此不同，因此一个电路保护装置可具有至少两种阻抗特性。
3.外部电极
外部电极3000可分别安置于积层体1000的彼此面对的两个侧表面上。亦即，当片材100的积层方向对应于垂直方向(即，Z方向)时，外部电极3000可安置于在垂直于积层体1000的垂直方向的水平方向(即，Y方向)上彼此面对的两个侧表面上。此外，所述两个侧表面中的每一者上可安置有三个外部电极3000。亦即，所述三个噪声过滤器部件2100、2200、2300各自的所述两个侧表面中的每一者上可安置有两个外部电极3000。此处，安置于积层体1000的一个侧表面上的外部电极3110、3120、3130被称作第一外部电极3100，且安置于另一侧表面上的外部电极3210、3220、3230被称作第二外部电极3200。外部电极3000可连接至位于积层体1000内的第一噪声过滤器部件2100至第三噪声过滤器部件2300并接着连接至位于积层体1000外的一个端子及另一端子(即，信号输入端子及信号输出端子)。
第一外部电极3100及第二外部电极3200分别延伸至积层体1000的顶表面及底表面。亦即，第一外部电极3100及第二外部电极3200可在积层体1000的Z方向上延伸至彼此面对的两个表面(即，顶表面及底表面)。因此，外部电极3000中的每一者可自积层体1000的侧表面延伸至顶表面及底表面且因此具有例如
Figure GDA0001789163050000121
形状。
外部电极3000可包括至少一个层。外部电极3000可由例如Ag等金属层制成，且所述金属层上可安置有至少一个镀敷层。举例而言，外部电极3000可通过对铜层、镀镍层及镀锡层或镀锡/银层进行积层来形成。此外，外部电极3000可通过例如将使用0.5％至20％的Bi2O3或SiO2作为主要成分的多成分玻璃熔块(Glass flit)与金属粉末进行混合来形成。此处，玻璃熔块与金属粉末的混合物可被制备成膏体形式并施加至积层体1000的彼此面对的两个表面。如上所述，由于外部电极3000中含有玻璃熔块，因此外部电极3000与积层体1000之间的粘着力可得到提高，且引出电极400与外部电极3000之间的接触反应可得到改善。此外，在施加含有玻璃的导电膏体之后，可在所述导电膏体上安置至少一个镀敷层以形成外部电极3000。亦即，可设置含有玻璃的金属层，且可在所述金属层上安置所述至少一个镀敷层以形成外部电极3000。举例而言，在外部电极3000中，在形成含有玻璃熔块以及Ag及Cu中的至少一者的层之后，可执行镀上Ni层及镀上Sn层的电镀或无电镀敷，以顺次地形成镀Ni层及镀Sn层。此处，镀锡层可具有与镀镍层的厚度相等的或较镀镍层的厚度大的厚度。外部电极3000可具有为2微米至100微米的厚度。此处，镀镍层可具有为1微米至10微米的厚度，且镀锡层或镀锡/银层可具有为2微米至10微米的厚度。
4.表面修饰构件
表面修饰构件4000可安置于积层体1000的表面的至少一部分上。亦即，表面修饰构件4000可安置于积层体1000的整个表面上或仅安置于与积层体1000的外部电极3000接触的区域上。亦即，安置于积层体1000的表面的一部分上的表面修饰构件4000可安置于积层体1000与外部电极3000之间。此处，表面修饰构件4000可接触外部电极3000的延伸区域。亦即，表面修饰构件4000可安置于外部电极3000的延伸至积层体1000的顶表面及底表面的一个区域与积层体1000之间。此外，表面修饰构件4000可具有与表面修饰构件4000上面安置的外部电极3000的长度相等或不同的长度。举例而言，表面修饰构件4000可具有与外部电极3000的延伸至积层体1000的顶表面及底表面的一部分的面积的50％至150％对应的面积。亦即，表面修饰构件4000可具有小于或大于外部电极3000的延伸区域的大小的大小或具有与外部电极3000相同的大小。作为另一选择，表面修饰构件4000可安置于在积层体1000的侧表面上安置的各外部电极3000之间。表面修饰构件4000可包含玻璃(glass)材料。举例而言，表面修饰构件4000可包含能够在例如为950℃或低于950℃的温度的预定温度下塑化的非(无)硼硅酸盐玻璃(non-borosilicate glass)(SiO2-CaO-ZnO-MgO系玻璃)。此外，表面修饰构件4000可还包含磁性材料。亦即，当上面将安置表面修饰构件4000的区域被设置成磁性片材时，表面修饰构件4000中可局部地含有磁性材料以将表面修饰构件4000轻易地结合至所述磁性片材。此处磁性材料可包括例如NiZnCu系磁性粉末且是以玻璃材料的100重量％为计以1重量％至15重量％的含量容纳在内。表面修饰构件4000的至少一部分可安置于积层体1000的表面上。此处，玻璃材料的至少一部分可如图10A中所示均匀地分布于积层体1000的表面上，或者所述玻璃材料的至少一部分可如图10B中所示非均匀地安置成具有彼此不同的大小。作为另一选择，表面修饰构件4000可连续地安置于积层体1000的表面上以形成棒形状。此外，如图10C中所示，在积层体1000的表面的至少一部分中可形成有凹陷部。亦即，可提供玻璃材料以形成突出部，且上面未设置玻璃材料的区域的至少一部分可进行凹陷以形成所述凹陷部。此处，玻璃材料可被形成为与积层体1000的表面相距预定高度，且因此，表面修饰构件4000的至少一部分可高于积层体1000的表面。亦即，表面修饰构件4000的至少一部分可与积层体1000的表面齐平，且表面修饰构件4000的至少一部分可维持高于积层体1000的表面。如上所述，玻璃材料可在形成外部电极3000之前分布于积层体1000的所述区域的一部分上以形成表面修饰构件4000。因此，积层体1000的表面可得到修饰，且所述表面可具有均匀的电阻。因此，外部电极的形状可得到控制，且因此，外部电极可轻易地形成。为了在积层体1000的表面的预定区域上形成表面修饰构件4000，可将包含玻璃材料的膏体印刷或施加至预定片材的预定区域。举例而言，玻璃膏体可被施加至第七片材107的底表面上的六个区域及第八片材108的顶表面的六个区域并接着固化以形成表面修饰构件4000。此外，玻璃膏体可在将玻璃膏体切割成与积层型装置相同的大小之前被施加至陶瓷生坯片材的预定区域。亦即，在玻璃膏体被施加至陶瓷生坯片材的多个区域之后，包括上面形成有所述玻璃膏体的一部分的生坯片材可以积层型装置为单位沿切割线进行切割并接着与上面形成有噪声过滤器部件的片材一起进行积层以制造所述电路保护装置。此处，由于表面修饰构件4000安置于积层体1000的边缘上，因此对被施加玻璃膏体的区域可以积层型装置为单位切割表面修饰构件4000。
表面修饰构件4000可使用氧化物来形成。亦即，表面修饰构件4000可使用玻璃材料及氧化物中的至少一者来形成且还包括磁性材料。此处，在表面修饰构件4000中，具有结晶状态或非晶状态的所述氧化物可被分布成在积层体1000的表面上散布。此处，分布于所述表面上的氧化物的至少一部分可熔化。此处，所述氧化物可如图10A、图10B及图10C中所示般形成。此外，即便当表面修饰构件4000是由氧化物制成时，各所述氧化物仍可彼此间隔开且因此以岛形状分布，且此外，所述氧化物可在至少一个区域上具有棒形状。此处，呈颗粒形状或呈熔化状态的至少一种氧化物可包括例如Bi2O3、BO2、B2O3、ZnO、Co3O4、SiO2、Al2O3、MnO、H2BO3、Ca(CO3)2、Ca(NO3)2及CaCO3中的至少一者。
如上所述，根据示例性实施例，所述多个线圈图案200形成于其中积层有所述多个片材100的积层体1000内，且至少两个线圈图案200连接至彼此以形成一个噪声过滤器部件2000。此外，积层体1000内可实作有至少三个噪声过滤器部件2000。此外，所述多个噪声过滤器部件2000可连接至安置于积层体1000外并接着安置于各信号线之间的所述多个外部电极3000。因此，同时自所述三条信号线产生的共模噪声及在每所述两条信号线之间产生的共模噪声可被移除，且因此，噪声过滤器部件可被施加至C-π(C-PHY)。
此外，由于玻璃质层并非形成于整个表面上，因此所述装置的厚度可得到减小，且因此，由于所述装置的大小减小，可将所述电路保护装置与安装面积及高度得到减小的电子装置对应地进行安装。此外，由于玻璃质层并非形成于整个表面上，因此对水分的吸收可得到抑制，且因此，所述装置的可靠性得到提高。当所述装置的大小减小时，外部电极的面积可减小以使所述外部电极与积层体之间的粘着力减小。因此，尽管当安装于印刷电路板上时粘着强度会减小，然而可提高外部电极与积层体之间的粘着力来增大所述粘着强度。
图11是根据第二实施例的电路保护装置的投影平面图，图12是立体图，且图13是电路图。根据第二实施例，多个噪声过滤器部件2000的至少某些区域之间安置有包括至少一个内部电极的电容器。亦即，根据第二实施例，如图11及图12中所示的至少一个噪声过滤器部件2000中可安置有电容器，且如图13中所示的所述多个噪声过滤器部件2000中的每一者中可安置有电容器。
参照图11至图13，根据另一示例性实施例的电路保护装置可包括其中积层有多个片材100的积层体1000、设置于积层体1000中的分别包括多个线圈图案200的至少三个噪声过滤器部件2100、2200、2300(噪声过滤器部件2000)、安置于积层体1000的彼此面对的两个侧表面上且连接至噪声过滤器部件2000的外部电极3100、3200(外部电极3000)以及设置于积层体1000内的预定区域上的至少一个内部电极510、520(内部电极500)。
亦即，在根据另一示例性实施例的电路保护装置中，至少两个内部电极510、520被安置成在积层体1000内彼此局部地重叠，其中在内部电极之间存在至少一个电容器。举例而言，第六片材106与第八片材108之间安置有两个片材109、110，且各自具有预定形状的内部电极510、520在片材109、110中的每一者上被安置成至少彼此局部地重叠以形成所述电容器。亦即，所述电容器可由第一内部电极510及第二内部电极520以及安置于第一内部电极510与第二内部电极520之间的第十片材110形成。此处，所述至少两个内部电极510、520可连接至分别安置于积层体1000的彼此面对的所述两个侧表面上的第一外部电极3100及第二外部电极3200中的至少一者。举例而言，第一内部电极510可连接至第一之三外部电极3130，且第二内部电极520可连接至第二之二外部电极3220。此处，外部电极3000中的至少一者可连接至接地端子。举例而言，第一之三外部电极3130可连接至接地端子。为了将第一内部电极510及第二内部电极520中的至少一者连接至接地端子，可在积层体1000外安置第三外部电极(图中未示出)。亦即，第一内部电极510及第二内部电极520中的至少一者可连接至第三外部电极，但可不连接至第一外部电极3100及第二外部电极3200。此处，第三外部电极可安置于积层体1000的上面安置有第一外部电极3100及第二外部电极3200的彼此面对的两个表面上，并连接至接地端子。因此，在此种情形中，第一内部电极510及第二内部电极520中的一者可经由第三外部电极而连接至接地端子。所述电容器可安置于各线圈图案200之间。举例而言，尽管未示出，然而所述电容器可安置于第三线圈图案230与第四线圈图案240之间。为此，上面分别安置有第三线圈图案230与第四线圈图案240的第三片材130与第四片材140之间可进一步安置有至少一个片材，且至少一个片材上可安置有至少一个内部电极以达成所述电容器。举例而言，上面分别安置有内部电极500的片材109、110可安置于第三片材130与第四片材140之间以形成所述电容器。此外，各线圈图案200之间可安置有上面安置有一个内部电极的一个片材。此处，当进一步安置有一个片材且设置有一个内部电极时，所述电容器可安置于所述内部电极与上部线圈图案之间以及所述内部电极与下部线圈图案之间。亦即，所述电容器可安置于其间具有内部电极及片材的彼此相邻的各线圈图案之间。作为另一选择，至少两个内部电极500可分别安置于各线圈图案200之间的至少两个区域上以在积层体1000内形成至少两个电容器。此处，用于形成电容器的内部电极500可具有各种形状。此外，须在上面安置有内部电极500的片材中形成其中填充有导电材料的孔，以将各线圈图案200连接至彼此，且此外，内部电极500可被安置成与所述其中填充有导电材料的孔间隔开预定距离。因此，积层体1000中可安置有至少一个电容器。举例而言，如图13中所示，所述电容器可安置于噪声过滤器中的每一者中。
如上所述，在根据另一示例性实施例的电路保护装置中，线圈图案200的匝数、电容器的内部电极500的面积及各线圈图案200之间的距离，即，片材102、103、104、105、106中的每一者的厚度可被调整以控制电感及电容，藉此控制频率的可抑制噪声。举例而言，若片材102、103、104、105、106中的每一者的厚度减小，则低频频带的噪声可得到抑制。若片材中的每一者的厚度增大，则高频频带的噪声可得到抑制。如上所述，由三个噪声过滤器部件2000及一个电容器，即，共模噪声过滤器构成的电路保护装置可抑制至少两个频带的噪声。因此，根据另一示例性实施例的电路保护装置可抑制至少两个频带的噪声，且因此，可用于例如智慧型电话等其中采用各种频率的可携式电子装置中，以提高所述电子装置的质量。
根据另一示例性实施例的电路保护装置可具有其中耦合有过电压保护部件的结构，所述过电压保护部件用于保护电子装置免受过电压，例如，所述多个噪声过滤器部件2000及静电放电。亦即，至少三个噪声过滤器部件2000与所述过电压保护部件可彼此耦合以达成所述电路保护装置。将参照图14及图15来阐述根据第三实施例的电路保护装置。图14是根据第三实施例的电路保护装置的立体图，且图15是分解立体图。
参照图14及图15，根据第三实施例的电路保护装置可包括分别包括多个线圈图案200的至少三个噪声过滤器部件2100、2200、2300(噪声过滤器部件2000)、安置于积层体1000的彼此面对的两个侧表面上且连接至所述至少三个噪声过滤器部件2000的第一外部电极3100及第二外部电极3200、安置于积层体1000中的过电压保护部件5000，第三外部电极3300与第一外部电极3100及第二外部电极3200间隔开、安置于积层体1000的彼此面对的两个侧表面上且连接至过电压保护部件5000。此处，第三外部电极3300可安置于积层体1000的上面安置有第一外部电极3100及第二外部电极3200的侧表面上。举例而言，第一外部电极3100及第二外部电极3200可安置于在积层体1000的Y方向上彼此面对的两个侧表面上，且第三外部电极3300可安置于在积层体1000的X方向上彼此面对的两个侧表面上。亦即，在根据又一示例性实施例的电路保护装置中，分别包括所述多个线圈图案200的所述至少三个噪声过滤器部件2000可连接至第一外部电极3100及第二外部电极3200，且过电压保护部件5000可被安置成在积层体1000内与噪声过滤器部件2000间隔开并连接至第三外部电极3300。尽管未示出，然而根据另一示例性实施例所述的包括至少一个内部电极的电容器可施加至所述又一示例性实施例。
过电压保护部件5000可通过对其中选择性地形成有引出电极471、472、473、474、475、476、480以及孔361、362、363、364、365、366的至少两个片材111、112进行积层来形成。此处，片材111、112可安置于第一片材101与第七片材107，即，第一片材101与下部覆盖层之间。作为另一选择，片材111、112可安置于第六片材106与第八片材108，即，第六片材106与上部覆盖层之间。片材111、112中的每一者可呈具有与构成噪声过滤器部件2000的片材100中的每一者相同的厚度及形状的矩形板形状。此外，片材111、112中的每一者可被设置成非磁性片材或磁性片材。举例而言，构成噪声过滤器部件2000的片材101、102、103、104、105、106可被设置成非磁性片材，且用作下部覆盖层及上部覆盖层的第七片材107及第八片材108以及构成过电压保护部件5000的片材111、112可被设置成磁性片材。
片材112的顶表面上安置有多个引出电极471、472、473、474、475、476。所述多个引出电极可安置于与和第一外部电极3100及第二外部电极3200连接的所述多个噪声过滤器部件2000的引出电极410、420、430、440、450、460相同的位置处。因此，引出电极471可连接至第一之一外部电极3110，引出电极422可连接至第一之二外部电极3120，且引出电极473可连接至第一之三外部电极3130。此外，引出电极474可连接至第二之一外部电极3210，引出电极475可连接至第二之二外部电极3220，且引出电极476可连接至第二之三外部电极3230。此外，所述多个孔361、362、363、364、365、366可界定于片材112中。所述多个孔361、362、363、364、365、366可分别界定于所述多个引出电极471、472、473、474、475、476的各个端中。此外，所述多个孔361、362、363、364、365、366中的每一者中可填充有过电压保护材料。所述过电压保护材料可包括其中选自Ru、Pt、Pd、Ag、Au、Ni、Cr、W及Fe的至少一种导电材料与例如聚乙烯醇(polyvinyl alcohol)或聚乙烯缩丁醛(polyvinyl butyral)等有机材料进行混合的材料。此外，过电压保护材料可通过进一步将例如ZnO等变阻器材料或例如Al2O3等绝缘陶瓷材料与上述混合材料进行混合来形成。作为另一选择，可使用除上述材料以外的各种材料来作为所述过电压保护材料。举例而言，过电压保护材料可使用多孔隙绝缘材料及空隙(void)中的至少一者。亦即，多孔隙绝缘材料可被填充至所述孔中或施加至所述孔，且所述空隙可形成于所述孔中。此外，多孔隙绝缘材料与导电材料形成的混合材料可填充至所述孔中或施加至所述孔。此外，所述多孔隙绝缘材料、导电材料及空隙可被形成以在所述孔内形成层。举例而言，各导电层之间可形成有多孔隙绝缘层，且各所述绝缘层之间可形成有空隙。此处，所述空隙可通过将所述绝缘层中的多个孔隙连接至彼此来形成。此处，可使用具有为近似50至近似50,000的介电常数的铁电陶瓷来作为所述多孔隙绝缘材料。举例而言，所述绝缘陶瓷可使用含有例如多层陶瓷电容器、ZrO、ZnO、BaTiO3、Nd2O5、BaCO3、TiO2、Nd、Bi、Zn及Al2O3等介电材料粉末中的至少一者的混合物来形成。所述多孔隙绝缘材料可具有其中多个孔隙被形成为具有为30％至80％的孔隙率的多孔隙结构，所述多个孔中的每一者均具有为近似1纳米至近似5微米的大小。此处，各所述孔隙之间的最短距离可为近似1纳米至近似5微米。此外，用作过电压保护材料的导电材料可使用导电陶瓷来形成。所述导电陶瓷可使用含有La、Ni、Co、Cu、Zn、Ru及Bi中的至少一者的混合物。所述多个孔361、362、363、364、365、366中的每一者的内部可维持为中空空间，且所述中空空间可用作所述过电压保护构件。
片材111可安置于片材112下方，且引出电极480可安置于片材上方。引出电极480可被安置成自片材195的一侧暴露至与所述一侧面对的另一侧。亦即，引出电极480可被安置成暴露至与安置于片材112上的引出电极471、472、473、474、475、476所穿过的一侧垂直的一侧，引出电极经由其所穿过的一侧而暴露出。引出电极480连接至安置于积层体1000的彼此面对的两个侧表面上的第三外部电极3310、3320。此外，引出电极480的预定区域可连接至片材111的孔361、362、363、364、365、366。为此，引出电极的连接至孔361、362、363、364、365、366的每一部分均可具有较每一其他区域的宽度大的宽度。
此外，片材112上可安置有片材(图中未示出)。所述片材(图中未示出)可被设置以用于将噪声过滤器部件2000与过电压保护部件5000分隔开且所述片材(图中未示出)具有使得噪声过滤器部件与过电压保护部件之间的干扰得到抑制的厚度。所述片材(图中未示出)可通过对多个片材进行积层来形成，所述多个片材中的每一者均具有与片材111、112中的每一者相同的厚度。
如上所述，在其中根据又一示例性实施例的所述多个噪声过滤器部件2000与过电压保护部件5000彼此进行组合的电路保护装置中，第一外部电极3100及第二外部电极3200可连接于电子装置中所使用的信号输入端子与系统之间，且第三外部电极3300可连接至接地端子以移除共模噪声并使得例如静电等被引入至输入/输出端子中的高电压能够流动至所述接地端子。亦即，当过电压保护部件5000连接至输入端子与输出端子之间的接地端子进而施加较所述电路保护装置的两端之间的预定电压大的非期望电压时，在所述过电压保护材料的各导电颗粒之间可发生放电以使得电流能够流动至接地端子并使得对应电路保护装置的两端之间的电压差减小。举例而言，在过电压保护部件5000中，被填充至孔361、362、363、364、365、366中的过电压保护材料可以其中导电材料与多孔隙绝缘材料以预定比率彼此进行混合的状态存在。亦即，所述绝缘材料之间存在导电颗粒。当小于预定电压的电压被施加至引出电极471、472、473、474、475、476时，绝缘状态可得到维持。另一方面，当大于预定电压的电压被施加至引出电极471、472、473、474、475、476时，各导电颗粒之间可发生放电以使得对应引出电极471、472、473、474、475、476之间的电压差减小。此处，由于所述电路保护装置的两端不彼此电性连接，因此输入信号可被原样传输至输入/输出端子，而不会发生信号畸变。亦即，在所述电路保护装置中，对应的静电可经由对应电路保护装置而被放电至接地以保护所述电路并使自所述系统接收到的或传输至所述系统的信号维持原样。
图16至图20是用于阐释根据第四实施例的电路保护装置的图。亦即，图16是电路图，图17及图19是根据第四实施例的示意性投影平面图，且图18及图20是图17及图19的局部分解立体图。
如图16中所示，与电路保护装置连接的三条线(即，三条输入线及输出线)中的每一者中安置有电容器。当通过如上所述的接地端子而达成相同的电容时，差分信号可无视所述电容的存在，而是直接通过所述电容器。然而，所述电容可仅过滤共模。为此，所述电容器可连接至所有输入端子及输出端子或连接至所述输入端子及所述输出端子中的仅一者。具体而言，如图17及图18中所示，可设置分别连接至第一外部电极3100及第二外部电极3200的所述多个内部电极511、512、513、521、522、523以及连接至位于所述内部电极上方或下方的第三外部电极3300的共用电极530。此处，所述多个内部电极511、512、513、521、522、523可彼此间隔开以在预定区域上与共用电极530重叠。此外，根据示例性实施例，可设置有片材113，在片材113上，共用电极530安置于上面安置有内部电极511、512、513、521、522、523的片材114上方或下方，且片材114、115可安置于积层体1000中。举例而言，片材可安置于根据第一实施例及第三实施例的噪声过滤器部件2000与上部覆盖层，即，第八片材108之间。作为另一选择，片材114、115可被设置成取代根据第二实施例的上面安置有内部电极的片材，即，图12所示片材109、110。因此，在内部电极511、512、513、521、522、523与共用电极530之间可达成电容器。此外，所述电容器可与过电压保护部件一起达成。
此外，如图18中所示，可设置有分别连接至第一外部电极的内部电极511、512、513、安置于内部电极511、512、513下方且连接至第三外部电极的共用电极530以及安置于共用电极530下方且分别连接至第二内部电极的内部电极521、522、523。亦即，内部电极510、共用电极530及内部电极520可进行积层。此处，内部电极510与内部电极520可彼此重叠且亦与共用电极530重叠。此外，内部电极511、512、513可安置于预定片材115上，共用电极530可安置于预定片材114上，且内部电极521、522、523可安置于预定片材113上，并且接着，片材113、114、115可进行积层。此外，根据示例性实施例，片材113、114、115可设置于积层体1000中。举例而言，片材可安置于根据第一实施例及第三实施例的噪声过滤器部件2000与上部覆盖层，即，第八片材108之间。作为另一选择，片材可被设置成取代根据另一示例性实施例的上面安置有内部电极的片材，即，图12所示片材109、110。因此，在内部电极511、512、513、521、522、523与共用电极530之间可达成电容器。此外，所述电容器可与过电压保护部件一起达成。
图21A、图21B、图22A及图22B是根据示例性实施例的能够移除共模噪声的电路保护装置的电路图及共模噪声的波形图。
图21A是根据第一实施例的其中各噪声过滤器部件分别设置于三条信号线中的电路保护装置的电路图。亦即，图21A是根据第一实施例的其中在积层体中设置有三个噪声过滤器部件的电路保护装置的电路图。此外，图21B是根据第一实施例的当未施加电路保护装置时及当施加有所述电路保护装置时共模噪声的波形图。此处，参考编号20代表当未施加电路保护装置时的共模噪声分量，且参考编号30代表当施加有所述电路保护装置时的共模噪声分量。如图中所示，当未施加电路保护装置时，共模噪声分量可显著增大，而当施加有所述电路保护装置时，共模噪声分量可显著减小。
图22A是根据第二实施例的其中噪声过滤器部件及电容器安置于三条信号线中的电路保护装置的电路图。亦即，图22A是根据示例性实施例的其中在积层体中设置有三个噪声过滤器部件且电容器安置于各所述噪声过滤器部件之间的电路保护装置的电路图。此外，图22B是根据示例性实施例的当未施加电路保护装置时(参见参考编号40)及当施加有所述电路保护装置时(参见参考编号50)共模噪声的波形图。如图中所示，当施加有电路保护装置时，共模噪声分量可显著减小。此外，所述共模噪声可通过除上述电路以外的各种电感器、电容器及共模过滤器的组合而被移除。
然而，本发明可实施为不同形式而不应被视为仅限于本文所述实施例。确切而言，提供该些实施例是为了使此揭示内容将透彻及完整，且将向本领域技术人员充分传达本发明的范围。此外，本发明仅由权利要求的范围来界定。

Claims (10)

1.一种电路保护装置，其特征在于，
包括积层有多个片材的积层体，在所述多个片材上选择性地设置有导电图案，
至少三个噪声过滤器部件，在所述积层体内彼此间隔开，且每一噪声过滤器部件包括多个线圈图案；
表面修饰构件，安置于所述积层体外；以及
多个外部电极，安置于所述积层体外，且分别连接至所述至少三个噪声过滤器部件，
其中颗粒状态的氧化物散布在所述积层体的表面上以形成所述表面修饰构件，
其中至少部分所述氧化物被提供为彼此间隔预定间隙，
其中表面修饰构件设置在所述积层体的整个表面上，包括所述积层体和所述多个外部电极中的每一个之间的区域。
2.根据权利要求1所述的电路保护装置，其特征在于，所述至少三个噪声过滤器部件被安置成在所述片材的积层方向上彼此间隔开预定距离。
3.根据权利要求2所述的电路保护装置，其特征在于，所述噪声过滤器部件中的每一者包括：
所述多个线圈图案，分别安置于所述多个片材上；
多条垂直连接线，安置于至少两个所述片材上以将至少两个所述线圈图案连接至彼此；以及
多个引出电极，自所述多个线圈图案中的每一者向外引出且连接至所述外部电极。
4.根据权利要求2所述的电路保护装置，其特征在于，所述噪声过滤器部件中的至少一者在所述线圈图案的匝数方面不同。
5.根据权利要求2所述的电路保护装置，其特征在于，所述噪声过滤器部件中的至少一者还包括安置于所述线圈图案中的每一者的中心处的磁芯。
6.根据权利要求1所述的电路保护装置，其特征在于，还包括安置于所述积层体中的至少一个电容器。
7.根据权利要求1或6所述的电路保护装置，其特征在于，还包括安置于所述积层体中的至少一个过电压保护部件。
8.根据权利要求7所述的电路保护装置，其特征在于，上面安置有所述噪声过滤器部件的所述片材是非磁性片材，且上面安置有所述过电压保护部件的所述片材是磁性片材。
9.根据权利要求1所述的电路保护装置，其特征在于，所述外部电极中的每一者延伸至所述积层体的最上部所述片材及最下部所述片材中的至少一者，且
所述表面修饰构件至少安置于所述外部电极的延伸区域与所述积层体之间。
10.根据权利要求9所述的电路保护装置，其特征在于，所述表面修饰构件的至少一部分是不连续地或连续地安置。
CN201780015304.7A 2016-03-07 2017-03-03 电路保护装置 Active CN108780795B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20160027325 2016-03-07
KR10-2016-0027325 2016-03-07
KR1020160180228A KR20170104366A (ko) 2016-03-07 2016-12-27 회로 보호 소자
KR10-2016-0180228 2016-12-27
PCT/KR2017/002342 WO2017155250A1 (ko) 2016-03-07 2017-03-03 회로 보호 소자

Publications (2)

Publication Number Publication Date
CN108780795A CN108780795A (zh) 2018-11-09
CN108780795B true CN108780795B (zh) 2023-06-20

Family

ID=59926946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780015304.7A Active CN108780795B (zh) 2016-03-07 2017-03-03 电路保护装置

Country Status (4)

Country Link
JP (1) JP2019514196A (zh)
KR (2) KR20170104366A (zh)
CN (1) CN108780795B (zh)
TW (1) TWI655747B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019112329A1 (ko) * 2017-12-07 2019-06-13 주식회사 아모텍 다이오드 복합소자 및 그의 제조 방법
KR102084066B1 (ko) * 2018-06-12 2020-03-04 주식회사 모다이노칩 적층형 소자
KR20240030266A (ko) * 2022-08-30 2024-03-07 주식회사 아모텍 적층형 공통 모드 필터
KR20240030264A (ko) * 2022-08-30 2024-03-07 주식회사 아모텍 적층형 공통 모드 필터

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273953A (ja) * 1998-03-24 1999-10-08 Murata Mfg Co Ltd 積層型コモンモードチョークコイル
JP2001358017A (ja) * 2000-06-12 2001-12-26 Murata Mfg Co Ltd 積層型コイル部品
JP2004072006A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 積層コモンモードノイズフィルタ
JP2005223262A (ja) * 2004-02-09 2005-08-18 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
JP2007259026A (ja) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp 積層型ノイズフィルタ
CN101652860A (zh) * 2007-04-11 2010-02-17 英诺晶片科技股份有限公司 电路保护装置及其制造方法
JP2014053765A (ja) * 2012-09-07 2014-03-20 Panasonic Corp コモンモードノイズフィルタ
CN104254895A (zh) * 2012-05-02 2014-12-31 株式会社村田制作所 电子元器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2383198B (en) * 2001-06-21 2005-05-25 Murata Manufacturing Co Noise filter
JP2004214643A (ja) * 2002-12-17 2004-07-29 Tdk Corp 積層チップバリスタとその製造方法
JP4458093B2 (ja) * 2005-01-07 2010-04-28 株式会社村田製作所 電子部品及び電子部品製造方法
KR100876206B1 (ko) 2007-04-11 2008-12-31 주식회사 이노칩테크놀로지 회로 보호 소자 및 그 제조 방법
KR101135354B1 (ko) * 2010-10-14 2012-04-16 주식회사 이노칩테크놀로지 회로 보호 소자 및 그 제조 방법
WO2013031873A1 (ja) * 2011-08-31 2013-03-07 株式会社村田製作所 積層型コモンモードチョークコイルおよび高周波部品
WO2013031842A1 (ja) * 2011-09-02 2013-03-07 株式会社 村田製作所 フェライト磁器組成物、セラミック電子部品、及びセラミック電子部品の製造方法
JP5716835B2 (ja) * 2011-09-14 2015-05-13 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
KR101554333B1 (ko) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 회로 보호 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273953A (ja) * 1998-03-24 1999-10-08 Murata Mfg Co Ltd 積層型コモンモードチョークコイル
JP2001358017A (ja) * 2000-06-12 2001-12-26 Murata Mfg Co Ltd 積層型コイル部品
JP2004072006A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 積層コモンモードノイズフィルタ
JP2005223262A (ja) * 2004-02-09 2005-08-18 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
JP2007259026A (ja) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp 積層型ノイズフィルタ
CN101652860A (zh) * 2007-04-11 2010-02-17 英诺晶片科技股份有限公司 电路保护装置及其制造方法
CN104254895A (zh) * 2012-05-02 2014-12-31 株式会社村田制作所 电子元器件
JP2014053765A (ja) * 2012-09-07 2014-03-20 Panasonic Corp コモンモードノイズフィルタ

Also Published As

Publication number Publication date
KR102216555B1 (ko) 2021-02-17
CN108780795A (zh) 2018-11-09
JP2019514196A (ja) 2019-05-30
TW201803083A (zh) 2018-01-16
KR20170104366A (ko) 2017-09-15
TWI655747B (zh) 2019-04-01
KR20180088611A (ko) 2018-08-06

Similar Documents

Publication Publication Date Title
CN110601671B (zh) 层压型元件
CN108780795B (zh) 电路保护装置
US9478976B2 (en) Circuit protection device
US7283032B2 (en) Static electricity countermeasure component
EP3460812B1 (en) Element for protecting circuit
TWI614990B (zh) 電路保護裝置
US20160126917A1 (en) Multilayer electronic component
US9893703B2 (en) Multilayer electronic component
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP2013098279A (ja) コモンモードノイズフィルタ
JP4821302B2 (ja) セラミック多層基板及びその製造方法
KR101900881B1 (ko) 적층형 소자
KR101548879B1 (ko) 칩 부품 및 이의 실장 기판
KR102122026B1 (ko) 적층형 필터
KR102053356B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR20180044018A (ko) 회로 보호 소자
KR102522082B1 (ko) 적층형 소자
KR101207663B1 (ko) Ｈｄｍｉ용 공통 모드 필터 제조 방법
JP4873274B2 (ja) 積層型電子部品
WO2017155250A1 (ko) 회로 보호 소자
CN115918278A (zh) 多层配线基板以及具有多层配线基板的模块
JP2010258743A (ja) 積層型誘電体フィルタ
JPH11260642A (ja) 積層インピーダンス素子
JP2010268120A (ja) 積層型フィルタアレイ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant