TW201803083A - 電路保護裝置 - Google Patents

電路保護裝置

Info

Publication number
TW201803083A
TW201803083A TW106107172A TW106107172A TW201803083A TW 201803083 A TW201803083 A TW 201803083A TW 106107172 A TW106107172 A TW 106107172A TW 106107172 A TW106107172 A TW 106107172A TW 201803083 A TW201803083 A TW 201803083A
Authority
TW
Taiwan
Prior art keywords
sheet
disposed
protection device
circuit protection
noise filter
Prior art date
Application number
TW106107172A
Other languages
English (en)
Other versions
TWI655747B (zh
Inventor
李明鎬
李政勳
Original Assignee
摩達伊諾琴股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 摩達伊諾琴股份有限公司 filed Critical 摩達伊諾琴股份有限公司
Publication of TW201803083A publication Critical patent/TW201803083A/zh
Application granted granted Critical
Publication of TWI655747B publication Critical patent/TWI655747B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一種電路保護裝置，所述電路保護裝置包括其中積層有多個片材的積層體，在所述多個片材上選擇性地設置有導電圖案，其中在三條訊號線中安置有多個雜訊過濾器部件，以移除所述三條訊號線中每一條訊號線的共模雜訊及每兩條訊號線之間的共模雜訊。

Description

電路保護裝置
本發明是有關於一種電路保護裝置，且更具體而言是有關於一種移除共模雜訊（common mode noise）的電路保護裝置。
現有的差分傳訊（differential signaling）使用兩條線來傳輸訊號。相比之下，近年來已提出一種能夠在增大頻寬的同時以同一速度傳輸訊號的使用三條線的差分傳訊。使用三條線的差分傳訊可應用於智慧型電話的照相機、液晶顯示器（liquid crystal display，LCD）等。現有的使用兩條線的差分傳訊被稱作D-PHY，且使用三條線的差分傳訊被稱作C-PHY。因此，當相較於D-PHY時，C-PHY的訊號傳輸線的數目可有所減小。舉例而言，現有的D-PHY需要20條傳輸線來在智慧型電話的液晶顯示器上達成4K影像。然而，在C-PHY的情形中，則僅需要9條傳輸線。
現有的差分傳訊使用一對傳輸線來傳輸一個訊號。理想上，僅須存在一個具有多個彼此不同的訊號相的差分訊號。然而，根據半導體晶片集（即，訊號源）的狀態或印刷電路板（即，訊號傳輸線、連接件等的主體）的狀態來在恰好兩個訊號之間維持異相（out-of-phase）是困難的。隨著系統變得複雜化且傳輸線變長，維持異相是困難的。具體而言，在智慧型電話中會產生其間具有同一訊號相的共模分量，且所述訊號用作雜訊以對周邊電路產生影響。具體而言，所述訊號可對無線通訊敏感性產生影響。此處，敏感性可以GPS, 800百萬赫（MHz）2G/3G無線通訊、1.8吉赫（GHz）頻帶及無線保真（wireless fidelity，Wi-Fi）頻帶的順序增大。為了藉由移除共模雜訊分量來提高通訊品質，會使用到共模雜訊過濾器且所述共模雜訊過濾器可安裝於各自具有高資料傳輸速率且設置有多媒體傳輸線的液晶顯示器、照相機、通用串列匯流排（universal serial bus，USB）、外部顯示器等上。
如上所述，隨著對高品質影像及聲音服務的需求的增加，已提出新的C-PHY方式。此外，現有的兩條線設置有一對（或者所述三條線設置有一對）以傳輸訊號，且因此，訊號傳輸變得更複雜化。因此，可能無法將能夠移除所產生雜訊的過濾器施加至現有的過濾器。亦即，由於所述部件的封裝自身須根據線的數目來進行改變，因此將上述過濾器施加至現有的過濾器是不可能的。因此，當過濾器的內部電路得到修飾時，所述過濾器可在容許適當的訊號通過其中的同時移除雜訊。
在通用電路保護裝置中，在其中實作有雜訊過濾器的積層體的整個表面上形成有玻璃質片材（glassy sheet）。亦即，多個片材進行積層以達成所述積層體，且所述積層體的最上部層及最下部層均是由玻璃質片材製成。然而，當玻璃質片材形成於積層體的整個表面上時，所述玻璃質片材可能吸收水分進而使裝置的可靠性劣化。此外，玻璃質片材的形成會進一步增大電路保護裝置的厚度。 （現有技術文獻） 韓國專利註冊號10-0876206
本發明提供一種移除共模雜訊的電路保護裝置。
本發明亦提供一種移除同時自三條線產生的共模雜訊及在每兩條線之間產生的共模雜訊的電路保護裝置。
本發明亦提供一種因上表面及下表面上未形成有玻璃質片材而厚度得到減小的電路保護裝置。
根據示例性實施例，一種電路保護裝置包括其中積層有多個片材的積層體，在所述多個片材上選擇性地設置有導電圖案，其中在三條訊號線中安置有多個雜訊過濾器部件，以移除所述三條訊號線中每一條訊號線的共模雜訊及每兩條訊號線之間的共模雜訊。
所述多個雜訊過濾器部件可設置有至少三個並且在所述積層體內彼此間隔開且分別包括多個線圈圖案，且所述電路保護裝置可更包括外部電極，所述外部電極安置於所述積層體外且分別連接至所述至少三個雜訊過濾器部件。
所述至少三個雜訊過濾器部件可被安置成在所述片材的積層方向上彼此間隔開預定距離。
所述雜訊過濾器部件中的每一者可包括：多個線圈圖案，分別安置於所述多個片材上；多條垂直連接線，安置於所述所選擇片材上以將至少兩個線圈圖案連接至彼此；以及多個引出電極，自所述多個線圈圖案中的每一者向外引出且連接至所述外部電極。
所述雜訊過濾器部件中的至少一者可在線圈圖案的匝數方面不同。
所述雜訊過濾器部件中的至少一者可更包括安置於所述線圈圖案中的每一者的中心處的磁芯。
所述電路保護裝置可更包括安置於所述積層體中的至少一個電容器。
所述電路保護裝置可更包括安置於所述積層體中的至少一個過電壓保護部件。
上面安置有所述雜訊過濾器部件的所述片材可為非磁性片材，且上面安置有所述過電壓保護部件的所述片材可為磁性片材。
所述電路保護裝置可更包括表面修飾構件，所述表面修飾構件安置於所述積層體的表面的至少一部分上且由與所述積層體的所述表面的材料不同的材料製成。
所述外部電極中的每一者可延伸至所述積層體的最上部片材及最下部片材中的至少一者，且所述表面修飾構件可至少安置於所述外部電極的延伸區域與所述積層體之間。
所述表面修飾構件的至少一部分可不連續地或連續地安置。
在下文中，將參照附圖來詳細闡述本發明的實施例。然而，本發明可實施為不同形式而不應被視為僅限於本文所述實施例。確切而言，提供該些實施例是為了使此揭露內容將透徹及完整，且將向熟習此項技術者充分傳達本發明的範圍。為說明清晰起見，在各圖中誇大了層及區的尺寸。在所有圖中相同的參考編號指代相同的元件。
當訊號中每一者的電壓位準不正常、出現延遲或印刷電路板的特性阻抗（characteristic impedance）不同時可能產生共模雜訊。此外，出現此種情形的數目可由於其各種起因而發生很大變化。然而，在圖2至圖4中說明藉由模擬其中在三條訊號線中的一條訊號線中出現延遲的情形而獲得的結果。此外，在圖1中說明其中不出現延遲的理想情形。
圖1說明其中不出現延遲的理想情形的訊號波形，圖1中的（a）是說明三個訊號波形的實例的波形圖，且圖1中的（b）是共模雜訊的訊號波形。如圖1中所示，在其中在第一訊號至第三訊號11、12及13中不出現延遲的理想情形中，能看出未產生共模雜訊。
圖2中的（a）是其中在第一訊號11中出現延遲的情形的訊號波形，且圖2中的（b）是因第一訊號11的延遲而造成的共模雜訊的訊號波形。在圖2中的（b）中被表達為B的符號代表在第一訊號11與第二訊號12之間產生的共模雜訊，且被表達為C的符號代表在第二訊號12與第三訊號13之間產生的共模雜訊。
圖3中的（a）是其中在第二訊號12中出現延遲的情形的訊號波形，且圖3中的（b）是因第二訊號12的延遲而造成的共模雜訊的訊號波形。在圖3中的（b）中被表達為A的符號代表在第一訊號11與第二訊號12之間產生的共模雜訊，且被表達為C的符號代表在第二訊號12與第三訊號13之間產生的共模雜訊。
圖4中的（a）是其中在第三訊號13中出現延遲的情形的訊號波形，且圖4中的（b）是因第三訊號13的延遲而造成的共模雜訊的訊號波形。在圖4中的（b）中被表達為A的符號代表在第三訊號13與第一訊號11之間產生的共模雜訊，且被表達為B的符號代表在第二訊號12與第三訊號13之間產生的共模雜訊。
如上所述，當在一個訊號中出現延遲時，每兩條訊號線之間可能產生共模雜訊。若在同時在每兩條訊號線中出現延遲或同時在三條訊號線中出現延遲的同時出現時差，則所述三條訊號線中可能同時產生共模雜訊。
然而，使用現有的過濾器來在移除共模雜訊分量的同時僅控制所述兩個訊號是困難的。若使用多個裝置，則此是可能的，然而成本可能顯著增加，且安裝面積可能增大。在高速訊號線的情形中，管理電感器的直流電阻（direct current resistance，RDC）的強度是重要的。然而，若多個裝置彼此連接，則電阻值會顯著增大，或者須選擇具有低直流電阻的裝置，但此種裝置是難以找到的。在具有低直流電阻的裝置的情形中，所述裝置常常具有差的雜訊移除效果。
因此，需要能夠滿足多個必要條件的雜訊移除部件。以下將闡述根據示例性實施例的能夠滿足所述條件的電路裝置。
圖5是根據示例性實施例的電路保護裝置的立體圖，圖6是投影平面圖，且圖7是分解立體圖。此外，圖8及圖9是根據示例性實施例及經修改實例的沿線A-A’截取的剖視圖。此外，圖10是說明表面的至少一部分的示意圖。
參照圖5至圖10，根據示例性實施例的電路保護裝置可包括其中積層有多個片材101至108（100）的積層體1000、包括設置於積層體1000中的多個線圈圖案201至260（200）的至少三個雜訊過濾器部件2100、2200及2300（2000）以及安置於積層體1000外且連接至雜訊過濾器部件2000的外部電極3100及3200（3000）。此外，輸入裝置10可更包括經由框架1000的至少一部分而連接至壓電振動構件3000的配線部4000。此處，可設置有在片材100的積層方向上彼此間隔開預定距離的三個雜訊過濾器部件2000。亦即，在根據示例性實施例的電路保護裝置中，所述至少三個雜訊過濾器部件可設置於積層體1000中，且雜訊過濾器部件可連接至外部電極3000並接著經由外部電極3000而連接至訊號線。 1. 積層體
積層體1000可具有近似六面體形狀。積層體1000可具有在於水平方向上彼此垂直的一個方向（例如，X方向）與另一方向（例如，Y方向）上具有預定長度及預定寬度且在垂直方向（例如，Z方向）上具有預定高度的近似六面體形狀。此處，在X方向上的長度可等於或不同於在Y方向上的寬度，且在Y方向上的寬度可等於或不同於在Z方向上的高度。舉例而言，長度及寬度可等於或不同於彼此，且高度可不同於所述長度。此處，寬度與高度的比率可為1至5:1:0.2至2。亦即，長度可較寬度大所述寬度的1倍至5倍，且高度可較寬度大所述寬度的0.2倍至2倍。然而，在X方向、Y方向及Z方向上的尺寸可僅為實例。舉例而言，在X方向、Y方向及Z方向上的長度可根據連接至積層型裝置的電子裝置的內部結構及所述積層型裝置的形狀而以各種形式變化。
積層體1000可藉由對所述多個片材101至108（100）進行積層來製造。亦即，積層體1000可藉由對在X方向上具有預定長度且在Z方向上具有預定厚度的所述多個片材100進行積層來製造。因此，積層體1000的長度及寬度可藉由片材100中的每一者的長度及寬度來確定，且積層體1000的高度可藉由經積層片材100的數目來確定。所述多個片材100可為磁性片材或非磁性片材。亦即，所有片材100皆可為磁性片材或非磁性片材。然而，所述多個片材100中的至少一部分可為磁性片材，且其餘部分可為非磁性片材。舉例而言，其中設置有雜訊過濾器部件2000的片材（即，第一片材101至第六片材106）可為非磁性片材，且安置於所述片材上方及下方的第七片材107及第八片材108可為磁性片材。舉例而言，所述磁性片材可使用NiZnCu系或NiZn系磁性陶瓷來形成。舉例而言，NiZnCu系磁性片材可藉由對Fe2 O3 、ZnO、NiO及CuO加以混合來形成。此處，Fe2 O3 、ZnO、NiO及CuO可以5:2:2:1的比率進行混合。此外，所述非磁性片材可使用低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）來製造。低溫共燒陶瓷材料可包括Al2 O3 、SiO2 及玻璃材料。
所述多個片材100中的每一者可呈具有預定厚度的矩形板形狀。舉例而言，片材100可呈具有相同的長度與寬度的正方形板形狀或呈具有彼此不同的長度與寬度的矩形板形狀。此外，所述多個片材100可具有相同的厚度，或者至少一個片材100可具有較其他片材100的厚度大或較其他片材100的厚度小的厚度。舉例而言，所述多個片材100中的每一者可具有為1微米（μm ）至4000微米的厚度，即具有為3000微米或小於3000微米的厚度。亦即，片材100可根據積層體1000的厚度而具有為1微米至4000微米的厚度，例如具有為1微米至3000微米的厚度。然而，片材100的厚度及經積層片材100的數目可根據積層型裝置的大小來進行調整。亦即，當被施加至具有薄的厚度及小的大小的積層型裝置時，片材100可具有薄的厚度。當被施加至具有厚的厚度及大的大小的積層型裝置時，片材100則可具有厚的厚度。此外，當片材100以相同數目進行積層時，積層型裝置的大小減小的越多，則厚度減小的越多。此外，積層型裝置的大小增大的越多，則厚度增大的越多。作為另一選擇，薄的片材100可施加至具有大的大小的積層型。在此種情形中，經積層片材的數目可增大。
此外，積層體1000可更包括安置於積層體1000的下部部分及上部部分中的至少一者上的覆蓋層（圖中未示出）。亦即，積層體1000可包括安置於最上部層及最下部層中的每一者上的覆蓋層。此處，覆蓋層可安置於上部部分及下部部分中的僅一者上或安置於上部部分及下部部分中的所有者上。作為另一選擇，可不設置單獨的覆蓋層。此處，最下部片材（即，第七片材107）可充當下部覆蓋層，且最上部片材（即，第八片材108）可充當上部覆蓋層。充當下部覆蓋層及上部覆蓋層的第七片材107及第八片材108中的每一者可具有較位於第七片材107與第八片材108之間的片材101至106中的每一者的厚度大的厚度。此處，第七片材107及第八片材108（即，覆蓋層）可藉由對各片材進行積層來形成，所述片材的每一者具有與片材101至106中的每一者相同的厚度。此外，第七片材107與第八片材108可具有彼此不同的厚度。舉例而言，第八片材108可具有較第七片材107的厚度大的厚度。此處，第七片材107及第八片材108可被設置成磁性片材且是藉由對至少兩個磁性片材進行積層而形成。 2. 雜訊過濾器部件
雜訊過濾器部件2000可包括選擇性地安置於所述多個片材100上的多個線圈圖案210至260（200）、將至少兩個線圈圖案200垂直連接至彼此且具有其中填充有導電材料的孔310至350（300）的垂直連接線300a、300b及300c以及自線圈圖案200引出且暴露至片材100外的引出電極410至460（400）。亦即，線圈圖案210至260（200）分別安置於所述多個片材100的上部部分上。處於片材100的積層方向（即，垂直方向）上的至少兩個線圈圖案200經由其中填充有導電材料的孔310至350（300）（即，垂直連接線300a、300b及300c）而連接至彼此。因此，在垂直方向上彼此連接的所述多個（例如兩個）線圈圖案200安置於一個雜訊過濾器部件2000上。舉例而言，三個雜訊過濾器部件2100、2200、2300（2000）被積層成在垂直方向上彼此間隔開。亦即，在片材100的積層方向上設置有至少三個雜訊過濾器部件2000。此處，雜訊過濾器部件2000可包括移除共模雜訊的共模雜訊過濾器。此外，至少三個雜訊過濾器部件2000連接至位於積層體1000外的外部電極300。
第一線圈圖案210及第一引出電極410安置於第一片材101上。第二線圈圖案220、其中填充有導電材料的孔310及第二引出電極420安置於位於第一片材101上方的第二片材102上。第三線圈圖案230、彼此間隔開且其中填充有導電材料的孔321及322（320）以及第三引出電極430安置於位於第二片材102上方的第三片材230上。第四線圈圖案240、彼此間隔開且其中填充有導電材料的孔331、332及333（330）以及第四引出電極440安置於位於第三片材103上方的第四片材104上。第五線圈圖案250、彼此間隔開且其中填充有導電材料的孔341及342（340）以及第五引出電極450安置於位於第四片材104上方的第五片材105上。第六線圈圖案260、其中填充有導電材料的孔350及第六引出電極460安置於位於第五片材105上方的第六片材106上。
第一線圈圖案210至第六線圈圖案260（200）中的每一者在一個方向上自第一片材101至第六片材106中的每一者的中心區域旋轉以形成預定匝數。舉例而言，第一線圈圖案被形成為在一個方向上自與第二片材102的孔310對應的區域旋轉，且第二線圈圖案220被形成為與孔310間隔開預定距離且在一個方向上自與第三片材103的孔321對應的區域旋轉。此外，第三線圈圖案230被形成為與彼此間隔開的孔321與孔322間隔開且在一個方向上自與第四片材104的孔331對應的區域旋轉，且第四線圈圖案240可被形成為在一個方向上自界定於與第二片材102的孔310及第三片材103的孔322對應的區域中的孔333旋轉。此外，第五線圈圖案250可被形成為在一個方向上自界定於與第四片材104的孔332對應的區域中的孔342旋轉，且第六線圈圖案260可被形成為在一個方向上自界定於與第五片材105的孔341對應的區域中的孔350旋轉。此外，線圈圖案200可被形成為具有預定匝數，例如為2匝至20匝。此處，線圈圖案200中的至少一者可具有不同的匝數。舉例而言，第一線圈圖案210、第三線圈圖案230及第五線圈圖案250中的每一者可為3匝至20匝，且第二線圈圖案220、第四線圈圖案240及第六線圈圖案260中的每一者可為2.5匝至18匝。亦即，第一線圈圖案210、第三線圈圖案230及第五線圈圖案250中的每一者的匝數可等於或大於第二線圈圖案220、第四線圈圖案240及第六線圈圖案260中的每一者的匝數。此外，線圈圖案220可具有預定線寬度及預定線距離且可呈在順時針方向及逆時針方向中的至少一個方向上向外旋轉的螺旋形狀。此處，各線圈圖案200可具有彼此相等或彼此不同的線寬度及彼此相等或彼此不同的線距離。亦即，相同線圈圖案200的線距離可根據線圈圖案200的匝數而彼此不同。此外，各線圈圖案200的旋轉方向可彼此不同。舉例而言，第一線圈圖案210、第三線圈圖案230及第五線圈圖案250可在逆時針方向上旋轉，且第二線圈圖案220、第四線圈圖案240及第六線圈圖案260可在順時針方向上旋轉。然而，所有線圈圖案200皆可在同一方向（即，順時針方向或逆時針方向）上旋轉。線圈圖案200可除螺旋形狀以外亦具有例如線性形狀或彎曲形狀等各種形狀。亦即，在根據示例性實施例的雜訊過濾器部件2000中，所述多個導電圖案可彼此垂直連接。此外，所述多個導電圖案中的至少一者可具有螺旋形狀，且至少另一者可具有與螺旋形狀不同的形狀。此外，儘管未示出，然而至少一個線圈圖案300內可形成有磁芯結構。亦即，磁性材料被填充至片材100的中心部分中以形成磁芯，且此時，線圈圖案300可環繞所述磁芯。
線圈圖案200可連接至在片材100的向外的方向上引出的引出電極410至460（400）。連接至第一線圈圖案210的第一引出電極410可暴露至第一片材101的一個長側的預定區域。連接至第二線圈圖案220的第二引出電極420可暴露至第二片材102的一個長側且與第一引出電極410間隔開。連接至第三線圈圖案230的第三引出電極430可暴露至第三片材103的一個長側且與第一引出電極410及第二引出電極420間隔開。連接至第四線圈圖案240的第四引出電極440可暴露至第四片材104的另一長側且暴露至與第一引出電極410對應的區域。連接至第五線圈圖案250的第五引出電極450可暴露至第五片材105的另一長側、與第四引出電極440間隔開且對應於第二引出電極420。連接至第六線圈圖案260的第六引出電極460可暴露至第六片材106的另一長側、與第四引出電極440及第五引出電極450間隔開且對應於第三引出電極430。引出電極400可具有較線圈圖案200的寬度大的寬度，較佳地，具有較外部電極3000的寬度小的或與外部電極3000的寬度相等的寬度。由於引出電極400具有較線圈圖案200的寬度大的寬度，因此引出電極400與外部電極3000之間的接觸面積可增大，且因此，引出電極400與外部電極3000之間的接觸電阻可減小。
如圖7及圖8中所示，第一線圈圖案210與第四線圈圖案240經由垂直連接線300a而連接至彼此以構成第一雜訊過濾器部件2100。亦即，第四線圈圖案240經由界定於第四片材104中且其中填充有導電材料的孔333、界定於第三片材103中且其中填充有導電材料的孔322及界定於第二片材102中且其中填充有導電材料的孔310而連接至第一線圈圖案210。第二線圈圖案220與第五線圈圖案250經由垂直連接線300b而連接至彼此以構成第二雜訊過濾器部件2200。亦即，第五線圈圖案250經由界定於第五片材105中且其中填充有導電材料的孔342、界定於第四片材104中且其中填充有導電材料的孔332及界定於第三片材103中且其中填充有導電材料的孔321而連接至第二線圈圖案220。此外，第三線圈圖案230與第六線圈圖案260經由垂直連接線300c而連接至彼此以構成第三雜訊過濾器部件2300。亦即，第六線圈圖案260經由界定於第六片材105中且其中填充有導電材料的孔350、界定於第五片材105中且其中填充有導電材料的孔341及界定於第四片材104中且其中填充有導電材料的孔331而連接至第三線圈圖案230。然而，彼此間隔開的各線圈圖案之間的連接方式可以各種形式改變。舉例而言，如圖9中所示，第三線圈圖案230與第四線圈圖案240可經由第一垂直連接線300a而連接至彼此，第二線圈圖案220與第五線圈圖案250可經由第二垂直線300b而連接至彼此，且第一線圈圖案210與第六線圈圖案260可經由第三垂直連接線300c而連接至彼此，以構成第一雜訊過濾器部件至第三雜訊過濾器部件2100、2200及2300（2000）。
連接至第一線圈圖案210的第一引出電極410與第一1外部電極3110連接，且連接至第四線圈圖案240的第四引出電極440與第二1外部電極3210連接。此外，連接至第二線圈圖案220的第二引出電極420與第一2外部電極3120連接，且連接至第五線圈圖案250的第五引出電極450與第二2外部電極3220連接。此外，連接至第三線圈圖案230的第三引出電極430與第一3外部電極3130連接，且連接至第六線圈圖案260的第六引出電極460與第二3外部電極3230連接。因此，第一雜訊過濾器部件2100連接於第一1外部電極3110與第二1外部電極3210之間，第二雜訊過濾器部件220連接於第一2外部電極3120與第二2外部電極3220之間，且第三雜訊過濾器部件2300連接於第一3外部電極3130與第二3外部電極3230之間。
分別構成第一雜訊過濾器部件至第三雜訊過濾器部件2100、2200及2300的各線圈圖案的匝數可彼此相同或不同。由於構成雜訊過濾器部件2000的各線圈圖案200的匝數彼此不同，因此一個電路保護裝置可具有至少兩種阻抗特性。 3. 外部電極
外部電極3000可分別安置於積層體1000的彼此面對的兩個側表面上。亦即，當片材100的積層方向對應於垂直方向（即，Z方向）時，外部電極3000可安置於在垂直於積層體1000的垂直方向的水平方向（即，Y方向）上彼此面對的兩個側表面上。此外，所述兩個側表面中的每一者上可安置有三個外部電極3000。亦即，所述三個雜訊過濾器部件2100、2200及2300各自的所述兩個側表面中的每一者上可安置有兩個外部電極3000。此處，安置於積層體1000的一個側表面上的外部電極3110、3120及3130被稱作第一外部電極3100，且安置於另一側表面上的外部電極3210、3220及3230被稱作第二外部電極3200。外部電極3000可連接至位於積層體1000內的第一雜訊過濾器部件至第三雜訊過濾器部件2100、2200及2300並接著連接至位於積層體1000外的一個端子及另一端子（即，訊號輸入端子及訊號輸出端子）。
第一外部電極3100及第二外部電極3200分別延伸至積層體1000的頂表面及底表面。亦即，第一外部電極3100及第二外部電極3200可在積層體1000的Z方向上延伸至彼此面對的兩個表面（即，頂表面及底表面）。因此，外部電極3000中的每一者可自積層體1000的側表面延伸至頂表面及底表面且因此具有例如「ㄷ」形狀。
外部電極3000可包括至少一個層。外部電極3000可由例如Ag等金屬層製成，且所述金屬層上可安置有至少一個鍍敷層。舉例而言，外部電極3000可藉由對銅層、鍍鎳層及鍍錫層或鍍錫/銀層進行積層來形成。此外，外部電極3000可藉由例如將使用0.5%至20%的Bi2 O3 或SiO2 作為主要成分的多成分玻璃熔塊（multicomponent glass frit）與金屬粉末進行混合來形成。此處，玻璃熔塊與金屬粉末的混合物可被製備成膏體形式並施加至積層體1000的彼此面對的兩個表面。如上所述，由於外部電極3000中含有玻璃熔塊，因此外部電極3000與積層體1000之間的黏著力可得到提高，且引出電極400與外部電極3000之間的接觸反應可得到改善。此外，在施加含有玻璃的導電膏體之後，可在所述導電膏體上安置至少一個鍍敷層以形成外部電極3000。亦即，可設置含有玻璃的金屬層，且可在所述金屬層上安置所述至少一個鍍敷層以形成外部電極3000。舉例而言，在外部電極3000中，在形成含有玻璃熔塊以及Ag及Cu中的至少一者的層之後，可執行電鍍或無電鍍敷（electroless plating）以順次地形成鍍鎳層及鍍錫層。此處，鍍錫層可具有與鍍鎳層的厚度相等的或較鍍鎳層的厚度大的厚度。外部電極3000可具有為2微米至100微米的厚度。此處，鍍鎳層可具有為1微米至10微米的厚度，且鍍錫層或鍍錫/銀層可具有為2微米至10微米的厚度。 4. 表面修飾構件
表面修飾構件4000可安置於積層體1000的表面的至少一部分上。亦即，表面修飾構件4000可安置於積層體1000的整個表面上或僅安置於與積層體1000的外部電極3000接觸的區域上。亦即，安置於積層體1000的表面的一部分上的表面修飾構件4000可安置於積層體1000與外部電極3000之間。此處，表面修飾構件4000可接觸外部電極3000的延伸區域。亦即，表面修飾構件4000可安置於外部電極3000的延伸至積層體1000的頂表面及底表面的一個區域與積層體1000之間。此外，表面修飾構件4000可具有與表面修飾構件4000上面安置的外部電極3000的長度相等或不同的長度。舉例而言，表面修飾構件4000可具有與外部電極3000的延伸至積層體1000的頂表面及底表面的一部分的面積的50%至150%對應的面積。亦即，表面修飾構件4000可具有小於或大於外部電極3000的延伸區域的大小的大小或具有與外部電極3000相同的大小。作為另一選擇，表面修飾構件4000可安置於在積層體1000的側表面上安置的各外部電極3000之間。表面修飾構件4000可包含玻璃材料。舉例而言，表面修飾構件4000可包含能夠在預定溫度（例如為950℃或低於950℃的溫度）下塑化的非硼矽酸鹽玻璃（SiO2 -CaO-ZnO-MgO系玻璃）。此外，表面修飾構件4000可更包含磁性材料。亦即，當上面將安置表面修飾構件4000的區域被設置成磁性片材時，表面修飾構件4000中可局部地含有磁性材料以將表面修飾構件4000輕易地結合至所述磁性片材。此處，磁性材料可包括例如NiZnCu系磁性粉末且是以玻璃材料的100重量%（wt%）為計以1重量%至15重量%的含量容納在內。表面修飾構件4000的至少一部分可安置於積層體1000的表面上。此處，玻璃材料的至少一部分可如圖10中的（a）中所示均勻地分佈於積層體1000的表面上，或者所述玻璃材料的至少一部分可如圖10中的（b）中所示非均勻地安置成具有彼此不同的大小。作為另一選擇，表面修飾構件4000可連續地安置於積層體1000的表面上以形成棒形狀（rod shape）。此外，如圖10中的（c）中所示，在積層體1000的表面的至少一部分中可形成有凹陷部。亦即，可提供玻璃材料以形成突出部，且上面未設置玻璃材料的區域的至少一部分可進行凹陷以形成所述凹陷部。此處，玻璃材料可被形成為與積層體1000的表面相距預定高度，且因此，表面修飾構件4000的至少一部分可高於積層體1000的表面。亦即，表面修飾構件4000的至少一部分可與積層體1000的表面齊平，且表面修飾構件4000的至少一部分可維持高於積層體1000的表面。如上所述，玻璃材料可在形成外部電極3000之前分佈於積層體1000的所述區域的一部分上以形成表面修飾構件4000。因此，積層體1000的表面可得到修飾，且所述表面可具有均勻的電阻。因此，外部電極的形狀可得到控制，且因此，外部電極可輕易地形成。為了在積層體1000的表面的預定區域上形成表面修飾構件4000，可將包含玻璃材料的膏體印刷或施加至預定片材的預定區域。舉例而言，玻璃膏體可被施加至第七片材107的底表面上的六個區域及第八片材108的頂表面的六個區域並接著固化以形成表面修飾構件4000。此外，玻璃膏體可在將玻璃膏體切割成與積層型裝置相同的大小之前被施加至陶瓷生坯片材（ceramic green sheet）的預定區域。亦即，在玻璃膏體被施加至陶瓷生坯片材的多個區域之後，包括上面形成有所述玻璃膏體的一部分的生坯片材可以積層型裝置為單位沿切割線進行切割並接著與上面形成有雜訊過濾器部件的片材一起進行積層以製造所述電路保護裝置。此處，由於表面修飾構件4000安置於積層體1000的邊緣上，因此對被施加玻璃膏體的區域可以積層型裝置為單位切割表面修飾構件4000。
表面修飾構件4000可使用氧化物來形成。亦即，表面修飾構件4000可使用玻璃材料及氧化物中的至少一者來形成且更包括磁性材料。此處，在表面修飾構件4000中，具有結晶狀態或非晶狀態的所述氧化物可被分佈成在積層體1000的表面上散佈。此處，分佈於所述表面上的氧化物的至少一部分可熔化。此處，所述氧化物可如圖10中的（a）至（c）中所示般形成。此外，即便當表面修飾構件4000是由氧化物製成時，各所述氧化物仍可彼此間隔開且因此以島形狀分佈，且此外，所述氧化物可在至少一個區域上具有棒形狀。此處，呈顆粒形狀或呈熔化狀態的至少一種氧化物可包括例如Bi2 O3 、BO2 、B2 O3 、ZnO、Co3 O4 、SiO2 、Al2 O3 、MnO、H2 BO3 、Ca(CO3 )2 、Ca(NO3 )2 及CaCO3 中的至少一者。
如上所述，根據示例性實施例，所述多個線圈圖案200形成於其中積層有所述多個片材100的積層體1000內，且至少兩個線圈圖案200連接至彼此以形成一個雜訊過濾器部件2000。此外，積層體1000內可實作有至少三個雜訊過濾器部件2000。此外，所述多個雜訊過濾器部件2000可連接至安置於積層體1000外並接著安置於各訊號線之間的所述多個外部電極3000。因此，同時自所述三條訊號線產生的共模雜訊及在每所述兩條訊號線之間產生的共模雜訊可被移除，且因此，雜訊過濾器部件可被施加至C-PHY。
此外，由於玻璃質層並非形成於整個表面上，因此所述裝置的厚度可得到減小，且因此，由於所述裝置的大小減小，可將所述電路保護裝置與安裝面積及高度得到減小的電子裝置對應地進行安裝。此外，由於玻璃質層並非形成於整個表面上，因此對水分的吸收可得到抑制，且因此，所述裝置的可靠性得到提高。當所述裝置的大小減小時，外部電極的面積可減小以使所述外部電極與積層體之間的黏著力減小。因此，儘管當安裝於印刷電路板上時黏著強度會減小，然而可提高外部電極與積層體之間的黏著力來增大所述黏著強度。
圖11是根據另一示例性實施例的電路保護裝置的投影平面圖，圖12是立體圖，且圖13是電路圖。根據另一示例性實施例，多個雜訊過濾器部件2000的至少某些區域之間安置有包括至少一個內部電極的電容器。亦即，根據另一示例性實施例，如圖11及圖12中所示的至少一個雜訊過濾器部件2000中可安置有電容器，且如圖3中所示的所述多個雜訊過濾器部件2000中的每一者中可安置有電容器。
參照圖11至圖13，根據另一示例性實施例的電路保護裝置可包括其中積層有多個片材100的積層體1000、設置於積層體1000中的分別包括多個線圈圖案200的至少三個雜訊過濾器部件2100、2200及2300（2000）、安置於積層體1000的彼此面對的兩個側表面上且連接至雜訊過濾器部件2000的外部電極3100及3200（3000）以及設置於積層體1000內的預定區域上的至少一個內部電極500（510及520）。
亦即，在根據另一示例性實施例的保護電路裝置中，至少兩個內部電極510及520被安置成在積層體1000內彼此局部地重疊，其中在內部電極510與內部電極520之間存在至少一個電容器。舉例而言，第六片材106與第八片材108之間安置有兩個片材109及110，且各自具有預定形狀的內部電極510及520在片材109及110中的每一者上被安置成至少彼此局部地重疊以形成所述電容器。亦即，所述電容器可由第一內部電極510及第二內部電極520以及安置於第一內部電極510與第二內部電極520之間的第十片材110形成。此處，所述至少兩個內部電極510及520可連接至分別安置於積層體1000的彼此面對的所述兩個側表面上的第一外部電極3100及第二外部電極3200中的至少一者。舉例而言，第一內部電極510可連接至第一3外部電極3130，且第二內部電極520可連接至第二2外部電極3220。此處，外部電極3000中的至少一者可連接至接地端子。舉例而言，第一3外部電極3130可連接至接地端子。為了將第一內部電極510及第二內部電極520中的至少一者連接至接地端子，可在積層體1000外安置第三外部電極（圖中未示出）。亦即，第一內部電極510及第二內部電極520中的至少一者可連接至第三外部電極，但可不連接至第一外部電極3100及第二外部電極3200。此處，第三外部電極可安置於積層體1000的上面安置有第一外部電極3100及第二外部電極3200的彼此面對的兩個表面上，並連接至接地端子。因此，在此種情形中，第一內部電極510及第二內部電極520中的一者可經由第三外部電極而連接至接地端子。所述電容器可安置於各線圈圖案200之間。舉例而言，儘管未示出，然而所述電容器可安置於第三線圈圖案230與第四線圈圖案240之間。為此，上面分別安置有第三線圈圖案230與第四線圈圖案240的第三片材130與第四片材140之間可進一步安置有至少一個片材，且至少一個片材上可安置有至少一個內部電極以達成所述電容器。舉例而言，上面分別安置有內部電極500的片材109及110可安置於第三片材130與第四片材140之間以形成所述電容器。此外，各線圈圖案200之間可安置有上面安置有一個內部電極的一個片材。此處，當進一步安置有一個片材且設置有一個內部電極時，所述電容器可安置於所述內部電極與上部線圈圖案之間以及所述內部電極與下部線圈圖案之間。亦即，所述電容器可安置於其間具有內部電極及片材的彼此相鄰的各線圈圖案之間。作為另一選擇，至少兩個內部電極500可分別安置於各線圈圖案200之間的至少兩個區域上以在積層體1000內形成至少兩個電容器。此處，用於形成電容器的內部電極500可具有各種形狀。此外，須在上面安置有內部電極500的片材中形成其中填充有導電材料的孔，以將各線圈圖案200連接至彼此，且此外，內部電極500可被安置成與所述其中填充有導電材料的孔間隔開預定距離。因此，積層體1000中可安置有至少一個電容器。舉例而言，如圖13中所示，所述電容器可安置於雜訊過濾器中的每一者中。
如上所述，在根據另一示例性實施例的電路保護裝置中，線圈圖案200的匝數、電容器的內部電極500的面積及各線圈圖案200之間的距離（即，片材102至106中的每一者的厚度）可被調整以控制電感及電容，藉此控制頻率的可抑制雜訊。舉例而言，若片材102至106中的每一者的厚度減小，則低頻頻帶的雜訊可得到抑制。若片材102至106中的每一者的厚度增大，則高頻頻帶的雜訊可得到抑制。如上所述，由三個雜訊過濾器部件2000及一個電容器（即，共模雜訊過濾器）構成的電路保護裝置可抑制至少兩個頻帶的雜訊。因此，根據另一示例性實施例的電路保護裝置可抑制至少兩個頻帶的雜訊，且因此，可用於例如智慧型電話等其中採用各種頻率的可攜式電子裝置中，以提高所述電子裝置的品質。
根據另一示例性實施例的電路保護裝置可具有其中耦合有過電壓保護部件的結構，所述過電壓保護部件用於保護電子裝置免受過電壓（例如，所述多個雜訊過濾器部件2000）及靜電放電（electro-static discharge，ESD）。亦即，至少三個雜訊過濾器部件2000與所述過電壓保護部件可彼此耦合以達成所述電路保護裝置。將參照圖14及圖15來闡述根據又一示例性實施例的電路保護裝置。圖14是根據又一示例性實施例的電路保護裝置的立體圖，且圖15是分解立體圖。
參照圖14及圖15，根據又一示例性實施例的電路保護裝置可包括分別包括多個線圈圖案200的至少三個雜訊過濾器部件2100、2200及2300（2000）、安置於積層體1000的彼此面對的兩個側表面上且連接至所述至少三個雜訊過濾器部件2000的第一外部電極3100及第二外部電極3200、安置於積層體1000中的過電壓保護部件5000以及第三外部電極3300，第三外部電極3300與第一外部電極3100及第二外部電極3200間隔開、安置於積層體1000的彼此面對的兩個側表面上且連接至過電壓保護部件5000。此處，第三外部電極3300可安置於積層體1000的上面安置有第一外部電極3100及第二外部電極3200的側表面上。舉例而言，第一外部電極3100及第二外部電極3200可安置於在積層體1000的Y方向上彼此面對的兩個側表面上，且第三外部電極3300可安置於在積層體1000的X方向上彼此面對的兩個側表面上。亦即，在根據又一示例性實施例的電路保護裝置中，分別包括所述多個線圈圖案200的所述至少三個雜訊過濾器部件2000可連接至第一外部電極3100及第二外部電極3200，且過電壓保護部件5000可被安置成在積層體1000內與雜訊過濾器部件2000間隔開並連接至第三外部電極3300。儘管未示出，然而根據另一示例性實施例所述的包括至少一個內部電極的電容器可施加至所述又一示例性實施例。
過電壓保護部件5000可藉由對其中選擇性地形成有引出電極471至476及480以及孔361至366的至少兩個片材111及112進行積層來形成。此處，片材111及112可安置於第一片材101與第七片材107（即，第一片材101與下部覆蓋層）之間。作為另一選擇，片材111及112可安置於第六片材106與第八片材108（即，第六片材106與上部覆蓋層）之間。片材111及112中的每一者可呈具有與構成雜訊過濾器部件2000的片材100中的每一者相同的厚度及形狀的矩形板形狀。此外，片材111及112中的每一者可被設置成非磁性片材或磁性片材。舉例而言，構成雜訊過濾器部件2000的片材101至106可被設置成非磁性片材，且用作下部覆蓋層及上部覆蓋層的第七片材107及第八片材108以及構成過電壓保護部件5000的片材111及112可被設置成磁性片材。
片材112的頂表面上安置有多個引出電極471至476（470）。所述多個引出電極470可安置於與和第一外部電極3100及第二外部電極3200連接的所述多個雜訊過濾器部件2000的引出電極410至460相同的位置處。因此，引出電極471可連接至第一1外部電極3110，引出電極422可連接至第一2外部電極3120，且引出電極473可連接至第一3外部電極3130。此外，引出電極474可連接至第二1外部電極3210，引出電極475可連接至第二2外部電極3220，且引出電極476可連接至第二3外部電極3230。此外，所述多個孔361至366可界定於片材112中。所述多個孔361至366可分別界定於所述多個引出電極471至476的各個端中。此外，所述多個孔361至366中的每一者中可填充有過電壓保護材料。所述過電壓保護材料可包括其中選自Ru、Pt、Pd、Ag、Au、Ni、Cr、W及Fe的至少一種導電材料與例如聚乙烯醇（polyvinyl alcohol，PVA）或聚乙烯縮丁醛（polyvinyl butyral，PVB）等有機材料進行混合的材料。此外，過電壓保護材料可藉由進一步將例如ZnO等材料或例如Al2 O3 等絕緣陶瓷材料與上述混合材料進行混合來形成。作為另一選擇，可使用除上述材料以外的各種材料來作為所述過電壓保護材料。舉例而言，過電壓保護材料可使用多孔隙絕緣材料（porous insulation material）及空隙（void）中的至少一者。亦即，多孔隙絕緣材料可被填充至所述孔中或施加至所述孔，且所述空隙可形成於所述孔中。此外，多孔隙絕緣材料與導電材料形成的混合材料可填充至所述孔中或施加至所述孔。此外，所述多孔隙絕緣材料、導電材料及空隙可被形成以在所述孔內形成層。舉例而言，各導電層之間可形成有多孔隙絕緣層，且各所述絕緣層之間可形成有空隙。此處，所述空隙可藉由將所述絕緣層中的多個孔隙連接至彼此來形成。此處，可使用具有為近似50至近似50,000的介電常數的鐵電陶瓷（ferroelectric ceramic）來作為所述多孔隙絕緣材料。舉例而言，所述絕緣陶瓷可使用含有例如多層陶瓷電容器（multilayer ceramic capacitor，MLCC）、ZrO、ZnO、BaTiO3 、Nd2 O5、BaCO3 、TiO2 、Nd、Bi、Zn及Al2 O3 等介電材料粉末中的至少一者的混合物來形成。所述多孔隙絕緣材料可具有其中多個孔隙被形成為具有為30%至80%的孔隙率（porosity）的多孔隙結構，所述多個孔中的每一者均具有為近似1奈米（nm）至近似5微米的大小。此處，各所述孔隙之間的最短距離可為近似1奈米至近似5微米。此外，用作過電壓保護材料的導電材料可使用導電陶瓷來形成。所述導電陶瓷可使用含有La、Ni、Co、Cu、Zn、Ru及Bi中的至少一者的混合物。所述多個孔361至366中的每一者的內部可維持為中空空間，且所述中空空間可用作所述過電壓保護構件。
片材111可安置於片材112下方，且引出電極480可安置於片材112上方。引出電極480可被安置成自片材195的一側暴露至與所述一側面對的另一側。亦即，引出電極480可被安置成暴露至與安置於片材112上的引出電極471至476所穿過的一側垂直的一側，引出電極471至476經由其所穿過的一側而暴露出。引出電極480連接至安置於積層體1000的彼此面對的兩個側表面上的第三外部電極3310及3320（3330）。此外，引出電極480的預定區域可連接至片材111的孔361至366。為此，引出電極480的連接至孔361至366的每一部分均可具有較每一其他區域的寬度大的寬度。
此外，片材112上可安置有片材（圖中未示出）。所述片材（圖中未示出）可被設置以用於將雜訊過濾器部件2000與過電壓保護部件5000分隔開且所述片材（圖中未示出）具有使得雜訊過濾器部件2000與過電壓保護部件5000之間的干擾得到抑制的厚度。所述片材（圖中未示出）可藉由對多個片材進行積層來形成，所述多個片材中的每一者均具有與片材111及112中的每一者相同的厚度。
如上所述，在其中根據又一示例性實施例的所述多個雜訊過濾器部件2000與過電壓保護部件5000彼此進行組合的電路保護裝置中，第一外部電極3100及第二外部電極3200可連接於電子裝置中所使用的訊號輸入端子與系統之間，且第三外部電極3300可連接至接地端子以移除共模雜訊並使得例如靜電等被引入至輸入/輸出端子中的高電壓能夠流動至所述接地端子。亦即，當過電壓保護部件5000連接至輸入端子與輸出端子之間的接地端子進而施加較所述電路保護裝置的兩端之間的預定電壓大的非期望電壓時，在所述過電壓保護材料的各導電顆粒之間可發生放電以使得電流能夠流動至接地端子並使得對應電路保護裝置的兩端之間的電壓差減小。舉例而言，在過電壓保護部件5000中，被填充至孔361至366中的過電壓保護材料可以其中導電材料與多孔隙絕緣材料以預定比率彼此進行混合的狀態存在。亦即，所述絕緣材料之間存在導電顆粒。當小於預定電壓的電壓被施加至引出電極471至476時，絕緣狀態可得到維持。另一方面，當大於預定電壓的電壓被施加至引出電極471至476時，各導電顆粒之間可發生放電以使得對應引出電極471至476之間的電壓差減小。此處，由於所述電路保護裝置的兩端不彼此電性連接，因此輸入訊號可被原樣傳輸至輸入/輸出端子，而不會發生訊號畸變（signal distortion）。亦即，在所述電路保護裝置中，對應的靜電可經由對應電路保護裝置而被放電至接地以保護所述電路並使自所述系統接收到的或傳輸至所述系統的訊號維持原樣。
圖16至圖20是用於闡釋根據再一示例性實施例的電路保護裝置的圖。亦即，圖16是電路圖，圖17及圖19是根據再一示例性實施例的示意性投影平面圖，且圖18及圖20是局部分解立體圖。
如圖16中所示，與電路保護裝置連接的三條線（即，三條輸入線及輸出線）中的每一者中安置有電容器。當藉由如上所述的接地端子而達成相同的電容時，差分訊號可無視所述電容的存在，而是直接通過所述電容器。然而，所述電容可僅過濾共模。為此，所述電容器可連接至所有輸入端子及輸出端子或連接至所述輸入端子及所述輸出端子中的僅一者。具體而言，如圖17及圖18中所示，可設置分別連接至第一外部電極3100及第二外部電極3200的所述多個內部電極511、512、513、521、522及523以及連接至位於所述內部電極上方或下方的第三外部電極3300的共用電極530。此處，所述多個內部電極511、512、513、521、522及523可彼此間隔開以在預定區域上與共用電極530重疊。此外，根據示例性實施例，可設置有片材113，在片材113上，共用電極530安置於上面安置有內部電極511、512、513、521、522及523的片材114上方或下方，且片材113及114可安置於積層體1000中。舉例而言，片材113及114可安置於根據前述示例性實施例的雜訊過濾器部件2000與上部覆蓋層（即，第八片材108）之間。作為另一選擇，片材113及114可被設置成取代根據另一示例性實施例的上面安置有內部電極的片材（即，圖12所示片材109及110）。因此，在內部電極511、512、513、521、522及523與共用電極530之間可達成電容器。此外，所述電容器可與過電壓保護部件一起達成。
此外，如圖18中所示，可設置有分別連接至第一外部電極5100的內部電極511、512及513、安置於內部電極511、512及513下方且連接至第三外部電極6300的共用電極530以及安置於共用電極530下方且分別連接至第二內部電極5200的內部電極521、522及523。亦即，內部電極510、共用電極530及內部電極520可進行積層。此處，內部電極510與內部電極520可彼此重疊且亦與共用電極530重疊。此外，內部電極511、512及513可安置於預定片材115上，共用電極530可安置於預定片材114上，且內部電極521、522及523可安置於預定片材113上，並且接著，片材113、114及115可進行積層。此外，根據示例性實施例，片材113、114及115可設置於積層體1000中。舉例而言，片材113、114及115可安置於根據前述示例性實施例的雜訊過濾器部件2000與上部覆蓋層（即，第八片材108）之間。作為另一選擇，片材113、114及115可被設置成取代根據另一示例性實施例的上面安置有內部電極的片材（即，圖12所示片材109及110）。因此，在內部電極511、512、513、521、522及523與共用電極530之間可達成電容器。此外，所述電容器可與過電壓保護部件一起達成。
圖21及圖22是根據示例性實施例的能夠移除共模雜訊的電路保護裝置的電路圖及共模雜訊的波形圖。
圖21中的（a）是根據示例性實施例的其中各雜訊過濾器部件分別設置於三條訊號線中的電路保護裝置的電路圖。亦即，圖21中的（a）是根據示例性實施例的其中在積層體中設置有三個雜訊過濾器部件的電路保護裝置的電路圖。此外，圖21中的（b）是根據示例性實施例的當未施加電路保護裝置時及當施加有所述電路保護裝置時共模雜訊的波形圖。此處，參考編號20代表當未施加電路保護裝置時的共模雜訊分量，且參考編號30代表當施加有所述電路保護裝置時的共模雜訊分量。如圖中所示，當未施加電路保護裝置時，共模雜訊分量可顯著增大，而當施加有所述電路保護裝置時，共模雜訊分量可顯著減小。
圖22中的（a）是根據另一示例性實施例的其中雜訊過濾器部件及電容器安置於三條訊號線中的電路保護裝置的電路圖。亦即，圖22中的（a）是根據示例性實施例的其中在積層體中設置有三個雜訊過濾器部件且電容器安置於各所述雜訊過濾器部件之間的電路保護裝置的電路圖。此外，圖22中的（b）是根據示例性實施例的當未施加電路保護裝置時（參見參考編號40）及當施加有所述電路保護裝置時（參見參考編號50）共模雜訊的波形圖。如圖中所示，當施加有電路保護裝置時，共模雜訊分量可顯著減小。此外，所述共模雜訊可藉由除上述電路以外的各種電感器、電容器及共模過濾器的組合而被移除。
根據本發明，所述多個線圈圖案可形成於其中積層有所述多個片材的積層體內，且至少兩個線圈圖案可連接至彼此以形成一個雜訊過濾器部件。此外，積層體內可達成至少三個雜訊過濾器部件。亦即，積層體中可設置有所述至少三個雜訊過濾器部件。此外，所述多個雜訊過濾器部件可連接至形成於積層體外的所述多個外部電極且設置於所述三條訊號線中。因此，同時自所述三條訊號線產生的共模雜訊及在每所述兩條訊號線之間產生的共模雜訊可被移除，且因此，雜訊過濾器部件可施加至C-PHY。
此外，由於玻璃質層並非形成於整個表面上，因此所述裝置的厚度可得到減小，且因此，由於所述裝置的大小減小，可將所述電路保護裝置與安裝面積及高度得到減小的電子裝置對應地進行安裝。此外，由於玻璃質層並非形成於整個表面上，因此對水分的吸收可得到抑制，且因此，所述裝置的可靠性得到提高。
當所述裝置的大小減小時，外部電極的面積可減小以使所述外部電極與積層體之間的黏著力減小。因此，儘管當安裝於印刷電路板上時黏著強度會減小，然而可提高外部電極與積層體之間的黏著力來增大所述黏著強度。
然而，本發明可實施為不同形式而不應被視為僅限於本文所述實施例。確切而言，提供該些實施例是為了使此揭露內容將透徹及完整，且將向熟習此項技術者充分傳達本發明的範圍。此外，本發明僅由申請專利範圍的範圍來界定。
11‧‧‧第一訊號
12‧‧‧第二訊號
13‧‧‧第三訊號
20‧‧‧當未施加電路保護裝置時的共模雜訊分量
40‧‧‧當未施加電路保護裝置時共模雜訊的波形圖
30‧‧‧當施加有所述電路保護裝置時的共模雜訊分量
50‧‧‧當施加有所述電路保護裝置時共模雜訊的波形圖
100、109、111、112‧‧‧片材
101‧‧‧片材/第一片材
102‧‧‧片材/第二片材
103‧‧‧片材/第三片材
104‧‧‧片材/第四片材
105‧‧‧片材/第五片材
106‧‧‧片材/第六片材
107‧‧‧片材/第七片材
108‧‧‧片材/第八片材
110‧‧‧片材/第十片材
113、114、115‧‧‧片材/預定片材
200‧‧‧線圈圖案
210‧‧‧線圈圖案/第一線圈圖案
220‧‧‧線圈圖案/第二線圈圖案
230‧‧‧線圈圖案/第三線圈圖案
240‧‧‧線圈圖案/第四線圈圖案
250‧‧‧線圈圖案/第五線圈圖案
260‧‧‧線圈圖案/第六線圈圖案
300a‧‧‧垂直連接線/第一垂直連接線
300b‧‧‧垂直連接線/第二垂直連接線
300c‧‧‧垂直連接線/第三垂直連接線
310、311、312、321、322、323、331、332、333、341、342、350、361、362、363、364、365、366‧‧‧孔
400、471、472、473、474、475、476、480‧‧‧引出電極
410‧‧‧引出電極/第一引出電極
420‧‧‧引出電極/第二引出電極
430‧‧‧引出電極/第三引出電極
440‧‧‧引出電極/第四引出電極
450‧‧‧引出電極/第五引出電極
460‧‧‧引出電極/第六引出電極
500、511、512、513、521、522、523‧‧‧內部電極
510‧‧‧內部電極/第一內部電極
520‧‧‧內部電極/第二內部電極
530‧‧‧共用電極
1000‧‧‧積層體/框架
2000‧‧‧雜訊過濾器部件
2100‧‧‧雜訊過濾器部件/第一雜訊過濾器部件
2200‧‧‧雜訊過濾器部件/第二雜訊過濾器部件
2300‧‧‧雜訊過濾器部件/第三雜訊過濾器部件
3000‧‧‧外部電極/壓電振動構件
3100‧‧‧外部電極/第一外部電極
3110‧‧‧外部電極/第一1外部電極
3120‧‧‧外部電極/第一2外部電極
3130‧‧‧外部電極/第一3外部電極
3200‧‧‧外部電極/第二外部電極
3210‧‧‧外部電極/第二1外部電極
3220‧‧‧外部電極/第二2外部電極
3230‧‧‧外部電極/第二3外部電極
3300、3310、3320‧‧‧第三外部電極
4000‧‧‧配線部/表面修飾構件
5000‧‧‧過電壓保護部件
A、B、C‧‧‧共模雜訊
A-A’‧‧‧線
X、Y、Z‧‧‧方向
藉由結合附圖閱讀以下說明可更詳細地理解各示例性實施例，在附圖中： 圖1至圖4是訊號在理想訊號及理想延遲情況下的波形圖。 圖5至圖10是用於闡釋根據示例性實施例的電路保護裝置的圖。 圖11至圖13是用於闡釋根據另一示例性實施例的電路保護裝置的圖。 圖14及圖15是用於闡釋根據又一示例性實施例的電路保護裝置的圖。 圖16至圖20是用於闡釋根據再一示例性實施例的電路保護裝置的圖。 圖21及圖22是根據示例性實施例的電路保護裝置的電路圖及共模雜訊的波形圖。
100‧‧‧片材
101‧‧‧片材/第一片材
102‧‧‧片材/第二片材
103‧‧‧片材/第三片材
104‧‧‧片材/第四片材
105‧‧‧片材/第五片材
106‧‧‧片材/第六片材
107‧‧‧片材/第七片材
108‧‧‧片材/第八片材
200‧‧‧線圈圖案
210‧‧‧線圈圖案/第一線圈圖案
220‧‧‧線圈圖案/第二線圈圖案
230‧‧‧線圈圖案/第三線圈圖案
240‧‧‧線圈圖案/第四線圈圖案
250‧‧‧線圈圖案/第五線圈圖案
260‧‧‧線圈圖案/第六線圈圖案
310、321、322、331、332、333、341、342、350‧‧‧孔
400‧‧‧引出電極
410‧‧‧引出電極/第一引出電極
420‧‧‧引出電極/第二引出電極
430‧‧‧引出電極/第三引出電極
440‧‧‧引出電極/第四引出電極
450‧‧‧引出電極/第五引出電極
460‧‧‧引出電極/第六引出電極
2000‧‧‧雜訊過濾器部件
2100‧‧‧雜訊過濾器部件/第一雜訊過濾器部件
2200‧‧‧雜訊過濾器部件/第二雜訊過濾器部件
2300‧‧‧雜訊過濾器部件/第三雜訊過濾器部件

Claims (12)

  1. 一種電路保護裝置，包括其中積層有多個片材的積層體，在所述多個片材上選擇性地設置有導電圖案， 其中在三條訊號線中安置有多個雜訊過濾器部件，以移除所述三條訊號線中每一條訊號線的共模雜訊及每兩條訊號線之間的共模雜訊。
  2. 如申請專利範圍第1項所述的電路保護裝置，其中所述多個雜訊過濾器部件設置有至少三個並且在所述積層體內彼此間隔開且分別包括多個線圈圖案，且 所述電路保護裝置更包括外部電極，所述外部電極安置於所述積層體外且分別連接至所述至少三個雜訊過濾器部件。
  3. 如申請專利範圍第2項所述的電路保護裝置，其中所述至少三個雜訊過濾器部件被安置成在所述片材的積層方向上彼此間隔開預定距離。
  4. 如申請專利範圍第3項所述的電路保護裝置，其中所述雜訊過濾器部件中的每一者包括： 多個線圈圖案，分別安置於所述多個片材上； 多條垂直連接線，安置於所述所選擇片材上以將至少兩個線圈圖案連接至彼此；以及 多個引出電極，自所述多個線圈圖案中的每一者向外引出且連接至所述外部電極。
  5. 如申請專利範圍第3項所述的電路保護裝置，其中所述雜訊過濾器部件中的至少一者在線圈圖案的匝數方面不同。
  6. 如申請專利範圍第3項所述的電路保護裝置，其中所述雜訊過濾器部件中的至少一者更包括安置於所述線圈圖案中的每一者的中心處的磁芯。
  7. 如申請專利範圍第2項所述的電路保護裝置，更包括安置於所述積層體中的至少一個電容器。
  8. 如申請專利範圍第1項或第7項所述的電路保護裝置，更包括安置於所述積層體中的至少一個過電壓保護部件。
  9. 如申請專利範圍第8項所述的電路保護裝置，其中上面安置有所述雜訊過濾器部件的所述片材是非磁性片材，且上面安置有所述過電壓保護部件的所述片材是磁性片材。
  10. 如申請專利範圍第2項所述的電路保護裝置，更包括表面修飾構件，所述表面修飾構件安置於所述積層體的表面的至少一部分上且由與所述積層體的所述表面的材料不同的材料製成。
  11. 如申請專利範圍第10項所述的電路保護裝置，其中所述外部電極中的每一者延伸至所述積層體的最上部所述片材及最下部所述片材中的至少一者，且 所述表面修飾構件至少安置於所述外部電極的所述延伸區域與所述積層體之間。
  12. 如申請專利範圍第11項所述的電路保護裝置，其中所述表面修飾構件的至少一部分是不連續地或連續地安置。
TW106107172A 2016-03-07 2017-03-06 電路保護裝置 TWI655747B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20160027325 2016-03-07
??10-2016-0027325 2016-03-07
??10-2016-0180228 2016-12-27
KR1020160180228A KR20170104366A (ko) 2016-03-07 2016-12-27 회로 보호 소자

Publications (2)

Publication Number Publication Date
TW201803083A true TW201803083A (zh) 2018-01-16
TWI655747B TWI655747B (zh) 2019-04-01

Family

ID=59926946

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107172A TWI655747B (zh) 2016-03-07 2017-03-06 電路保護裝置

Country Status (4)

Country Link
JP (1) JP2019514196A (zh)
KR (2) KR20170104366A (zh)
CN (1) CN108780795B (zh)
TW (1) TWI655747B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019112329A1 (ko) * 2017-12-07 2019-06-13 주식회사 아모텍 다이오드 복합소자 및 그의 제조 방법
KR102084066B1 (ko) * 2018-06-12 2020-03-04 주식회사 모다이노칩 적층형 소자
KR20240030266A (ko) * 2022-08-30 2024-03-07 주식회사 아모텍 적층형 공통 모드 필터
KR20240030264A (ko) * 2022-08-30 2024-03-07 주식회사 아모텍 적층형 공통 모드 필터

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166702B2 (ja) * 1998-03-24 2001-05-14 株式会社村田製作所 積層型コモンモードチョークコイル
JP2001358017A (ja) * 2000-06-12 2001-12-26 Murata Mfg Co Ltd 積層型コイル部品
CN1220328C (zh) * 2001-06-21 2005-09-21 株式会社村田制作所 噪声滤波器
JP2004072006A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 積層コモンモードノイズフィルタ
JP2004214643A (ja) * 2002-12-17 2004-07-29 Tdk Corp 積層チップバリスタとその製造方法
JP2005223262A (ja) * 2004-02-09 2005-08-18 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
JP4458093B2 (ja) * 2005-01-07 2010-04-28 株式会社村田製作所 電子部品及び電子部品製造方法
JP4682890B2 (ja) * 2006-03-23 2011-05-11 三菱マテリアル株式会社 積層型ノイズフィルタ
KR100845948B1 (ko) * 2007-04-11 2008-07-11 주식회사 이노칩테크놀로지 회로 보호 소자 및 그 제조 방법
KR100876206B1 (ko) 2007-04-11 2008-12-31 주식회사 이노칩테크놀로지 회로 보호 소자 및 그 제조 방법
KR101135354B1 (ko) * 2010-10-14 2012-04-16 주식회사 이노칩테크놀로지 회로 보호 소자 및 그 제조 방법
WO2013031873A1 (ja) * 2011-08-31 2013-03-07 株式会社村田製作所 積層型コモンモードチョークコイルおよび高周波部品
CN103764592B (zh) * 2011-09-02 2016-04-20 株式会社村田制作所 铁氧体陶瓷组合物、陶瓷电子部件及陶瓷电子部件的制造方法
WO2013038893A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
WO2013164952A1 (ja) * 2012-05-02 2013-11-07 株式会社村田製作所 電子部品
JP6074653B2 (ja) * 2012-09-07 2017-02-08 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
KR101554333B1 (ko) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 회로 보호 소자

Also Published As

Publication number Publication date
KR20180088611A (ko) 2018-08-06
TWI655747B (zh) 2019-04-01
JP2019514196A (ja) 2019-05-30
CN108780795B (zh) 2023-06-20
KR20170104366A (ko) 2017-09-15
KR102216555B1 (ko) 2021-02-17
CN108780795A (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
CN110601671B (zh) 层压型元件
TWI655747B (zh) 電路保護裝置
US9312062B2 (en) Common mode choke coil
JP6269574B2 (ja) 複合電子部品
TWI614990B (zh) 電路保護裝置
US20140347773A1 (en) Circuit protection device
US7283032B2 (en) Static electricity countermeasure component
EP3460812B1 (en) Element for protecting circuit
US9444424B2 (en) Polar-type low pass filter and demultiplexer equipped therewith
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
KR101900881B1 (ko) 적층형 소자
JP2000151325A (ja) 積層チップ型ノイズフィルタ及びその製造方法
KR101548879B1 (ko) 칩 부품 및 이의 실장 기판
JP2008258464A (ja) 回路基板および差動伝送機器
TWI539653B (zh) 雙工器
KR102122026B1 (ko) 적층형 필터
KR102053356B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR20180044018A (ko) 회로 보호 소자
WO2017155250A1 (ko) 회로 보호 소자
KR102522082B1 (ko) 적층형 소자
JPH11260642A (ja) 積層インピーダンス素子