KR20180101048A - 적층형 소자 - Google Patents
적층형 소자 Download PDFInfo
- Publication number
- KR20180101048A KR20180101048A KR1020170027767A KR20170027767A KR20180101048A KR 20180101048 A KR20180101048 A KR 20180101048A KR 1020170027767 A KR1020170027767 A KR 1020170027767A KR 20170027767 A KR20170027767 A KR 20170027767A KR 20180101048 A KR20180101048 A KR 20180101048A
- Authority
- KR
- South Korea
- Prior art keywords
- laminate
- layer
- magnetic
- sheet
- electrode
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 39
- 230000004048 modification Effects 0.000 claims description 27
- 238000012986 modification Methods 0.000 claims description 27
- 239000000126 substance Substances 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 224
- 239000000463 material Substances 0.000 description 38
- 239000011521 glass Substances 0.000 description 19
- 239000004020 conductor Substances 0.000 description 18
- 238000007747 plating Methods 0.000 description 13
- 239000000696 magnetic material Substances 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 11
- 230000006698 induction Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000011148 porous material Substances 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910020599 Co 3 O 4 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910003962 NiZn Inorganic materials 0.000 description 1
- 229910010052 TiAlO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- VASIZKWUTCETSD-UHFFFAOYSA-N manganese(II) oxide Inorganic materials [Mn]=O VASIZKWUTCETSD-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/346—Preventing or reducing leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
- H01F1/0036—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties showing low dimensional magnetism, i.e. spin rearrangements due to a restriction of dimensions, e.g. showing giant magnetoresistivity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Abstract
본 발명은 적층체; 상기 적층체 내부에 마련된 적어도 하나의 기능부; 및 상기 적층체 외부에 마련되며 상기 기능부의 적어도 일부와 연결되는 외부 전극을 포함하고, 상기 적층체는 자성층과 비자성층이 적어도 2회 교대로 적층된 적층형 소자를 제시한다.
Description
본 발명은 적층형 소자에 관한 것으로, 특히 비자성층과 자성층을 포함하고 적어도 하나의 기능부를 포함하는 적층형 소자에 관한 것이다.
최근들어, 휴대용 전자 기기, 예컨데 스마트폰 등의 다기능화에 따라 다양한 주파수 대역이 사용되고 있다. 즉, 하나의 스마트폰 내에서 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS 등 다른 주파수 대역을 이용하는 복수의 기능을 채용하게 되었다. 또한, 전자 기기의 고집적화에 따라 한정된 공간에서의 내부 회로 밀도가 높아지게 되고, 그에 따라 내부 회로 사이에 노이즈 간섭이 필연적으로 발생하게 된다. 예를 들어, 750㎒의 노이즈는 스마트폰의 통화 품질을 저하시키고, 1.5㎓의 노이즈는 GPS의 품질을 저하시킨다.
이렇게 휴대용 전자 기기의 다양한 주파수의 노이즈를 억제하고, 내부 회로 사이의 노이즈를 억제하기 위해 복수의 회로 보호 소자가 이용되고 있다. 예를 들어, 각각 서로 다른 주파수 대역의 노이즈를 제거하는 콘덴서, 칩 비드, 공통 모드 필터(common mode filter) 등이 이용되고 있다. 여기서, 공통 모드 필터는 두 개의 초크 코일(choke coil)이 하나로 합체된 구조를 가지며, 차동 모드(differential mode)의 신호 전류를 통과시키고 공통 모드의 노이즈 전류만을 제거할 수 있다. 즉, 공통 모드 필터는 교류 전류인 차동 모드의 신호 전류와 공통 모드의 노이즈 전류를 분류 및 제거할 수 있다.
이러한 공통 모드 필터는 복수의 비자성체 세라믹 시트 상에 각각 형성된 복수의 코일 패턴을 포함할 수 있다. 또한, 비자성체 세라믹 시트의 하부 및 상부에는 적어도 하나의 자성체 세라믹 시트가 마련될 수 있다. 따라서, 공통 모드 필터는 코일 패턴이 형성된 비자성체층 상부 및 하부에 자성체층이 마련된 샌드위치 구조를 가질 수 있다.
한편, 외부로부터 전자기기로 인가되는 ESD 등의 과전압으로부터 전자기기를 방호하기 위해 ESD 보호 소자가 필요하다. 그런데, 공통 모드 필터와 ESD 보호 소자를 따로 장착할 경우 이들이 차지하는 면적이 증가하게 된다. 따라서, 공통 모드 필터와 ESD 보호 소자를 하나의 칩 내에 적층하여 회로 보호 소자를 구현한다. 이때, 공통 모드 필터와 ESD 보호 소자는 비자성 세라믹 시트 상에 구현될 수 있다.즉, 복수의 비자성체 시트로 이루어진 비자성체층 내에 공통 모드 필터와 ESD 보호 소자가 형성될 수 있다. 또한, 공통 모드 필터 및 ESD 보호 소자가 형성된 비자성체층의 상부 및 하부에 적어도 하나의 자성체 시트를 포함하는 자성체층이 마련된다. 따라서, 공통 모드 필터와 ESD 보호 소자가 형성된 비자성체층의 상부 및 하부에 자성체층이 각각 마련된 구조를 갖는다.
또한, 상부 및 하부 자성체층 각각의 표면에 유리질 시트로 이루어진 표면층이 더 형성된다. 따라서, 유리질 시트, 자성체층, 공통 모드 필터 및 ESD 보호 소자가 형성된 비자성체층, 자성체층 및 유리질 시트의 적층 구조로 회로 보호 소자가 형성된다.
그런데, 복수의 층들이 적층되고, 상부 및 하부 전체 표면에 유리질 시트가 더 형성됨으로써 회로 보호 소자의 두께가 더욱 증가하게 된다. 따라서, 전자기기의 사이즈 축소 또는 실장 영역 축소에 따라 회로 보호 소자의 두께를 줄이는데 한계가 있다. 또한, 공통 모드 필터와 ESD 보호 소자가 동일층, 즉 비자성층에 형성되므로 전기적으로 상호 영향을 미치게 되고, 그에 따라 공통 모드 필터와 ESD 보호 소자의 특성이 저하되는 문제가 발생될 수 있다.
본 발명은 두께를 줄일 수 있는 적층형 소자를 제공한다.
본 발명은 노이즈 필터부를 포함하고, 과전압 보호부를 더 포함할 수 있는 적층형 소자를 제공한다.
본 발명은 상부 및 하부 표면에 유리질 시트가 형성되지 않는 적층형 소자를 제공한다.
본 발명의 일 양태에 따른 적층형 소자는 적층체; 상기 적층체 내부에 마련된 적어도 하나의 기능부; 및 상기 적층체 외부에 마련되며 상기 기능부의 적어도 일부와 연결되는 외부 전극을 포함하고, 상기 적층체는 자성층과 비자성층이 적어도 2회 교대로 적층된다.
상기 자성층은 적어도 하나의 자성체 시트를 포함하고, 상기 비자성층은 적어도 하나의 비자성 시트를 포함한다.
각각 적어도 두개의 상기 자성층과 상기 비자성층은 동일 두께를 갖거나, 적어도 하나가 다른 두께를 갖는다.
상기 적층체는 일면 및 이와 대향되는 타면의 적어도 일부가 다른 조성을 갖는다.
상기 적층체의 일면에 형성된 유리질층을 더 포함한다.
상기 기능부는 적어도 하나의 도전층을 각각 포함하여 서로 다른 기능을 하는 적어도 둘 이상을 포함한다.
상기 기능부는 저항, 캐패시터, 인덕터, 노이즈 필터, 과전압 보호부 중 적어도 하나를 포함한다.
상기 기능부는 상기 비자성층 또는 상기 자성층 내에 마련된다.
상기 기능부는 상기 자성층을 사이에 두고 두 비자성층 내에 마련된다.
상기 기능부는 상기 비자성층을 사이에 두고 두 자성층 내에 마련된다.
상기 적층체와 상기 외부 전극의 적어도 일부 사이에 마련된 표면 개질 부재를 더 포함한다.
상기 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 어느 하나 상에 연장 형성되며, 상기 표면 개질 부재는 상기 외부 전극의 연장 영역과 상기 적층체 사이에 마련된다.
상기 표면 개질 부재는 적어도 일부가 불연속적 또는 연속적으로 형성된다.
본 발명의 실시 예들에 따른 적층형 소자는 표면 전체에 유리질층이 형성되지 않음으로써 소자의 두께를 줄일 수 있고, 그에 따라 사이즈가 축소되어 실장 면적 및 높이가 감소되는 전자기기에 대응하여 적층형 소자를 장착할 수 있다.
또한, 작은 사이즈의 적층형 소자는 외부 전극의 면적이 작아져 외부 전극과 적층체의 밀착력이 감소되어 PCB에 실장 시 부착 강도가 낮아질 수 있지만, 본 발명에 의하여 외부 전극과 적층체의 밀착력을 향상시켜 부착 강도를 증가시킬 수 있다.
그리고, 적어도 두개의 기능부가 서로 다른 층에 마련되므로 각 기능부가 서로 영향을 미치지 않고, 그에 따라 기능부의 특성 저하를 방지할 수 있다. 예를 들어, 자성층을 사이에 두고 이격된 비자성층에 각각 노이즈 필터부 및 과전압 보호부를 형성함으로써 동일층에 구성되는 경우에 비해 전기적으로 서로 영향을 미치지 않게 된다.
한편, 표면이 자성층으로 이루어진 경우 SMT 개선을 위해 도금 공정으로 외부 전극을 형성할 때 도금 번짐이 발생되어 외부 전극의 형상 제어가 어렵지만, 본 발명에 의하여 외부 전극과 적층체 사이에 표면 개질 부재를 형성함으로써 도금 번짐 불량을 개선할 수 있고, 그에 따라 적층체 소자의 특성 불량 및 외관 불량을 개선할 수 있다.
도 1 및 도 2는 본 발명의 제 1 실시 예에 따른 적층형 소자의 결합 사시도 및 개략 단면도.
도 3 및 도 4는 도 1의 복수의 영역을 절취한 부분 단면도.
도 5 및 도 6은 도 3 및 도 4에 도시된 부분의 분해 사시도.
도 7 및 도 8은 본 발명의 제 2 및 제 3 실시 예에 따른 적층형 소자의 개략 단면도.
도 10 및 도 11은 본 발명의 제 4 실시 예에 따른 과전압 보호부의 평면도 및 단면도.
도 12 내지 도 14는 본 발명의 제 5 실시 예에 따른 적층형 소자의 사시도, 단면도 및 등가 회로도.
도 15 및 도 16은 본 발명의 제 6 실시 예에 따른 적층형 소자의 사시도 및 일부 영역의 단면 개략도.
도 3 및 도 4는 도 1의 복수의 영역을 절취한 부분 단면도.
도 5 및 도 6은 도 3 및 도 4에 도시된 부분의 분해 사시도.
도 7 및 도 8은 본 발명의 제 2 및 제 3 실시 예에 따른 적층형 소자의 개략 단면도.
도 10 및 도 11은 본 발명의 제 4 실시 예에 따른 과전압 보호부의 평면도 및 단면도.
도 12 내지 도 14는 본 발명의 제 5 실시 예에 따른 적층형 소자의 사시도, 단면도 및 등가 회로도.
도 15 및 도 16은 본 발명의 제 6 실시 예에 따른 적층형 소자의 사시도 및 일부 영역의 단면 개략도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다.
도 1은 본 발명의 제 1 실시 예에 따른 적층형 소자의 결합 사시도이고, 도 2는 개략 단면도이다. 도 3 및 도 4는 부분 단면도로서, 도 3 및 도 4의 (a) 내지 (d)는 각각 도 1의 A-A', B-B', C-C' 및 D-D'를 절취한 단면도이다. 또한, 도 5 및 도 6은 도 3 및 도 4에 도시된 부분의 분해 사시도이다. 즉, 도 3 및 도 4는 각각 노이즈 필터부 및 과전압 보호부의 단면도이고, 도 5 및 도 6은 노이즈 필터부 및 과전압 보호부의 분해 사시도이다.
도 1 내지 도 6을 참조하면, 본 발명의 제 1 실시 예에 따른 적층형 소자는 적어도 하나의 자성층(110, 130)과 적어도 하나의 비자성층(120, 140)이 적층된 적층체(1000)와, 적층체(1000) 내에 마련된 적어도 하나의 기능부로서의 노이즈 필터부(2000) 및 과전압 보호부(3000)와, 적층체(1000) 외부에 마련된 외부 전극(4000)을 포함할 수 있다. 여기서, 본 실시 예는 기능부로서 노이즈 필터부(2000)와 과전압 보호부(3000)를 제시하지만, 본 발명은 배리스터, 서프레서, 저항, 인덕터, 캐패시터, 감전 방지 소자 등 적어도 하나의 도전층을 포함하고 외부 전극을 형성하는 칩형 부품에 모두 적용될 수 있다. 또한, 기능부는 적어도 하나의 비자성층(120, 140)에 마련될 수 있다. 그러나, 기능부는 적어도 하나가 자성층(110, 130)에 마련될 수도 있다.
1.
적층체
적층체(1000)는 대략 육면체 형상으로 마련될 수 있다. 즉, 적층체(1000)는 수평 방향으로 서로 직교하는 일 방향(예를 들어 X 방향) 및 타 방향(예를 들어 Y 방향)으로 각각 소정의 길이 및 폭을 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 여기서, X 방향으로의 길이는 Y 방향으로의 폭과 같거나 다를 수 있고, Y 방향으로의 폭은 Z 방향으로의 높이와 같거나 다를 수 있다. 예를 들어, 길이 및 폭이 같고, 높이가 다를 수 있는데, 길이, 폭 및 높이의 비는 1∼2:1:0.5∼1일 수 있다. 즉, 폭을 기준으로 길이가 폭보다 1배 내지 2배 정도 클 수 있고, 높이는 폭보다 0.3배 내지 1배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 크기는 하나의 예로서 적층형 소자가 연결되는 전자기기의 내부 구조, 적층형 소자의 형상 등에 따라 다양하게 변형 가능하다.
적층체(1000)는 둘 이상의 자성층과 둘 이상의 비자성층이 교대로 적층될 수 있다. 예를 들어, 적층체(1000)는 도 2에 도시된 바와 같이 하부로부터 제 1 자성층(110), 제 1 비자성층(120), 제 2 자성층(130) 및 제 2 비자성층(140)을 포함할 수 있다. 즉, 적층체(1000)는 자성층(110, 130)과 비자성층(120, 140)이 교대로 적층될 수 있다. 따라서, 적층체(1000)의 일 표면은 자성층(110)이 노출되고 타 표면은 비자성층(140)이 노출될 수도 있다. 한편, 자성층(110, 130) 및 비자성층(120, 140)은 각각 동일 두께로 마련될 수도 있다. 그러나, 자성층(110, 130) 및 비자성층(120, 140)은 적어도 하나가 다른 두께로 마련될 수도 있다. 예를 들어, 하측에 마련되는 제 1 자성층(110) 및 상측에 마련되는 제 2 비자성층(140)이 다른 층들보다 얇게 마련될 수 있다. 또한, 비자성층(120, 140)이 자성층(110, 130)보다 두껍게 마련될 수도 있고, 자성층(110, 130)이 비자성층(120, 140)보다 두껍게 마련될 수도 있다. 이때, 제 1 및 제 2 자성층(110, 130)의 두께가 동일할 수도 있고 어느 하나의 두께가 다를 수 있다. 그리고, 제 1 및 제 2 비자성층(120, 140)은 동일 두께를 가질 수 있고, 어느 하나의 두께가 다를 수 있다. 한편, 자성층(110, 130)이 마련됨으로써 투자율 및 임피던스를 조절할 수 있고, 노이즈 필터부(2000)의 인덕턴스를 조절할 수 있다. 즉, 자성층(110, 130)에 의해 투자율이 증가되고 임피던스가 높아질 수 있으며, 노이즈 필터부(2000)의 인덕턴스를 증가시킬 수 있다. 또한, 기능부가 형성되는 비자성층(120, 140) 사이에 자성층(130)이 마련됨으로써 기능부 사이의 영향을 최소화하여 각 기능부의 특성 저하를 방지할 수 있다.
자성층(110, 130) 및 비자성층(120, 140) 각각은 적어도 하나의 시트를 포함할 수 있다. 즉, X 방향 및 Y 방향으로 각각 소정의 길이 및 폭을 가지는 대략 직사각형의 형태를 갖고, Z 방향으로 소정의 두께를 갖는 적어도 하나의 시트를 이용하여 자성층(110, 130) 및 비자성층(120, 140)을 형성할 수 있다. 따라서, 시트의 길이 및 폭에 의해 적층체(1000)의 길이 및 폭이 결정되고, 시트의 적층 수에 의해 각 층들의 두께와 적층체(1000)의 높이가 결정될 수 있다. 한편, 자성층(110, 130) 및 비자성층(120, 140)을 각각 이루는 시트는 동일 두께로 마련될 수 있고, 적어도 하나가 다른 두께로 마련될 수 있다. 예를 들어, 자성층(110, 130)을 이루는 시트의 두께가 비자성층(120, 140)을 이루는 시트보다 두꺼울 수 있다. 또한, 자성층(110, 130) 및 비자성층(120, 140)은 동일 수의 시트가 적층될 수 있고, 적어도 하나가 다른 수의 시트가 적층될 수 있다. 예를 들어, 자성층(110, 130)을 이루는 시트의 적층 수가 비자성층(120, 140)을 이루는 시트의 적층 수보다 적을 수 있다. 이때, 자성층들(110, 130)이 동일 두께 또는 서로 다른 두께를 가질 수 있고, 이를 위해 시트의 두께 및 시트의 적층 수가 동일하거나 다를 수 있다. 예를 들어, 자성체 시트들이 동일 두께를 가지며, 제 1 자성층(110)이 제 2 자성층(130)보다 많은 수의 시트가 적층될 수 있다. 또한, 비자성층들(120, 140)이 동일 두께 또는 서로 다른 두께를 가질 수 있고, 이를 위해 시트의 두께 및 시트의 적층 수가 동일하거나 다를 수 있다. 예를 들어, 비자성체 시트들이 동일 두께를 가지며, 제 1 및 제 2 비자성층(120, 140)의 어느 하나의 시트의 적층 수가 다른 하나보다 많을 수 있다.
한편, 적층체(1000)를 이루는 복수의 시트는 예를 들어 1㎛∼4000㎛의 두께로 형성될 수 있고, 3000㎛ 이하의 두께로 형성될 수 있다. 즉, 적층체(1000)의 두께에 따라 자성체 시트 및 비자성체 시트 각각의 두께가 1㎛∼4000㎛일 수 있고, 예를 들어 1㎛∼300㎛일 수 있다. 그런데, 적층형 소자의 사이즈에 따라 시트의 두께 및 적층 수 등이 조절될 수 있다. 즉, 두께가 얇거나 사이즈가 작은 적층형 소자에 적용되는 경우 시트는 얇은 두께로 형성될 수 있고, 두께가 두껍거나 사이즈가 큰 적층형 소자에 적용되는 경우 시트는 두꺼운 두께로 형성될 수 있다. 이때, 시트는 과전압 인가 시 파괴되지 않는 두께로 형성될 수 있다. 즉, 시트들의 적층 수 또는 두께가 다르게 형성되는 경우에도 적어도 하나의 시트가 과전압의 반복적인 인가에 의해 파괴되지 않는 두께로 형성될 수 있다.
자성체 시트는 예를 들어 NiZnCu 또는 NiZn계 자성체 세라믹을 이용하여 형성할 수 있다. 예를 들어, NiZnCu계 자성체 시트는 Fe2O3, ZnO, NiO, CuO가 혼합되어 형성될 수 있는데, Fe2O3, ZnO, NiO 및 CuO가 예를 들어 5:2:2:1의 비율로 혼합될 수 있다. 또한, 비자성체 시트는 예를 들어 저온 동시 소결 세라믹(Low Temperature Co-fired Ceramic; LTCC)을 이용하여 제작될 수 있다. LTCC 물질은 Al2O3, SiO2, 유리 물질을 포함할 수 있다. 한편, 자성층(110, 130)에는 비자성체 물질이 적어도 일부 포함될 수 있고, 비자성층(120, 140)에는 자성체 물질이 적어도 일부 포함될 수 있다. 즉, 자성층(110, 130)을 이루는 적어도 일부 자성체 시트에는 비자성체 물질이 포함될 수 있고, 비자성층(120, 140)을 이루는 적어도 일부 비자성체 시트에는 자성체 물질이 포함될 수 있다. 이렇게 이종의 물질이 자성층(110, 130) 및 비자성층(120, 140)에 포함됨으로써 기능부의 특성을 향상시킬 수 있다. 예를 들어, 비자성층(120, 140)에 형성되는 과전압 보호부(3000)에 자성 물질이 포함됨으로써 과전압 보호부(3000)의 방전 개시 전압을 향상시킬 수 있다. 자성층(110, 130) 및 비자성층(120, 140)에 이종의 물질을 포함시키기 위해 자성체 시트에 비자성체 물질을 혼합하거나 비자성체 시트에 자성체 물질을 혼합할 수도 있고, 상호 확산을 통해 형성될 수 있다.
한편, 적층체(1000)는 일면에 마련된 유리질 시트를 더 포함할 수 있다. 예를 들어, 제 1 비자성층(120)과 접촉되지 않는 제 1 자성층(110)의 일면에 유리질 시트가 형성될 수 있다. 또한, 제 2 자성층(130)과 접촉되지 않은 제 2 비자성층(140)의 타면에 유리질 시트가 형성될 수도 있다. 즉, 제 1 자성층(110)의 일면 또는 제 2 비자성층(140)의 타면에 유리질 시트가 형성될 수 있다.
2.
노이즈
필터부
노이즈 필터부(2000)는 비자성층(120, 140)의 어느 하나에 마련될 수 있고, 자성층(110, 130)의 어느 하나에 마련될 수도 있다. 즉, 노이즈 필터부(2000)는 적층체(1000) 내의 적어도 일층 내에 형성될 수 있다. 그러나, 본 실시 예는 노이즈 필어부(2000)가 제 1 비자성층(120)에 마련되는 경우를 예를들어 설명한다. 제 1 비자성층(120)은 도 3 및 도 5에 도시된 바와 같이 복수의 시트(121 내지 125)가 적층될 수 있다. 또한, 복수의 시트(121 내지 125)에는 코일 패턴, 인출 전극, 전도성 물질이 매립된 홀이 선택적으로 형성될 수 있다. 즉, 노이즈 필터부(2000)는 각각 비자성체 물질로 이루어진 복수의 시트(121 내지 125)와, 선택된 시트들(121 내지 124) 상에 형성된 코일 패턴(211, 212, 213, 214; 210)과, 선택된 시트들(212 내지 124) 상에 형성되며 코일 패턴(211, 212, 213, 214; 210)과 각각 연결되어 외부로 인출되는 인출 전극(221, 222, 223, 224; 220)과, 복수의 시트(121 내지 124)에 선택적으로 형성되어 도전 물질이 매립된 복수의 홀(231, 232, 241, 242)을 포함할 수 있다. 한편, 노이즈 필터부(2000)를 구성하는 복수의 시트(121 내지 125)은 모두 동일 형상, 예를 들어 사각형의 판 형상로 마련될 수 있으며, 모두 동일 두께로 마련될 수도 있고, 적어도 어느 하나가 다른 두께로 마련될 수도 있다.
시트(121)에는 제 1 코일 패턴(211) 및 제 1 인출 전극(221)이 형성되고, 시트(122)에는 제 2 코일 패턴(212), 제 2 인출 전극(222) 및 도전성 물질이 매립된 홀(231)이 형성된다. 또한, 시트(123)에는 제 3 코일 패턴(213), 제 3 인출 전극(223) 및 소정 간격 이격되어 도전성 물질이 매립된 홀들(232, 241)이 형성되고, 시트(124)에는 제 4 코일 패턴(214), 제 4 인출 전극(224) 및 도전성 물질이 매립된 홀(242)이 형성된다. 그리고, 시트(125)는 시트(124)를 덮도록 형성된다. 이때, 시트(125)에는 코일 패턴 등이 형성되지 않으며 접촉되는 자성층(130)과의 수축률 보정을 위해 마련될 수 있다.
홀(231)은 시트(122)의 정중앙 지점에서 일 방향으로 이격되어 소정 영역에 형성될 수 있다. 정중앙 지점은 네 모서리로부터 대각선으로 가상의 선을 그었을 때 두 대각선이 만나는 지점으로 정의될 수 있다. 예를 들어, 시트(122)가 직사각형의 형상으로 마련되고, 홀(231)은 시트(122)의 정중앙 지점에서 일변 방향으로 장변을 따라 소정 간격 이격되어 형성될 수 있다. 홀(231)과 동일한 위치의 시트(123)에 홀(232)이 형성될 수 있다. 또한, 시트(123)에 형성된 홀(241)은 홀(232)과 소정 간격 이격되어 형성될 수 있는데, 시트(123)의 정중앙 지점에서 홀(232)이 형성된 방향과 반대 방향으로 장변을 따라 소정 간격 이격되어 형성될 수 있다. 시트(124)에는 홀(241)과 동일한 위치에 홀(242)이 형성될 수 있다. 한편, 홀들(231, 232, 241, 242)에는 도전성 물질이 매립될 수 있는데, 예를 들어 도전성 페이스트를 이용하여 홀들(231, 232, 241, 242)이 매립될 수 있다. 이러한 도전 물질이 매립된 복수의 홀(231, 232, 241, 242)은 코일 패턴을 수직 방향으로 연결하는 수직 연결 배선(230, 240)으로 기능한다. 즉, 홀들(231, 232)이 제 1 및 제 3 코일 패턴(211, 213)을 연결시키는 수직 연결 배선(230)을 형성하고, 홀들(241, 242)이 제 2 및 제 4 코일 패턴(212, 214)을 연결시키는 수직 연결 배선(240)을 형성한다.
코일 패턴(211 내지 214; 210)은 시트(121 내지 124) 각각의 중앙부 부근으로부터 일 방향으로 회전하도록 형성된다. 이때, 코일 패턴(210)은 각 시트(121 내지 124)의 중앙 영역을 지나지 않도록 형성된다. 즉, 코일 패턴(210)은 홀들(231, 232, 241, 242)과 소정 간격 이격되어 형성될 수 있다. 코일 패턴(210)은 소정의 폭 및 간격을 가지며, 시계 방향 또는 반시계 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 예를 들어, 제 1 및 제 3 코일 패턴(211, 213)은 시계 방향으로 회전하도록 형성되고, 제 2 및 제 4 코일 패턴(212, 214)은 반시계 방향으로 회전하도록 형성된다. 제 1 코일 패턴(211)은 홀(231)과 중첩되는 영역으로부터 일 방향으로 회전하도록 형성되며, 제 2 코일 패턴(212)은 홀(231)과 이격되고 홀(241)과 중첩되는 영역으로부터 타 방향으로 회전하도록 형성된다. 또한, 제 3 코일 패턴(211)은 홀(232)로부터 제 1 코일 패턴(211)과 동일 방향으로 회전하도록 형성되며, 제 4 코일 패턴(214)은 홀(242)로부터 제 2 코일 패턴(212)과 동일 방향으로 회전하도록 형성된다. 이때, 각각의 코일 패턴(210)의 선폭 및 간격은 동일할 수 있다. 또한, 각 코일 패턴(210)의 회전 수는 동일할 수도 있고, 적어도 어느 하나가 다를 수 있다. 즉, 코일 패턴(210)의 길이는 모두 동일할 수도 있고, 적어도 어느 하나가 다를 수도 있다. 예를 들어, 코일 패턴(210)은 2 내지 8의 회전 수로 형성될 수 있는데, 제 1 및 제 3 코일 패턴(211, 213)의 어느 하나가 3 내지 7.5의 회전 수로 형성되고 다른 하나가 2.5 내지 7의 회전 수로 형성될 수 있으며, 제 2 및 제 4 코일 패턴(212, 214)의 어느 하나가 3 내지 7.5의 회전 수로 형성되고 다른 하나가 2.5 내지 7의 회전 수로 형성될 수 있다. 즉, 서로 연결되는 두 코일 패턴(210)의 어느 하나가 다른 하나보다 많은 회전 수로 형성될 수 있다. 따라서, 수직 연결 배선(230)에 의해 연결되는 두 코일 패턴과 수직 연결 배선(240)에 의해 연결되는 두 코일 패턴의 회전 수는 동일할 수 있다. 물론, 수직 연결 배선(230)에 의해 연결되는 두 코일 패턴의 회전 수의 합이 수직 연결 배선(240)에 의해 연결되는 두 코일 패턴의 회전 수의 합과 다를 수도 있다. 따라서, 노이즈 필터부(2000)는 제 1 및 제 3 코일 패턴(211, 213)이 제 1 인덕터를 구성하고, 제 2 및 제 4 코일 패턴(212, 214)이 제 2 인덕터를 구성하게 된다.
코일 패턴(210)의 끝단은 인출 전극(221, 222, 223, 224; 240)과 연결된다. 즉, 제 1 내지 제 4 코일 패턴(211, 212, 213, 214)은 제 1 내지 제 4 인출 전극(221, 222, 223, 224)과 각각 연결된다. 이러한 인출 전극(220)은 시트(121, 122, 123, 124) 각각의 일 영역에 노출되도록 형성된다. 예를 들어, 제 1 인출 전극(221)은 시트(121)의 일 단변의 소정 영역으로 노출되도록 형성되고, 제 2 인출 전극(222)은 제 1 인출 전극(221)이 노출된 방향으로 제 1 인출 전극(221)과 이격되도록 시트(122)의 일 단변의 소정 영역으로 노출되도록 형성된다. 또한, 제 3 및 제 4 인출 전극(223, 224)은 각각 제 1 및 제 2 인출 전극(221, 222)과 반대 방향으로 노출되도록 형성되며, 제 1 및 제 2 인출 전극(221, 222)이 형성된 영역과 대향되는 영역에 형성된다. 이러한 인출 전극(220)은 제 1 외부 전극(4100)과 각각 연결된다. 한편, 인출 전극(220)은 코일 패턴(210)의 폭보다 넓은 폭으로 형성될 수 있고, 그에 따라 제 1 외부 전극(4100)과의 접촉 면적을 증가시켜 저항 증가를 방지할 수 있다.
한편, 본 발명의 제 1 실시 예에 따른 적층형 소자는 노이즈 필터부(2000)의 제 1 및 제 3 코일 패턴(211, 213)이 연결되어 제 1 인덕터를 형성하고, 제 2 및 제 4 코일 패턴(212, 214)이 연결되어 제 2 인덕터를 형성하였다. 즉, 홀수번째 코일 패턴끼리 연결되고 짝수번째 코일 패턴끼리 연결되었다. 그러나, 제 1 코일 패턴(211)과 제 4 코일 패턴(214)이 연결되어 제 1 인덕터를 형성하고, 제 2 코일 패턴(212)과 제 3 코일 패턴(213)이 연결되어 제 2 인덕터를 형성할 수도 있다. 즉, 수직 방향으로 외측의 코일 패턴끼리 연결되고, 내측의 코일 패턴끼리 연결될 수 있다. 이때, 제 1 및 제 3 코일 패턴(211, 213)이 동일 회전 수로 형성되고, 제 2 및 제 4 코일 패턴(212, 214)이 동일 회전 수로 형성되며, 제 1 및 제 3 코일 패턴(211, 213)의 회전 수와 제 2 및 제 4 코일 패턴(212, 214)의 회전 수가 다를 수 있다.
또한, 본 발명은 네개의 코일 패턴이 형성되고 두개씩 연결되어 각각 인덕터를 구현하였지만, 네개 이상 복수의 코일 패턴이 형성되고, 세개 이상이 코일 패턴이 연결되어 인덕터를 구현할 수 있다. 물론, 복수의 코일 패턴이 형성되고, 각각 두개의 코일 패턴이 연결되어 세개 이상의 인덕터를 구현할 수도 있다. 또한, 복수의 인덕터의 인덕턴스가 모두 동일할 수도 있고, 적어도 하나의 인덕턴스가 다를 수도 있다. 인덕턴스를 다르게 하기 위해 예를 들어 코일 패턴의 턴수를 다르게 할 수 있다.
3. 과전압 보호부
과전압 보호부(3000)는 비자성층(120, 140)의 어느 하나에 마련될 수도 있고, 자성층(110, 130)의 어느 하나에 마련될 수도 있다. 즉, 과전압 보호부(3000)는 적층체(1000) 내의 적어도 일층 내에 형성될 수 있다. 그러나, 본 발명의 실시 예는 과전압 보호부(3000)가 제 2 비자성층(140)에 마련되는 경우를 예로들어 설명한다. 제 2 비자성층(140)은 도 4 및 도 6에 도시된 바와 같이 복수의 시트(141 내지 143)가 적층될 수 있다. 또한, 복수의 시트(141 내지 143)에는 방전 전극(310, 320) 및 과전압 보호 부재(330)가 각각 선택적으로 형성될 수 있다. 여기서, 시트들(141, 142, 143)은 서로 동일 두께로 마련될 수 있고, 적어도 어느 하나가 다른 두께로 마련될 수도 있다. 또한, 시트들(141, 142, 143) 각각은 노이즈 필터부(2000)가 형성된 시트들(121 내지 125) 각각 보다 두껍게 마련될 수 있다. 이때, 시트들(141, 142, 143)의 전체 두께는 노이즈 필터부(2000)의 시트들(121 내지 125)의 두께와 동일할 수 있다. 그런데, 시트들(141, 142, 143) 각각의 두께가 노이즈 필터부(2000)의 시트들(121 내지 125) 각각의 두께와 동일하고, 그에 따라 과전압 보호부(3000)가 형성된 제 2 비자성층(140)의 두께가 노이즈 필터부(2000)가 형성된 제 1 비자성층(120)의 두께보다 얇을 수 있다. 그러나, 시트(141)의 하부 및 시트(143)의 상부에 더미 시트가 각각 더 마련되거나, 시트(141)의 하부 또는 시트(143)의 상부에 더미 시타가 더 마련되어 제 1 비자성층(120)과 제 2 비자성층(140)의 두께가 동일할 수 있다. 물론, 시트들(141, 142, 143) 사이에 적어도 하나의 더미 시트가 더 마련되어 제 1 비자성층(120)과 제 2 비자성층(140)의 두께를 동일하게 할 수도 있다.
시트(142) 상에는 복수의 제 1 방전 전극(311, 312, 313, 314; 310)이 형성된다. 복수의 제 1 방전 전극(310)은 노이즈 필터부(2000)의 인출 전극(220)과 동일 위치에 형성될 수 있다. 즉, 제 1-1 방전 전극(311)은 제 1 인출 전극(221)과 중첩되도록 형성되고, 제 1-2 방전 전극(312)은 제 2 인출 전극(222)과 중첩되도록 형성되며, 제 1-3 방전 전극(313)은 제 3 인출 전극(223)과 중첩되도록 형성되고, 제 1-4 방전 전극(314)은 제 4 인출 전극(224)과 중첩되도록 형성된다. 따라서, 제 1 방전 전극(310)은 노이즈 필터부(2000)의 인출 전극(220)과 함께 제 1 외부 전극(4100)과 접속된다. 또한, 시트(142) 상에는 복수의 과전압 보호 부재(331, 332, 333, 334; 330)가 형성되는데, 복수의 과전압 보호 부재(330)는 복수의 제 1 방전 전극(310)의 일 단부에 각각 형성될 수 있다. 즉, 복수의 제 1 방전 전극(310)의 말단부에 시트(142)를 관통하는 홀이 각각 형성되고, 각각의 홀에 과전압 보호 물질이 적어도 일부에 매립 또는 도포되어 과전압 보호 부재(330)가 형성될 수 있다. 예를 들어, 과전압 보호 부재(330)는 시트(142)에 형성된 홀의 측면에 과전압 보호 물질이 도포되어 형성될 수 있고, 적어도 일부 영역에만 과전압 보호 물질이 도포 또는 충진되어 형성될 수도 있다. 과전압 보호 물질은 RuO2, Pt, Pd, Ag, Au, Ni, Cr, W 등에서 선택된 적어도 하나의 도전성 물질로 형성할 수 있다. 이러한 도전성 물질을 이용하여 과전압 보호 부재(330)를 형성하기 위해 예를 들어 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral) 등의 유기물에 상기 도전성 물질을 혼합한 후 홀 내에 도포 또는 충진하고 이후 소성 공정에 의해 유기물을 제거할 수 있다. 이때, 과전압 보호 부재(330)는 내부에 복수의 기공(pore)가 형성될 수 있다. 예를 들어, 유기물이 휘발되어 제거된 영역에 복수의 기공이 형성될 수 있다. 또한, 과전압 보호 물질은 상기 혼합 물질에 ZnO 등의 바리스터 물질 또는 Al2O3 등의 절연성 세라믹 물질을 더 혼합하여 형성할 수도 있다. 물론, 과전압 보호 물질은 상기 물질 이외에 다양한 물질이 이용될 수 있다. 예를 들어, 과전압 보호 물질은 다공성의 절연 물질 및 공극(void)의 적어도 어느 하나를 이용할 수 있다. 즉, 다공성의 절연 물질이 홀에 매립 또는 도포될 수도 있고, 홀 내에 공극이 형성될 수도 있으며, 다공성의 절연 물질과 도전 물질의 혼합 물질이 홀에 매립 또는 도포될 수도 있다. 또한, 다공성의 절연 물질, 도전 물질 및 공극이 홀 내에서 층을 이루어 형성될 수도 있다. 예를 들어, 도전층 사이에 다공성의 절연층이 형성되며, 절연층 사이에 공극이 형성될 수도 있다. 이때, 공극은 절연층의 복수의 기공이 서로 연결되어 형성될 수도 있다. 물론, 홀 내부가 비어 공극으로 과전압 보호 부재(330)가 형성될 수도 있다. 여기서, 다공성의 절연 물질은 50∼50000 정도의 유전율을 갖는 강유전체 세라믹이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, ZrO, ZnO, BaTiO3, Nd2O5, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 다공성의 절연 물질은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률로 형성된 다공성 구조로 형성될 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 또한, 과전압 보호 물질로 이용되는 도전 물질은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다. 물론, 과전압 보호 부재(330)는 공극으로 형성될 수도 있다. 즉, 과전압 보호 부재(330)는 제 1 및 제 2 방전 전극(310, 320) 사이에 빈 공간이 형성되어 형성될 수도 있다. 한편, 과전압 보호 부재(330)는 적어도 일 영역의 두께 및 폭의 적어도 어느 하나가 다른 영역과 다르게 형성될 수 있다. 예를 들어, 과전압 보호 부재(330)는 Z 방향, 즉 시트의 적층 방향으로 소정의 두께로 형성되고, X 및 Y 방향, 즉 제 1 외부 전극(4100)이 형성된 방향 및 이와 직교하는 제 2 외부 전극(4200)이 형성된 방향으로 각각 소정의 폭으로 형성되며, 두께의 중간 영역에서 X 방향으로의 폭이 Y 방향으로의 폭보다 크게 형성될 수 있다. 또한, 과전압 보호 부재(330)는 일 단면으로의 단면 형상이 타원형으로 형성될 수 있고, 그에 따라 계란 형상으로 형성될 수 있다. 이 경우에도 일 영역의 폭 및 두께의 어느 하나가 다른 영역과 다를 수 있다. 또한, 과전압 보호 부재(330)의 두께는 코일 패턴(211, 212, 213, 214) 사이의 거리보다 클 수 있다.
시트(141)의 상면에는 시트(141)의 서로 대향되는 두 변 방향으로 연장 형성되어 두 변에 노출되는 제 2 방전 전극(320)이 형성된다. 즉, 제 2 방전 전극(320)은 제 1 방전 전극(310)의 형성 방향과 직교하는 방향으로 형성될 수 있다. 또한, 제 2 방전 전극(320)은 과전압 보호 부재(330)와 적어도 일부 중첩되는 영역에 확장부가 형성된다. 즉, 제 2 방전 전극(320)은 제 1 폭으로 형성되는데, 과전압 보호 부재(330)와 중첩되는 영역, 즉 과전압 보호 부재(330)와 연결되는 부분은 제 1 폭보다 큰 제 2 폭으로 형성된 확장부가 형성된다. 이러한 제 2 방전 전극(320)은 적층체(1000)의 서로 대향되는 두 측면에 형성된 제 2 외부 전극(4210, 4220; 4200)과 연결된다. 또한, 제 2 방전 전극(320)의 소정 영역은 시트(142)에 형성된 과전압 보호 부재(330)와 연결되는데, 이를 위해 과전압 보호 부재(330)와 연결되는 영역은 다른 영역에 비해 폭이 넓도록 형성될 수 있다.
한편, 과전압 보호부(3000)의 제 1 및 제 2 방전 전극(310, 320)은 표면에 다공성의 산화물이 형성된 금속 또는 금속 합금으로 형성될 수 있다. 바람직하게는, 표면에 다공성의 절연층이 형성되는 금속 또는 금속 합금으로 형성할 수 있다. 즉, 제 1 및 제 2 방전 전극(310, 320)은 도전층과, 도전층의 적어도 일 표면에 형성된 다공성 절연층을 포함할 수 있다. 이때, 다공성 절연층은 제 1 및 제 2 방전 전극(310, 320)의 적어도 일 표면에 형성될 수 있다. 즉, 과전압 보호 부재(330)와 접촉되지 않는 일 표면 또는 접촉되는 타 표면에만 각각 형성될 수도 있고, 과전압 보호 부재(330)와 접촉되지 않는 일 표면 및 과전압 보호 부재(330)와 접촉되는 타 표면에 모두 형성될 수 있다. 또한, 다공성 절연층은 도전층의 적어도 일 표면에 전체적으로 형성될 수도 있고, 적어도 일부에만 형성될 수도 있다. 그리고, 다공성 절연층은 적어도 일 영역이 제거되거나 얇은 두께로 형성될 수도 있다. 즉, 도전층 상의 적어도 일 영역에 다공성 절연층이 형성되지 않을 수 있고, 적어도 일 영역의 두께가 다른 영역의 두께보다 얇거나 두껍게 형성될 수도 있다. 이러한 제 1 및 제 2 방전 전극(310, 330)은 Al로 형성하는 것이 바람직하다. Al은 다른 금속보다 저렴하고 다른 금속과 거의 유사한 도전성을 갖기 때문이다. 또한, Al은 소성 중 표면에 Al2O3가 형성되고 내부는 Al을 유지할 수 있다. 즉, Al을 시트(141, 142) 상에 형성할 때 공기와 접촉하게 되는데, 이러한 Al은 소성 공정에서 표면이 산화되어 Al2O3가 형성되고, 내부는 Al을 그대로 유지한다. 따라서, 방전 전극(310, 320)은 표면에 다공성의 얇은 절연층인 Al2O3로 피복된 Al로 형성될 수 있다. 물론, Al 이외에 표면에 절연층, 바람직하게는 다공성의 절연층이 형성되는 다양한 금속이 이용될 수 있다. 이렇게 제 1 및 제 2 방전 전극(310, 320)의 표면에 다공성의 절연층이 형성되면 과전압 전압을 더욱 용이하고 원활하게 방전시킬 수 있다. 즉, 과전압 보호 부재(330)가 다공성의 절연 물질을 포함하여 형성되는 경우 미세 기공을 통해 방전이 이루어지는데, 제 1 및 제 2 방전 전극(310, 320)의 표면에 다공성의 절연층이 형성되면 과전압 보호 부재(330)의 미세 기공보다 미세 기공의 수를 더 증가시키고, 그에 따라 방전 효율을 향상시킬 수 있다. 또한, 제 1 및 제 2 방전 전극(310, 320)은 적어도 일부 영역이 제거되거나 적어도 일부 영역의 두께가 다른 영역과 다르게 형성될 수 있다. 제 1 및 제 2 방전 전극(310, 320)이 부분적으로 제거되거나 얇게 형성되더라도 평면 상으로는 끊어진 영역 없이 전체적으로 연결되므로 전기적인 특성이 저하되지는 않는다.
또한, 과전압 보호부(3000)은 제 1 및 제 2 방전 전극(310, 320)과 과전압 보호 부재(330) 사이에 방전 유도층(미도시)이 더 형성될 수 있다. 이러한 방전 유도층은 과전압 보호 부재(330)를 다공성 절연 물질을 이용하여 형성하는 경우 형성될 수 있다. 이때, 방전 유도층은 과전압 보호 부재(330)보다 밀도가 높은 유전체층으로 형성될 수 있다. 즉, 방전 유도층은 도전 물질로 형성될 수도 있고, 절연 물질로 형성될 수도 있다. 예를 들어, 다공성 ZrO를 이용하여 과전압 보호 부재(330)을 형성하고 Al을 이용하여 제 1 및 제 2 방전 전극(310, 320)을 형성하는 경우 과전압 보호 부재(330)와 제 1 및 제 2 방전 전극(310, 320) 사이에 AlZrO의 방전 유도층이 형성될 수 있다. 한편, 과전압 보호 부재(330)으로서 ZrO 대신에 TiO를 이용할 수 있고, 이 경우 방전 유도층은 TiAlO로 형성될 수 있다. 이러한 방전 유도층은 제 1 및 제 2 방전 전극(310, 320)과 과전압 보호 부재(330)의 반응으로 형성될 수 있다. 물론, 방전 유도층은 시트(141, 142) 물질이 더 반응하여 형성될 수 있다. 이 경우 방전 유도층은 방전 전극 물질(예를 들어 Al), 과전압 보호 부재 물질(예를 들어 ZrO), 그리고 시트 물질(예를 들어 LTCC 물질)의 반응에 의해 형성될 수 있다. 이러한 방전 유도층은 소성 공정 시 형성될 수 있다. 즉, 소정의 온도에서 소성 공정 시 방전 전극 물질, 과전압 보호 물질 등이 상호 확산하여 방전 전극(310, 320)과 과전압 보호 부재(330) 사이에 방전 유도층이 형성될 수 있다. 이러한 방전 유도층에 의해 과전압 전압이 과전압 보호 부재(330)으로 유도되거나 과전압 보호 부재(330)으로 유도되는 방전 에너지의 레벨을 저하시킬 수 있다. 따라서, 과전압 전압을 더욱 용이하게 방전하여 방전 효율을 향상시킬 수 있다. 또한, 방전 유도층이 형성됨으로써 이종의 물질의 과전압 보호 부재(330)으로의 확산을 방지할 수 있다. 즉, 절연 시트 물질과 방전 전극 물질의 과전압 보호 부재(330)으로의 확산을 방지할 수 있고, 과전압 보호 부재 물질의 외부 확산을 방지할 수 있다. 따라서, 방전 유도층이 확산 배리어(diffusion barrier)로서 이용될 수 있고, 그에 따라 과전압 보호 부재(330)의 파괴를 방지할 수 있다.
4. 외부 전극
제 1 외부 전극(4100)은 적층체(1000)의 제 1 면 및 이와 대향되는 제 2 면에 각각 마련될 수 있으며, 제 1 및 제 2 면에 각각 두개씩 마련될 수 있다. 즉, 제 1 외부 전극(4100)은 적층체(1000)의 X 방향으로 서로 대향되는 제 1 및 제 2 면에 각각 마련될 수 있다. 이러한 제 1 외부 전극(4100)은 노이즈 필터부(2000)의 인출 전극(220) 및 과전압 보호부(3000)의 제 1 방전 전극(310)과 각각 연결될 수 있다. 즉, 제 1-1 외부 전극(4110)은 제 1 인출 전극(221) 및 제 1-1 방전 전극(311)과 연결되고, 제 1-2 외부 전극(4120)은 제 2 인출 전극(222) 및 제 1-2 방전 전극(312)과 연결되며, 제 1-3 외부 전극(4130)은 제 3 인출 전극(223) 및 제 1-3 방전 전극(313)과 연결되고, 제 1-4 외부 전극(4140)은 제 4 인출 전극(224) 및 제 1-4 방전 전극(314)과 연결된다. 또한, 제 1 외부 전극(4100)은 입력 단자와 출력 단자 사이에 각각 연결될 수 있다. 예를 들어, 적층형 소자의 일 측면에 형성된 제 1-1 및 제 1-2 외부 전극(4110, 4120)은 신호 입력 단자에 연결되고, 이와 대응되는 타 측면에 형성된 제 1-3 및 제 1-4 외부 전극(4130, 4140)은 출력 단자, 예를 들어 시스템에 연결될 수 있다.
제 2 외부 전극(4200)은 제 1 외부 전극(4100)이 형성되지 않은 적층체(1000)의 서로 대향되는 제 3 및 제 4 면에 각각 하나씩 마련될 수 있다. 즉, 제 2 외부 전극(4200)은 적층체(1000)의 Y 방향으로 서로 대향되는 제 3 및 제 4 면에 각각 마련될 수 있다. 이러한 제 2 외부 전극(4200)은 과전압 보호부(3000)의 제 2 방전 전극(320)과 연결될 수 있다. 즉, 제 2-1 및 제 2-2 외부 전극(4210, 4220)은 적층체(10)의 제 3 및 제 4 측면에 각각 마련되어 제 2 방전 전극(320)과 연결될 수 있다. 또한, 제 2 외부 전극(4200)은 그라운드 단자에 연결될 수 있다. 따라서, 과전압 전압을 그라운드 단자로 바이패스시킬 수 있다.
이러한 제 1 및 제 2 외부 전극(4100, 4200)은 적층체(1000)의 상부면 및 하부면으로 연장 형성될 수 있다. 즉, 제 1 외부 전극(4100)은 적층체(1000)의 X 방향으로 서로 대향되는 제 1 및 제 2 면에 마련되고 적층체(1000)의 Z 방향으로 서로 대향되는 두면, 즉 상부면 및 하부면에 연장 형성될 수 있다. 또한, 제 2 외부 전극(4200)은 적층체(1000)의 Y 방향으로 서로 대향되는 제 3 및 제 4 면에 마련되고 적층체(1000)의 Z 방향으로 서로 대향되는 두면, 즉 상부면 및 하부면에 연장 형성될 수 있다. 따라서, 외부 전극(4000)은 적층체(1000)의 측면으로부터 상부면 및 하부면에 연장 형성되어 예컨데 "ㄷ"자 형상으로 형성될 수 있다.
한편, 제 1 및 제 2 외부 전극(4100, 4200)은 적어도 하나의 층으로 형성될 수 있다. 제 1 및 제 2 외부 전극(4100, 4200)은 Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 제 1 및 제 2 외부 전극(4100, 4200)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 또한, 제 1 및 제 2 외부 전극(4100, 4200)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(10)의 서로 대향되는 두면에 도포될 수 있다. 이렇게 제 1 및 제 2 외부 전극(4100, 4200)에 글래스 프릿이 포함됨으로써 제 1 및 제 2 외부 전극(4100, 4200)과 적층체의 밀착력을 향상시킬 수 있고, 인출 전극(220), 제 1 및 제 2 방전 전극(310, 320)과 제 1 및 제 2 외부 전극(4100, 4200)의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 제 1 및 제 2 외부 전극(4100, 4200)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 제 1 및 제 2 외부 전극(4100, 4200)이 형성될 수 있다. 예를 들어, 제 1 및 제 2 외부 전극(4100, 4200)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 한편, 제 1 및 제 2 외부 전극(4100, 4200)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.
도 7 및 도 8은 본 발명의 제 2 및 제 3 실시 예에 따른 적층형 소자의 개략 단면도이다.
도 7에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따른 적층형 소자는 제 1 자성층(110), 제 1 비자성층(120), 제 2 자성층(130), 제 2 비자성층(140) 및 제 3 자성층(150)이 적층된 적층체(1000)를 포함한다. 즉, 본 발명의 제 2 실시 예는 제 1 실시 예에 비해 제 2 비자성층(140) 상에 제 3 자성층(150)이 더 형성된다. 따라서, 수직 방향, 즉 비자성층 및 자성층의 적층 방향으로 적층체(1000)의 일 표면 및 타 표면이 자성층으로 노출될 수 있다. 한편, 자성층(110, 130, 150) 및 비자성층(120, 140)은 각각 동일 두께로 마련될 수도 있고, 적어도 하나가 다른 두께로 마련될 수도 있다. 예를 들어, 하측에 마련되는 제 1 자성층(110) 및 상측에 마련되는 제 3 자성층(150)이 다른 층들보다 얇게 형성될 수 있다. 또한, 자성층들(110, 130, 150)이 제 1 및 제 2 비자성층(120, 140)보다 얇게 형성될 수 있다.
도 8에 도시된 바와 같이, 본 발명의 제 3 실시 예에 따른 적층형 소자는 제 1 자성층(110), 제 1 비자성층(120), 제 2 자성층(130), 제 2 비자성층(140), 제 3 자성층(150) 및 제 3 비자성층(160)이 적층된 적층체(1000)를 포함한다. 즉, 본 발명의 제 3 실시 예는 제 1 실시 예에 비해 제 2 비자성층(140) 상에 제 3 자성층(150) 및 제 3 비자성층(160)이 더 형성될 수 있다. 따라서, 수직 방향, 즉 비자성층 및 자성층의 적층 방향으로 적층체(1000)의 일 표면이 자성층으로 노출되고 타 표면이 비자성층으로 노출될 수 있다. 한편, 자성층(110, 130, 150) 및 비자성층(120, 140, 160)은 각각 동일 두께로 마련될 수도 있고, 적어도 하나가 다른 두께로 마련될 수도 있다. 예를 들어, 하측에 마련되는 제 1 자성층(110) 및 상측에 마련되는 제 3 비자성층(160)이 다른 층들보다 얇게 형성될 수 있다. 또한, 자성층들(110, 130, 150)이 비자성층들(120, 140, 160)보다 얇게 형성될 수 있다.
상기한 바와 같이, 본 발명의 제 2 및 제 3 실시 예의 경우에도 적층체(1000)의 적어도 일층에 노이즈 필터부(2000) 및 과전압 보호부(3000)가 형성될 수 있다. 즉, 자성층들(110, 130, 150) 및 비자성층(120, 140, 160) 중 적어도 어느 하나에 노이즈 필터부(2000) 및 과전압 보호부(3000)가 형성될 수 있다. 예를 들어, 제 1 및 제 2 비자성층(120, 140) 내에 노이즈 필터부(2000) 및 과전압 보호부(3000)가 각각 형성될 수 있다. 물론, 노이즈 필터부(2000) 및 과전압 보호부(3000)는 동일 층 내에 형성될 수도 있다.
도 9는 본 발명의 제 4 실시 예에 따른 적층형 소자의 분리 사시도이다.
도 9를 참조하면, 본 발명의 제 4 실시 예에 다른 적층형 소자는 적층체(1000)와, 적층체(1000) 내에 마련된 노이즈 필터부(2000) 및 과전압 보호부(3000)를 포함하고, 노이즈 필터부(2000) 내에 캐패시터 전극(250)이 형성된다. 즉, 노이즈 필터부(2000)의 제 2 코일 패턴(222)이 형성된 시트(122)와 제 3 코일 패턴(223)이 형성된 시트(123) 사이에 캐패시터 전극(250)이 형성된 시트(126)가 마련될 수 있다. 본 발명의 제 4 실시 예는 노이즈 필터부(2000)의 구성 및 과전압 보호부(3000)이 제 1 실시 예와 동일하므로 설명은 생략하고 캐패시터 전극(250)의 설명을 중심으로 설명하면 다음과 같다.
시트(126)에는 두개의 홀(233, 243), 캐패시터 전극(250) 및 인출 전극(251)이 형성된다. 홀(233, 243)는 서로 이격되어 형성될 수 있는데, 시트(126)의 정중앙 지점에서 서로 대향되는 일 방향 및 타 방향으로 이격되어 형성될 수 있다. 여기서, 홀(233)은 시트(120, 130)의 홀(231, 232)과 동일 위치에 형성되고, 홀(243)은 시트(130, 140)의 홀(241, 242)와 동일 위치에 형성될 수 있다. 홀(233, 243)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 홀(233)은 도전 물질이 매립되어 시트(122, 123)의 홀(231, 232)에 매립된 도전 물질과 연결되고, 홀(243)은 홀(241, 242)에 매립된 도전 물질과 연결된다. 따라서, 홀(233, 243)은 수직 연결 배선(230, 240)의 일부가 된다. 캐패시터 전극(250)은 홀(233, 243)과 이격되어 시트(126) 상의 적어도 일 영역에 소정 면적으로 형성된다. 이러한 캐패시터 전극(250)의 면적과 캐패시터 전극이 형성되지 않은 시트(126)의 면적은 예를 들어 1:100 내지 100:1의 비율로 형성될 수 있다. 즉, 캐패시터 전극(250)은 시트(126) 상의 1% 이상의 면적으로 형성될 수도 있고, 홀(233, 243)과 접촉되지 않도록 시트(126)의 전체 상부에 형성될 수도 있다. 또한, 캐피시터 전극(250)은 사각형, 다각형(모서리가 둥근 형태 포함), 원형, 타원형, 스파이럴 형태, 구불구불한(meander) 형태 등 다양한 형태로 형성될 수 있다. 특히, 캐패시터 전극(250)은 코일 패턴(210)과 동일한 형태로 형성될 수 있다. 이러한 캐패시터 전극(250)에 의해 시트(126)와 시트(122) 사이 및 시트(126)와 시트(123) 사이에 캐패시터가 각각 마련될 수 있다. 즉, 두개의 캐패시터가 마련될 수 있다. 또한, 캐패시터 전극(250)의 면적에 따라 본 발명에 따른 적층형 소자의 캐패시턴스가 조절될 수 있다. 한편, 캐패시터 전극(250)의 일부는 시트(126)의 일 변으로 노출되도록 형성될 수 있다. 예를 들어, 캐패시터 전극(250)의 일부는 일 변으로 노출되어 인출 전극(251)으로 형성될 수 있는데, 인출 전극(251)은 시트(126)의 일 단변의 일 영역에 노출되도록 형성되어 제 2 외부 전극(4210)과 연결될 수 있다.
한편, 캐패시터 전극은 다양한 형상으로 형성할 수 있다. 예를 들어, 홀이 형성된 영역을 사이로 두개의 캐패시터 전극이 서로 마주보고 형성될 수 있고, 이때 두 전극은 서로 대칭적인 형상을 가질 수 있다. 또한, 하나의 캐패시터 전극이 형성될 수도 있고, 두개의 캐패시터 전극이 형성될 수도 있다. 즉, 하나의 캐패시터 전극(250)이 홀들(233, 243)과 이격되어 형성되고, 홀들(233, 243)의 소정 영역을 둘러싸도록 형성될 수 있다. 이때, 캐패시터 전극(250)의 홀들(233, 243)과 대면하는 영역의 일부는 홀들(233, 243)의 호를 따라 굴곡지게 형성될 수 있다. 또한, 두개의 캐패시터 전극이 홀들(233, 243)을 사이에 두고 소정 간격 이격되어 형성되며, 일 캐패시터 전극의 홀(233, 243)에 대면하는 영역은 홀(233, 243)의 호를 따라 굴곡지게 형성되고, 타 캐패시터 전극의 홀(233, 243)에 대면하는 영역은 직선 형태로 형성될 수 있다. 물론, 홀들(233, 243)을 사이에 두고 소정 간격 이격되어 형성된 두개의 캐패시터 전극의 홀(233, 243)과 대면하는 측이 직선 형태로 형성될 수도 있다.
상기한 바와 같이 본 발명의 제 4 실시 예에 따른 적층형 소자는 캐패시터 전극(250)이 시트(122, 123) 사이에 마련되어 캐패시터 전극(250)과 제 2 코일 패턴(222) 사이에 제 1 캐패시터가 형성되고, 캐패시터 전극(250)과 제 3 코일 패턴(223) 사이에 제 2 캐패시터가 형성된다. 결국, 본 발명에 따른 적층형 소자는 제 1 및 제 2 인덕터와, 이들에 각각 연결된 제 1 및 제 2 캐패시터를 포함한다. 즉, 본 발명의 제 4 실시 예에 따른 적층형 소자는 적어도 두개의 인덕터와, 이들과 각각 연결된 적어도 두개의 캐패시터를 포함한다.
이러한 본 발명의 제 4 실시 예에 따른 적층형 소자는 코일 패턴(210)의 턴수, 캐패시터 전극(250)의 면적, 그리고 코일 패턴(210) 사이의 간격, 즉 시트(122, 123, 126)의 두께를 조절함으로써 인덕턴스 및 캐패시턴스를 조절할 수 있고, 그에 따라 억제할 수 있는 주파수의 노이즈를 조절할 수 있다. 예를 들어, 시트(122, 123, 126)의 두께를 줄이면 낮은 주파수 대역의 노이즈를 억제할 수 있고, 두께를 증가시키면 높은 주파수 대역의 노이즈를 억제할 수 있다. 이렇게 두개의 인덕터와 두개의 캐패시터로 이루어진 적층형 소자, 즉 공통 모드 노이즈 필터는 두개의 주파수 대역의 노이즈를 억제할 수 있다.
본 발명의 제 4 실시 예에 따른 적층형 소자의 주파수 특성은 1㎓ 대역과 그 이상의 대역에서 두개의 피크가 나타나게 되고, 그에 따라 두개의 주파수 대역의 노이즈를 억제할 수 있다. 그러나, 캐패시터를 구비하지 않는 종래의 공통 모드 노이즈 필터는 1㎓ 대역에서 하나의 피크가 나타나고, 그에 따라 하나의 주파수 대역의 노이즈만을 억제할 수 있다. 결국, 본 발명의 제 4 실시 예에 따른 적층형 소자는 둘 이상의 주파수 대역의 노이즈를 억제할 수 있고, 그에 따라 다양한 주파수의 기능을 채용하는 스마트폰 등의 휴대용 전자기기에 이용되어 전자기기의 품질을 향상시킬 수 있다.
한편, 상기한 본 발명의 제 1 및 제 2 실시 예는 과전압 보호부(3000)가 수직 방향으로 이격된 제 1 및 제 2 방전 전극(310, 320)과, 그 사이에 마련된 과전압 보호 부재(330)를 포함하였다. 그러나, 제 1 및 제 2 방전 전극(310, 320)이 동일 시트 상에 수평 방향으로 마련되고, 제 1 및 제 2 방전 전극(310, 320)과 일부 중첩되도록 과전압 보호 부재(330)가 형성될 수 있다. 즉, 도 10 및 도 11에 도시된 바와 같이 제 1 및 제 2 방전 전극(310, 320), 그리고 과전압 보호 부재(330)가 동일 평면 상에 마련되어 과전압 보호부(3000)가 구현될 수 있다. 여기서, 도 10은 본 발명의 제 4 실시 예에 따른 과전압 보호부(3000)가 형성된 일 시트(141)의 평면도이고, 도 11은 도 10의 E-E' 라인의 단면도이다. 한편, 노이즈 필터부(2000)는 도 1 내지 도 6을 이용하여 설명된 제 1 실시 예 및 도 9 이용하여 설명된 제 4 실시 예의 어느 하나의 구조로 형성될 수 있으므로 상세한 내용의 설명 및 도시를 생략하겠다.
도 10 및 도 11에 도시된 바와 같이, 비자성체로 이루어진 일 시트(141) 상에 복수의 제 1 방전 전극(311, 312, 313, 314; 310)이 서로 이격되어 형성된다. 이때, 복수의 제 1 방전 전극(310)은 복수의 제 1 외부 전극(4100)과 각각 연결되므로 제 1 외부 전극(4100)이 형성된 면에 일단이 노출되도록 형성될 수 있다. 또한, 제 2 방전 전극(320)은 복수의 제 1 방전 전극(310)과 동일 평면 상에 복수의 제 1 방전 전극(310)과 이격되도록 형성된다. 이때, 제 2 방전 전극(320)은 제 2 외부 전극(4200)과 연결되므로 제 2 외부 전극(4200)이 형성된 면에 일단 및 타단이 노출되도록 형성된다. 그리고, 복수의 과전압 보호 부재(331, 332, 333, 334; 330)가 복수의 제 1 방전 전극(310)과 제 2 방전 전극(320) 사이에 형성된다. 즉, 복수의 과전압 보호 부재(330)은 제 1 및 제 2 방전 전극(310, 320) 사이의 시트 상에 형성되며, 적어도 일부가 제 1 및 제 2 방전 전극(310, 320)과 중첩되도록 형성된다. 이때, 서로 다른 과전압 보호 부재(330)는 제 2 방전 전극(320) 상에서 접촉되지 않도록 형성된다.
도 12는 본 발명의 제 5 실시 예에 따른 적층형 소자의 사시도이고, 도 13은 도 12의 F-F' 라인을 따라 절취한 단면도이며, 도 14는 등가 회로도이다.
도 12 내지 도 14를 참조하면, 본 발명의 제 5 실시 예에 따른 적층형 소자는 적층체(1000)와, 적층체(1000) 내에 복수의 코일 패턴(210)을 각각 포함하는 적어도 둘 이상의 노이즈 필터부(2100, 2200; 2000)가 마련된다. 여기서, 적어도 둘 이상의 노이즈 필터부(2000)는 자성체층을 사이에 두고 마련된 두개의 비자성층, 예를 들어, 제 1 및 제 2 비자성층(120, 140)에 각각 마련될 수 있다. 또한, 제 1 노이즈 필터부(2100)의 복수의 코일 패턴(211, 212, 213, 214)은 수직 연결 배선(230a, 240a)를 통해 연결되며, 제 2 노이즈 필터부(2200)의 복수의 코일 패턴(215, 216, 217, 218)은 수직 연결 배선(230b, 240b)를 통해 연결된다. 그리고, 적층체(1000)의 서로 대향하는 두 측면, 즉 X 방향으로 서로 대향되는 제 1 및 제 2 면에 형성되어 적어도 둘 이상의 노이즈 필터부(2000)와 연결되는 외부 전극(4110, 4120, 4130, 4140; 4100)과, 적층체(1000)의 적어도 일 측면에 형성되어 적어도 둘 이상의 노이즈 필터부(2000)를 연결하는 연결 전극(5100, 5200; 5000)을 더 포함할 수 있다. 여기서, 적어도 둘 이상의 노이즈 필터부(2100, 2200)의 코일 패턴으로부터 외측으로 연장된 인출 전극(261, 262, 263, 264)이 형성되는데, 연결 전극(5000)은 적어도 둘 이상의 노이즈 필터부(2100, 2200)를 연결하기 위해 인출 전극(261, 262, 263, 264)과 연결된다. 즉, 본 발명의 제 5 실시 예에 따른 적층형 소자는 각각 복수의 코일 패턴(300)을 포함하는 적어도 둘 이상의 공통 모드 노이즈 필터(2000)가 연결 전극(5000)에 의해 연결되어 도 14에 도시된 바와 같이 직렬 연결될 수 있다. 물론, 도시하지 않았지만, 적층체(1000) 내에 과전압 보호부가 더 형성될 수도 있다.
한편, 연결 전극(5000)은 회로 상에서 플로팅(floating)된다. 즉, 연결 전극(5000)은 적어도 둘 이상의 노이즈 필터부(2000) 각각의 적어도 두 코일 패턴(210)을 연결하는 기능을 하고 외부에서 다른 회로들, 예를 들어 입력 단자, 출력 단자 또는 접지 단자 등과 연결되지는 않는다. 또한, 연결 전극(5000)은 적층체(1000)의 외부에 형성되었으나, 연결 전극(5000)이 적층체(1000)의 내부에 형성될 수도 있다. 즉, 복수의 시트(100)의 선택된 적어도 두 시트의 코일 패턴(210) 외측에 관통홀이 형성되고 관통홀이 도전 물질로 매립되어 적어도 둘 이상의 노이즈 필터부(2000) 각각의 코일 패턴(210)을 서로 연결하는 연결 전극(5000)으로 기능할 수도 있다. 이러한 연결 전극(5000)의 기생 인덕턴스를 이용하여 노이즈 필터부(2000)의 특성을 개선할 수 있다. 이때, 연결 전극(5000)의 기생 인덕턴스는 제 1 및 제 2 노이즈 필터부(2100, 2200)의 간격에 따라 변화되는데, 노이즈 필터부(2000) 사이의 간격이 넓으면 기생 인덕턴스가 증가하고 간격이 좁으면 기생 인덕턴스가 감소한다. 제 1 및 제 2 노이즈 필터부(2000)는 예를 들어 5㎛∼500㎛의 간격을 갖는다. 또한, 연결 전극(5000)의 기생 인덕턴스가 커지면 삽입 손실 주파수가 낮아지고, 작아지면 삽입 손실 주파수가 높아진다. 따라서, 적어도 둘 이상의 노이즈 필터부(2000)의 간격을 조절함으로써 연결 전극(5000)의 기생 인덕턴스를 조절할 수 있고, 그에 따라 삽입 손실 주파수를 조절할 수 있다. 예를 들어, 삽입 손실 주파수는 0.4㎓ 내지 5㎓로 조절될 수 있다. 또한, 적어도 둘 이상의 노이즈 필터부(2000)를 연결 전극(5000)을 이용하여 직렬 연결함으로써 원하는 주파수 대역에서 낮은 삽입 손실 특성을 구현할 수 있고, 넓은 밴드 폭을 구현할 수 있다. 따라서, 다양한 주파수의 노이즈를 제거할 수 있으므로 노이즈 제거 특성을 향상시킬 수 있다.
한편, 상기 본 발명의 실시 예들은 노이즈 필터부(2000)의 코일 패턴(210)이 하나의 시트 상에 하나씩 형성된 것을 도시하여 설명하였지만, 하나의 시트 내에 둘 이상의 복수의 코일 패턴이 형성될 수도 있다. 예를 들어, 하나의 시트 상에 두개의 코일 패턴이 이격되어 형성될 수도 있고, 세개의 코일 패턴이 이격되어 형성될 수도 있다. 서로 이격되어 형성된 복수의 코일 패턴은 예를 들어 상하 방향으로 연결되어 인덕터를 이룰 수 있다. 이때, 동일 시트 상에 형성된 코일 패턴은 동일 턴수로 형성될 수도 있고, 다른 턴수로 형성될 수도 있다. 동일 턴수로 형성될 경우 모두 동일 인덕턴스를 갖는 복수의 인덕터가 구현될 수 있고, 다른 턴수로 형성될 경우 적어도 두개의 다른 인덕턴수를 갖는 복수의 인덕터가 구현될 수 있다. 따라서, 하나의 적층형 소자 내에 복수의 인덕터가 구현될 수 있다. 또한, 노이즈 필터부(2000)의 하측 및/또는 상측에 과전압 보호부가 형성될 수 있고, 과전압 보호부가 형성되지 않고 상측 및 하측에 커버층이 형성될 수도 있다.
도 15는 본 발명의 제 6 실시 예에 따른 적층형 소자의 사시도이고, 도 16은 적어도 일부 영역의 단면 개략도이다.
도 15 및 도 16을 참조하면, 본 발명의 제 6 실시 예에 따른 적층형 소자는 적층체(1000)와 외부 전극(4000) 사이의 적어도 일 영역에 마련된 표면 개질 부재(6000)를 포함할 수 있다. 여기서, 적층체(1000)는 본 발명의 제 1 내지 제 5 실시 예에서 설명한 바와 같이 적어도 하나의 자성체층과 적어도 하나의 비자성체층이 적층되며, 자성층 및 비자성층의 적어도 어느 하나에 적어도 하나의 기능층이 형성된다. 또한, 표면 개질 부재(6000)는 적층체(1000)와 외부 전극(4000)의 접촉면 사이에 형성될 수 있는데, 예를 들어 적층체(1000)의 하부면 및 상부면의 외부 전극(4000)과 접촉되는 영역에 형성될 수 있다. 물론, 표면 개질 부재(6000)는 적층체(1000)의 측면과 접촉되는 외부 전극(4000) 사이에도 마련될 수 있고, 적층체(1000)의 표면 전체에 형성될 수도 있다. 또한, 표면 개질 부재(6000)는 적층체(1000) 표면의 적어도 일부가 노출되도록 형성될 수 있다. 즉, 표면 개질 부재(6000)가 적층체(1000)의 전체 표면에 형성되지 않고 외부 전극(4000)이 형성된 영역에만 형성되므로 표면 개질 부재(6000)에 의해 적층체(1000)의 표면이 노출될 수 있다. 한편, 본 발명의 제 5 실시 예에서 설명한 바와 같이 적층체(1000)의 외부에 연결 전극(5000)이 형성되는 경우에도 외부 전극(4000) 및 연결 전극(5000)의 사이에 표면 개질 부재(6000)가 형성될 수 있다.
5. 표면 개질 부재
표면 개질 부재(6000)는 적층체(1000) 표면의 일부에 형성될 수 있다. 즉, 표면 개질 부재(6000)는 적층체(1000)의 외부 전극(4000)과 접촉되는 영역에만 형성될 수 있다. 다시 말하면, 표면 개질 부재(6000)는 적층체(1000)와 외부 전극(4000) 사이에 형성될 수 있다. 이때, 표면 개질 부재(6000)는 외부 전극(4000)의 연장 영역에 접촉되어 형성될 수 있다. 즉, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(4000)의 일 영역과 적층체(1000) 사이에 표면 개질 부재(6000)가 마련될 수 있다. 또한, 표면 개질 부재(6000)는 그 상부에 형성되는 외부 전극(4000)보다 같거나 다른 크기로 마련될 수 있다. 예를 들어, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(4000)의 일부의 면적보다 50% 내지 150%의 면적으로 형성될 수 있다. 즉, 표면 개질 부재(4000)는 외부 전극(4000)의 연장 영역의 크기보다 작거나 큰 크기로 형성될 수도 있고, 같은 크기로 형성될 수도 있다. 또한, 인접한 표면 개질 부재(6000)는 서로 접촉되지 않도록 형성될 수 있다. 그러나, 표면 개질 부재(6000)가 절연성이기 때문에 인접한 표면 개질 부재(6000) 끼리 연결될 수 있지만, 표면 개질 부재(6000)의 전체 면적을 증가시키기 때문에 바람직하지 않다. 이러한 표면 개질 부재(6000)는 유리(glass) 물질을 포함할 수 있다. 예를 들어, 표면 개질 부재(6000)는 소정 온도, 예를 들어 950℃ 이하에서 소성 가능한 무(無)붕규산 유리(non-borosilicate glass)(SiO2-CaO-ZnO-MgO계 유리)를 포함할 수 있다. 또한, 표면 개질 부재(6000)는 자성체 물질이 더 포함될 수 있다. 즉, 표면 개질 부재(6000)가 형성될 영역이 자성체 시트로 이루어져 있으면 표면 개질 부재(6000)와 자성체 시트의 결합을 용이하게 하기 위해 표면 개질 부재(6000) 내에 자성체 물질이 일부 포함될 수 있다. 이때, 자성체 물질은 예를 들어 NiZnCu계 자성체 분말을 포함하며, 유리 물질 100wt%에 대하여 자성체 물질이 예를 들어 1∼15wt% 포함될 수 있다. 한편, 표면 개질 부재(6000)는 적어도 일부가 적층체(1000)의 표면에 형성될 수 있다. 이때, 유리 물질은 도 15의 (a)에 도시된 바와 같이 적어도 일부가 적층체(1000) 표면에 고르게 분포될 수 있고, 도 15의 (b)에 도시된 바와 같이 적어도 일부가 서로 다른 크기로 불규칙적으로 분포될 수도 있다. 물론, 표면 개질 부재(6000)는 적층체(1000)의 표면에 연속적으로 형성되어 막 형태를 가질 수도 있다. 또한, 도 15의 (c)에 도시된 바와 같이 적층체(1000)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 유리 물질이 형성되어 볼록부가 형성되고 유리 물질이 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이때, 유리 물질은 적층체(1000) 표면으로부터 소정 깊이로 형성되어 적어도 일부가 적층체(1000) 표면보다 높게 형성될 수 있다. 즉, 표면 개질 부재(6000)는 적어도 일부가 적층체(1000)의 표면과 동일 평면을 이룰 수 있고, 적어도 일부가 적층체(1000)의 표면보다 높게 유지될 수 있다. 이렇게 외부 전극(4000) 형성 이전에 적층체(1000)의 일부 영역에 유리 물질을 분포시켜 표면 개질 부재(6000)를 형성함으로써 적층체(1000) 표면을 개질시킬 수 있고, 그에 따라 표면의 저항을 균일하게 할 수 있다. 따라서, 외부 전극의 형상을 제어할 수 있고, 그에 따라 외부 전극의 형성을 용이하게 할 수 있다. 한편, 표면 개질 부재(6000)를 적층체(1000) 표면의 소정 영역에 형성하기 위해 유리 물질을 포함하는 페이스트를 소정 시트의 소정 영역에 인쇄하거나 도포할 수 있다. 예를 들어, 최상층 시트의 상면 여섯 영역과 최하층 시트의 하면 여섯 영역에 유리 페이스트를 도포한 후 경화시켜 표면 개질 부재(6000)를 형성할 수 있다. 또한, 유리 페이스트는 적층형 소자의 사이즈로 절단하기 이전의 세라믹 그린 시트의 소정 영역에 도포될 수 있다. 즉, 세라믹 그린 시트의 복수의 영역에 유리질 페이스트를 도포한 후 유리질 페이스트가 형성된 부분을 포함하여 적층형 소자 단위의 절단선으로 그린 시트를 절단하고, 이를 노이즈 필터부 및 과전압 보호부 등이 형성된 시트와 적층하여 적층형 소자를 제작할 수 있다. 이때, 표면 개질 부재(6000)가 적층체(1000)의 가장자리에 형성되므로 유리질 페이스트가 도포된 영역을 중심으로 적층형 소자 단위로 절단될 수 있다.
한편, 표면 개질 부재(6000)는 산화물을 이용하여 형성할 수도 있다. 즉, 표면 개질 부재(6000)는 유리질 물질 및 산화물의 적어도 하나를 이용하여 형성할 수 있고, 자성체 물질을 더 포함하여 형성할 수도 있다. 이때, 표면 개질 부재(6000)는 결정 상태 또는 비결정 상태의 산화물이 적층체(1000)의 표면에 분산되어 분포될 수 있고, 표면에 분포된 산화물은 적어도 일부가 용융될 수 있다. 이때, 산화물의 경우에도 도 15의 (a) 내지 도 15의 (c)에 도시된 바와 같이 형성될 수 있다. 또한, 표면 개질 부재(6000)가 산화물로 형성되는 경우에도 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 적어도 일 영역에는 막 형태로 형성될 수도 있다. 여기서, 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다.
본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
1000 : 적층체
2000 : 노이즈 필터부
3000 : 과전압 보호부 4000 : 외부 전극
5000 : 연결 전극 6000 : 표면 개질 부재
3000 : 과전압 보호부 4000 : 외부 전극
5000 : 연결 전극 6000 : 표면 개질 부재
Claims (13)
- 적층체;
상기 적층체 내부에 마련된 적어도 하나의 기능부; 및
상기 적층체 외부에 마련되며 상기 기능부의 적어도 일부와 연결되는 외부 전극을 포함하고,
상기 적층체는 자성층과 비자성층이 적어도 2회 교대로 적층된 적층형 소자.
- 청구항 1에 있어서, 상기 자성층은 적어도 하나의 자성체 시트를 포함하고, 상기 비자성층은 적어도 하나의 비자성 시트를 포함하는 적층형 소자.
- 청구항 1에 있어서, 각각 적어도 두개의 상기 자성층과 상기 비자성층은 동일 두께를 갖거나, 적어도 하나가 다른 두께를 갖는 적층형 소자.
- 청구항 1에 있어서, 상기 적층체는 일면 및 이와 대향되는 타면의 적어도 일부가 다른 조성을 갖는 적층형 소자.
- 청구항 1에 있어서, 상기 적층체의 일면에 형성된 유리질층을 더 포함하는 적층형 소자.
- 청구항 1에 있어서, 상기 기능부는 적어도 하나의 도전층을 각각 포함하여 서로 다른 기능을 하는 적어도 둘 이상을 포함하는 적층형 소자.
- 청구항 1에 있어서, 상기 기능부는 저항, 캐패시터, 인덕터, 노이즈 필터, 과전압 보호부 중 적어도 하나를 포함하는 적층형 소자.
- 청구항 1에 있어서, 상기 기능부는 상기 비자성층 또는 상기 자성층 내에 마련된 적층형 소자.
- 청구항 1에 있어서, 상기 기능부는 상기 자성층을 사이에 두고 두 비자성층 내에 마련된 적층형 소자.
- 청구항 1에 있어서, 상기 기능부는 상기 비자성층을 사이에 두고 두 자성층 내에 마련된 적층형 소자.
- 청구항 1에 있어서, 상기 적층체와 상기 외부 전극의 적어도 일부 사이에 마련된 표면 개질 부재를 더 포함하는 적층형 소자.
- 청구항 11에 있어서, 상기 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 어느 하나 상에 연장 형성되며, 상기 표면 개질 부재는 상기 외부 전극의 연장 영역과 상기 적층체 사이에 마련된 적층형 소자.
- 청구항 11에 있어서, 상기 표면 개질 부재는 적어도 일부가 불연속적 또는 연속적으로 형성된 적층형 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170027767A KR101900881B1 (ko) | 2017-03-03 | 2017-03-03 | 적층형 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170027767A KR101900881B1 (ko) | 2017-03-03 | 2017-03-03 | 적층형 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180101048A true KR20180101048A (ko) | 2018-09-12 |
| KR101900881B1 KR101900881B1 (ko) | 2018-09-21 |
Family
ID=63593204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170027767A KR101900881B1 (ko) | 2017-03-03 | 2017-03-03 | 적층형 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101900881B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200045766A (ko) * | 2018-10-23 | 2020-05-06 | 주식회사 아모텍 | 과전압 보호용 복합소자 |
| WO2020111791A1 (ko) * | 2018-11-28 | 2020-06-04 | 주식회사 모다이노칩 | 적층형 소자 |
| WO2021071144A1 (ko) * | 2019-10-11 | 2021-04-15 | 주식회사 아모텍 | 적층형 공통 모드 필터 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876206B1 (ko) | 2007-04-11 | 2008-12-31 | 주식회사 이노칩테크놀로지 | 회로 보호 소자 및 그 제조 방법 |
-
2017
- 2017-03-03 KR KR1020170027767A patent/KR101900881B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876206B1 (ko) | 2007-04-11 | 2008-12-31 | 주식회사 이노칩테크놀로지 | 회로 보호 소자 및 그 제조 방법 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200045766A (ko) * | 2018-10-23 | 2020-05-06 | 주식회사 아모텍 | 과전압 보호용 복합소자 |
| WO2020111791A1 (ko) * | 2018-11-28 | 2020-06-04 | 주식회사 모다이노칩 | 적층형 소자 |
| WO2021071144A1 (ko) * | 2019-10-11 | 2021-04-15 | 주식회사 아모텍 | 적층형 공통 모드 필터 |
| KR20210043382A (ko) * | 2019-10-11 | 2021-04-21 | 주식회사 아모텍 | 적층형 공통 모드 필터 |
| US12027304B2 (en) | 2019-10-11 | 2024-07-02 | Amotech Co., Ltd. | Stacked common mode filter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101900881B1 (ko) | 2018-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101769037B1 (ko) | 적층형 소자 및 이를 구비하는 전자기기 | |
| KR101825695B1 (ko) | 회로 보호 소자 | |
| KR102084737B1 (ko) | 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기 | |
| KR100799475B1 (ko) | 서지 흡수 소자 | |
| US7710710B2 (en) | Electrical component and circuit configuration with the electrical component | |
| KR102084066B1 (ko) | 적층형 소자 | |
| JP6407400B1 (ja) | 積層コイル部品 | |
| KR102216555B1 (ko) | 회로 보호 소자 | |
| KR101900881B1 (ko) | 적층형 소자 | |
| JP2012517710A (ja) | 多層構造およびその作製方法 | |
| KR102053356B1 (ko) | 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기 | |
| KR101949442B1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR20180044018A (ko) | 회로 보호 소자 | |
| KR20130134868A (ko) | 적층형 인덕터 | |
| KR101789243B1 (ko) | 복합 보호 소자 및 이를 구비하는 전자기기 | |
| KR102522082B1 (ko) | 적층형 소자 | |
| JP2007214509A (ja) | 積層型電子部品 | |
| KR102053355B1 (ko) | 적층형 소자 및 이를 구비하는 전자기기 | |
| KR101934084B1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR20190064436A (ko) | 적층형 필터 | |
| CN111128517A (zh) | 层叠线圈部件 | |
| JPH05205944A (ja) | 積層型インダクタおよび積層セラミック部品 | |
| JP2000077265A (ja) | バリスタ機能付ｌｃフィルタ | |
| KR20200063452A (ko) | 적층형 소자 | |
| JP3319373B2 (ja) | 固体電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |