WO2022085715A1 - 多層構造体およびその製造方法 - Google Patents

多層構造体およびその製造方法 Download PDF

Info

Publication number
WO2022085715A1
WO2022085715A1 PCT/JP2021/038730 JP2021038730W WO2022085715A1 WO 2022085715 A1 WO2022085715 A1 WO 2022085715A1 JP 2021038730 W JP2021038730 W JP 2021038730W WO 2022085715 A1 WO2022085715 A1 WO 2022085715A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
multilayer structure
conductive layer
layer
base metal
Prior art date
Application number
PCT/JP2021/038730
Other languages
English (en)
French (fr)
Inventor
佑享 田中
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202190000808.3U priority Critical patent/CN220067840U/zh
Priority to JP2022557579A priority patent/JPWO2022085715A1/ja
Publication of WO2022085715A1 publication Critical patent/WO2022085715A1/ja
Priority to US18/303,648 priority patent/US20230262888A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the present invention relates to a multilayer structure and a method for manufacturing the same.
  • Patent Document 1 discloses a "ceramic multilayer wiring board".
  • This ceramic multilayer wiring board has a built-in capacitor in the vicinity of the front surface forming the IC chip mounting surface, and has a conductor layer made of substantially the same material as the electrode layer of the capacitor in the vicinity of the back surface. According to Patent Document 1, it is possible to realize a ceramic multilayer wiring board with less warpage by balancing the non-uniformity of the firing shrinkage rate in the thickness direction of the substrate.
  • an object of the present invention is to provide a multilayer structure capable of suppressing the generation of unintended parasitic components during firing and a method for producing the same.
  • the multilayer structure based on the present invention is a multilayer structure having a main surface, and extends in parallel with the first conductor extending parallel to the main surface and parallel to the main surface.
  • the second conductor is arranged at a position different from that of the first conductor in the thickness direction, and has a shape extending in at least one direction when viewed from a direction perpendicular to the main surface. It includes one conductor and a third conductor arranged at a position aligned with any of the second conductors.
  • the first conductor is included in a range higher than the lower end of the third conductor and lower than the upper end of the third conductor, and the second conductor is included. At least part of is included.
  • the presence of the third conductor suppresses the deformation of the first conductor and the second conductor, and it is possible to suppress the generation of unintended parasitic components during firing.
  • FIG. 3 is a cross-sectional view taken along the line II-II in FIG. It is a top view of the multilayer structure in Embodiment 2 based on this invention.
  • FIG. 3 is a cross-sectional view taken along the line IV-IV in FIG. It is sectional drawing of the 1st modification of the multilayer structure in Embodiment 2 based on this invention. It is sectional drawing of the 2nd modification of the multilayer structure in Embodiment 2 based on this invention. It is sectional drawing of the multilayer structure in Embodiment 3 based on this invention. It is sectional drawing of the multilayer structure in Embodiment 4 based on this invention.
  • FIG. 10 is a cross-sectional view taken along the line XI-XI in FIG.
  • FIG. 10 is a cross-sectional view taken along the line XII-XII in FIG.
  • 13 is a cross-sectional view taken along the line XIV-XIV in FIG. 13 is a cross-sectional view taken along the line XV-XV in FIG. It is a top view of the multilayer structure in Embodiment 8 based on this invention.
  • FIG. 37 is a cross-sectional view taken along the line XXXVIII-XXXVIII in FIG. 37.
  • FIG. 37 is a cross-sectional view taken along the line taken along the line XXXIX-XXXIX in FIG. 37. It is explanatory drawing of the multilayer structure in Embodiment 11 based on this invention.
  • the multilayer structure 101 is a multilayer substrate.
  • the multilayer structure 101 is more specifically a ceramic multilayer substrate. That is, the multilayer structure 101 is formed by laminating and firing ceramic green sheets.
  • the multilayer structure 101 includes an insulator 2.
  • the insulator 2 is integrally formed by firing the laminated ceramic green sheets.
  • the multilayer structure 101 includes a structure such as a wiring made of a conductor on the surface or inside.
  • the multilayer structure 101 has a main surface 10.
  • the multilayer structure 101 includes a first conductor 31, a second conductor 32, and a third conductor 33.
  • the first conductor 31 extends parallel to the main surface 10.
  • the second conductor 32 extends parallel to the main surface 10 and is arranged at a position different from that of the first conductor 31 in the thickness direction of the multilayer structure 101.
  • “parallel” here is not limited to parallel in a strict sense, and may have some distortion, deviation, or error. That is, "parallel” includes a state of being almost parallel.
  • the third conductor 33 has a shape extending in at least one direction when viewed from a direction perpendicular to the main surface 10.
  • the third conductor 33 is arranged at a position aligned with each of the first conductor 31 and the second conductor 32.
  • the term "extending in any direction” with respect to the third conductor 33 means “having the longest shape in any direction other than the direction perpendicular to the main surface 10." As shown in FIG. 2, when the cross section perpendicular to the main surface 10 is viewed, the first is within a range higher than the lower end of the third conductor 33 and lower than the upper end of the third conductor 33 in the thickness direction of the multilayer structure 101. At least a part of the conductor 31 is included, and at least a part of the second conductor 32 is included.
  • the first conductor 31 may extend in a direction perpendicular to the paper surface in FIG. 2. The same applies to the second conductor 32 and the third conductor 33.
  • the conductor is less likely to shrink than the ceramic green sheet, so the presence of the third conductor 33 suppresses deformation of the surrounding area.
  • the cross section perpendicular to the main surface 10 when the cross section perpendicular to the main surface 10 is viewed, at least a part of the first conductor 31 is included in a range higher than the lower end of the third conductor 33 and lower than the upper end of the third conductor 33.
  • the second conductor 32 since at least a part of the second conductor 32 is included, deformation of the first conductor 31 and the second conductor 32 is also suppressed. Therefore, it is possible to suppress the generation of unintended parasitic components during firing.
  • the fourth conductor 34 is also arranged around the third conductor 33. In this way, conductors other than the first conductor 31 and the second conductor 32 may be arranged.
  • the multilayer structure 101 has been described as being a ceramic multilayer substrate, but this is just an example.
  • the multilayer structure 101 may be a resin multilayer substrate. That is, the insulator 2 may be ceramic or resin.
  • ceramic green sheet in the description given in the case of the ceramic multilayer substrate in the present specification should be read as "uncured resin sheet”.
  • "Baking” may be read as "curing”.
  • the first conductor 31 and the second conductor 32 overlap at least in a part when viewed from a direction perpendicular to the main surface 10.
  • the lower surface of the first conductor 31 or the second conductor 32 may be on the same plane as the lower surface of the third conductor 33.
  • the upper surface of the first conductor 31 or the second conductor 32 may be flush with the upper surface of the third conductor 33.
  • FIG. 2 The multilayer structure in the second embodiment based on the present invention will be described with reference to FIGS. 3 to 4.
  • the plan view of the multilayer structure 102 in this embodiment is shown in FIG.
  • a cross-sectional view taken along the line IV-IV in FIG. 3 is shown in FIG.
  • the first conductor 31 and the second conductor 32 are arranged on the same side as viewed from the third conductor 33, but it is similar to the multilayer structure 102 shown in FIGS. 3 and 4.
  • the first conductor 31 and the second conductor 32 may be arranged on different sides of the third conductor 33. In other words, the first conductor 31 and the second conductor 32 may be in a positional relationship so as to sandwich the third conductor 33.
  • the fourth conductor 34 which is another conductor, may be at the same height as the second conductor 32.
  • the fourth conductor 34 is above the first conductor 31, but the fourth conductor 34 may be below the first conductor 31, as in the multilayer structure 104 shown in FIG. ..
  • the first conductor 31 and the fourth conductor 34 are located so as to face each other in the thickness direction, they exhibit a capacitor function. However, by adopting the configuration shown in the present embodiment, the first conductor 31 and the fourth conductor 34 are positioned so as to face each other. It is convenient because it is possible to suppress undesired fluctuations in the parasitic component generated between the first conductor 31 and the fourth conductor 34.
  • FIG. 7 shows a cross-sectional view of the multilayer structure 105 in the present embodiment.
  • the basic configuration of the multilayer structure 105 is the same as that described in the previous embodiments.
  • the first when the cross section perpendicular to the main surface 10 is viewed, the first is within a range higher than the lower end of the third conductor 33 in the thickness direction of the multilayer structure 105 and lower than the upper end of the third conductor 33.
  • the entire conductor 31 is included, and the entire second conductor 32 is included.
  • the lower surface of the first conductor 31 is located higher than the lower surface of the third conductor 33
  • the upper surface of the second conductor 32 is located lower than the upper surface of the third conductor 33.
  • the second conductor 32 is at a higher position than the first conductor 31, but this is just an example and may be reversed. If the first conductor 31 is higher than the second conductor 32, the upper surface of the first conductor 31 is lower than the upper surface of the third conductor 33, and the lower surface of the second conductor 32 is the first. 3 It suffices if it is located higher than the lower surface of the conductor 33.
  • FIG. 8 shows a cross-sectional view of the multilayer structure 106 in the present embodiment.
  • the basic structure of the multilayer structure 106 is the same as that described above.
  • FIG. 8 when the cross section perpendicular to the main surface 10 is viewed, inside the range 13 which is higher than the lower end of the third conductor 33 in the thickness direction of the multilayer structure 106 and lower than the upper end of the third conductor 33.
  • a part of the first conductor 31 is included.
  • the other part of the first conductor 31 protrudes from the range 13.
  • the entire range 13 includes the second conductor 32.
  • a part of one of the first conductor 31 and the second conductor 32 may protrude from this range.
  • a part of the second conductor 32 may protrude from the range 13 instead of the first conductor 31.
  • a part of the first conductor 31 may protrude from the range 13, and a part of the second conductor 32 may protrude from the range 13.
  • FIG. 9 shows a cross-sectional view of the multilayer structure 107 in the present embodiment.
  • the basic structure of the multilayer structure 107 is the same as that described above.
  • At least one of the first conductor 31 and the second conductor 32 is connected to the third conductor 33.
  • FIG. 10 shows a cross-sectional view of the multilayer structure 108 in the present embodiment.
  • the basic structure of the multilayer structure 108 is the same as that described above.
  • the third conductor 33 is divided into two. That is, the third conductor 33 includes portions 33a and 33b.
  • a cross-sectional view taken along the line XI-XI in FIG. 10 is shown in FIG.
  • a cross-sectional view taken along the line XII-XII in FIG. 10 is shown in FIG.
  • the second conductor 32 is arranged above the first conductor 31. At least a part of the second conductor 32 overlaps with at least a part of the first conductor 31.
  • the first conductor 31 is connected to the portion 33a.
  • the second conductor 32 is connected to the portion 33b.
  • FIG. 13 shows a cross-sectional view of the multilayer structure 109 in the present embodiment.
  • the basic configuration of the multilayer structure 109 is the same as that described above.
  • the third conductor 33 is divided into two. That is, the third conductor 33 includes portions 33a and 33b.
  • a cross-sectional view taken along the line XIV-XIV in FIG. 13 is shown in FIG.
  • a cross-sectional view taken along the line XV-XV in FIG. 13 is shown in FIG.
  • the first conductor 31 and the second conductor 32 are polygonal lines, respectively.
  • the middle part of the first conductor 31 and the middle part of the second conductor 32 overlap each other.
  • the portion where the middle part of the first conductor 31 and the middle part of the second conductor 32 overlap is sandwiched by the parts 33a and 33b of the third conductor 33.
  • FIG. 8 The multilayer structure in the eighth embodiment based on the present invention will be described with reference to FIG.
  • the plan view of the multilayer structure 110 in this embodiment is shown in FIG.
  • the third conductor 33 has a polygonal line shape.
  • the first conductor 31 and the second conductor 32 are positioned so as to sandwich a part of the third conductor 33.
  • it may have any of the configurations shown in FIGS. 4, 6, and 7.
  • the method for manufacturing the multilayer structure in the present embodiment includes a step of forming a first base metal layer on the upper surface of the first insulating layer, a step of arranging a first resist film on the upper side of the first base metal layer, and a step of arranging the first resist film. The step of partially exposing the first base metal layer by forming the first opening in the first resist film, and the first in the portion where the first base metal layer is exposed from the first opening.
  • the step of forming the second base metal layer on the upper surface of the second insulating layer, the step of arranging the third resist film on the upper side of the second base metal layer, and the second opening in the third resist film In the step of forming the third opening corresponding to the portion and the fourth opening in other regions, and in the portion where the first conductive layer is exposed through the third opening and the second opening, the first conductive layer.
  • a second conductive layer is formed by plating on the upper surface of the second base metal layer
  • a third conductive layer is formed by plating on the upper surface of the second base metal layer in a portion where the second base metal layer is exposed from the fourth opening.
  • a step of removing the third resist film a step of removing the second base metal layer in a portion not covered by the third conductive layer, the second insulating layer, the second conductive layer, and the like. It includes a step of forming a third insulating layer so as to cover the third conductive layer.
  • This manufacturing method is a so-called build-up method. Each step of this manufacturing method will be described in detail below with reference to the drawings.
  • the first insulating layer 21 is prepared.
  • a step of forming the first base metal layer 61 on the upper surface of the first insulating layer 21 is performed.
  • the first base metal layer 61 may be, for example, a film having a two-layer structure in which a Cu film is laminated on a Ti film.
  • the first base metal layer 61 may be formed by, for example, spattering.
  • the thickness of the first base metal layer 61 is, for example, less than 1 ⁇ m.
  • a step of arranging the first resist film 41 on the upper side of the first base metal layer 61 is performed.
  • the first resist film 41 may be, for example, a dry film resist.
  • a step of partially exposing the first base metal layer 61 by forming the first opening 81 in the first resist film 41 is performed.
  • the formation of the first opening 81 may be performed by exposure and development.
  • a step of forming the first conductive layer 71 by plating on the upper surface of the first base metal layer 61 is performed in the portion where the first base metal layer 61 is exposed from the first opening 81.
  • the first conductive layer 71 includes a portion 71a and a portion 71b.
  • a step of removing the first resist film 41 is performed.
  • a step of removing the first base metal layer 61 in the portion not covered by the first conductive layer 71 is performed.
  • the step of arranging the second resist film 42 only on a part of the first conductive layer 71 is performed.
  • a part of the first conductive layer 71 is a portion 71b.
  • a step of forming the second insulating layer 22 is performed so as to cover the first insulating layer 21 and the first conductive layer 71 and expose the second resist film 42. Before performing this step, the portion 71a of the first conductive layer 71 was exposed, but by performing this step, the portion 71a is covered with the second insulating layer 22.
  • a step of forming a second opening 82 in the second insulating layer 22 is performed so as to expose a part of the first conductive layer 71 by removing the second resist film 42.
  • the portion 71b that is a part of the first conductive layer 71 is exposed through the second opening 82.
  • a step of forming the second base metal layer 62 on the upper surface of the second insulating layer 22 is performed.
  • a step of arranging the third resist film 43 on the upper side of the second base metal layer 62 is performed.
  • the third resist film 43 is prepared as a sheet and is placed on the upper side of the second base metal layer 62.
  • a step of forming the third opening 83 corresponding to the second opening 82 and the fourth opening 84 in other regions is performed on the third resist film 43.
  • the second conductive layer 72 is formed by plating on the upper surface of the first conductive layer 71.
  • a step of forming the third conductive layer 73 by plating on the upper surface of the second base metal layer 62 is performed. The breakdown of this step will be described in more detail.
  • the upper surface of the first conductive layer 71 is exposed in the portion where the first conductive layer 71 is exposed through the third opening 83 and the second opening 82.
  • the third conductive layer 73 is plated on the upper surface of the second base metal layer 62.
  • the fourth resist film 44 is arranged.
  • the fourth resist film 44 is prepared as a sheet, and is placed on the upper side of the third resist film 43 and the third conductive layer 73. Further, as shown in FIG. 32, the portion of the fourth resist film 44 located above the third opening 83 and the second opening 82 is removed. The partial removal of the fourth resist film 44 may be performed by exposure and development. Further, as shown in FIG.
  • a portion 72b is formed by plating on the upper surface of the portion 72a of the second conductive layer.
  • the upper surface of the portion 72b is at the same height as the upper surface of the third conductive layer 73.
  • the portion 72b may be formed so that the upper surface of the portion 72b is higher than the upper surface of the third conductive layer 73.
  • the combination of the portion 72a and the portion 72b is the second conductive layer 72.
  • a step of removing the third resist film 43 is performed.
  • a step of removing the second base metal layer 62 in the portion not covered by the third conductive layer 73 is performed.
  • a step of forming the third insulating layer 23 is performed so as to cover the second insulating layer 22, the second conductive layer 72, and the third conductive layer 73.
  • the first insulating layer 21, the second insulating layer 22, and the third insulating layer 23 may be a resin layer or a ceramic layer.
  • the material may be, for example, a polyimide resin.
  • the second insulating layer 22 and the third insulating layer 23 are resin layers, they can be formed by applying a paste-like resin.
  • the second insulating layer 22 and the third insulating layer 23 are ceramic layers, they can be formed by applying a paste-like ceramic.
  • FIG. 36 the boundary lines of the first insulating layer 21, the second insulating layer 22, and the third insulating layer 23 are displayed, but they are displayed for convenience of explanation. After firing, the border may disappear.
  • the combination of the portion 71a of the first conductive layer 71 and the first base metal layer 61 in FIG. 36 is the first conductor 31.
  • the combination of the second conductive layer 72 and the first base metal layer 61 is the third conductor 33.
  • the combination of the third conductive layer 73 and the second base metal layer 62 is the second conductor 32.
  • either one of the first conductor and the second conductor may be arranged on the surface of the multilayer structure.
  • a part of the third conductor may be arranged on the surface of the multilayer structure.
  • multi-layer structure is a concept that naturally includes a multi-layer substrate, and further includes an electronic component manufactured by laminating some material. be.
  • the concept also includes, for example, laminated filters, as the term multi-layer structure also includes laminated electronic components.
  • laminated type filter include a laminated type LC filter.
  • the material when the multilayer structure to which the present invention is applied is a ceramic multilayer substrate will be described in more detail.
  • the base material ceramic layer constituting the main body of the multilayer structure preferably contains a low-temperature sintered ceramic material.
  • Low temperature sintered ceramic material means a ceramic material that can be sintered at a firing temperature of 1000 ° C. or lower and can be simultaneously fired with Ag, Cu, or the like.
  • the low-temperature sintered ceramic material contained in the base material ceramic layer is a glass composite low-temperature sintered ceramic material, ZnO-MgO-Al, which is made by mixing borosilicate glass with a ceramic material such as quartz, alumina, or forsterite. It may be a crystallized glass-based low-temperature sintered ceramic material using 2 O 3 -SiO 2 system crystallized glass. Further, the low-temperature sintered ceramic material contained in the base material ceramic layer includes a BaO-Al 2 O 3 -SiO 2 ceramic material and an Al 2 O 3 -CaO-SiO 2 -MgO-B 2 O 3 ceramic material. It may be a non-glass-based low-temperature sintered ceramic material using the above.
  • the internal wiring conductor provided inside the main body of the electronic component contains a conductive component.
  • the "internal wiring conductor” here means an internal conductor film and a via hole conductor.
  • the conductive component contained in the internal wiring conductor may be, for example, any metal of Au, Ag, Cu, Pt, Ta, W, Ni, Fe, Cr, Mo, Ti, Pd, and Ru. Alternatively, it may be an alloy containing one or more kinds of metals selected from these groups as a main component.
  • the internal wiring conductor preferably contains Au, Ag or Cu as a conductive component, and more preferably contains Ag or Cu. Due to the low resistance of Au, Ag and Cu, they are particularly suitable for high frequency applications of ceramic electronic components.
  • the base material ceramic layer constituting the main body of the multilayer structure may be a ceramic material used for LC composite parts such as a laminated filter.
  • Mg 2 SiO 4 + BaO-Nd 2 O 3 -TiO 2 as a ceramic filler MnCO 3 , SiO 2 , Al 2 O 3 and Mg (externally added) OH
  • examples thereof include a glass-based ceramic material containing at least one of 2 and a glass-based material containing Si-B-Ba-Sr-Ca-Mg-Al-Li-O-based material.
  • the Mg 2 SiO 4 + BaO-Nd 2 O 3 -TiO 2 referred to here may be made of either Mg 2 SiO 4 or BaO-Nd 2 O 3 -TiO 2 as the main material.
  • Mg 2 SiO 4 as a ceramic filler
  • TiO 2 and SrTiO 3 as an external addition
  • Si-B-Li-Mg- as a glass-based material.
  • examples thereof include a glass-based ceramic material containing an Sr—Zn—O system.
  • SiO 2 as a ceramic filler
  • Al 2 O 3 as an external addition
  • Si-B-Ba as a glass-based material.
  • glass-based ceramic materials containing -Sr-Ca-Mg-Al-Li-O-based and Ba-Al-Si-Zr-Ti-Mg-Mn-O-based.
  • the total weight of the ceramic filler, external addition, and glass-based material is 100% by weight.
  • the conductive component contained in the baking electrode may be, for example, any metal of Cu, Ag, Au, Pt, Ta, W, Ni, Fe, Cr, Mo, Ti, Pd, and Ru, or may be used. It may be an alloy containing one or more kinds of metals selected from these groups as a main component.
  • the baking electrode preferably contains Cu, Ag or Au as a conductive component, and more preferably contains Cu or Ag.
  • the multilayer structure 121 is an electronic component. More specifically, the multilayer structure 121 is an LC composite component. More specifically, the multilayer structure 121 is an LC filter.
  • FIG. 37 shows a cross-sectional view of the multilayer structure 121 cut along a plane parallel to the stacking direction.
  • the vertical direction in FIG. 37 is the stacking direction and the thickness direction.
  • FIG. 38 shows a cross-sectional view taken along the line XXXVIII-XXXVIII in FIG. 37.
  • FIG. 39 shows a cross-sectional view taken along the line XXXIX-XXXIX in FIG. 37.
  • FIG. 37 is a cross-sectional view taken along the line XXXVII-XXXVII in FIG. 38
  • FIG. 37 is a cross-sectional view taken along the line XXXVII-XXXVII in FIG. 39.
  • the multilayer structure 121 has a main surface 10.
  • the multilayer structure 121 includes a first conductor 311, a second conductor 321 and a third conductor 331.
  • the first conductor 311 extends parallel to the main surface 10.
  • the second conductor 321 extends parallel to the main surface 10 and is arranged at a position different from that of the first conductor 311 in the thickness direction of the multilayer structure 121.
  • the third conductor 331 has a shape extending in at least one direction when viewed from a direction perpendicular to the main surface 10.
  • the third conductor 331 is arranged at a position aligned with each of the first conductor 311 and the second conductor 321.
  • At least a part of the first conductor 311 is included, and at least one of the second conductors 321 is included. The part is included.
  • the first conductor 311 and the second conductor 321 are arranged so as to sandwich an insulator in between, so that they exhibit a function as a capacitive element, that is, a capacitor. Since each of the first conductor 311 and the second conductor 321 is not a path through which a large current passes, the thickness is generally thin.
  • the third conductor 331 exhibits a function as an inductive element, that is, an inductor due to the laminated structure of the circuit. Since the third conductor 331 is a path through which a current directly passes, it is required to increase the cross-sectional area as a conductor in order to prevent signal attenuation. The signal attenuation here is an insertion loss.
  • a via connection is made from the portion A of the third conductor 331 to a lower layer.
  • the portion B of the third conductor 331 has a via connection with the portion C of the third conductor 332 shown in FIG. 39.
  • the effects as described in the first embodiment can be obtained between the first conductor 311 and the second conductor 321 and the third conductor 331. That is, when the cross section perpendicular to the main surface 10 is viewed, at least a part of the first conductor 311 is included in the range higher than the lower end of the third conductor 331 and lower than the upper end of the third conductor 331, and the second conductor 2 Since at least a part of the conductor 321 is included, the deformation of the first conductor 311 and the second conductor 321 is also suppressed. Therefore, it is possible to suppress the generation of unintended parasitic components during firing.
  • the multilayer structure 121 further includes a first conductor 312, a second conductor 322, and a third conductor 332. Also among the first conductor 312, the second conductor 322, and the third conductor 332, the positional relationship and the size of the cross-sectional shape are described among the first conductor 311 and the second conductor 321 and the third conductor 331. The same relationship as we did was established. From the portion D of the third conductor 332, a via connection to a higher layer is made. The same effect as described between the first conductor 311, the second conductor 321 and the third conductor 331 can be obtained between the first conductor 312, the second conductor 322, and the third conductor 332.
  • the multilayer structure 122 is a multilayer substrate, and more specifically, a ceramic multilayer substrate.
  • the multilayer structure 122 may be a resin multilayer substrate or an electronic component.
  • the effect of suppressing the deformation of the first conductor and the second conductor by the presence of the third conductor is obtained as the positions of the first conductor and the second conductor are closer to the position of the third conductor. Further, this effect is obtained as the positions of the first conductor and the second conductor are closer to the center in the thickness direction of the third conductor.
  • FIG. 40 shows a cross-sectional view of the multilayer structure 122.
  • the thickness of the third conductor 33 is T.
  • the side AB is a vertical side and the third conductor 33
  • a rectangle R1 has a side having a length L extended in a direction away from the side as a horizontal side.
  • the length L is 6 times T.
  • F is the distance between the first conductor 31 and the second conductor 32 that are closer to the third conductor 33 and the third conductor 33
  • F ⁇ L 6T.
  • the second conductor 32 is closer to the third conductor 33 than the first conductor 31, but this is just an example, and the first conductor 31 is the third conductor 32 than the second conductor 32. It may be located close to the conductor 33, and the first conductor 31 and the second conductor 32 may be at the same distance from the third conductor 33.
  • the first conductor 31 and the second conductor 32 since at least a part of at least one of the first conductor 31 and the second conductor 32 is within the range of the rectangle R1, the first conductor 31 and the second conductor 32 become the third conductor 33. Since it is sufficiently close and the deformation of the first conductor 31 and the second conductor 32 is suppressed more effectively, the generation of unintended parasitic components during firing can be suppressed.
  • Insulator 10 Main surface, 13 Range, 21 1st insulating layer, 22 2nd insulating layer, 23 3rd insulating layer, 31,311,312 1st conductor, 32,321,322 2nd conductor, 33,331 , 332 3rd conductor, 33a, 33b (of the 3rd conductor), 34 4th conductor, 41 1st conductor film, 42 2nd resist film, 43 3rd resist film, 44 4th resist film, 61 1st substrate Metal layer, 62 second base metal layer, 71 first conductive layer, 71a, 71b (first conductive layer) part, 72 second conductive layer, 72a, 72b (second conductive layer) part, 73 third conductive layer.
  • Layer 81 1st opening, 82 2nd opening, 83 3rd opening, 84 4th opening, 101, 102, 103, 104, 105, 106, 107, 108, 109, 110, 121, 122 multilayer Structure.

Abstract

多層構造体（１０５）は、主面（１０）を有する多層構造体であって、主面（１０）に平行に延在する第１導体（３１）と、主面（１０）に平行に延在し、多層構造体（１０５）の厚さ方向に関して第１導体（３１）とは異なる位置に配置される第２導体（３２）と、主面（１０）に垂直な方向から見たときに少なくともいずれかの方向に延在する形状を有する第３導体（３３）とを備える。多層構造体（１０５）の厚さ方向における第３導体（３３）の下端より高く第３導体（３３）の上端より低い範囲内に、第１導体（３１）の少なくとも一部が含まれ、かつ、第２導体（３２）の少なくとも一部が含まれている。

Description

多層構造体およびその製造方法
　本発明は、多層構造体およびその製造方法に関するものである。
　特開２０００－３１３２８号公報（特許文献１）には、「セラミック多層配線基板」なるものが開示されている。このセラミック多層配線基板は、ＩＣチップ搭載面をなす表面の近傍にコンデンサを内蔵し、このコンデンサの電極層と略同一の材質からなる導体層を裏面近傍に備える。特許文献１では、基板の厚さ方向に見て、焼成収縮率の不均一さがバランスし、反りの少ないセラミック多層配線基板を実現できるとされている。
特開２０００－３１３２８号公報
　特許文献１に記載されているような多層配線基板を作るためには、シートを積み重ねて焼成するということが行なわれる。焼成する際にはシートが収縮することにより、その周辺の配線層の位置が変化し、意図しない寄生インダクタンスおよび／または寄生容量が生じるという問題があった。
　そこで、本発明は、焼成時の意図しない寄生成分の発生を抑制することができる多層構造体およびその製造方法を提供することを目的とする。
　上記目的を達成するため、本発明に基づく多層構造体は、主面を有する多層構造体であって、上記主面に平行に延在する第１導体と、上記主面に平行に延在し、厚さ方向に関して上記第１導体とは異なる位置に配置される第２導体と、上記主面に垂直な方向から見たときに少なくともいずれかの方向に延在する形状を有し、上記第１導体および上記第２導体のいずれに対しても並ぶ位置に配置される第３導体とを備える。上記主面に垂直な断面を見たとき、上記第３導体の下端より高く上記第３導体の上端より低い範囲内に、上記第１導体の少なくとも一部が含まれ、かつ、上記第２導体の少なくとも一部が含まれている。
　本発明によれば、第３導体の存在によって第１導体および第２導体の変形が抑制され、焼成時の意図しない寄生成分の発生を抑制することができる。
本発明に基づく実施の形態１における多層構造体の平面図である。 図１におけるＩＩ－ＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態２における多層構造体の平面図である。 図３におけるＩＶ－ＩＶ線に関する矢視断面図である。 本発明に基づく実施の形態２における多層構造体の第１の変形例の断面図である。 本発明に基づく実施の形態２における多層構造体の第２の変形例の断面図である。 本発明に基づく実施の形態３における多層構造体の断面図である。 本発明に基づく実施の形態４における多層構造体の断面図である。 本発明に基づく実施の形態５における多層構造体の断面図である。 本発明に基づく実施の形態６における多層構造体の断面図である。 図１０におけるＸＩ－ＸＩ線における矢視断面図である。 図１０におけるＸＩＩ－ＸＩＩ線における矢視断面図である。 本発明に基づく実施の形態７における多層構造体の断面図である。 図１３におけるＸＩＶ－ＸＩＶ線における矢視断面図である。 図１３におけるＸＶ－ＸＶ線における矢視断面図である。 本発明に基づく実施の形態８における多層構造体の平面図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第２の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第３の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第４の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第５の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第６の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第７の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第８の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第９の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１０の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１１の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１２の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１３の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１４の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１５の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１６の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１７の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１８の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第１９の説明図である。 本発明に基づく実施の形態９における多層構造体の製造方法の第２０の説明図である。 本発明に基づく実施の形態１０における多層構造体の断面図である。 図３７におけるＸＸＸＶＩＩＩ－ＸＸＸＶＩＩＩ線に関する矢視断面図である。 図３７におけるＸＸＸＩＸ－ＸＸＸＩＸ線に関する矢視断面図である。 本発明に基づく実施の形態１１における多層構造体の説明図である。 本発明に基づく実施の形態１１における多層構造体の第３導体の形状が丸みを帯びている場合の考え方の説明図である。 本発明に基づく実施の形態１１における多層構造体の好ましい条件の説明図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図２を参照して、本発明に基づく実施の形態１における多層構造体について説明する。本実施の形態における多層構造体１０１の平面図を図１に示す。図１におけるＩＩ－ＩＩ線に関する矢視断面図を図２に示す。ここで示す例においては、多層構造体１０１は、多層基板である。多層構造体１０１は、より具体的にはセラミック多層基板である。すなわち、多層構造体１０１は、セラミックグリーンシートを積層して焼成することによって形成されたものである。多層構造体１０１は、絶縁体２を備える。絶縁体２は、積層されたセラミックグリーンシートが焼成されることによって一体化して形成されたものである。多層構造体１０１は、表面または内部に導電体からなる配線などの構造物を含んでいる。
　多層構造体１０１は、主面１０を有する。多層構造体１０１は、第１導体３１と、第２導体３２と、第３導体３３とを備える。第１導体３１は、主面１０に平行に延在する。第２導体３２は、主面１０に平行に延在し、多層構造体１０１の厚さ方向に関して第１導体３１とは異なる位置に配置される。ただし、ここでいう「平行」とは、厳密な意味での平行とは限らず、多少の歪み、ずれ、誤差があってもよいものとする。すなわち、「平行」とは、ほぼ平行な状態も含むものとする。第３導体３３は、主面１０に垂直な方向から見たときに少なくともいずれかの方向に延在する形状を有する。第３導体３３は、第１導体３１および第２導体３２のいずれに対しても並ぶ位置に配置される。第３導体３３に関していう「いずれかの方向に延在する」とは、主面１０に垂直な方向以外のいずれかの方向に、最も長い形状を有する」という意味である。図２に示すように、主面１０に垂直な断面を見たとき、多層構造体１０１の厚さ方向における第３導体３３の下端より高く第３導体３３の上端より低い範囲内に、第１導体３１の少なくとも一部が含まれ、かつ、第２導体３２の少なくとも一部が含まれている。
　第１導体３１は、図２における紙面に垂直な方向に延在していてもよい。第２導体３２，第３導体３３についても同様である。
　焼成時には、導体はセラミックグリーンシートよりも収縮しにくいので、第３導体３３の存在によって周辺の変形が抑制される。本実施の形態では、主面１０に垂直な断面を見たとき、第３導体３３の下端より高く第３導体３３の上端より低い範囲内に、第１導体３１の少なくとも一部が含まれ、かつ、第２導体３２の少なくとも一部が含まれているので、第１導体３１および第２導体３２の変形も抑制される。したがって、焼成時の意図しない寄生成分の発生を抑制することができる。
　本実施の形態では、一例として、第３導体３３の周辺に第４導体３４も配置されている。このように、第１導体３１および第２導体３２以外の導体も配置されていてもよい。
　本実施の形態では、多層構造体１０１はセラミック多層基板であるものとして説明したが、これはあくまで一例である。多層構造体１０１は樹脂多層基板であってもよい。すなわち、絶縁体２は、セラミックであってもよく、樹脂であってもよい。多層構造体がセラミック多層基板の代わりに樹脂多層基板である場合には、本明細書においてセラミック多層基板の場合についてなされる説明の中の「セラミックグリーンシート」を「未硬化の樹脂シート」に読み替え、「焼成」を「硬化」に読み替えればよい。
　本実施の形態で示したように、主面１０に垂直な方向から見たときに、第１導体３１と第２導体３２とは、少なくとも一部において重なり合っていることが好ましい。この構成を採用することにより、第１導体３１と第２導体３２との間で生じる寄生成分が注目されるが、第３導体３３があることによって、第１導体３１と第２導体３２との間で生じる寄生成分が不所望に変動することを抑制することができるので、好都合である。
　本実施の形態で示したように、第１導体３１または第２導体３２の下面が第３導体３３の下面と同一平面上にあってもよい。逆に、第１導体３１または第２導体３２の上面が第３導体３３の上面と同一平面上にあってもよい。
　（実施の形態２）
　図３～図４を参照して、本発明に基づく実施の形態２における多層構造体について説明する。本実施の形態における多層構造体１０２の平面図を図３に示す。図３におけるＩＶ－ＩＶ線に関する矢視断面図を図４に示す。
　図１に示した多層構造体１０１では、第３導体３３から見て同じ側に第１導体３１および第２導体３２が配置されていたが、図３および図４に示す多層構造体１０２のように、第１導体３１と第２導体３２とが、第３導体３３から見て異なる側に配置されていてもよい。言い換えれば、第１導体３１と第２導体３２とが、第３導体３３を挟み込むような位置関係であってもよい。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。
　なお、図５に示す多層構造体１０３のように、他の導体である第４導体３４が第２導体３２と同じ高さにあってもよい。多層構造体１０３では、第４導体３４が第１導体３１より上側にあるが、図６に示す多層構造体１０４のように、第４導体３４が第１導体３１より下側にあってもよい。
　第１導体３１と第４導体３４とは、厚さ方向に関して互いに対向するように位置しているので、コンデンサ機能を発揮するが、本実施の形態で示したような構成を採用することにより、第１導体３１と第４導体３４との間で生じる寄生成分が不所望に変動することを抑制することができるので、好都合である。
　（実施の形態３）
　図７を参照して、本発明に基づく実施の形態３における多層構造体について説明する。本実施の形態における多層構造体１０５の断面図を図７に示す。
　多層構造体１０５の基本的な構成は、これまでの実施の形態で説明したのと同様である。多層構造体１０５においては、主面１０に垂直な断面を見たとき、多層構造体１０５の厚さ方向における第３導体３３の下端より高く第３導体３３の上端より低い範囲内に、第１導体３１の全体が含まれ、かつ、第２導体３２の全体が含まれている。ここで示す例では、第１導体３１の下面は、第３導体３３の下面より高い位置にあり、第２導体３２の上面は、第３導体３３の上面より低い位置にある。
　本実施の形態では、第１導体３１および第２導体３２の高さ方向の位置が上述のようになっているので、第３導体３３の存在による変形抑制の効果が大きく、したがって、焼成時の意図しない寄生成分の発生をより効果的に抑制することができる。
　なお、本実施の形態では、第２導体３２の方が第１導体３１より高い位置にあるが、これはあくまで一例であって、逆であってもよい。もし第１導体３１の方が第２導体３２より高い位置にある場合には、第１導体３１の上面は、第３導体３３の上面より低い位置にあり、第２導体３２の下面は、第３導体３３の下面より高い位置にあればよい。
　（実施の形態４）
　図８を参照して、本発明に基づく実施の形態４における多層構造体について説明する。本実施の形態における多層構造体１０６の断面図を図８に示す。多層構造体１０６の基本的な構成は、これまでに説明したものと同様である。図８に示すように、主面１０に垂直な断面を見たとき、多層構造体１０６の厚さ方向における第３導体３３の下端より高く第３導体３３の上端より低い範囲１３の内部に、第１導体３１の一部が含まれている。第１導体３１の他の一部は、範囲１３からはみ出している。第２導体３２については、範囲１３に全体が含まれている。このように、第１導体３１および第２導体３２のうちの一方の一部が、この範囲からはみ出していてもよい。第１導体３１の代わりに第２導体３２の一部が範囲１３からはみ出していてもよい。第１導体３１の一部が範囲１３からはみ出し、なおかつ、第２導体３２の一部が範囲１３からはみ出していてもよい。
　本実施の形態においても、実施の形態１で説明した効果をある程度は得ることができる。
　（実施の形態５）
　図９を参照して、本発明に基づく実施の形態５における多層構造体について説明する。本実施の形態における多層構造体１０７の断面図を図９に示す。多層構造体１０７の基本的な構成は、これまでに説明したものと同様である。
　多層構造体１０７においては、第１導体３１および第２導体３２のうち少なくとも一方が、第３導体３３に接続されている。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。
　（実施の形態６）
　図１０～図１２を参照して、本発明に基づく実施の形態６における多層構造体について説明する。本実施の形態における多層構造体１０８の断面図を図１０に示す。多層構造体１０８の基本的な構成は、これまでに説明したものと同様である。ただし、多層構造体１０８においては、第３導体３３が２つに分かれている。すなわち、第３導体３３は、部分３３ａ，３３ｂを備える。図１０におけるＸＩ－ＸＩ線における矢視断面図を図１１に示す。図１０におけるＸＩＩ－ＸＩＩ線における矢視断面図を図１２に示す。
　第１導体３１より上側に第２導体３２が配置されている。第２導体３２の少なくとも一部は第１導体３１の少なくとも一部と重なっている。第１導体３１は、部分３３ａに接続されている。第２導体３２は、部分３３ｂに接続されている。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。
　（実施の形態７）
　図１３～図１５を参照して、本発明に基づく実施の形態７における多層構造体について説明する。本実施の形態における多層構造体１０９の断面図を図１３に示す。多層構造体１０９の基本的な構成は、これまでに説明したものと同様である。ただし、多層構造体１０９においては、第３導体３３が２つに分かれている。すなわち、第３導体３３は、部分３３ａ，３３ｂを備える。図１３におけるＸＩＶ－ＸＩＶ線における矢視断面図を図１４に示す。図１３におけるＸＶ－ＸＶ線における矢視断面図を図１５に示す。平面図で見たとき、第１導体３１および第２導体３２は、それぞれ折れ線状である。第１導体３１の中間の一部と、第２導体３２の中間の一部とは重なっている。第１導体３１の中間の一部と第２導体３２の中間の一部とが重なっている部分は、第３導体３３の部分３３ａ，３３ｂによって挟まれている。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。
　（実施の形態８）
　図１６を参照して、本発明に基づく実施の形態８における多層構造体について説明する。本実施の形態における多層構造体１１０の平面図を図１６に示す。平面図で見たとき、第３導体３３は、折れ線状となっている。第１導体３１と第２導体３２とは、第３導体３３の一部を挟み込むように位置している。断面図で見たときには、図４、図６、図７で示したようないずれかの構成であってよい。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。
　（実施の形態９）
　図１７～図３６を参照して、本発明に基づく実施の形態９における多層構造体の製造方法について説明する。
　これまでのいずれかの実施の形態で説明した多層構造体、または、実施の形態１０以降において後述する多層構造体を得るための多層構造体の製造方法である。本実施の形態における多層構造体の製造方法は、第１絶縁層の上面に第１下地金属層を形成する工程と、前記第１下地金属層の上側に第１レジスト膜を配置する工程と、前記第１レジスト膜に第１開口部を形成することによって前記第１下地金属層を部分的に露出させる工程と、前記第１開口部から前記第１下地金属層が露出する部分において前記第１下地金属層の上面にめっきにより第１導電層を形成する工程と、前記第１レジスト膜を除去する工程と、前記第１導電層に覆われていない部分の前記第１下地金属層を除去する工程と、前記第１導電層の一部の上にのみ第２レジスト膜を配置する工程と、前記第１絶縁層および前記第１導電層を覆って前記第２レジスト膜を露出させるように、第２絶縁層を形成する工程と、前記第２レジスト膜を除去することによって、前記第１導電層の一部を露出させるように、前記第２絶縁層に第２開口部を形成する工程と、前記第２絶縁層の上面に第２下地金属層を形成する工程と、前記第２下地金属層の上側に第３レジスト膜を配置する工程と、前記第３レジスト膜に、前記第２開口部に対応する第３開口部および他の領域における第４開口部を形成する工程と、前記第３開口部および第２開口部を通じて前記第１導電層が露出する部分において、前記第１導電層の上面にめっきにより第２導電層を形成しつつ、前記第４開口部から前記第２下地金属層が露出する部分において、前記第２下地金属層の上面にめっきにより第３導電層を形成する工程と、前記第３レジスト膜を除去する工程と、前記第３導電層に覆われていない部分の前記第２下地金属層を除去する工程と、前記第２絶縁層、前記第２導電層および前記第３導電層を覆うように、第３絶縁層を形成する工程とを含む。この製造方法は、いわゆるビルドアップ方式である。この製造方法の各工程について、図面を参照しながら、以下に詳しく説明する。
　図１７に示すように、まず、第１絶縁層２１を用意する。図１８に示すように、第１絶縁層２１の上面に第１下地金属層６１を形成する工程を行なう。第１下地金属層６１は、たとえばＴｉ膜の上にＣｕ膜を重ねた２層構造の膜であってよい。第１下地金属層６１は、たとえばスパッタによって形成することとしてよい。第１下地金属層６１の厚みは、たとえば１μｍ未満である。
　図１９に示すように、第１下地金属層６１の上側に第１レジスト膜４１を配置する工程を行なう。第１レジスト膜４１は、たとえばドライフィルムレジストであってよい。図２０に示すように、第１レジスト膜４１に第１開口部８１を形成することによって第１下地金属層６１を部分的に露出させる工程を行なう。第１開口部８１の形成は、露光および現像によって行なうこととしてよい。
　図２１に示すように、第１開口部８１から第１下地金属層６１が露出する部分において第１下地金属層６１の上面にめっきにより第１導電層７１を形成する工程を行なう。第１導電層７１は、部分７１ａと、部分７１ｂとを含む。図２２に示すように、第１レジスト膜４１を除去する工程を行なう。図２３に示すように、第１導電層７１に覆われていない部分の第１下地金属層６１を除去する工程を行なう。
　図２４に示すように、第１導電層７１の一部の上にのみ第２レジスト膜４２を配置する工程を行なう。ここでは、第１導電層７１の一部とは部分７１ｂである。
　図２５に示すように、第１絶縁層２１および第１導電層７１を覆って第２レジスト膜４２を露出させるように、第２絶縁層２２を形成する工程を行なう。この工程を行なう前は、第１導電層７１のうち部分７１ａが露出していたが、この工程を行なったことによって、部分７１ａは第２絶縁層２２によって覆われる。
　図２６に示すように、第２レジスト膜４２を除去することによって、第１導電層７１の一部を露出させるように、第２絶縁層２２に第２開口部８２を形成する工程を行なう。ここでは、第２開口部８２を介して、第１導電層７１の一部である部分７１ｂが露出する。
　図２７に示すように、第２絶縁層２２の上面に第２下地金属層６２を形成する工程を行なう。図２８に示すように、第２下地金属層６２の上側に第３レジスト膜４３を配置する工程を行なう。ここで示す例では、第３レジスト膜４３はシート状のものとして用意され、第２下地金属層６２の上側に載せられている。図２９に示すように、第３レジスト膜４３に、第２開口部８２に対応する第３開口部８３および他の領域における第４開口部８４を形成する工程を行なう。
　図３０～図３３に示すように、第３開口部８３および第２開口部８２を通じて第１導電層７１が露出する部分において、第１導電層７１の上面にめっきにより第２導電層７２を形成しつつ、第４開口部８４から第２下地金属層６２が露出する部分において、第２下地金属層６２の上面にめっきにより第３導電層７３を形成する工程を行なう。この工程の内訳をより詳細に述べると、まず、図３０に示すように、第３開口部８３および第２開口部８２を通じて第１導電層７１が露出する部分において、第１導電層７１の上面にめっきにより第２導電層の部分７２ａを形成しつつ、第４開口部８４から第２下地金属層６２が露出する部分において、第２下地金属層６２の上面にめっきにより第３導電層７３を形成する。次に、図３１に示すように、第４レジスト膜４４を配置する。第４レジスト膜４４はシート状のものとして用意され、第３レジスト膜４３および第３導電層７３の上側に載せられている。さらに図３２に示すように、第４レジスト膜４４のうち第３開口部８３および第２開口部８２の上方に位置する部分を除去する。第４レジスト膜４４の部分的除去は、露光および現像によって行なうこととしてよい。さらに図３３に示すように、第２導電層の部分７２ａの上面にめっきにより部分７２ｂを形成する。ここで示す例では、部分７２ｂの上面は、第３導電層７３の上面と同じ高さにある。部分７２ｂの上面が第３導電層７３の上面より高い位置となるように部分７２ｂを形成してもよい。部分７２ａと部分７２ｂとを合わせたものが、第２導電層７２となる。
　図３４に示すように、第３レジスト膜４３を除去する工程を行なう。図３５に示すように、第３導電層７３に覆われていない部分の第２下地金属層６２を除去する工程を行なう。図３６に示すように、第２絶縁層２２、第２導電層７２および第３導電層７３を覆うように、第３絶縁層２３を形成する工程を行なう。
　これを焼成することによって、図４に示した多層構造体１０２を得ることができる。第１絶縁層２１、第２絶縁層２２、第３絶縁層２３は、樹脂層であってもセラミック層であってもよい。これらが樹脂層である場合、その材料は、たとえばポリイミド樹脂であってよい。第２絶縁層２２および第３絶縁層２３が樹脂層である場合、ペースト状の樹脂を塗布することによって形成することができる。第２絶縁層２２および第３絶縁層２３がセラミック層である場合、ペースト状のセラミックを塗布することによって形成することができる。図３６では、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３の境界線が表示されているが、これは説明の便宜のために表示しているものである。焼成後、境界線は見えなくなっていてもよい。
　図３６における第１導電層７１の部分７１ａと第１下地金属層６１とを合わせたものが、第１導体３１となる。第２導電層７２と第１下地金属層６１とを合わせたものが、第３導体３３となる。第３導電層７３と第２下地金属層６２とを合わせたものが、第２導体３２となる。
　本実施の形態では、図４に示した多層構造体１０２を製造する例を示したが、他の多層構造体についても、同様の考え方を適用して製造することができる。
　なお、第１導体および第２導体のうちいずれか一方が多層構造体の表面に配置されていてもよい。この場合、第３導体の一部が多層構造体の表面に配置されていてもよい。
　ここまで、「多層構造体」という名称を用いてきたが、多層構造体とは、多層基板を当然に含む概念であり、さらに、何らかの材料を積層することによって作製される電子部品も含む概念である。多層構造体といった場合、積層型の電子部品も含まれるので、この概念にはたとえば積層型のフィルタも含まれる。積層型のフィルタとしては、たとえば積層型のＬＣフィルタを挙げることができる。
　なお、本発明の適用対象となる多層構造体がセラミック多層基板である場合の材料について、さらに詳しく説明する。
　多層構造体の本体を構成する基材セラミック層は、低温焼結セラミック材料を含有することが好ましい。
　「低温焼結セラミック材料」とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、Ａｇ、Ｃｕなどとの同時焼成が可能である材料を意味する。
　基材セラミック層に含有される低温焼結セラミック材料は、たとえば、クオーツ、アルミナ、フォルステライトなどのセラミック材料にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ－ＭｇＯ－Ａｌ2Ｏ3－ＳｉＯ2系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料などであってもよい。基材セラミック層に含有される低温焼結セラミック材料としては、さらに、ＢａＯ－Ａｌ2Ｏ3－ＳｉＯ2系セラミック材料、Ａｌ2Ｏ3－ＣａＯ－ＳｉＯ2－ＭｇＯ－Ｂ2Ｏ3系セラミック材料などを用いた非ガラス系低温焼結セラミック材料などであってもよい。
　電子部品本体の内部に設けられる内部配線導体は、導電成分を含有する。ここでいう「内部配線導体」とは、内部導体膜およびビアホール導体のことである。内部配線導体に含有される導電成分としては、たとえば、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｔａ、Ｗ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｏ、Ｔｉ、Ｐｄ、Ｒｕのいずれかの金属であってもよく、あるいはこれらの群から選択される１以上の種類の金属を主成分とする合金であってもよい。内部配線導体は、導電成分として、Ａｕ、ＡｇまたはＣｕを含有することが好ましく、ＡｇまたはＣｕを含有することがより好ましい。Ａｕ、ＡｇおよびＣｕは低抵抗であるので、これらは、特にセラミック電子部品が高周波用途である場合に適している。
　多層構造体の本体を構成する基材セラミック層は、積層フィルタなどのＬＣ複合部品に用いられるセラミック材料であってもよい。
　このような条件を満たす材料の第１の例としては、たとえば、セラミックフィラーとしてＭｇ2ＳｉＯ4＋ＢａＯ－Ｎｄ2Ｏ3－ＴｉＯ2、外添加でＭｎＣＯ3、ＳｉＯ2、Ａｌ2Ｏ3、Ｍｇ（ＯＨ）2のうち少なくとも１種、またガラス系としてＳｉ－Ｂ－Ｂａ－Ｓｒ－Ｃａ－Ｍｇ－Ａｌ－Ｌｉ－Ｏ系を含有するガラス系セラミック材料が挙げられる。ここでいうＭｇ2ＳｉＯ4＋ＢａＯ－Ｎｄ2Ｏ3－ＴｉＯ2は、Ｍｇ2ＳｉＯ4およびＢａＯ－Ｎｄ2Ｏ3－ＴｉＯ2のいずれか一方を主材料とするものであってもよい。
　このような条件を満たす材料の第２の例としては、たとえば、セラミックフィラーとしてＭｇ2ＳｉＯ4、外添加でＴｉＯ2、ＳｒＴｉＯ3のうち少なくとも一種、またガラス系としてＳｉ－Ｂ－Ｌｉ－Ｍｇ－Ｓｒ－Ｚｎ－Ｏ系を含有するガラス系セラミック材料が挙げられる。
　このような条件を満たす材料の第３の例としては、たとえば、セラミックフィラーとしてＳｉＯ2、外添加でＡｌ2Ｏ3、Ｍｇ（ＯＨ）2のうち少なくとも一種、またガラス系としてＳｉ－Ｂ－Ｂａ－Ｓｒ－Ｃａ－Ｍｇ－Ａｌ－Ｌｉ－Ｏ系およびＢａ－Ａｌ－Ｓｉ－Ｚｒ－Ｔｉ－Ｍｇ－Ｍｎ－Ｏ系を含有するガラス系セラミック材料が挙げられる。
　なお、ここで挙げた各種ガラス系セラミック材料においては、セラミックフィラー、外添加、ガラス系を合わせて１００重量％となるようにしている。
　焼付電極に含有される導電成分としては、たとえば、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｔａ、Ｗ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｏ、Ｔｉ、Ｐｄ、Ｒｕのいずれかの金属であってもよく、あるいはこれらの群から選択される１以上の種類の金属を主成分とする合金であってもよい。焼付電極は、導電成分として、Ｃｕ、ＡｇまたはＡｕを含有することが好ましく、ＣｕまたはＡｇを含有することがより好ましい。
　（実施の形態１０）
　図３７～図３９を参照して、本発明に基づく実施の形態１０における多層構造体について説明する。ここで示す例においては、多層構造体１２１は、電子部品である。より具体的には、多層構造体１２１は、ＬＣ複合部品である。より具体的には、多層構造体１２１は、ＬＣフィルタである。
　多層構造体１２１を積層方向に平行な面で切った断面図を図３７に示す。図３７における上下方向が積層方向であり、厚さ方向である。図３７におけるＸＸＸＶＩＩＩ－ＸＸＸＶＩＩＩ線に関する矢視断面図を図３８に示す。図３７におけるＸＸＸＩＸ－ＸＸＸＩＸ線に関する矢視断面図を図３９に示す。
　逆に、図３８におけるＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に関する矢視断面図が図３７であり、図３９におけるＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に関する矢視断面図が図３７である。
　多層構造体１２１は、主面１０を有する。多層構造体１２１は、第１導体３１１と、第２導体３２１と、第３導体３３１とを備える。第１導体３１１は、主面１０に平行に延在する。第２導体３２１は、主面１０に平行に延在し、多層構造体１２１の厚さ方向に関して第１導体３１１とは異なる位置に配置される。第３導体３３１は、主面１０に垂直な方向から見たときに少なくともいずれかの方向に延在する形状を有する。第３導体３３１は、第１導体３１１および第２導体３２１のいずれに対しても並ぶ位置に配置される。多層構造体１２１の厚さ方向における第３導体３３１の下端より高く第３導体３３１の上端より低い範囲内に、第１導体３１１の少なくとも一部が含まれ、かつ、第２導体３２１の少なくとも一部が含まれている。
　第１導体３１１および第２導体３２１は、絶縁体を間に挟むように配置されていることによって容量性素子すなわちキャパシタとしての機能を発揮するものである。第１導体３１１および第２導体３２１の各々は、大電流が通り抜ける経路ではないので、一般的に厚みは薄いものである。
　一方、第３導体３３１は、周回回路の積層構造によって誘導性素子すなわちインダクタとしての機能を発揮するものである。第３導体３３１は、直接、電流が通過する経路であるので、信号の減衰を防ぐために、導体としての断面積を大きくすることが求められる。ここでいう信号の減衰とは、挿入損失のことである。第３導体３３１の部位Ａからは、より下の層へのビア接続がなされる。第３導体３３１の部位Ｂは、図３９に示される第３導体３３２の部位Ｃとの間でビア接続がなされる。
　これらの素子の静電容量の値、インダクタンスの値は、直接的にフィルタの遮断および通過に関する特性に影響を与えるので、意図しない寄生容量の変動は極力低減することが望まれる。
　本実施の形態では、第１導体３１１、第２導体３２１、および第３導体３３１の間において、実施の形態１で説明したような効果が得られる。すなわち、主面１０に垂直な断面を見たとき、第３導体３３１の下端より高く第３導体３３１の上端より低い範囲内に、第１導体３１１の少なくとも一部が含まれ、かつ、第２導体３２１の少なくとも一部が含まれているので、第１導体３１１および第２導体３２１の変形も抑制される。したがって、焼成時の意図しない寄生成分の発生を抑制することができる。
　なお、多層構造体１２１は、さらに、第１導体３１２と、第２導体３２２と、第３導体３３２とを備える。第１導体３１２、第２導体３２２、および第３導体３３２の間においても、位置関係および断面形状の大きさに関しては、第１導体３１１、第２導体３２１、および第３導体３３１の間で説明したのと同様の関係が成り立っている。第３導体３３２の部位Ｄからは、より上の層へのビア接続がなされる。第１導体３１２、第２導体３２２、および第３導体３３２の間においても、第１導体３１１、第２導体３２１、および第３導体３３１の間で説明したのと同様の効果が得られる。
　（実施の形態１１）
　図４０～図４１を参照して、本発明に基づく実施の形態１１における多層構造体について説明する。ここで示す例においては、多層構造体１２２は、多層基板であり、より具体的にはセラミック多層基板である。ただし、これはあくまで一例である。多層構造体１２２は、樹脂多層基板であってもよく、電子部品であってもよい。
　第１導体および第２導体の変形を第３導体の存在によって抑制する効果は、第１導体および第２導体の位置が第３導体の位置に近いほど得られる。また、この効果は、第１導体および第２導体の位置が第３導体の厚み方向の中心に近いほど得られる。
　多層構造体１２２の断面図を図４０に示す。第３導体３３の厚みはＴである。断面図において第３導体３３の第１導体３１および第２導体３２に近い側の端の上端が点Ａ、下端が点Ｂであるとすると、辺ＡＢを縦の辺とし、第３導体３３から遠ざかる向きにのばした長さＬの辺を横の辺とする長方形Ｒ１を想定する。長さＬは、Ｔの６倍とする。このような断面図で見たときに、第１導体３１および第２導体３２のうち少なくとも一方の少なくとも一部が長方形Ｒ１の範囲内に入っている。たとえば図４０に示すように、第１導体３１および第２導体３２のうち第３導体３３に近いものと、第３導体３３との間の距離をＦとすると、Ｆ≦Ｌ＝６Ｔである。ここでは、第２導体３２の方が第１導体３１よりも第３導体３３に近い位置にあるが、これはあくまで一例であって、第１導体３１の方が第２導体３２よりも第３導体３３に近い位置にあってもよく、第１導体３１と第２導体３２とが、第３導体３３から見て等しい距離であってもよい。
　なお、断面図で見たときの第３導体３３の形状が丸みを帯びている場合には、図４１に示すように、隣接する辺の延長線同士が交差する点をそれぞれ点Ａ，Ｂとみなせばよい。
　本実施の形態では、第１導体３１および第２導体３２のうち少なくとも一方の少なくとも一部が長方形Ｒ１の範囲内に入っているので、第１導体３１および第２導体３２が第３導体３３に十分に近く、第１導体３１および第２導体３２の変形がより効果的に抑制されるので、焼成時の意図しない寄生成分の発生を抑制することができる。
　さらに好ましい条件について、図４２を参照して説明する。断面図において線分ＡＢの中点Ｃから、線分ＡＢに垂直な方向に第３導体３３から距離Ｌだけ遠ざかった位置の点Ｄを想定し、三角形ＡＢＤを想定する。ＬはＴの６倍である。三角形ＡＢＤは、底辺が長さＴであり、高さがＬの二等辺三角形とみなすことができる。このような断面図で見たときに、第１導体３１および第２導体３２のうち少なくとも一方の少なくとも一部が三角形ＡＢＤの範囲内に入っていることが好ましい。この条件が満たされている場合には、第１導体３１および第２導体３２の変形がより効果的に抑制されるので、焼成時の意図しない寄生成分の発生をさらに抑制することができる。
　なお、三角形ＡＢＤを想定する際に、ここでは、Ｌ＝６Ｔとしたが、Ｌ＝３Ｔであればより好ましい。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　２　絶縁体、１０　主面、１３　範囲、２１　第１絶縁層、２２　第２絶縁層、２３　第３絶縁層、３１，３１１，３１２　第１導体、３２，３２１，３２２　第２導体、３３，３３１，３３２　第３導体、３３ａ，３３ｂ　（第３導体の）部分、３４　第４導体、４１　第１レジスト膜、４２　第２レジスト膜、４３　第３レジスト膜、４４　第４レジスト膜、６１　第１下地金属層、６２　第２下地金属層、７１　第１導電層、７１ａ，７１ｂ　（第１導電層の）部分、７２　第２導電層、７２ａ，７２ｂ　（第２導電層の）部分、７３　第３導電層、８１　第１開口部、８２　第２開口部、８３　第３開口部、８４　第４開口部、１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０，１２１，１２２　多層構造体。

Claims (8)

  1. 　主面を有する多層構造体であって、
    　前記主面に平行に延在する第１導体と、
    　前記主面に平行に延在し、前記多層構造体の厚さ方向に関して前記第１導体とは異なる位置に配置される第２導体と、
    　前記主面に垂直な方向から見たときに少なくともいずれかの方向に延在する形状を有する第３導体とを備え、
    　前記多層構造体の厚さ方向における前記第３導体の下端より高く前記第３導体の上端より低い範囲内に、前記第１導体の少なくとも一部が含まれ、かつ、前記第２導体の少なくとも一部が含まれている、多層構造体。
  2. 　前記多層構造体の厚さ方向における前記第３導体の下端より高く前記第３導体の上端より低い範囲内に、前記第１導体の全体が含まれ、かつ、前記第２導体の全体が含まれている、請求項１に記載の多層構造体。
  3. 　前記主面に垂直な方向から見たときに、前記第１導体と前記第２導体とは、少なくとも一部において重なり合っている、請求項１または２に記載の多層構造体。
  4. 　前記第１導体および前記第２導体のうち少なくとも一方が、前記第３導体に接続されている、請求項１から３のいずれか１項に記載の多層構造体。
  5. 　前記多層構造体は、多層基板である、請求項１から４のいずれか１項に記載の多層構造体。
  6. 　前記多層構造体は、電子部品である、請求項１から４のいずれか１項に記載の多層構造体。
  7. 　前記電子部品は、ＬＣ複合部品である、請求項６に記載の多層構造体。
  8. 　請求項１から７のいずれか１項に記載の多層構造体を得るための多層構造体の製造方法であって、
    　第１絶縁層の上面に第１下地金属層を形成する工程と、
    　前記第１下地金属層の上側に第１レジスト膜を配置する工程と、
    　前記第１レジスト膜に第１開口部を形成することによって前記第１下地金属層を部分的に露出させる工程と、
    　前記第１開口部から前記第１下地金属層が露出する部分において前記第１下地金属層の上面にめっきにより第１導電層を形成する工程と、
    　前記第１レジスト膜を除去する工程と、
    　前記第１導電層に覆われていない部分の前記第１下地金属層を除去する工程と、
    　前記第１導電層の一部の上にのみ第２レジスト膜を配置する工程と、
    　前記第１絶縁層および前記第１導電層を覆って前記第２レジスト膜を露出させるように、第２絶縁層を形成する工程と、
    　前記第２レジスト膜を除去することによって、前記第１導電層の一部を露出させるように、前記第２絶縁層に第２開口部を形成する工程と、
    　前記第２絶縁層の上面に第２下地金属層を形成する工程と、
    　前記第２下地金属層の上側に第３レジスト膜を配置する工程と、
    　前記第３レジスト膜に、前記第２開口部に対応する第３開口部および他の領域における第４開口部を形成する工程と、
    　前記第３開口部および第２開口部を通じて前記第１導電層が露出する部分において、前記第１導電層の上面にめっきにより第２導電層を形成しつつ、前記第４開口部から前記第２下地金属層が露出する部分において、前記第２下地金属層の上面にめっきにより第３導電層を形成する工程と、
    　前記第３レジスト膜を除去する工程と、
    　前記第３導電層に覆われていない部分の前記第２下地金属層を除去する工程と、
    　前記第２絶縁層、前記第２導電層および前記第３導電層を覆うように、第３絶縁層を形成する工程とを含む、多層構造体の製造方法。
PCT/JP2021/038730 2020-10-22 2021-10-20 多層構造体およびその製造方法 WO2022085715A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202190000808.3U CN220067840U (zh) 2020-10-22 2021-10-20 多层构造体
JP2022557579A JPWO2022085715A1 (ja) 2020-10-22 2021-10-20
US18/303,648 US20230262888A1 (en) 2020-10-22 2023-04-20 Multilayer structure and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-177476 2020-10-22
JP2020177476 2020-10-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/303,648 Continuation US20230262888A1 (en) 2020-10-22 2023-04-20 Multilayer structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2022085715A1 true WO2022085715A1 (ja) 2022-04-28

Family

ID=81290614

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/038730 WO2022085715A1 (ja) 2020-10-22 2021-10-20 多層構造体およびその製造方法

Country Status (4)

Country Link
US (1) US20230262888A1 (ja)
JP (1) JPWO2022085715A1 (ja)
CN (1) CN220067840U (ja)
WO (1) WO2022085715A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131161A (ja) * 1993-10-29 1995-05-19 Kyocera Corp セラミック回路基板
JP2005101368A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 配線基板
JP2005217579A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 高周波電力増幅モジュール及び携帯端末機器
JP2009206232A (ja) * 2008-02-27 2009-09-10 Kyocera Corp セラミック生成形体およびセラミック基板の製造方法
JP2012195471A (ja) * 2011-03-17 2012-10-11 Murata Mfg Co Ltd 積層基板の製造方法及び該方法で製造された積層基板
WO2015129601A1 (ja) * 2014-02-27 2015-09-03 株式会社村田製作所 電磁石の製造方法、および、電磁石
WO2020129945A1 (ja) * 2018-12-21 2020-06-25 株式会社村田製作所 積層体及び電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131161A (ja) * 1993-10-29 1995-05-19 Kyocera Corp セラミック回路基板
JP2005101368A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 配線基板
JP2005217579A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 高周波電力増幅モジュール及び携帯端末機器
JP2009206232A (ja) * 2008-02-27 2009-09-10 Kyocera Corp セラミック生成形体およびセラミック基板の製造方法
JP2012195471A (ja) * 2011-03-17 2012-10-11 Murata Mfg Co Ltd 積層基板の製造方法及び該方法で製造された積層基板
WO2015129601A1 (ja) * 2014-02-27 2015-09-03 株式会社村田製作所 電磁石の製造方法、および、電磁石
WO2020129945A1 (ja) * 2018-12-21 2020-06-25 株式会社村田製作所 積層体及び電子部品

Also Published As

Publication number Publication date
JPWO2022085715A1 (ja) 2022-04-28
US20230262888A1 (en) 2023-08-17
CN220067840U (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
JP5206775B2 (ja) 電子部品
JP6544080B2 (ja) コイル部品
US7375977B2 (en) Multilayered electronic component
JP4458093B2 (ja) 電子部品及び電子部品製造方法
WO2013058144A1 (ja) 複合電子部品
KR101811370B1 (ko) 복합 전자 부품 및 저항 소자
JP6064860B2 (ja) 複合電子部品及び複合電子部品の製造方法
TWI553829B (zh) 一種具有貫穿孔電感的高頻元件
KR101815443B1 (ko) 복합 전자 부품 및 저항 소자
KR101815442B1 (ko) 복합 전자 부품 및 저항 소자
JP2017191923A (ja) コイル電子部品
JP6677352B2 (ja) Ｌｃフィルタ
JP6673298B2 (ja) コイル部品
KR20180046262A (ko) 코일 전자 부품
WO2022085715A1 (ja) 多層構造体およびその製造方法
KR101963267B1 (ko) 적층 인덕터 및 그 실장기판
JP2010016141A (ja) 部品内蔵セラミックス基板およびその製造方法
JP7367713B2 (ja) インダクタ部品
JPH06163321A (ja) 高周波ｌｃ複合部品
KR20190108541A (ko) 칩 전자부품 및 그 실장기판
JP7355051B2 (ja) インダクタ部品および電子部品
WO2023181806A1 (ja) 電子部品
JP7435528B2 (ja) インダクタ部品
JP2022152861A (ja) インダクタ部品
KR0121767Y1 (ko) 다층 하이브리드회로

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21882856

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022557579

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202190000808.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21882856

Country of ref document: EP

Kind code of ref document: A1