JP2005101368A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2005101368A JP2005101368A JP2003334391A JP2003334391A JP2005101368A JP 2005101368 A JP2005101368 A JP 2005101368A JP 2003334391 A JP2003334391 A JP 2003334391A JP 2003334391 A JP2003334391 A JP 2003334391A JP 2005101368 A JP2005101368 A JP 2005101368A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- phase
- conductor
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
【課題】電力増幅素子等の発熱体素子による熱を効率的に基板裏面に放熱し、口径を大きくした場合においても、絶縁基板との間での熱膨張差の容易に軽減でき、信頼性に優れた配線基板を提供する。
【解決手段】複数の誘電体層を積層してなる誘電体基板2の表面に、発熱性素子4搭載面を具備すると共に、発熱性素子4搭載面から誘電体基板2の裏面にまで達する放熱体5とを具備する配線基板において、放熱体5が導体相6と誘電体相7とが混在した混合物からなり、その断面における最小径が0.3mm以上であることを特徴とする。具体的には、放熱体5の断面が、中心が誘電体相7、外周部が導体相6のドーナツ型形状からなる、中心が導体相5、周辺が導体を含有する誘電体相7からなるドーナツ型形状からなる、誘電体相7が導体相中に点在してなることを特徴とする。
【選択図】 図1
【解決手段】複数の誘電体層を積層してなる誘電体基板2の表面に、発熱性素子4搭載面を具備すると共に、発熱性素子4搭載面から誘電体基板2の裏面にまで達する放熱体5とを具備する配線基板において、放熱体5が導体相6と誘電体相7とが混在した混合物からなり、その断面における最小径が0.3mm以上であることを特徴とする。具体的には、放熱体5の断面が、中心が誘電体相7、外周部が導体相6のドーナツ型形状からなる、中心が導体相5、周辺が導体を含有する誘電体相7からなるドーナツ型形状からなる、誘電体相7が導体相中に点在してなることを特徴とする。
【選択図】 図1
Description
本発明は、携帯電話等の移動体通信機等に用いられる高周波モジュール、半導体素子封止用パッケージ等に好適に用いられる配線基板に関するものである。
近年、アナログあるいはデジタル携帯電話等の移動体通信機などに使用される半導体デバイスや電子部品に対する小型化・軽量化の要望が強くなっている。中でも送信部に用いられる高周波用電力増幅器は、電力増幅用トランジスタの小型化、モジュール化が進んでおり、高周波用電力増幅器から発生する熱によって、その部品のみならず、周囲の部品の特性に影響を及ぼすために、大電力出力時に放熱性を高めることが望まれている。
また、このような放熱性素子に対する放熱対策としては、絶縁基板上に搭載された発熱性素子の直下に、絶縁基板に形成した貫通穴内に放熱体を嵌め込んだり(特許文献1)、絶縁基板に放熱用のバイアホールを設ける(特許文献2,3)ことによって、発熱性素子から発生した熱を基板の裏面に放熱させることが提案されている。
特開2001−68615
特開平9−283700号
特開2003−100989
しかしながら、特許文献1のように、放熱用金属ブロックを基板内に嵌め込む構造では、気密性を損なうことなく金属ブロックを精度よくはめ込み、また接合工程も必要となる結果、工程が煩雑となり、コストの上昇は避けられなかった。
また、特許文献2、3のように、放熱用ビアホールを設ける構造では、通常、絶縁層に形成した貫通穴に導体ペーストを充填することによって放熱用バイアホールを形成するが、貫通穴の大きさが絶縁層の厚みに対して、大きくなりすぎると、導体ペーストが貫通穴から流れ出るために、絶縁層の厚みを厚くしなければ、孔径の大きな放熱用バイアホールを形成することができないために絶縁層の厚みも大きくならざる得なかった。
さらに、口径の大きい放熱用バイアホールを形成した場合、放熱用バイアホールと絶縁基板との熱膨張差から、放熱用バイアホールと絶縁基板との間に隙間が生じたり、絶縁基板にクラックが発生するなどの問題があった。
本発明は、上記従来技術における問題点に鑑みてなされたものであり、その目的は、大電力出力時には電力増幅用トランジスタによる発熱を抑え、口径を大きくした場合においても、絶縁基板との間での熱膨張差の容易に軽減でき、信頼性に優れた配線基板を提供することにある。
本発明の配線基板は、複数の誘電体層を積層してなる誘電体基板の表面に、発熱性素子搭載面を具備すると共に、前記発熱性素子搭載面から前記誘電体基板の裏面にまで達する放熱体とを具備する配線基板において、前記放熱体が導体相と誘電体相とが混在した混合物からなり、その断面における最小径が0.3mm以上であることを特徴とするものである。
前記放熱体としては、中心が誘電体相、外周部が導体相のドーナツ型形状からなるもの、中心が導体相、周辺が導体を含有する誘電体相からなるドーナツ型形状からなるもの、あるいは、前記誘電体相が前記導体相中に平面的におよび/または立体的に点在してなるもの、が挙げられる。
また、本発明によれば、前記誘電体層の発熱体形成箇所に、導体相および誘電体相が前記誘電体層と同じ厚みで埋設されてなることが望ましく、また、前記誘電体層の厚みが0.1mm以下であることが望ましい。
さらには、前記放熱体が、厚みが0.1mm以下の放熱体層の積層体によって形成されてなること、さらには、前記誘電体基板が、厚みが0.1mm以下の誘電体層中に、少なくとも導体層が同じ厚みで埋設された複合体の積層体からなることが望ましい。
本発明の配線基板によれば、放熱体が導体相と誘電体相とが混在した混合物からなり、その断面における最小径が0.3mm以上であることから、発熱性素子から発生した熱を背面に効率的に放熱することができることから、放熱フィン等の放熱用部材を別途設ける必要がなく、薄型化するグリーンシートや誘電体基板にも大口径の放熱体を構成できるため、工程数を増やすことなく低価格な配線基板となる。また、前記誘電体基板との熱膨張係数差を小さくすることができる結果、熱膨張差による誘電体基板へのクラックなどの発生を抑制することができ、配線基板の信頼性を高めることができる。
また、放熱体を、厚みが0.1mm以下の放熱体層の積層体によって形成し、同時に、前記誘電体基板を、厚みが0.1mm以下の誘電体層中に、少なくとも導体層が同じ厚みで埋設された複合体の積層体によって形成することによって、単純な積層工程のみによって、本発明の配線基板を作成することができる。
以下、図面に基づいて本発明を詳細に説明する。
図1は、本発明の配線基板の一実施例を示す(a)概略断面図、(b)複合体の概略断面図、(c)放熱体の構造を説明するためのx1−x1概略平面図である。同図に示した配線基板1において、2は誘電体基板であり、3は誘電体基板2に形成された高周波線路、4は発熱性素子、5は放熱体、6は放熱体5中の導体相、7は放熱体5中の誘電体相、8はボンディングワイヤ、9は垂直導体である。
本発明の配線基板2は、図1(b)に示すような少なくともセラミック誘電体材料を含有する誘電体層11の一部に、金属層12aが該誘電体層11aを貫通して同じ厚みで形成されてなる複合体Aを基本成分とし、この複合体Aの積層体から構成されるものである。
より具体的には、誘電体層11aおよび導体層12aの焼成後の厚みは、いずれも0.1mm以下、特に10〜50μm、さらには15〜30μmの薄層によって形成されていることが望ましく、これより、複雑な導体パターンを具備する配線基板を基板厚みを薄くした状態で形成することが可能となる。
かかる構造の配線基板によれば、複合体Aの誘電体層および導体層のパターンを変化させることによって、誘電体層と導体層とが2次元、3次元に複雑に配置された構造を形成すれることができる。
また、導体層12aは誘電体層11aを平面方向に伸びることによって平面回路となる配線導体層3を形成している。また、部分的に導体層12aを厚み方向に積み上げることにより、配線導体層3同士を電気的に接続する垂直導体9や、導体層12aが放熱体層として垂直方向に積層することによって、誘電体基板2の表面から裏面まで貫通した放熱体5を形成することができる。
本発明によれば、この放熱体5を形成するにあたり、複合体Aにおける誘電体層11aと導体層12aとの配置を制御することいよって、この複合体を積層した時に、誘電体相と導体相とが混在した放熱体5を形成することができる。
例えば、導体層12aのパターン形状等を変更することで、小径の放熱体、大口径の放熱体や、断面構造がドーナツ型形状となる放熱体や平面的に誘電体相を分散させた放熱体を形成することが出来る。さらに、各複合シートで導体層12aの位置を任意に変更することによって、放熱体5内の誘電体層を立体的に点在させることが出来る。
また導体パターン層は1種類の導体相で構成する必要はなく、導体相と、導体、誘電体を任意の割合で混合した相の複数相をスクリーン印刷等で形成しても差し支えなく、断面構造が内部に導体相、外周部に導体、誘電体を任意の割合で混合した相にすることで、放熱体で発生する応力を抑制する構造にすることが出来る。
その具体例を以下に説明すると、放熱体5は、図1(c)に示すように、略四角形状の導体相6の中心部に、誘電体相7が基板表面から裏面まで貫通して形成されたドーナツ型形状に形成されている。これによって、中心部に位置する誘電体相7が導体相6の熱膨張を抑制し、誘電体基板2との熱膨張差による応力を緩和させることができる。
図2は、誘電体相7が導体相6中に複数形成されたものであり、平面的に誘電体相7が点在した構造となっている。これによって、誘電体相7が応力を緩和する機能をさらに増すことができる(確認)。
図3は、複合体Aに形成した誘電体層11aの位置を各層毎に変更したものであり、これにより立体的に誘電体相7が点在した構造となっている。かかる構造によれば、誘電体相7が導体相6の熱膨張を平面方向および垂直方向に均一に緩和する機能をさらに増すことができる結果、さらに応力の発生を抑制できる。
図4は、放熱体5の中心部に導体相6を配置し、その周囲に誘電体相7aを配置したものである。特に、周囲の誘電体相7には、導体を任意の割合で混合した混合相で形成されていることが望ましく、これにより、導体相6と誘電体基板2との間で発生する応力をこの誘電体相7aが緩和する機能を有する。この場合の誘電体相7a中の導体成分の含有割合は10〜90体積%、望ましくは20〜80体積%である。
本発明によれば、上記のように放熱体を誘電体相と導体相との混合体によって形成するにあたり、放熱体5中における誘電体成分、導体成分の全体の比率として、導体成分を20〜80体積%、誘電体成分を80〜20体積%の混合体からなることが適当である。かかる比率とすることによって、熱膨張差による応力の発生を効果的に低減することができる。なお、この放熱体5中の誘電体相は、誘電体基板2を形成する誘電体材料と同一材料からなることが望ましい。
上記のようなモジュールを製造するための基本的な方法について図5、図6をもとに説明する。まず、製造にあたり、光硬化性誘電体スラリーおよび導体ペーストを調製する。
光硬化性誘電体スラリーは、少なくとも光硬化可能なモノマーおよびセラミック誘電体材料を含有する。スラリー調製にあたっては、望ましくは、セラミック粉末に、光硬化可能なモノマーと、光重合開始剤と、有機バインダと、可塑剤とを、有機溶剤に混合し、ボールミルで混練して調製する。
光硬化成分としては、光硬化可能なモノマーや光重合開始剤などが挙げられる。光硬化可能なモノマーとしては、低温で短時間の焼成工程に対応するために、熱分解性に優れたものであることが望ましい。また、光硬化可能なモノマーは、スリップ材の塗布・乾燥後の露光によって光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、2級もしくは3級炭素を有したモノマーが好ましく、例えば少なくとも1つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレート等が挙げられる。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートも有効である。また、光開始系材料としては、ベンゾフェノン類,アシロインエステル類化合物などが挙げられる。
また、有機バインダも、光硬化可能なモノマーと同様に熱分解性が良好であることが望まれ、同時にスリップの粘性を決めるものであるため、固形分との濡れ性も考慮することが必要である。本発明によれば、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。
有機溶剤としては、エチルカルビトールアセテート、ブチルセルソルブ、3メトキシブチルアセテートの群から選ばれる少なくとも1種が挙げられる。
各成分の含有量は、セラミック粉末100質量部あたり、光硬化モノマー及び光重合開始剤を5〜20質量部、有機バインダを10〜40質量部、可塑剤を1〜5質量部、有機溶剤を50〜100質量部の割合が適当である。
一方、導体ペーストは、平均粒径が1〜3μm程度の前記導体材料の粉末に、必要に応じてセラミック材料を添加した無機成分に対して、エチルセルロース、アクリル樹脂などの有機バインダを加え、さらにジブチルフタレート、αテルピネオール、ブチルカルビトール、2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートなどの適当な溶剤を混合し、3本ローラ等により均質に混練して調製される。
次に、上記の光硬化誘電体スラリーおよび導体ペーストを用いて以下の工程によって、複合シートを形成する。
まず、図5(a)に示すように、樹脂フィルムなどからなる光透過可能なキャリアフィルム20上に、前記導体ペーストをスクリーン印刷法などの一般的な印刷手法によって印刷、塗布して、光非透過性の所定の導体パターン層21を形成する。
次に、図5(b)に示すように、前記光硬化スラリーを、例えばドクターブレード法にて前記導体パターン層21の厚さ以上の厚さに塗布して所定の厚みで全面に塗布して光硬化セラミック層22を形成する。
そして、図5(c)に示すように、キャリアフィルム20の裏面より例えば超高圧水銀灯を光源として用いて露光を行う。この露光によって、導体パターン層21形成以外の領域の光硬化セラミック層22を光硬化させる。この露光工程においては、光硬化セラミック層22は、導体パターン層21形成以外の領域の光硬化セラミック層22では照射された光の量により裏面から一定の厚みまで光重合反応がおこり不溶化部を形成するが、導体パターン層21は紫外線を通過しないために、導体パターン層21上に形成されている光硬化セラミック層22は、光硬化可能なモノマーの光重合反応がおこらない溶化部となる。また、このときの露光量は、実質的に不溶化部の厚みが、導体パターン層21の厚みと同じになるように露光量が調整されることが望ましい。
その後、この光硬化セラミック層22全体を現像処理する。現像処理は、光硬化セラミック層22の溶化部を現像液で除去するもので、具体的には、例えば、トリエタノールアミン水溶液などを現像液として用いてスプレー現像、洗浄、乾燥を行う。この処理により、図5(d)に示すように、キャリアフィルム20上には、導体パターン層21と光硬化セラミック層22とが実質的に同一厚みで一体化した複合シートAが形成される。
なお、この複合シートAは、キャリアフィルム20から複合シートAを剥離することによって、図5(e)に示すような複合シートA単体を得ることができる。
次に、この複合シートAを用いて図1の配線基板を製造するにあたり、前記図5(a)〜(e)に従い、光硬化セラミック層22と所定のパターンの導体パターン層21が形成された複数の複合シートA1〜A14を作製する。
そして、図6(a)に示すように、これらの複合シートA1〜A14を位置あわせしながら、重ね合わせ一括して圧着することによって積層体23を形成する。また、複合シートの厚みが薄い場合には、キャリアフィルム20から剥離することなく、所定の基材表面にキャリアフィルム20が付いたまま重ね合わせ、キャリアフィルムを剥離する。その後、同じように複合シート表面に繰り返すことによって図6(b)と同様な積層体23を作製することができる。
なお、積層圧着時には、複合シートA中に含まれる有機バインダのガラス転移点以上の温度をかけながら行なうことが望ましい。また、複合シートA間に有機系接着剤を塗布して圧着してもよい。
そして、この積層体23を、所定の温度で焼成することによって、導体パターン層21によって3次元的な回路が形成された配線基板を作製することができる。なお、焼成にあたっては、作製された積層体23を脱バイ工程で、成形体中に含まれている有機バインダ、光硬化可能なモノマーを消失し、焼成工程にて窒素などの不活性雰囲気中で用いられたセラミック材料および導体材料が十分に焼成することのできる温度で焼成され、相対密度95%以上に緻密化される。
本発明における上記の配線基板において用いられるセラミック誘電体は、(1)Al2O3、AlN、Si3N4、SiCを主成分とする焼成温度が1100℃以上のセラミック材料、(2)少なくともSiO2およびBaO、CaO、SrO、MgOなどのアルカリ土類金属酸化物を含有する金属酸化物による混合物からなる1100℃以下、特に1050℃以下で焼成されるセラミック材料、(3)ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼結性のセラミック材料の群から選ばれる少なくとも1種が選択される。
用いられる(2)の混合物や、(3)のガラス組成物としては、SiO2−BaO−Al2O3系、SiO2−B2O3系、SiO2−B2O3−Al2O3系、SiO2−Al2O3−アルカリ金属酸化物系、さらにはこれらの系にアルカリ金属酸化物、ZnO、PbO、Pb、ZrO2、TiO2等を配合した組成物が挙げられる。(3)におけるセラミックフィラーとしては、Al2O3、SiO2、フォルステライト、コージェライト、ムライト、AlN、Si3N4、SiC、MgTiO3、CaTiO3の群から選ばれる少なくとも1種が挙げられ、ガラスに対して20〜80質量%の割合で混合されることが望ましい。
一方、導体パターン層は、セラミック材料の焼成温度に応じて種々組み合わせられ、例えば、セラミック材料が前記(1)の場合、タングステン、モリブデン、マンガンの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。
セラミック材料が前記(2)の場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。
上記の導体材料には、セラミック材料と同時焼成する上で、セラミック材料を構成する成分を含有することが望ましい。
本発明によれば、かかる製造方法によって、図5(a)におけるキャリアフィルム20の表面に形成される導体層21と誘電体22とを図1乃至図4に示した様々なパターンに形成するだけで図1乃至図4に示した複雑な放熱体構造を形成することができる。
また、図4のように、誘電体と導体との混合体を使用する場合には、予め、誘電体と導体との混合物からなるスラリーを調製した後、図5(a)の導体層21と同様に印刷塗布すればよく、その後、導体ペーストを印刷塗布した後に、光硬化性誘電体スラリー22を塗布すればよい。
図7は、本発明の配線基板を採用した高周波モジュールの概略断面図である。図7の高周波モジュール31において、32は配線基板であり、33は配線基板32に形成された高周波線路、34は配線基板32上に実装された電力増幅素子、35は配線基板32上に実装された受動素子部品、36は配線基板32上に実装されたチップ抵抗やチップコンデンサ等のチップ部品、37は配線基板32上に実装された出力検知制御部品、38は発熱性素子34の下部で配線基板32内に形成された放熱体、39は放熱体内に設けた誘電体相、40は放熱体38中の導体相である。41はボンディングワイヤであり、発熱性素子34と高周波線路33とを電気的に接続している。
電力増幅素子34は、Au/Sn、Au/Siや半田、熱硬化型Agペースト等のダイアタッチ材により固定されるとともに電気的にも接続されており、Au等から成る太さ0.03mm程度のボンディングワイヤ41により、配線基板32に形成した高周波線路33に接続される。
受動素子部品35としては、送信、受信を切り替えるアンテナスイッチや、周波数帯を分けるダイプレクサ、周波数で送信、受信を分離するSAWデュプレクサ、FBAR(Film Bulk Acoustic Resonator)、誘電体デュプレクサ、フィルタリングするSAWバンドバスフィルタ等が用いられる。
チップ部品36としては、電力増幅素子の整合回路やバイアス回路として使用される、表面実装型のチップ抵抗やチップコンデンサ等が用いられる。出力検知制御部品37としては、カプラ、検波ダイオード、温度補償回路が内蔵された自動出力制御ICやディテクタIC等が挙げられる。
配線基板32上面に電力増幅素子34や、受動素子部品35、チップ部品36、出力検知制御部品37を搭載あるいは実装した後、配線基板32上面を覆うように絶縁性樹脂42によって封止されて、高周波モジュール31が完成する。
絶縁性樹脂42には例えばエポキシ系樹脂やシリコーン系樹脂などを用い、発熱性素子34のワイヤボンディング後に真空印刷や金型で絶縁性樹脂をモールドし、乾燥・硬化させることにより封止する。
また、図8は本発明の配線基板を採用した半導体封止用パッケージの概略断面図である。図8の半導体封止用パッケージ41において、42は配線基板であり、情報処理用IC43が配線基板42上に実装されている。情報処理用IC43は配線基板42上に形成された高周波線路44とボンディングワイヤ45を介して接続されている。46は、情報処理用IC43の実装部の直下に形成された放熱体である。放熱体46は導体相47と誘電体相48で構成されている。また、情報処理用IC43の信頼性を高める為、蓋49を金錫等でろう付けすることによって気密に封止されている。
厚さ100μmのPET(ポリエチレンテレフタレート)からなる光透過可能なキャリアフィルム上に、導体ペーストをスクリーン印刷法により印刷して、厚さ20μmの端子電極、高周波線路を形成する導体パターン層を形成した。尚、導体ペーストは、Ag粉末にバリウムホウ珪酸ガラス粉末と、エチルセルロース、有機溶剤として2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートを加え3本ロールミルで混合したものを使用した。
次に、上記導体パターン層の上に、感光性誘電体スラリーをドクターブレード法により塗布乾燥し、導体パターンの存在しない場所での乾燥後の厚みが28μmとなるように光硬化セラミック誘電体層を形成した。
感光性スラリーは、セラミック原料粉末100質量部と、光硬化可能なモノマー(ポリオキシエチル化トリメチロールプロパントリアクリレート)8質量部と、有機バインダ(アルキルメタクリレート)35質量部と、可塑剤を3質量部、有機溶剤(エチルカルビトールアセテート)に混合し、ボールミルで混練して作製した。
セラミック原料粉末は、0.95モルMgTiO3−0.05モルCaTiO3で表される主成分100質量部に対して、BをB2O3換算で10質量部、LiをLiCO3換算で5質量部添加したものを用いた。
次に、キャリアフィルムの裏面側より光硬化セラミック層の裏面に、超高圧水銀灯(照度30mW/cm2)を光源として2秒間全面露光した。そして希釈濃度2.5%のトリエタノールアミン水溶液を現像液として用いて30秒間スプレー現像を行った。この後、現像後の純水洗浄の後、乾燥を行った。
こうして、出来上がった光硬化セラミック層は、電極層上の溶化部が現像により除去され電極層が露出して、その結果、電極層と、光硬化セラミック層とが一体化した焼成後の厚みが50μmの複合シートを作製することができた。
同様に、内部配線導体層用、表面配線導体層用、ビア導体用および放熱体における導体相の導体パターン層を具備した、焼成後の厚みが50μmの延べ15層の複合シートを作製した。
上記のようにして作製した複合シートより、それぞれキャリアフィルムを剥離し、順番に位置合わせを行いながら、または、積層後にキャリアフィルムを剥離して、順次積層処理をおこなった。この後、プレス機を用いて、プレス圧1トン、温度60℃にて5分間プレスを行い、積層体を圧着した。その後、大気中で300℃、4時間脱バインダ処理をした後、900℃大気中で6時間焼成を行い、配線基板を作製した。
次に、配線基板に鉛フリー半田を印刷後、チップ部品をリフロー炉にて半田実装した後、銀ペーストを塗布し電力増幅素子を実装し金でボンディングを行った。その後、エポキシ系樹脂を用いて樹脂封止を行った。
なお、放熱体として、断面の最小径が0.1〜1mmの放熱体の構造を変えた配線基板を用意した。図1乃至図3において、誘電体相は、直径が0.03mmの大きさで点在させた。また図4の放熱体においては、直径が0.05〜0.2mmの導体を中心におき、その周囲に直径が0.1〜0.8mmの誘電体と導体との混合体からなる誘電体相を設けた。これにバイアス電圧3.4V、リファレンス電圧を2.85V印加し、電力増幅素子モジュールからの出力が28dBmとなるように入力電力を加えた。この条件で、配線基板の裏面温度を熱電対で計測した。さらに、この配線基板を−40℃から+125℃の温度サイクル試験にて1000サイクルを行い、試験後の放熱体やその周辺のクラックの有無、気密性の不良がないか検査し、不良の発生数を表1に示した。
表1から明らかなように、放熱体を最小径を0.3mm以上とするとともに、導体相と誘電体相との混合相で構成することによって、優れた放熱性が得られた。
1・・・・・・・配線基板
2・・・・・・・誘電体基板
3・・・・・・・高周波線路
4・・・・・・・発熱性素子
5・・・・・・・放熱体
6・・・・・・・導体相
7・・・・・・・誘電体相
8・・・・・・・ボンディングワイヤ
2・・・・・・・誘電体基板
3・・・・・・・高周波線路
4・・・・・・・発熱性素子
5・・・・・・・放熱体
6・・・・・・・導体相
7・・・・・・・誘電体相
8・・・・・・・ボンディングワイヤ
Claims (10)
- 複数の誘電体層を積層してなる誘電体基板の表面に、発熱性素子搭載面を具備すると共に、前記発熱性素子搭載面から前記誘電体基板の裏面にまで達する放熱体とを具備する配線基板において、前記放熱体が導体相と誘電体相とが混在した混合物からなり、その断面における最小径が0.3mm以上であることを特徴とする配線基板。
- 前記放熱体の断面が、中心が誘電体相、外周部が導体相のドーナツ型形状からなることを特徴とする請求項1記載の配線基板。
- 前記放熱体が、中心が導体相、周辺が導体を含有する誘電体相からなるドーナツ型形状からなることを特徴とする請求項1記載の配線基板。
- 前記放熱体が、前記誘電体相が前記導体相中に点在してなることを特徴とする請求項1記載の配線基板。
- 前記誘電体相が、前記導体相に対して平面的に点在していることを特徴とする請求項4記載の配線基板。
- 前記誘電体相が、前記導体相に対して立体的に点在していることを特徴とする請求項4記載の配線基板。
- 前記誘電体層の発熱体形成箇所に、導体相および誘電体相が前記誘電体層と同じ厚みで埋設されてなることを特徴とする請求項1記載の配線基板。
- 前記誘電体層の厚みが0.1mm以下であることを特徴とする請求項1記載の配線基板。
- 前記放熱体が、厚みが0.1mm以下の放熱体層の積層体によって形成されてなることを特徴とする請求項1記載の配線基板。
- 前記誘電体基板が、厚みが0.1mm以下の誘電体層中に、少なくとも導体層が同じ厚みで埋設された複合体の積層体からなることを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003334391A JP2005101368A (ja) | 2003-09-25 | 2003-09-25 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003334391A JP2005101368A (ja) | 2003-09-25 | 2003-09-25 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101368A true JP2005101368A (ja) | 2005-04-14 |
Family
ID=34462094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003334391A Pending JP2005101368A (ja) | 2003-09-25 | 2003-09-25 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101368A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036172A (ja) * | 2005-11-28 | 2007-02-08 | Shin Kobe Electric Mach Co Ltd | 積層回路基板 |
JP2007036050A (ja) * | 2005-07-28 | 2007-02-08 | Shin Kobe Electric Mach Co Ltd | 積層回路基板の製造方法 |
RU204237U1 (ru) * | 2020-12-25 | 2021-05-17 | Акционерное общество "СЕТ-1" (АО "СЕТ-1") | Блок электронной аппаратуры беспилотного радиоуправляемого аппарата |
CN113838832A (zh) * | 2020-06-24 | 2021-12-24 | 欣兴电子股份有限公司 | 具散热结构的基板结构及其制造方法 |
WO2022085715A1 (ja) * | 2020-10-22 | 2022-04-28 | 株式会社村田製作所 | 多層構造体およびその製造方法 |
US11631659B2 (en) | 2019-02-04 | 2023-04-18 | Murata Manufacturing Co., Ltd. | High-frequency module and communication apparatus |
-
2003
- 2003-09-25 JP JP2003334391A patent/JP2005101368A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036050A (ja) * | 2005-07-28 | 2007-02-08 | Shin Kobe Electric Mach Co Ltd | 積層回路基板の製造方法 |
JP2007036172A (ja) * | 2005-11-28 | 2007-02-08 | Shin Kobe Electric Mach Co Ltd | 積層回路基板 |
US11631659B2 (en) | 2019-02-04 | 2023-04-18 | Murata Manufacturing Co., Ltd. | High-frequency module and communication apparatus |
CN113838832A (zh) * | 2020-06-24 | 2021-12-24 | 欣兴电子股份有限公司 | 具散热结构的基板结构及其制造方法 |
WO2022085715A1 (ja) * | 2020-10-22 | 2022-04-28 | 株式会社村田製作所 | 多層構造体およびその製造方法 |
RU204237U1 (ru) * | 2020-12-25 | 2021-05-17 | Акционерное общество "СЕТ-1" (АО "СЕТ-1") | Блок электронной аппаратуры беспилотного радиоуправляемого аппарата |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005101368A (ja) | 配線基板 | |
JP4044830B2 (ja) | 複合シートの製造方法、並びに積層部品の製造方法 | |
JP3677301B2 (ja) | セラミック回路基板及びセラミック回路基板の製造方法 | |
JP2005216999A (ja) | 多層配線基板、高周波モジュールおよび携帯端末機器 | |
JP2005101367A (ja) | 高周波モジュールおよび通信機器 | |
JP4061188B2 (ja) | 複合シートの製造方法および積層体の製造方法 | |
JP4922616B2 (ja) | 配線基板とその製造方法 | |
JP4360608B2 (ja) | 複合シートの製造方法、並びに積層部品の製造方法 | |
JP2005217580A (ja) | 高周波モジュール | |
JP4737958B2 (ja) | セラミック回路基板の製造方法 | |
JP4493399B2 (ja) | 複合シート及び積層部品の製造方法 | |
JP4072046B2 (ja) | 複合シートの製造方法および積層部品の製造方法 | |
JP2004296543A (ja) | 複合シートの製造方法、並びに積層部品の製造方法 | |
JP3236769B2 (ja) | セラミック基板及びその製造方法並びに分割回路基板 | |
JP2001044644A (ja) | 多層回路基板およびその製法 | |
JPH10289822A (ja) | 電子部品及びウエハ | |
JP4072045B2 (ja) | 複合シートの製造方法および積層部品の製造方法 | |
JP2005217051A (ja) | 複合シート及び積層部品並びにその製造方法 | |
JP2005217579A (ja) | 高周波電力増幅モジュール及び携帯端末機器 | |
JP4550560B2 (ja) | 感光性材料、感光性シート、およびそれを用いた多層回路基板の製造方法 | |
JP3563577B2 (ja) | 電子部品表面実装用基板 | |
JP2005159039A (ja) | 回路形成用積層体および回路基板 | |
JP2005072500A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
JP3500244B2 (ja) | セラミック基板の製造方法 | |
JP2005243785A (ja) | 高周波モジュールおよび携帯端末機器 |