JPH10289822A - 電子部品及びウエハ - Google Patents

電子部品及びウエハ

Info

Publication number
JPH10289822A
JPH10289822A JP9944897A JP9944897A JPH10289822A JP H10289822 A JPH10289822 A JP H10289822A JP 9944897 A JP9944897 A JP 9944897A JP 9944897 A JP9944897 A JP 9944897A JP H10289822 A JPH10289822 A JP H10289822A
Authority
JP
Japan
Prior art keywords
electronic component
glass
insulating layer
inorganic insulating
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9944897A
Other languages
English (en)
Inventor
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP9944897A priority Critical patent/JPH10289822A/ja
Priority to US09/147,852 priority patent/US6329715B1/en
Priority to EP97940456A priority patent/EP1014443A4/en
Priority to PCT/JP1997/003365 priority patent/WO1998012744A1/ja
Publication of JPH10289822A publication Critical patent/JPH10289822A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19011Structure including integrated passive components

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】 【課題】 導電パターンを高精度に微細化し、各回路素
子の定数値の精度を向上させた電子部品を提供する。 【解決手段】 基体1は、少なくとも1つの無機絶縁層
11を有する。無機絶縁層は、ガラス成分及びセラミッ
ク成分の複合組成物であり、研磨された面111を有す
る。導体パターン2は、研磨された面111上に設けら
れ、受動回路を構成する要素として用いられる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品及び電子
部品を担持するウエハに関する。本発明に係る電子部品
は、例えば、携帯電話、自動車電話等の無線機器、或い
はその他各種通信機器等の分野において利用される表面
実装高周波部品として好適なものである。
【0002】
【従来の技術】従来、100MHz以上の高周波回路では
各種の表面実装高周波部品が提案され実用化されてい
た。例えば特開平8-330136号公報、特開平8-330154号公
報、特開平8-330169号公報には高周波用コイルが開示さ
れている。これらの先行技術文献に開示された高周波用
コイルは、セラミック基体上にスパイラル(渦巻き)形
状のコイル電極パターンを形成し、このコイル電極パタ
ーンの両端を基体の対向する端部に引き出してチップコ
イルを構成していた。コイル電極形成手段としては、厚
膜印刷技術、湿式メッキ技術、薄膜技術、等が用いられ
る。
【0003】
【発明が解決しようとする課題】厚膜印刷技術による方
法では、半導体製造設備に比べれば簡易な製造設備で製
造が可能であるため製造コスト的に有利である。しか
し、スクリーン印刷によりパターンを形成するため、1
00ミクロン以下の極細のライン形成が困難である。し
かも、導体パターン印刷時に導体の滲みやかすれが発生
し、導体巾及び導体膜厚にばらつきを生じ易い。これら
の欠点のために、例えば高周波コイルでは、パターンの
微細化及び小型化に限界を生じること、インダクタンス
値がばらつき易いこと等の問題点を生じる。
【0004】湿式メッキ等の場合は、メッキ槽内におけ
るメッキ液の濃度を一定にするための管理が難しく、ま
た、メッキ液の廃液等に必要な処理設備が必要となるた
め製造設備としては大がかりになりやすい。そのため製
造コストは決して低くはならない。更に、セラミック基
体に直接メッキするためには無電解メッキを採用せざる
を得ず、メッキ膜を成長させるための時間がかかる上
に、メッキ膜厚も厚膜印刷技術を使った場合よりも厚く
することができない。そのため、例えば高周波コイルで
は、コイルQを高くすることが難しい。
【0005】薄膜技術は、電極パターンの微細化、電気
的特性の高精度化及び部品の小型化にきわめて有効であ
る。しかし、セラミック基体は、焼成に伴う反りが発生
するのが普通である。このため、セラミック基体を半導
体製造技術に適応させることが困難である。例えば、フ
ォトリソグラフィ工程において、フォトマスクと、セラ
ミック基体でなるウエハとの間の間隔が、ウエハの反り
のために、ウエハの面上の各点において異なった値にな
り、パターン精度が低下する。
【0006】本発明の課題は、導電パターンを高精度に
微細化し、形成される各回路素子の定数値の精度を向上
させると共に、小さなパターン領域で回路素子、及び、
回路素子の集合体である機能回路を設計しうる電子部品
を提供することである。
【0007】本発明のもう一つの課題は、表面の状態が
平滑で、且つ、欠陥及び反りのない基体を有する電子部
品を提供することである。本発明の更にもう一つの課題
は、切削性が良好で、量産性に優れた基体を有する電子
部品を提供することである。
【0008】
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る電子部品は、基体と、導体パターン
とを含む。前記基体は、少なくとも1つの無機絶縁層を
有する。前記無機絶縁層は、セラミック成分及びガラス
成分を含む複合組成物でなり、研磨された面を有する。
前記導体パターンは、研磨された前記面上に設けられ、
受動回路を構成する要素として用いられる。
【0009】上述した発明に係る電子部品において、基
体は無機絶縁層を有し、無機絶縁層は研磨された面を有
している。従って、セラミック成分及びガラス成分を含
む複合組成物でなり、通常は焼結体となる無機絶縁層
に、焼成による反りが発生していたとしても、この反り
は研磨によって解消されており、このような反りのない
面に導体パターンを形成することができる。このため、
セラミック基体を半導体製造技術に適応させ、フォトリ
ソグラフィ工程において、高精度の導体パターンを形成
することが可能になる。よって、形成される各回路素子
の定数値の精度を向上させると共に、小さなパターン領
域で回路素子、及び、回路素子の集合体である機能回路
を設計しうる。
【0010】次に、セラミック成分及びガラス成分を含
む複合組成物でなる無機絶縁層は、成分の種類または成
分毎の含有量等の選択によって、良好な切削性を確保す
ることができる。従って、基体焼成時に発生する基体全
体の焼成反りや凹凸を、ラッピングによって容易に除去
することができる。また、成分の種類または成分毎の含
有量等の選択によって、表面の状態が平滑で、且つ、欠
陥がなく、しかも反りの少ない無機絶縁層を有する電子
部品を得ることもできる。
【0011】本発明において、導体パターンは受動回路
を構成する要素として用いられる。導体パターンは、単
独または他の構成要素と組み合わされて必要な受動回路
を構成する。受動回路は、具体的には、インダクタ、キ
ャパシタまたは抵抗の少なくとも1つを含む。上述した
受動回路は、単機能回路であってもよいし、それらのい
くつかを組み合わせた機能回路を構成してもよい。組み
合わせによる機能回路の代表例は、フィルタまたはカプ
ラ等である。導体パターン及び他の構成要素は、目的と
する受動回路に応じて、適宜選択される。
【0012】本発明の他の目的、特徴及び利点について
は、実施例である添付図面を参照して、さらに詳しく説
明する。
【0013】
【発明の実施の形態】図1は本発明に係る電子部品の斜
視図、図2は図1の2ー2線に沿った断面図、図3は図
1及び図2に示した電子部品の構造の理解のためにのみ
示した分解斜視図である。図示するように、本発明に係
る電子部品は、基体1と、導体パターン2とを含む。基
体1は、少なくとも1つの無機絶縁層11を有する。無
機絶縁層11は、セラミック成分及びガラス成分を含む
複合組成物でなり、研磨された面111を有する。導体
パターン2は、研磨された面111上に設けられ、受動
回路を構成する。
【0014】上述のように、無機絶縁層11は研磨され
た面111を有している。無機絶縁層11は、セラミッ
ク成分及びガラス成分を含む複合組成物でなるので、典
型的には焼結体となる。焼結体でなる無機絶縁層11
に、焼成による反りが発生していたとしても、この反り
は研磨によって解消されており、このような反りのない
面111に導体パターン2を形成することができる。こ
のため、セラミック基体を半導体製造技術に適応させ、
フォトリソグラフィ工程において、高精度の導体パター
ン2を形成することが可能になる。よって、導体パター
ン2によって形成される各回路素子の定数値の精度を向
上させると共に、小さなパターン領域で回路素子、及
び、回路素子の集合体である機能回路を設計しうる。
【0015】しかも、セラミック成分及びガラス成分を
含む複合組成物でなる無機絶縁層11は、ガラス成分と
セラミック成分との混合比、成分等を適切に選択するこ
とにより、切削性、基体強度、表面の平滑性等をほぼ同
時に満たすことができる。チップ化するためにダイシン
グソウ等で個別に分割する場合でも、良好な切削性を確
保し、量産性を向上させることができる。従って、基体
焼成時に発生する基体全体の焼成反りや凹凸を、ラッピ
ングによって容易に除去することができる。また、無機
絶縁層11を構成する無機成分の種類または成分毎の含
有量等の選択によって、表面の状態が平滑で、且つ、欠
陥がなく、しかも反りの少ない無機絶縁層11を有する
電子部品を得ることもできる。
【0016】セラミック成分及びガラス成分を含む複合
組成物でなる無機絶縁層11は、セラミック単体または
ガラス単体による絶縁層との対比において、欠陥が極め
て少なく、且つ、平滑性を有する基体とすることができ
る。また、セラミック成分を含有することにより、ガラ
ス単体よりも強度が大きくなる。また、ガラス単体の時
よりも基体製造時の流動性が低下することにより、多層
配線構造とすることができる。
【0017】セラミック成分及びガラス成分を含む複合
組成物でなる無機絶縁層11は、セラミック成分単体を
焼結させた場合に比べ、1000℃以下の比較的低温
で、且つ、約10分程度の短い焼成温度保持時間で焼成
が可能である。このため、セラミック成分単体を焼成さ
せる場合に比べ、製造設備的にも安価であり、製造時間
が短くなるため量産性がよい。
【0018】無機絶縁層11を構成するためのセラミッ
ク成分としては、アルミナ、マグネシア、スピネル、シ
リカ、ムライト、フォルステライト、ステアタイト、コ
ージェライト、ストロンチウム長石、石英、ケイ酸亜鉛
及びジルコニアの群から選ばれた少なくとも一種を含む
ものを用いることができる。
【0019】ガラス成分としては、ホウケイ酸ガラス、
鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウ
ケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス及
びホウケイ酸カリウムガラスの群から選ばれた少なくと
も一種を含むものを用いることができる。ガラス成分の
含有率は、複合組成物の全体積に対する体積比で50%
以上であることが望ましい。特に、体積比で60〜70
%の範囲が最適である。
【0020】本発明において、導体パターン2は受動回
路を構成する要素として用いられる。受動回路は、具体
的には、インダクタ、キャパシタまたは抵抗の少なくと
も1つを含む。上述した受動回路素子は、単機能素子と
して構成してもよいし、そのいくつかを組み合わせた機
能回路を構成してもよい。組み合わせによる機能回路の
代表例は、フィルタまたはカプラ等である。
【0021】本発明は、特に高周波領域で用いられる機
能回路に適している。機能回路を実現する場合、高周波
帯で低抵抗となる金や銀、銅といった導体を用いて導体
パターン2を構成することができる。実施例に示された
電子部品において、導体パターン2はスパイラル状のコ
イルとなっている。
【0022】基体1は、無機絶縁層11に導体ペースト
等をスピンコートすることができるよう、半導体ウエハ
と同様な円盤形状であることが望ましい。かかる円盤形
状基体1の場合、半導体ウエハ用製造の場合と同様に、
無機絶縁層11のラッピング、外周研磨、個別分割の各
加工工程等が必要となる。基体1を構成する無機絶縁層
11は、切削性が良好であるため、上述した各加工工程
を、極めて効率的に進めることができる。
【0023】実施例において、基体1は補強層12を含
んでいる。補強層12は無機絶縁層11の表面111と
は反対側において、無機絶縁層11と一体化されてい
る。上述した補強層12を有することにより、無機絶縁
層11を薄くしつつ、基体1の強度を確保することがで
きる。補強層12は、無機絶縁層11とは異なる材質の
ものであってもよいが、製造プロセスの一元化という観
点からは、同材質とすることが望ましい。
【0024】本発明に係る電子部品は、コイル及びコン
デンサ、抵抗等の単機能のチップ部品とすることが可能
である。また、フィルタ、カプラ等のLCR複合回路部
品にも適応が可能である。実施例は、チップコイルの例
を示している。チップコイルを実現する手段として、無
機絶縁層11上に渦巻き状の導体パターン2と2個の外
部接続の端子電極31、32を有している。端子電極3
1、32は、導電パターン2と同一の面に形成される。
かかる構造であると、導電パターン2と端子電極31、
32とを同一工程で形成できるので、量産効率がよく、
コスト的に有利になる。
【0025】導体パターン2の一方の引き出し部21
は、そのまま端子電極31に接続するが、導体パターン
2の他方の端部22は、無機絶縁層11を、厚み方向に
貫通するスルーホール電極23の一端に接続する。スル
ーホール電極23の一端は、無機絶縁層11と補強層1
2との間に形成されたリード導体24の一端に接続され
るリード導体24の他端は、無機絶縁層11を、厚み方
向に貫通するスルーホール電極25の一端に接続されて
いる。スルーホール電極25の他端は、無機絶縁層11
の面111上に形成された端子電極32に接続されてい
る。
【0026】導体パターン2の表面は保護膜4で覆い
(図2参照)、導体パターン2を外部雰囲気による酸化
等から保護する。また、端子電極31、32上には、表
面が平坦な半田膜または膨らんだ形状の半田膜33、3
4を形成する。
【0027】図4は図1〜図3に示したチップコイルで
なる電子部品5をマザーボード6に搭載した状態を示し
た図である。図示するように、本発明に係る電子部品で
あるチップコイル5は、導体パターン2の形成された面
111を、マザーボード6の搭載面60に向き合わせ
て、マザーボード6の上に搭載されている。端子電極3
1、32上に設けた半田層33、34は、マザーボード
6上の電極61、62上で半田リフロー等の熱処理によ
り溶融する。これにより、チップコイル5の端子電極3
1、32及びマザーボード6上の電極61、62が電気
的、機械的に接続される。
【0028】上記実施例では単機能のチップコイルにつ
いて述べたが、本発明は、高周波フィルタやカプラと言
った機能を有する電子部品にも適用が可能である。次に
その具体例を図5〜図7を参照して説明する。
【0029】図5は本発明に係る電子部品であるローパ
スフィルタの斜視図、図6は図5の6ー6線に沿った断
面図、図7は図5及び図6に示した電子部品の構造の理
解のためにのみ示した分解斜視図である。
【0030】図5及び図6を参照すると、実施例に示さ
れたローパスフィルタは、基体1と、導体パターン2と
を含む。基体1は、無機絶縁層11を有し、無機絶縁層
11は研磨された面111を有する。導体パターン2
は、研磨された面111の表面上に設けられている。実
施例において、研磨された面111とは反対側の面に、
補強層12が設けられている。
【0031】無機絶縁層11の研磨された面111の表
面上には、マイクロストリップラインでなる導体パター
ン200、201が形成されている。導体パターン20
0、201は、それぞれ必要なインダクタンスを得るた
めに、ラインインピーダンスと、ラインの長さとを決め
る必要がある。ラインの長さは、基体1の表面上で自由
に決められる。ラインインピーダンスは、マイクロスト
リップラインのライン幅及び厚み、マイクロストリップ
ラインとGND電極との間に挿入される無機絶縁層11
の厚み及びその比誘電率を考慮して設計される。
【0032】実施例において、補強層12が裏打ちされ
ている。かかる構造であると、無機絶縁層11の厚みを
変更した場合、補強層12の厚みを、無機絶縁層11の
厚み変化を補うような値に変更し、基体1の厚みを必要
な機械的強度を確保し得る厚さに保つことができる。こ
のため、無機絶縁層11の厚み変更により、マイクロス
トリップライン200及び201のラインインピーダン
スを自由に設定できる。
【0033】また、無機絶縁層11の表面111には、
導体パターン200または201に連続するように、導
体パターン202、203及び204が形成されてい
る。さらに、電極207〜210も形成されている。電
極207及び電極208は互いに対向するように形成さ
れ、電極209及び電極210は互いに対向するように
形成されている。また、無機絶縁層11と補強層12と
の間の界面には、その全面にわたって、グランド(GN
D)電極となる導体層205が設けられている。
【0034】無機絶縁層11の表面111には、さら
に、ローパスフィルタの入出力電極となる端子電極3
1、32が形成されている。参照符号215〜218は
入出力端子電極31、32と併用されるGND電極であ
る。GND電極215〜218は無機絶縁層11に設け
たスルーホール電極223〜226(図7参照)により
基体1の内部に形成された導体層205に接続されてい
る。
【0035】図8は図5〜図7に示したローパスフィル
タの電気回路接続図である。図8において、インダクタ
ンスL1およびL2は基体1の表面111に形成された
導体パターン200及び201により取得される。コン
デンサC1〜C3は、無機絶縁層11を間に挾んで対向
する導体パターン202、203、204と、導体層2
05との間で構成される。コンデンサC4は、基体1の
面111上で対向する電極207及び電極208の間で
取得され、コンデンサC5は基体1の面111上で対向
する電極209及び電極210との間で取得される。
【0036】基体表面上に形成された各電極は、導体ペ
ーストをスピンコート等により均一の厚みで塗布した
後、フォトリソグラフィ技術を適用して形成することが
好ましい。また、導電パターン2上には保護膜4が形成
されている(図6参照)。更に、入出力端子電極31、3
2及びGND電極215〜218上には半田プリコート
処理による半田層または半田バンプ35〜38が形成さ
れている(図7参照)。更に、基体1の内部に設けられた
GND電極205、スルーホール電極及びその他の絶縁
層は、前述した如く、同時焼結により形成されている。
【0037】図9は図5〜図8に示したローパスフィル
タをマザーボードに実装した状態を示す部分断面図であ
る。ローパスフィルタ5は、無機絶縁層11の研磨され
た面111がマザーボード6の搭載面60と対向するよ
うに配置される。そして、マザーボード6上に設けられ
た電子部品搭載端子51、52に、ローパスフィルタ5
の入出力端子電極31、32及びGND端子電極215
〜218がそれぞれ対応するマザーボード6上のそれぞ
れの搭載端子上にくるように搭載を行う。図示はされて
いないが、GND端子電極215〜218も、マザーボ
ード6の搭載面に設けられた搭載端子上に位置するよう
に位置決めされる。その後、半田リフロー等の熱処理を
行う。入出力端子31、32及びGND端子電極215
〜218の表面には半田プリコートまたは半田バンプ3
1〜38が付着されているので、半田プリコートまたは
半田バンプ31〜38が半田リフロー等の熱処理によっ
て溶融する。これにより、ローパスフィルタの入出力端
子31、32及びGND端子電極215〜218が、マ
ザーボード6上の搭載端子と電気的、機械的に接続され
る。
【0038】上述した半田付け作業により、マザーボー
ド6上のGND端子電極51、52に対しGND端子電
極215〜218が電気的接続されると共に、固着され
る。このときGND端子電極215〜218は、基体1
の内部に設けたスルーホール電極223〜226によ
り、同じく基体1の内部のGND電極層205に接続さ
れる。特に基体1の内部に設けられたGND電極層20
5は、無機絶縁膜11の面111に構成された回路パタ
ーン2を、外部(特に上方)から電磁気的にシールドする
構成となる。
【0039】実際の機器の高周波回路部では、金属製の
シールドカバーにより、高周波回路部の全体を覆う。そ
の際、高周波回路部に搭載された部品であって、搭載部
品の上面側がGND電位でシールドされていない部品
は、シールドカバーのGND電位の影響を受けるため
に、周波数特性が変化する。この傾向は周波数が高くな
るに従い顕著になる。実施例に示す電磁気的シールド構
造によれば上記現象を回避できる。
【0040】次に基体1の製造方法について図10〜図
14を参照して説明する。図10は本発明に係る電子部
品に用いられる基体の製造工程を示す分解斜視図であ
る。
【0041】まず、図10に示すように、焼成前の複数
枚の無機絶縁シート101〜106を順次に積層する。
無機絶縁シート101〜106の内、シート101に
は、多数のスルーホール電極が形成されており、そのラ
ンドパターン121がシート101の表面に現れてい
る。スルーホール電極及びそのランドパターン121
は、無機絶縁シート101にパンチング処理を施して形
成されたスルーホールに、導体ペーストを充てんするこ
とによって形成される。またシート102の上にはGN
D電極となる導体膜122が形成されている。無機絶縁
シート103〜106は基体全体の厚みを調整するため
に積層されたものであり、その枚数等は任意である。
【0042】無機絶縁シート101〜106を構成する
無機絶縁材料は、用途に応じて選定される。例えば、1
00MHzを越す高周波帯で使用する場合、絶縁材料の比
誘電率は15以下、好ましくは10以下であることが望
ましい。誘電率が大き過ぎると、前記のような高周波帯
では、形成されるパターン間の浮遊容量が無視できなく
なり、パターン設計に困難を伴うことになる また、スピンコート等を使用する場合、基体は、加工時
の切削性の良好さも必要である。従って、無機絶縁シー
ト101〜106の構成材料としては、ガラス材料を母
材とし、セラミック材料を骨材として混合した複合組成
物が最適である。
【0043】上記複合組成物を得る場合、構成材料は用
途に応じて選択する。高周波電子部品としての用途で
は、比誘電率(εr)や焼成温度等に応じ、例えば、アル
ミナ(εr≒10)、マグネシア(εr≒9)、スピネル
(εr≒9)、シリカ(εr≒4)、ムライト(εr≒6.
5)、フォルステライト(εr≒6)、ステアタイト(εr
≒6)、コージェライト(εr≒5)、ストロンチウム長
石(εr≒4)、石英(εr≒4)、ケイ酸亜鉛(εr≒4)
及びジルコニア(εr≒10)等から1種類以上を適宜選
択すればよい。
【0044】無機絶縁シート101〜106におけるガ
ラスの含有率は、体積率で50%以上、特に60〜70
%であることが好ましい。ガラスの含有率が前記範囲外
であると、複合構造となりにくく、強度及び成形性が低
下する。またガラス材料は、骨材であるセラミック材料
と同等程度の比誘電率を有することが望ましい。例とし
ては、ホウケイ酸ガラス、鉛ホウケイ酸ガラス、ホウケ
イ酸バリウムガラス、ホウケイ酸ストロンチウムガラ
ス、ホウケイ酸亜鉛ガラス及びホウケン酸カリウムガラ
ス等、一般にガラスフリットとして用いられるものがあ
り、特にホウケイ酸カリウムガラスまたはホウケイ酸ス
トロンチウムガラスが好適である。ガラスの組成として
はSiO2:50〜65重量%、Al2O3:5〜15重量%、B
2O3:8重量%以下、K2O、CaO、SrO、BaO及びMgOの1〜
4種:15〜40重量%、PbO:30重量%以下の例が
ある。上記組成には、更にBi2O3、TiO2、ZrO2、Y2O3
ら選ばれた1種以上が5重量%以下含有されてもよい。
【0045】このようなガラス材料を母材とし、セラミ
ック材料を骨材として混合した複合構造とした基体材料
は低温焼成が可能である。コイルの導体やコンデンサの
電極材料には特に制限はないが、本発明によれば、A
u、Ag、Ag−Pd、Cu、Pt等、1000℃程度
以下の温度で焼成する必要がある低抵抗材の導体材料を
使用することが好ましい。
【0046】無機絶縁シート101〜106による積層
体を得るための製造方法としては、各層間を簡易安定に
成形できるグリーンシート法が好ましい。グリーンシー
ト法では、まず、基体材料となるグリーンシートを作製
する。骨材となるセラミック粒子及びガラスフリットを
混合し、これにバインダ及び溶剤等でなるビヒクルを加
え、これらを混練してペースト(スラリー)とし、このペ
ーストを用いて、例えばドクターブレード法、押し出し
法等により、好ましくは0.05〜0.5mm程度の厚さ
のグリーンシートを所定枚数作製する。この場合、ガラ
スの粒径は、0.1〜5μm程度、セラミック粒子は1
〜8μm程度であることが好ましい。ビヒクルに含まれ
るバインダとしては、エチルセルロース、ポリビニルブ
チラール及びアクリル系樹脂等をあげることができる。
アクリル系樹脂の具体例としては、メタクリル樹脂及び
ブチルメタアクリレート等のアクリル系樹脂等がある。
溶剤の具体例としてはエチルセルロース、テルピネオー
ルまたはブチルカルビトール等がある。その他、各種分
散材、活性剤及び可塑剤等を、目的に応じて適宜用いる
ことができる。
【0047】次に、パンチングマシンや金型プレスを用
いて、グリーンシートに必要に応じてスルーホールを形
成する。その後、例えばスクリーン印刷法により、無機
絶縁シート101にスルーホール電極及びそのランドパ
ターン121を形成し、無機絶縁シート102に導体膜
122を形成する。無機絶縁シート101のスルーホー
ル電極及びランドパターン121は、無機絶縁シート1
01のスルーホール内に導体ペーストを充填することに
よって形成する。導体ペーストは、既に述べたように、
導電性粒子とガラスフリットとを混合し、これにビヒク
ルを加え、これらを混練してスラリー化することにより
作製することが好ましい。導体粒子の含有率は、80〜
95重量%程度であることが好ましい。また、導電性粒
子の平均粒径は、1.01〜5μm程度であることが好
ましい。
【0048】図10に示された無機絶縁シート101〜
106を重ね合わせた後、40〜120℃ 、50〜1
000Kgf/cm2程度で熱プレスを行い、一体化された無
機絶縁シート積層体を得る。この工程では、積層体中か
ら熱処理によりバインダを取り除き(脱バインダ)、10
00℃以下、好ましくは800〜1000℃程度、更に
好ましくは850〜900℃程度で約10分程度保持す
ることにより焼成する。焼成雰囲気としては、空気、O
2またはN2等の不活性ガス等を用いることができる。特
に、簡易で、低コストであるという点で空気が好まし
い。但し、導体材料としてCuを用いた場合には、不活
性ガス中で焼成することが好ましい。以上の工程によ
り、基体が完成する。
【0049】この後、図11に示すように、基体110
に打ち抜き加工を施してウエハ100を取り出す。ウエ
ハ100は、3インチ径であれば、±100ミクロン程
度の精度で加工する。これにより、スピンコート法やフ
ォトリソグラフィ技術を適用して、ウエハ100の表面
に導体パターンを形成することが可能になる。ウエハ化
は、積層体を焼成する前でも後でもよいが、実施例の場
合、ウエハ100がガラス成分とセラミック成分との複
合組成物でなるので、焼成後の加工が好ましい。
【0050】焼成前の場合は、積層体は柔らかい状態で
あるので、ウエハへの加工は容易だが、焼成工程により
焼成後の収縮(いわゆる焼き縮み)があるため上記のよう
なウエハ形状の精度をだすためには焼成後も再度加工を
行う必要がある。
【0051】これに対して、焼成後の加工の場合は、ウ
エハ100は、焼成によりそれ自体は硬くなっている
が、前述したようにガラス材料が体積比率として50%
以上、特に60〜70%程度になっているので、切削性
が良好である。よって超音波加工機などによる打ち抜き
加工を、容易に行うことができる。
【0052】得られたウエハ100は、焼成工程を経た
後であるので、全体に反りが生じている。半導体製造装
置を用い、スピンコート法やフォトリソグラフィ技術を
応用して導体パターン2を形成するためには、ウエハ1
00は真空チャックで吸着できなければならない。ま
た、フォトマスクにより導体パターン2を形成するた
め、フォトマスクとの密着性が必要であったり、またフ
ォトレジストが均一に塗布されたり、或いは光が均一に
照射される必要がある。そのためは、ウエハ100の表
面を研磨(ラッピング)し、ウエハ100の全体の反り
を、例えば、10ミクロン程度以下にする必要がある。
【0053】前述の如く、ウエハ100は切削性が良好
であるので、容易にラッピングを行うことができる。こ
れによりウエハ100の反りがなくなり、更にウエハ表
面の平滑性も良好になる。
【0054】図12はウエハ100のラッピング前の断
面の状態を示す図、図13はウエハ100のラッピング
後の断面の状態を示す図である。ラッピングにより、ウ
エハ100の表面にあったスルーホール電極のランドパ
ターン121は除去され、ランドパターンよりも小さな
面積のスルーホール電極123を露出させることができ
る。そのため、ウエハ100の表面での回路パターンを
設計する上で自由度が大きくなる。
【0055】更に、導体パターン2を形成するに当た
り、スピンコート法を用いて、ウエハ100の表面に、
導体ペーストやフォトレジストを、均一な塗膜となるよ
うに塗布する。スピンコートは、ウエハ100を回転さ
せ、その表面に導体ペーストやフォトレジストを滴下し
て拡散させることによって行なう。スピンコート法の適
用に当たっては、ウエハ100は円盤状とし、外周縁の
一部を面取りしておく。ウエハ100は切削性が良好で
あるので、面取り作業も容易に実行することができる。
【0056】図14はウエハ100を加工する箇所をま
とめた図である。図示するように、ウエハ100に対し
ては、外周面131の研磨加工、オリエンテーションフ
ラット132の超音波加工機等により打ち抜き加工、ウ
エハ100の表面133のラッピング加工、ウエハ10
0の縁の面取り加工134等が施される。ウエハ100
はガラス成分とセラミック成分との複合組成物でなるか
ら、いずれの加工も容易に実行することができる。上記
ラッピングや面取りといった加工は半導体ウエハの加工
と同一の方法であり、且つ、確立された方法である。ウ
エハ100は、半導体のウエハよりも切削性が良好であ
るから、当然のことながら、半導体ウエハよりも短時間
で加工することができる。
【0057】上述のようにして得られたウエハ100を
用い、本発明に係る電子部品であるチップコイル(図1
〜図3参照)を製造する方法について説明する。
【0058】無機絶縁層11の面111に、導体ペース
トをスピンコート等により均一の厚みに塗布する。無機
絶縁層11の面111は研磨された面であるから、無機
絶縁層11の面111に導体ペーストを、設定された均
一厚みになるように塗布し、塗布された導体ペースト膜
を焼結させることにより、均一な膜厚の導体膜を得るこ
とができる。この後、焼成した導体膜の表面を鏡面研磨
することが好ましく、これにより後で形成されるパター
ンの精度が向上する。
【0059】その後、導体膜上にフォトレジスト膜をス
ピンコート等により形成し、写真技術を応用して、フォ
トマスクを導体膜に密着させて露光、現像を行い、目的
のパターンを有するエッチングレジスト膜を形成する。
その後、無機絶縁層11の面111上に形成された導体
膜のうち、エッチングレジスト膜によって覆われていな
い露出部分を、エッチング液に浸すことにより、導体エ
ッチングを行い、目的の導体パターン2を形成する。
【0060】上記プロセスとは異なって、無機絶縁層1
1の面111に導体ペーストをスピンコート等した後
に、フォトリソグラフィ技術を適用することも可能であ
る。この場合、目的の導体パターンを形成した後に、導
体ペースト膜の焼結を行う。特に、導体ペースト2がフ
ォトレジストの機能を有していれば、塗布工程が1回で
済むため、工程が短縮され、量産性が向上する。
【0061】また、保護膜22は樹脂等により形成する
ことが好ましい。前述と同様にスピンコートとフォトリ
ソグラフィ技術を応用できる。一方、保護膜22のパタ
ーンは導体パターン2ほどの精度は要求されないため、
印刷法等を用いて成形してもよい。
【0062】更に、半田プリコートまたは半田バンプ3
3〜38(図2、図7参照)は、半田金属の蒸着、または
半田ペーストの印刷を行った後、半田リフロー等で熱処
理を行って形成するのが好ましい。
【0063】以上、図面を参照して具体的な実施例につ
いて説明したが、本発明は次のようにしても実施が可能
である。 (1)本発明は、チップコイルのほか、チップコンデサ
やチップ抵抗についても応用することが可能である。チ
ップコンデンサの場合は、基体表面上で電極を対向させ
る構造が適しており、フォトリソグラフィ技術の特長を
活かした高精度なチップコンデンサが得られる。また、
誘電層を導体で挟む通常のコンデンサ構造を、基体上に
付加したチップコンデンサを得ることもできる。導体に
よって挟まれる誘電層は誘電体ペーストをスピンコート
で塗布することによって形成し、誘電層がセラミック系
の場合は焼成を行い、樹脂系の場合は適切な温度で硬化
させる。樹脂系誘電層を使用する場合は誘電層上の電極
形成に当たって、スパッタまたは蒸着といった薄膜工程
を使用する必要がある。チップ抵抗の場合は、端子電極
はチップコイルと同様のプロセスによって形成すること
が可能である。抵抗体部分の形成についても、抵抗体ペ
ーストを使用すれば、導体ペーストと同等に扱え、チッ
プコイルと同様の工法を採用することが可能である。
【0064】(2)ローパスフィルタのほかにも、バン
ドパスフィルタ、ハイパスフィルタ、バンドリジェクシ
ョンフィルタ、カプラ、フェイズシフタ、更にはCRフ
ィルタ等、受動素子を使った回路に適用することも可能
である。
【0065】(3)実施例において、端子電極上に半田
プリコートや半田バンプを形成してあるが、半田プリコ
ートや半田バンプを形成せずに、端子電極をIC等で使
用されるワイヤボンディング用電極として用いることも
可能である。このような使い方としてはIC部品で行わ
れているマルチチップモジュール(MCM)に適してい
る。
【0066】
【発明の効果】以上説明したように、本発明によれば、
次のような効果を得ることができる。 (a)導電パターンを高精度に微細化し、形成される各
回路素子の定数値の精度を向上させると共に、小さなパ
ターン領域で回路素子、及び、回路素子の集合体である
機能回路を設計しうる電子部品を提供することができ
る。 (b)表面の状態が平滑で、且つ、欠陥がなく、しかも
反りのない基体を有する電子部品を提供することができ
る。 (c)切削性が良好で、量産性に優れた基体を有する電
子部品を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る電子部品の斜視図である。
【図2】図1の2ー2線に沿った断面図である。
【図3】図1及び図2に示した電子部品の構造の理解の
ためにのみ示した分解斜視図である。
【図4】図1〜図3に示したチップコイルでなる電子部
品をマザーボードに搭載した状態を示す部分断面図であ
る。
【図5】本発明に係る電子部品であるローパスフィルタ
の斜視図である。
【図6】図5の6ー6線に沿った断面図である。
【図7】図5及び図6に示した電子部品の構造の理解の
ためにのみ示した分解斜視図である。
【図8】図5〜図7に示したローパスフィルタの電気回
路接続図である。
【図9】図5〜図8に示したチップコイルをマザーボー
ドに実装した状態を示す部分断面図である。
【図10】本発明に係る基体を製造する工程を説明する
図である。
【図11】図10の工程の後の工程を説明する図であ
る。
【図12】ウエハのラッピング前の断面の状態を示す図
である。
【図13】ウエハのラッピング後の断面の状態を示す図
である。
【図14】ウエハを加工する箇所をまとめた図である。
【符号の説明】
1 基体 11 無機絶縁層 111 研磨された面 12 補強層 2 導体パターン 23、25 スルーホール電極 24 リード導体 31、32 端子電極 33、34 半田層

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】 基体と、導体パターンとを含む電子部品
    であって、 前記基体は、少なくとも1つの無機絶縁層を有し、 前記無機絶縁層は、セラミック成分及びガラス成分を含
    む複合組成物でなり、研磨された面を有しており、 前記導体パターンは、研磨された前記面上に設けられ、
    受動回路を構成する要素として用いられる電子部品。
  2. 【請求項2】 請求項1に記載された電子部品であっ
    て、 前記無機絶縁層は、焼結体でなる電子部品。
  3. 【請求項3】 請求項1に記載された電子部品であっ
    て、 前記セラミック成分は、アルミナ、マグネシア、スピネ
    ル、シリカ、ムライト、フォルステライト、ステアタイ
    ト、コージェライト、ストロンチウム長石、石英、ケイ
    酸亜鉛及びジルコニアの群から選ばれた少なくとも一種
    を含む電子部品。
  4. 【請求項4】 請求項1に記載された電子部品であっ
    て、 前記ガラス成分は、ホウケイ酸ガラス、鉛ホウケイ酸ガ
    ラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロン
    チウムガラス、ホウケイ酸亜鉛ガラス及びホウケイ酸カ
    リウムガラスの群から選ばれた少なくとも一種を含む電
    子部品。
  5. 【請求項5】 請求項1に記載された電子部品であっ
    て、 前記ガラス成分の含有率は、体積比で50%以上である
    電子部品。
  6. 【請求項6】 請求項5に記載された電子部品であっ
    て、 前記ガラス成分の含有率は、体積比で60〜70%であ
    る電子部品。
  7. 【請求項7】 請求項1に記載された電子部品であっ
    て、 取り出し電極を含み、前記取り出し電極は前記基体の研
    磨された前記面上に設けられている電子部品。
  8. 【請求項8】 請求項7に記載された電子部品であっ
    て、 前記取り出し電極は、表面に半田層を有する電子部品。
  9. 【請求項9】 請求項1に記載された電子部品であっ
    て、 前記受動回路は、インダクタ、キャパシタまたは抵抗の
    少なくとも1つを含む電子部品。
  10. 【請求項10】 請求項1に記載された電子部品であっ
    て、 前記受動回路は、フィルタまたはカプラ等を構成する電
    子部品。
  11. 【請求項11】 請求項1に記載された電子部品であっ
    て、 高周波領域で用いられる電子部品。
  12. 【請求項12】 請求項1に記載された電子部品であっ
    て、 前記基体は補強層を含み、前記補強層は前記無機絶縁層
    の前記一面とは反対側において前記無機絶縁層と一体化
    されている電子部品。
  13. 【請求項13】 請求項12に記載された電子部品であ
    って、 前記基体は導体膜を含み、前記導体膜は前記絶縁層と前
    記補強層との間に配置されている電子部品。
  14. 【請求項14】 請求項13に記載された電子部品であ
    って、 前記導体膜は前記導体パターンに電気的に接続されてい
    る電子部品。
  15. 【請求項15】 請求項13に記載された電子部品であ
    って、 前記導体膜は接地導体として用いられる電子部品。
  16. 【請求項16】 基体と、複数の電子部品要素とを含む
    ウエハであって、 前記基体は、少なくとも1つの無機絶縁層を有し、 前記無機絶縁層は、セラミック成分及びガラス成分を含
    む複合組成物でなり、研磨された面を有しており、 前記複数の電子部品要素のそれぞれは、導体パターンを
    含んでおり、前記導体パターンは、研磨された前記面上
    に設けられ、受動回路を構成する要素として用いられる
    ウエハ。
  17. 【請求項17】 請求項16に記載されたウエハであっ
    て、 前記無機絶縁層は、焼結体でなるウエハ。
  18. 【請求項18】 請求項16に記載されたウエハであっ
    て、 前記セラミック成分は、アルミナ、マグネシア、スピネ
    ル、シリカ、ムライト、フォルステライト、ステアタイ
    ト、コージェライト、ジルコニア、ストロンチウム長
    石、石英及びケイ酸亜鉛の群から選ばれた少なくとも一
    種を含むウエハ。
  19. 【請求項19】 請求項16に記載されたウエハであっ
    て、 前記ガラス成分は、ホウケイ酸ガラス、鉛ホウケイ酸ガ
    ラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロン
    チウムガラス、ホウケイ酸亜鉛ガラス及びホウケイ酸カ
    リウムガラスの群から選ばれた少なくとも一種を含むウ
    エハ。
  20. 【請求項20】 請求項16に記載されたウエハであっ
    て、 前記ガラス成分の含有率は、体積比で50%以上である
    ウエハ。
  21. 【請求項21】 請求項20に記載されたウエハであっ
    て、 前記ガラス成分の含有率は、体積比で60〜70%であ
    るウエハ。
  22. 【請求項22】 請求項16に記載されたウエハであっ
    て、 取り出し電極を含み、前記取り出し電極は前記基体の研
    磨された前記面上に設けられているウエハ。
  23. 【請求項23】 請求項16に記載されたウエハであっ
    て、 前記受動回路は、インダクタ、キャパシタまたは抵抗の
    少なくとも1つを含むウエハ。
  24. 【請求項24】 請求項16に記載されたウエハであっ
    て、 前記受動回路は、フィルタまたはカプラ等を構成するウ
    エハ。
  25. 【請求項25】 請求項16に記載されたウエハであっ
    て、 前記基体は補強層を含み、前記補強層は前記絶縁層の前
    記一面とは反対側において前記絶縁層と一体化されてい
    るウエハ。
  26. 【請求項26】 請求項25に記載されたウエハであっ
    て、 前記基体は導体膜を含み、前記導体膜は前記絶縁層と前
    記補強層との間に配置されているウエハ。
  27. 【請求項27】 請求項26に記載されたウエハであっ
    て、 前記導体膜は前記導体パターンに電気的に接続されてい
    るウエハ。
  28. 【請求項28】 請求項26に記載されたウエハであっ
    て、 前記導体膜は接地導体として用いられるウエハ。
JP9944897A 1996-09-20 1997-04-16 電子部品及びウエハ Pending JPH10289822A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9944897A JPH10289822A (ja) 1997-04-16 1997-04-16 電子部品及びウエハ
US09/147,852 US6329715B1 (en) 1996-09-20 1997-09-22 Passive electronic parts, IC parts, and wafer
EP97940456A EP1014443A4 (en) 1996-09-20 1997-09-22 PASSIVE ELECTRONIC COMPONENTS, INTEGRATED CIRCUIT ELEMENTS, AND DISC
PCT/JP1997/003365 WO1998012744A1 (fr) 1996-09-20 1997-09-22 Composants electroniques passifs, elements de circuit integre et plaquette

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9944897A JPH10289822A (ja) 1997-04-16 1997-04-16 電子部品及びウエハ

Publications (1)

Publication Number Publication Date
JPH10289822A true JPH10289822A (ja) 1998-10-27

Family

ID=14247647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9944897A Pending JPH10289822A (ja) 1996-09-20 1997-04-16 電子部品及びウエハ

Country Status (1)

Country Link
JP (1) JPH10289822A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323345A (ja) * 1999-05-11 2000-11-24 Tdk Corp 高周波電子部品及びその製造方法
JP2002217033A (ja) * 2001-01-19 2002-08-02 Kawasaki Steel Corp 平面磁気素子
JP2006024677A (ja) * 2004-07-07 2006-01-26 Murata Mfg Co Ltd 電子部品及びその製造方法
WO2007045497A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Elektrisches bauelement
CN103093922A (zh) * 2011-10-28 2013-05-08 Tdk株式会社 共模滤波器
US8525039B2 (en) 2007-01-30 2013-09-03 Murata Manufacturing Co., Ltd. Photosensitive glass paste and multilayer wiring chip component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323345A (ja) * 1999-05-11 2000-11-24 Tdk Corp 高周波電子部品及びその製造方法
JP2002217033A (ja) * 2001-01-19 2002-08-02 Kawasaki Steel Corp 平面磁気素子
JP2006024677A (ja) * 2004-07-07 2006-01-26 Murata Mfg Co Ltd 電子部品及びその製造方法
WO2007045497A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Elektrisches bauelement
US8730648B2 (en) 2005-10-20 2014-05-20 Epcos Ag Electrical component
US8525039B2 (en) 2007-01-30 2013-09-03 Murata Manufacturing Co., Ltd. Photosensitive glass paste and multilayer wiring chip component
CN103093922A (zh) * 2011-10-28 2013-05-08 Tdk株式会社 共模滤波器

Similar Documents

Publication Publication Date Title
US6329715B1 (en) Passive electronic parts, IC parts, and wafer
GB2367425A (en) Composite monolithic elctronic component
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JP2002094244A (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
JPH06112648A (ja) セラミック薄膜混成配線基板および製造方法
KR20010015440A (ko) 하이브리드 적층체 및 이의 제조방법
JP2006140537A (ja) 配線基板およびその製造方法
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
JPH10289822A (ja) 電子部品及びウエハ
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
US6477031B1 (en) Electronic component for high frequency signals and method for fabricating the same
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JPH11273997A (ja) 電子部品及びその製造方法
JP2000323345A (ja) 高周波電子部品及びその製造方法
JP4922616B2 (ja) 配線基板とその製造方法
JPH06151234A (ja) 積層電子部品及びその製造方法
JPH11329842A (ja) 電子部品及びその製造方法
JP3998079B2 (ja) 電子部品及びその製造方法
JPH1098158A (ja) Icチップ
JP2000323346A (ja) 高周波電子部品の製造方法
JP2001028474A (ja) 電子部品及びその製造方法
JP2004031699A (ja) セラミック回路基板及びその製造方法
JPH07297077A (ja) 積層コンデンサ基板の製造方法
JP2001044644A (ja) 多層回路基板およびその製法
JP4583123B2 (ja) 高周波モジュール

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040331

Free format text: JAPANESE INTERMEDIATE CODE: A02