JP2000323346A - 高周波電子部品の製造方法 - Google Patents

高周波電子部品の製造方法

Info

Publication number
JP2000323346A
JP2000323346A JP11132053A JP13205399A JP2000323346A JP 2000323346 A JP2000323346 A JP 2000323346A JP 11132053 A JP11132053 A JP 11132053A JP 13205399 A JP13205399 A JP 13205399A JP 2000323346 A JP2000323346 A JP 2000323346A
Authority
JP
Japan
Prior art keywords
conductive film
pattern
conductive
manufacturing
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11132053A
Other languages
English (en)
Inventor
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP11132053A priority Critical patent/JP2000323346A/ja
Publication of JP2000323346A publication Critical patent/JP2000323346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】 【課題】基板上にエッチング残留導体粒子が殆ど残るこ
とのない高周波電子部品を製造する方法を提供する。 【解決手段】基体となるウエハの表面上に導電ペースト
を塗布する。導電ペーストを乾燥させた後、第1回目の
焼成処理を行う。導電ペーストによる導電膜に対して、
パターン形成工程を実行する。第1回目の焼成処理にお
ける焼成温度よりも高い温度で、第2回目の焼成処理を
行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波電子部品及
びその製造方法に関する。本発明に係る高周波電子部品
は、例えば、携帯電話、自動車電話等を含む各種の通信
機器に用いられるもので、チップコイル、チップコンデ
ンサもしくはチップフィルタ等の単機能部品、またはこ
れらを組み合わせた複合部品を含む。本発明において、
ウエハとはこれらの単機能部品または複合部品を多数形
成してあり、または、形成するために供される基板をい
う。
【0002】
【従来の技術】従来、100MHz以上の高周波回路で
は、例えば、特開平9ー199365公報に開示されて
いるように、基板上に導電ペーストを用いて導電膜を形
成した後、エッチングにより、所定の導体パターンを形
成していた。
【0003】また、特公昭35ー3723号公報は、樹
脂基板上に銅ペーストを印刷し、乾燥させた後、電気メ
ッキによって銅メッキを施す方法を開示している。更
に、特許第2802181号公報は、セラミック基板上
に酸化された銅膜を形成した後、例えばPVD法等によ
って銅メッキを施す技術を開示している。
【0004】ところが、導体ぺ一ストの焼結によって導
電膜を形成し、この導電膜にエッチングによって導体パ
ターンを形成する場合、導体ぺ一スト中に含まれるガラ
スフリットが、基板に強く付着しているために、ガラス
フリットが、ある程度、基板表面に残留してしまう。
【0005】更に、この残留したガラスフリットには、
導体ぺ一スト中に含まれていた金属粒子も含まれてい
る。例えば、導体ぺ一ストとして銅を使用した場合、基
板のエッチング面は銅の粒子が残存する。また、銅は9
00℃以上の高温で焼成した方が高周波帯で低損失な導
体となるが、900℃以上の高温で焼成すると、銅自体
も基板側に拡散していく。
【0006】上述のように、基板に強く銅が拡散し、且
つ、基板表面に銅の粒子が残留した場合、基板表面上で
の誘電損失が悪化する。特に、エッチングにより高精細
なパターン形成した場合、導体間の距離も、狭く、細く
なるため、導体間で高周波損失を生じる。
【0007】また、高周波損失を改善方法として、エッ
チングで形成した導体パターンに、更に、無電解メッキ
法等により導体を付着させ、導体パターンの導体厚みを
厚くすることを検討した場合、基板のエッチング面に金
属粒子が残存しているため、その金属粒子が核となっ
て、メッキ金属が析出し、導体パターン間に短絡等の問
題が発生する。
【0008】更に、導体パターンを形成する誘電体基板
に、例えばガラスとセラミックのコンポジットの基板
(ガラスーセラミック基板)を使用した場合、銅ペ一ス
トを900℃以上の高温で焼成すると、基板が反り易く
なる。特に、ガラスーセラミック基板の表面に導体ぺ一
ストをベタパターンで印刷・焼成すると、導電膜の焼成
応力によりガラスーセラミック基板に反りが生じる。
【0009】
【発明が解決しようとする課題】本発明の課題は、基板
上にエッチング残留導体粒子が殆ど残ることのない高周
波電子部品を製造する方法を提供することである。
【0010】本発明のもう一つの課題は、基板表面への
導体拡散を阻止し得る高周波電子部品の製造方法を提供
することである。
【0011】本発明の更にもう一つの課題は、基板表面
における高周波損失を著しく低減し得る高周波電子部品
の製造方法を提供することである。
【0012】本発明の更にもう一つの課題は、エッチン
グ面におけるメッキ金属の析出を阻止し、導体パターン
間短絡を防止し得る高周波電子部品の製造方法を提供す
ることである。
【0013】本発明の更にもう一つの課題は、高精細
で、かつ、十分な付着強度を有する導体パターンを容易
に形成し得る高周波電子部品の製造方法を提供すること
である。
【0014】本発明の更にもう一つの課題は、高周波帯
域で、高いQ値を有する高周波電子部品を製造し得る方
法を提供することである。
【0015】本発明の更にもう一つの課題は、調整を必
要としない高精度な定数値を有する回路素子を、安定し
て製造し得る高周波電子部品の製造方法を提供すること
である。
【0016】本発明の更にもう一つの課題は、高精細パ
ターンを有する極めて小型の高周波電子部品を製造する
方法を提供することである。
【0017】
【課題を解決するための手段】本発明は、上述した課題
を解決する高周波電子部品の製造方法を開示する。本発
明の適用によって得られる高周波電子部品は、基体と、
導体パターンとを含む。基体は導体パターンを支持す
る。前記導体パターンは、前記基体の面上に付着されて
いる。
【0018】上述する高周波電子部品を製造するに当た
り、本発明に係る製造方法は、前記導電パターンを形成
する工程を含む。前記導電パターンを形成する工程は次
のステップを含む。
【0019】まず、前記基体となるウエハの表面上に導
電ペーストを塗布する。塗布手段としては、スクリーン
印刷法等を採用することができる。
【0020】次に、前記導電ペーストを乾燥させた後、
第1回目の焼成処理を行う。この第1回目の焼成処理
は、導体ぺ一ストの本来の仕様の焼成温度よりも低温で
行う。この温度は前記導体ぺ一スト中のバインダー成分
を十分除去できる温度であって、且つ導体粒子の焼結が
進行しない温度範囲が適当である。前記第1回目の焼成
後の導電膜に対して目的の導体パターンの形成を行う。
【0021】次に、前記導電ペーストによる導電膜に対
して、パターン形成工程を実行する。これにより、目的
のパターンを持つ導体パターンを形成することができ
る。パターン形成手段としては、フォトリソグラフィ技
術を用いる。フォトリソグラフィ工程により、目的の導
体パターンを形成するためのエッチングレジストパター
ンを形成し、エッチング液中に浸漬することにより、エ
ッチングレジストによって覆われていない導電膜を除去
する。導電ペーストに対しては、第1回目の焼成処理が
行われているが、この第1回目の焼成が低温で行われる
から、導体ぺ一スト中のガラスフリットの軟化が進んで
いない。従って、導体ぺ一ストは基板に仮止め状態であ
るので、十分にエッチングされる。また、導電ペースト
中に含まれる導体粒子の焼結も進んでいないため、導電
ペーストのエッチングが良好に行われる。
【0022】次に、前記第1回目の焼成処理における焼
成温度よりも高い温度で、第2回目の焼成処理を行う。
この第2回目の焼成により、導電パターンを、基板に対
して、十分な付着強度を有して、付着させることができ
る。また、第2回目の焼成処理により、導体パターン中
の導体粒子の焼結を促進できるため、高周波帯で低損失
な導体パターンを形成することができる。
【0023】必要に応じて、導体パターンの上に湿式メ
ッキにより、第2の導電膜を形成することもできる。こ
れにより、導体パターンの高周波損失を改善することが
できる。この場合も、基板のエッチング面に導体粒子の
残存が殆どないため、導体パターンの表面にのみメッキ
が付着する。このため、特性の良好な高周波電子部品が
得られる。
【0024】本発明の他の目的、構成及び利点は、実施
例である添付図面を参照して、更に詳しく説明する。
【0025】
【発明の実施の形態】図1は本発明に係る高周波電子部
品の製造工程を示すフローチャート、図2〜図13は図
1に表示された各工程を示す図である。以下、図1を参
照して工程の順序を説明し、図2〜図13を参照して各
工程を個別に詳説する。
【0026】<ウエハの準備>まず、図2に示すよう
に、ウエハ1を準備する。本発明において、ウエハと
は、多数の高周波電子部品要素を形成するために用意さ
れ、または、多数の高周波電子部品要素を有する基板を
言う。ウエハ1として、加工性が良好で、加工面がガラ
ス質面となる材料が適している。具体的には、ガラス成
分とセラミック成分との複合組成物である。
【0027】ウエハ1には、後述するように、フォトリ
ソグラフィ技術により導体パターン形成される。従っ
て、ウエハ1の面は、フォトレジストを均一厚みとなる
ように塗布できること、フォトマスクを密着させること
ができること、及び、露光光が均一に照射させ得ること
等の各種条件を満たすように、研摩できる必要がある。
【0028】また、1GHzを越す高周波帯で使用する
高周波電子部品を得る場合は、比誘電率が15以下、好
ましくは10以下の誘電体材料を使用するのが望まし
い。その理由は、前述のような高周波帯では、比誘電率
が大き過ぎると、形成される導体パターン間の浮遊容量
が無視できなくなり、パターン設計に困難を伴うからで
ある。ウエハ1は後述する加工に対する切削性の良好さ
も必要である。
【0029】上述のような条件を考慮すると、ウエハ1
を構成する誘電体材料としては、ガラス材料を母材と
し、セラミック材料を骨材として混合した複合組成物が
最適である。
【0030】誘電体材料の具体例としては、例えば、ア
ルミナ(εr≒10)、マグネシア(εr≒9)、スピ
ネル(εr≒9)、シリカ(εr≒4)、ムライト(ε
r≒6.5)、フォルステライト(εr≒6)、ステア
タイト(εr≒6)、コージェライト(εr≒5)、ジ
ルコニア(εr≒10)等があり、これらのグループか
ら、比誘電率(εr)や焼成温度等に応じ、例えば、1
種類以上を適宜選択すればよい。
【0031】複合組成物でなる誘電体材料中のガラスの
含有率は、体積率で50%以上、特に60〜70%であ
ることが好ましい。ガラスの含有率が前記範囲未満であ
ると、複合組成物となりにくく、強度及び成形性が低下
する。またガラス材料は、骨材であるセラミック材料と
同等程度の比誘電率を有することが望ましい。具体例と
しては、ホウケイ酸カリウムガラス、ホウケイ酸ガラ
ス、鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、
ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラ
ス等の一般にガラスフリットとして用いられるものが挙
げられ、特に、ホウケイ酸カリウムガラス、鉛ホウケイ
酸ガラス、ホウケイ酸ストロンチウムガラスが好適であ
る。ガラスの組成の一例としては、SiO2:50〜65重
量%、Al2O3:5〜15重量%、B2O3:8重量%以下、C
aO、SrO、BaO、及びMgOの1〜4種:15〜40重量
%、PbO:30重量%以下の例を上げることができる。
上記組成に、更に、Bi2O3、TiO2、ZrO2、Y2O3から選ば
れた1種以上が、5重量%以下の含有率で含有されても
よい。
【0032】ウエハ1製造方法としては、グリーンシー
ト法が好ましい。グリーンシート法では、セラミックの
粒子及びガラスフリットを混合し、これにバインダ、溶
剤等のビヒクルを加え、これらを混練してペースト(ス
ラリー)とする。このペーストを用いて、例えばドクタ
ーブレード法、押し出し法等により、好ましくは0.0
5〜0.5mm程度の厚さのグリーンシートを所定枚数
作製する。この場合、ガラスの粒径は、0.1〜5μm
程度、骨材のセラミック粒子は1〜8μm程度であるこ
とが好ましい。ビヒクルとしては、エチルセルロース、
ポリビニルブチラールや、メタクリル樹脂、ブチルメタ
アクリレート等のアクリル系樹脂等のバインダ、エチル
セルロース、テルピネオール、ブチルカルビトール等の
溶剤、その他各種分散材、活性剤、可塑剤等から、目的
に応じて適宜選択すればよい。
【0033】積層及び熱プレス工程を経て得られた積層
体は、脱バインダ工程に付され、積層体中に存在するバ
インダが熱処理により取り除かれ、更に、1000℃以
下好ましくは800〜1000℃程度、更に好ましくは
850〜900℃の温度条件で、約10分程度保持する
ことにより焼成する。これにより、グリーンシートを一
体焼結させたウエハ1が得られる。図2は上述のように
して得られたウエハ1の断面図を示している。
【0034】<導電ペースト塗布工程>上述のようにし
て準備されたウエハ1を用い、図3に示すように、ウエ
ハ1の一面上に導電ペーストを塗布して、導電膜21を
形成する。塗布方法としては、スクリーン印刷法が望ま
しい。導電膜21の塗布膜厚は、焼成後の膜厚ばらつき
の絶対値を最小にできる範囲で、できるだけ厚くする。
具体的には5〜6μmの塗布厚みとなるように塗布す
る。
【0035】スクリーン印刷法を採用する場合、導体ぺ
一ストは高い流動性(レベリング性)を有することが好
ましい。スクリーン印刷法では、導電ペーストを、スク
リーンを透して、スキージにより押し出すため、スクリ
ーンのメッシュ跡やスキージの移動跡が塗布した導体ぺ
一スト上に残ってしまう。これらの跡は焼結後の導電膜
上に残り、フォトリソグラフィ処理を行った場合、パタ
ーン精度を悪化させる。特に、ラインパターンのエッジ
が粗い状態になり易い。
【0036】その対策として導体ぺ一ストのレベリング
性により前記塗布面上の跡を除去する必要がある。レベ
リング性を向上させる手段の一つは、導電ペーストに、
例えば、エチルセルロース系樹脂をバインダとして添加
することである。
【0037】また、上記導体ぺ一ストとしては、銅を主
成分とするぺ一ストを使用することが好ましい。ウエハ
1上に形成されている導電膜21に対して、後述するエ
ッチングを行うが、焼結導電膜は導体ぺ一スト中に含ま
れているガラスブリットによりウエハ1に付着されてい
る。そのため、ガラスフリットを溶解する酸性のエッチ
ング液は使用できない。焼結導電膜が銅を主体としてい
れば、一般に使用されている塩化第二鉄(FeCl3)の水
溶液が使用できる。このエッチング液によれば、導電膜
21を、ウエハ1に接着させているガラスブリットに与
える影響を最小にして、目的の導体パターンの形成する
ことが可能となる。
【0038】<乾燥及び焼成工程>次に、塗布された導
電膜21に対して、乾燥、脱バインダ及び第1回目の焼
成を行う。導電膜21が、銅を主成分としている場合
は、脱バインダ及び第1回目の焼成工程は窒素雰囲気中
で行う必要がある。
【0039】この第1回目の焼成は、脱バインダーが十
分に行え、かつ、導電ペースト中の銅粒子の焼結が開始
する温度帯域で決定される。第1回目の焼成の温度は5
00〜800℃特に700℃付近の範囲が好ましいこと
が分かった。実験の結果によると、第1回目の焼成温度
を、500℃未満にした場合は、第2回目の焼成(後
述)を行っても、ウエハ1に対する導体パターンの十分
な付着強度が得られなかった。また、第1回目の焼成温
度が800℃を越えると、ウエハ1の面に、エッチング
後に、銅粒子が残存しやすく、更に、ウエハ1への銅の
拡散することが解った。第1回目の焼成の温度が500
〜800℃の範囲であると、上述したような問題を生じ
ないことが解った。
【0040】<ポリシング工程>第1回目の焼成後の導
電膜は、上述したレベリングを向上させた導体ぺ一スト
を用いても、その表面から、細かいポアまで除去するこ
とは不可能である。導電膜の表面よりO.5μm程度の
領域には細かいポアや、粒成長した銅の瘤等が存在して
粗い状態になっており、例えば10μm程度の細い導体
パターンを精度良く形成するには、良好な状態ではな
い。そのためポリシングにより、略鏡面化する必要があ
る。ポリシングは細かい砥粒等を用いた研磨処理によっ
て行うことができる。しかし、本ポリシング工程は、第
1回目の焼成後の、比較的付着強度の弱い導体膜に対し
て行うため、場合によっては省略することも可能であ
る。
【0041】<導体パターン形成工程>次に、第1回目
の焼成処理の済んだ導電膜21に対して、導体パターン
形成工程を実行する。この場合、スクリーン印刷法で直
接導体パターンを形成する方法も可能であるが、高精細
なパターンを形成するためには、フォトリソグラフィ技
術が適している。フォトリソグラフィ技術の適用に当た
っては、図4に示すように、フォトレジストPRを塗布
し、次に、目的のパターンが形成されたフォトマスクP
Mをとおして、フォトレジストPRを露光する。本発明
の製造方法において、ウエハ1の反りを低減させてある
ため、フォトレジストPRに対し、フォトマスクPMを
密着させることができる。このため、図5において、レ
ジストパターンの成形性が良好になる。
【0042】次に、レジストパターンを形成したウエハ
1を、必要に応じて熱処理し、フォトレジストPRの二
次硬化を行う。その後、エッチング槽に浸漬するか、エ
ッチング液によるシャワー洗浄槽に入れて、目的のパタ
ーン以外の導電膜を除去することにより、図6に示すよ
うに、目的のパターンを有する導電膜21を得る。導電
膜21は銅を主成分とする場合、エッチング液として塩
化第2鉄(FeC13)の水溶液を適用することが可能
であり、導電膜21をウエハ1に接着させているガラス
フリットヘの影響を最小限に押さえつつ、良好にエッチ
ングを行うことができる。
【0043】<第2回目の焼成工程>第2回目の焼成は
導体ぺ一スト本来の仕様の焼成温度で焼成する。銅へ一
ストの場合は、900〜1000℃程度で焼成する。焼
成温度が高温であればあるほど銅の焼結が促進されるた
め、高周波損失の少ない良好な導体が得られる。但し、
あまり高温にすると、ガラスーセラミック複合材料でな
るウエハ1が軟化し出すため、950℃程度で焼成する
ことが好ましい。一般には、950℃程度の温度でベタ
パターンの導電膜を上記ガラスーセラミック基板上に形
成した場合、ガラスーセラミック基板は大きな反りを発
生する。本発明においては、目的の導体パターンが形戒
された後での焼成であり、基板上に残された導電膜の基
板に対する面積比率が大きく減るために基板全体の反り
の発生が殆どなくなる特長がある。
【0044】<無電解メッキ工程>次に、導電膜21の
上に、第2の導電膜22を、湿式メッキ法によって形成
する。これにより、図7に示すように、所定の断面形状
を有する第2の導電膜22を形成することができる。
【0045】好ましくは、第2の導電膜22は、無電解
メッキ法によって形成する。そして、無電解メッキ法に
よって第2の導電膜22を形成した後、熱処理を行うこ
とが好ましい。この熱処理によれば、第2の導電膜22
の電気抵抗を低下させることができる。熱処理は600
℃以上800℃未満の温度条件で行うことが好ましい。
この範囲であれば、フリット等を含有してウエハ1に焼
結された導電膜21に対し、熱的劣化を与えることがな
い。
【0046】第2の導電膜22を形成するための無電解
メッキ法においては、導電膜21と同系統のメッキ膜が
形成されるメッキ浴を用いる。即ち、Cu、Agまたは
Auの少なくとも一種を含むメッキ浴を用いる。特に好
ましくは、Cuメッキのためのメッキ浴が用いられる。
第2の導電膜22を、導電膜21と同系統のメッキ膜と
して形成することにより、導電膜21と第2の導電膜2
2とを強固に付着させることができる。第2の導電膜2
2のメッキ膜厚については5〜6μm程度を目標に行
う。但し、銅無電解メッキの場合、銅の析出速度が非常
に遅く、速くても3(μm/30分)程度であるため、
量産性を考慮するとあまり厚くすることはできない。
【0047】図8は無電解メッキによる導体パターン2
の一部を示す拡大断面図である。図示するように、本発
明に係る高周波電子部品において、導体パターン2は、
導電膜21と、第2の導電膜22とを含む。導電膜21
は、ウエハ1の面上に付着されている。第2の導電膜2
2は、導電膜21の上に付着され、導電膜21の表面2
11、及び、両側面212、213を覆っている。第2
の導電膜22は、導電膜21の両側面212、213か
ら導電膜21の表面211側に向かうにつれて、膜厚が
増大して、外側に膨らむ部分221、222を有する。
従って、第2の導電膜22の最大膜幅W2は、導電膜2
1の膜幅W1よりも大きくなる。また、絶縁基板1の表
面から、第2の導電膜22の表面までの総厚みTは、導
電膜21の膜厚t1と、第2の導電膜22の膜厚t2と
の和となる。第2の導電膜22の膜厚t2は導電膜21
の表面211を基準にした厚みである。
【0048】上述したように、導体パターン2は、導電
膜21と、第2の導電膜22とを含んでいる。導電膜2
1はウエハ1の面上に付着されており、第2の導電膜2
2は導電膜21の上に付着されている。即ち、2層膜構
造である。
【0049】従って、導電膜21の膜厚t1を厚くする
必要がない。このため、ウエハ1面内における導電膜2
1の膜厚分布を均一化し、膜厚のばらつきを抑えること
ができる。このため、導電膜21のエッチング過剰及び
エッチング不足を回避し、歩留を向上させることができ
る。
【0050】また、エッチングレジスト膜の下側に位置
する導電膜のサイドエッチング(アンダーエッチング)
を抑え、目的の線幅を有する導電膜を得ることができ
る。
【0051】更に、導電膜21の膜厚が薄くてよいの
で、第1の導電膜とウエハ1との間の界面に発生するス
トレスが小さくなり、導電膜21の焼成後に発生するウ
エハ1の反りを小さくすることができる。このため、マ
スクとウエハ1との密着性がよくなり、導電膜21のパ
ターン精度が向上する。
【0052】第2の導電膜22は、導電膜21の表面2
11、及び、両側面212、213を覆っているから、
導電膜21に、例えばエッチング過剰部分や、サイドエ
ッチング等を生じた場合でも、第2の導電膜22によっ
て、上述したエッチング欠陥部分を補うことができる。
また、第2の導電膜22を形成する時点では、導電膜2
1が、既に、ウエハ1上に形成されているから、第2の
導電膜22を無電解メッキ法等の湿式メッキ法によって
形成できる。
【0053】更に、第2の導電膜22は、導電膜21の
両側面212、213から導電膜21の表面側に向かう
につれて、膜厚が増大し、外側に膨らむ部分221、2
22を有する。この断面形状のために、表皮効果に起因
する高周波電流が、主に、焼結導体よりなる第1の導電
膜21よりも導体密度が高い第2の導電膜22を通って
流れるようになる。このため、表皮効果に起因する高周
波損失を低減することができるようになるので、高周波
特性が向上する。
【0054】しかも、第2の導電膜22は、全体とし
て、曲線の連続した断面形状となるので、導体2の断面
の外側に形成される高周波磁界に、局部的な集中が発生
せず、それにより、導体2の断面において高周波電流の
極在化が生じず、均一に分布することにより、高周波帯
における導体損失を低減できる。故に、上述した断面形
状を有する第2の導電膜22は無電解メッキ法を採用す
ることによって実現できる。
【0055】第2の導電膜22において、外側に膨らむ
部分221、222は、断面外形がほぼ弧状であること
が好ましい。
【0056】外側に膨らむ部分221、222の始端
は、好ましくは、ウエハ1と、導電膜21との接触位置
P1、P2にほぼ一致させる。この構成によれば、導電
膜21のエッチング欠陥部分の解消、表皮効果に起因す
る高周波損失の低減、上記高周波磁界の局部的集中の回
避を、より一層確実に実現することができる。
【0057】既に述べたように、導電膜21は、焼結導
電膜である。この場合、導電膜21は、Cu、Agまた
はAuの少なくとも一種を含むことができる。特に、コ
スト及び低電気抵抗の点で、Cuを主成分とすることが
好ましい。導電膜21は、Pdを含むこともできる。導
電膜21は、膜厚t1が2〜7μmの範囲にあることが
好ましい。導電膜21の膜厚t1が2μmよりも小さい
と、第1の導電膜22をメッキ成長させるのに時間がか
かり、量産性が低下する。導電膜21の膜厚t1が7μ
mを越えると、上述した膜厚増大による問題点が発生す
る。
【0058】第2の導電膜22は、上述したように、無
電解メッキ膜で構成することが好ましい。第2の導電膜
22は、導電膜21と同組成系のメッキ膜が形成される
メッキ浴を用いる。即ち、Cu、AgまたはAuの少な
くとも一種を含むメッキ浴を用いる。特に好ましくは、
Cuメッキのためのメッキ浴が用いられる。第2の導電
膜22を、導電膜21と同組成系のメッキ膜として形成
することにより、導電膜21と第2の導電膜22とを強
固に付着させることができる。第2の導電膜22は、導
電膜21の表面211を基準にした膜厚t2が、1〜6
μmの範囲にあることが好ましい。導体パターン2とし
てのアスペクト比(T/W1)は0.1〜1の範囲に設
定することができる。特に好ましくは、W1を約10μ
mとし、アスペクト比(T/W1)が略1となるよう
に、第2の導電膜22を形成する。アスペクト比が略1
であると、良好なQ値を確保することができる。
【0059】<絶縁膜形成工程>次に、図9に示すよう
に、導体パターン2の形成された面上に、スピンコート
等の手段によって、絶縁膜4を塗布する。絶縁膜4はポ
リイミド系、エポキシ系といった樹脂系材料が適してい
る。塗布された絶縁膜4に対しても、図10に示すよう
に、フォトリソグラフィ技術を用いて、ウエハ1に形成
された導体パターン2と、次に絶縁膜4上に形成される
導体パターンとを接続させるための孔(ビア)等を形成
する。
【0060】<上部導体形成工程>次に、図11に示す
ように、蒸着、スパッタ、メッキ等を用いて、絶縁膜4
の上に導電膜5を形成する。導電膜5は、銅を主成分と
することが好ましい。導電膜5の膜厚は1〜4μm程度
で付着させる。
【0061】<保護層形成工程>次に、図12に示すよ
うに、保護膜6を形成する。保護膜6の材料としては前
記した樹脂系が好ましい。保護膜6の内、外部接続用電
極となる端子電極に対応する部分は除去する。除去方法
としては、フォトリソグラフィ技術を適用して、不要部
分をエッチングによって除去する方法が適している。但
し、外部接続用電極はウエハ1上に形成したパターンに
比べ、比較的大型のパターンとなるため、スクリーン印
刷法により形成してもよい。
【0062】本発明に係る高周波部品の最上層となる絶
縁膜を保護層とするために形成する。材料としては前記
した樹脂系が好ましく、最後に本発明に係る高周波部品
の外部接続電極が露出するように外部接続部上に形成さ
れた保護膜の除去を行う。前記除去方法としてはエッチ
ングが適しているが、外部接続電極は基板上に形成した
パターンに比べ比較的大型のパターンとなるためスクリ
ーンを用いた印刷法により絶縁膜形成を行ラことも可能
である。
【0063】<個別分割工程>次に、図13に示すよう
に、切断線X1ーX1に沿って分割し、個々の高周波電
子部品に分割する。この時、ウエハ1はガラス−セラミ
ック複合組成物であるので、ダイシングソウ等で容易に
分割することができる。以上により、本発明に係る高周
波電子部品が完成する。
【0064】図14は図1〜図13に示す製造方法の適
用によって得られた高周波電子部品の分解斜視図、図1
5は図14に示した高周波電子部品の断面図である。図
示された高周波電子部品は、基体1と、導体パターン2
とを含む。基体1はウエハから切り出された無機焼結体
でなる。導体パターン2は、回路要素を構成するもので
あって、実施例において、導体パターン2はうず巻き状
のパターン203を有しており、コイルとして機能す
る。うず巻き状パターン203の両端のうち、外側に現
れる一端は、端子電極201に接続されている。端子電
極201の表面には、外部接続用電極51が付着されて
いる。
【0065】うず巻き状パターン203は有機絶縁材料
等でなる絶縁膜4によって覆われている。絶縁膜4の表
面には他の導体パターン5が形成されている。うず巻き
状パターン203の内端部は、絶縁膜4に設けられたビ
アホール40を通して、絶縁膜4の表面側に導出され、
絶縁膜4の表面に設けた導体パターン5のリード導体5
0を介して、外部接続用電極52に接続されている。外
部接続用電極52は基体1の表面10に付着された端子
電極202に付着されている。外部接続用電極51、5
2は表面に半田層を有していてもよい。
【0066】基体1は焼結体でなることが好ましい。焼
結体でなる基体1は、成分等を適切に選択することによ
り、切削性、強度、表面10の平滑性等をほぼ同時に満
たすことができる。チップ化するためにダイシングソウ
等で個別に分割する場合でも、良好な切削性を確保し、
量産性を向上させることができる。
【0067】また、基体1を構成する無機成分の種類ま
たは成分毎の含有量等の選択によって、表面10の状態
が平滑で、且つ、欠陥の少ない基体1を有する高周波電
子部品を得ることもできる。
【0068】基体1は、好ましくは、セラミック成分及
びガラス成分を含む複合組成物でなる。更に好ましく
は、基体1は、研磨された面を有する。セラミック成分
及びガラス成分を含む複合組成物でなる基体1は、セラ
ミック単体またはガラス単体による絶縁膜との対比にお
いて、欠陥が極めて少なく、且つ、平滑性を有する基体
1とすることができる。また、セラミック成分を含有す
ることにより、ガラス単体よりも強度が大きくなる。
【0069】セラミック成分及びガラス成分を含む複合
組成物でなる基体1は、セラミック成分単体を焼結させ
た場合に比べ、1000℃以下の比較的低温で、且つ、
約10分程度の短い焼成温度保持時間で焼成が可能であ
る。このため、セラミック成分単体を焼成させる場合に
比べ、製造設備的にも安価であり、製造時間が短くなる
ため、量産性がよい。
【0070】基体1を構成するためのセラミック成分と
しては、アルミナ、マグネシア、スピネル、シリカ、ム
ライト、フォルステライト、ステアタイト、コージェラ
イト、ストロンチウム長石、石英、ケイ酸亜鉛及びジル
コニアの群から選ばれた少なくとも一種を含むものを用
いることができる。
【0071】ガラス成分としては、ホウケイ酸ガラス、
鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウ
ケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス及
びホウケイ酸カリウムガラスの群から選ばれた少なくと
も一種を含むものを用いることができる。ガラス成分の
含有率は、複合組成物の全体積に対する体積比で50%
以上であることが望ましい。特に、体積比で60〜70
%の範囲が最適である。
【0072】図16は図14及び図15に示した高周波
電子部品をマザーボード70に搭載した状態を示した図
である。図示するように、高周波電子部品は、導体パタ
ーン2の形成された面を、マザーボード70の搭載面7
3に向き合わせて、マザーボード70の上に搭載されて
いる。外部接続用電極51、52上に設けた半田層8
1、82は、マザーボード70上の電極71、72上で
半田リフロー等の熱処理により溶融させる。これによ
り、高周波電子部品の外部接続用電極51、52及びマ
ザーボード70の上に設けられた電極71、72が電気
的、機械的に接続される。
【0073】導体パターン2は受動回路を構成する要素
として用いられる。導体パターン2は、単独または他の
構成要素と組み合わされて必要な受動回路を構成する。
受動回路は、具体的には、インダクタまたはキャパシタ
の少なくとも1つを含む。上述した受動回路は、単機能
回路であってもよいし、それらのいくつかを組み合わせ
た機能回路を構成してもよい。組み合わせによる機能回
路の代表例は、フィルタ、カプラまたは移相器等の回路
である。導体パターン2及び他の構成要素は、目的とす
る受動回路に応じて、適宜選択される。次にそのような
適用例を示す。
【0074】図17は本発明に係る製造方法によって得
られる高周波電子部品の他の実施例であるローパスフィ
ルタ(Low Pass Filter 以下LPFと称する)の分解
斜視図、図18は図17の18ー18線に沿った断面
図、図19は図17の19ー19線に沿った断面図、図
20は図17の20ー20線に沿った断面図である。図
において、図14及び図15に図示された構成部分と同
一の構成部分については、同一の参照符号を付してあ
る。
【0075】基体1は前述したように無機焼結体でな
る。導体パターン2は、第1のコンデンサ電極204
と、第2のコンデンサ電極205と、インダクタ電極2
03と、端子電極201、202とを備える。これらの
電極201〜205を含む導体パターン2は、既に説明
したように、導電膜21と、第2の導電膜22とによっ
て構成されている。
【0076】導体パターン2は、絶縁膜4によって覆わ
れている。絶縁膜4の表面には銅を主成分とする導体パ
ターン5が付着されている。導体パターン5は、コンデ
ンサ電極501〜503と、外部接続用電極51〜54
とを有する。コンデンサ電極501は、絶縁膜4を間に
挟んで、導体パターン2を構成するコンデンサ電極20
5と対向する。コンデンサ501は外部接続用電極52
に導通されている。コンデンサ電極502及び503
は、互いに間隔を隔てて、絶縁膜4の表面に付着され、
導体パターン2を構成するコンデンサ電極204に共通
に対向している。コンデンサ電極502はコンデンサ電
極501と共に、外部接続用電極52に導通されてい
る。コンデンサ電極503は外部接続用電極51に接続
されている。
【0077】外部接続用電極52は、リード導体504
を有しており、リード導体504は、絶縁膜4に設けら
れた孔45を通してコイル導体203の内周端に接続さ
れている。これにより、コイル導体203が外部接続用
電極52に接続される。
【0078】外部接続用電極51は、絶縁膜4に設けら
れた貫通孔41を通して、導体パターン2の端子電極2
01に接続され、外部接続用電極52は貫通孔42を通
して導体パターン2の端子電極202に接続される。外
部接続用電極53、54は、絶縁膜4に設けられた貫通
孔43、44により、導体パターン2を構成するコンデ
ンサ電極204に接続される。
【0079】図21は図17〜図20に示したLPFの
電気回路を示している。図21において、コンデンサC
1は、絶縁膜4を挟んで対向するコンデンサ電極205
及びコンデンサ電極501によって取得される。コンデ
ンサC2は絶縁膜4を挟んで対向するコンデンサ電極2
04及びコンデンサ電極503によって取得される。コ
ンデンサC3は絶縁膜4を挟んで対向するコンデンサ電
極204及びコンデンサ電極502によって取得され
る。インダクタンスL1はコイル導体203によって発
生する。図21の回路図から明らかなように、図17〜
図20によれば、小型のLPFが得られる。
【0080】図22は図17〜図21に示した高周波電
子部品をマザーボード70に搭載した状態を示す図であ
る。図示するように、本発明に係る高周波電子部品9
は、絶縁膜6の表面を、マザーボード70の搭載面73
に向き合わせて、マザーボード70の上に搭載されてい
る。高周波電子部品9の外部接続用電極53、54及び
マザーボード70の上に設けられた電極71、72は、
半田層81、82によって、電気的、機械的に接続され
る。半田層81、82は、外部接続用電極51〜54上
に予め付着させておき、マザーボード70上の電極7
1、72上で半田リフロー等の熱処理により溶融させる
ことができる。
【0081】以上実施例について説明したが、本発明に
は次のような実施例、変形例または応用例が含まれる。 (1)上記実施例では、第2回目の焼成後の導体パター
ンに対してメッキを行っているが、第1回目の焼成後の
導体パターン形成後にメッキを行い、メッキを付着した
導体パターンに対し第2回目の焼成を行ってもよい。こ
の場合、パターン形成時に行われる洗浄処理及びメッキ
処理前に行う洗浄を兼用して行え、第2回目の焼成工程
に入る前に、基板を洗浄できる。特に、銅を焼成するた
めには窒素雰囲気中で行うため、有機物等は十分に除去
しておく必要がある。 (2)上記実施例では、LPFを例に取って説明した
が、バンドパスフィルタ、ハイパスフィルタ、バンドエ
リミネイションフィルタ等の各種フィルタ、カプラ、フ
ェイズシフタ等の各種機能部品及び、前記各機能を組み
合わせた複合部品に応用が可能である。 (3)またコイル、コンデンサといった単機能な個別部
品に応用することも可能である。 (4)上記実施例における基板は、基板内に導体配線を
有していないが、基板内に導体配線を有する多層基板で
あってもよい。特に基板内にGND電極を形成すること
により、本発明に係る高周波部品に電気的なシールド構
成を持たせることが可能となる。 (5)上記実施例は外部接続端子電極に半田バンプを形
成しているが、単に半田付け性を良好にするための半田
プリコートのみを行ってもよい。
【0082】以上、好適な具体的実施例を参照して本発
明を詳説したが、本発明の本質及び範囲から離れること
なく、その形態と細部において、種々の変形がなされ得
ることは、当業者にとって明らかである。
【0083】
【発明の効果】以上述べたように、本発明によれば、次
のような効果が得られる。 (a)基板上にエッチング残留導体粒子が殆ど残ること
のない高周波電子部品を製造する方法を提供することが
できる。 (b)基板表面への導体拡散を阻止し得る高周波電子部
品の製造方法を提供することができる。 (c)基板表面における高周波損失を著しく低減し得る
高周波電子部品の製造方法を提供することができる。 (d)エッチング面におけるメッキ金属の析出を阻止
し、導体パターン間短絡を防止し得る高周波電子部品の
製造方法を提供することができる。 (e)高精細で、かつ、十分な付着強度を有する導体パ
ターンを容易に形成し得る高周波電子部品の製造方法を
提供することができる。 (f)高周波帯域で、高いQ値を有する高周波電子部品
を製造し得る方法を提供することができる。 (g)調整を必要としない高精度な定数値を有する回路
素子を、安定して製造し得る高周波電子部品の製造方法
を提供することができる。 (h)高精細パターンを有する極めて小型の高周波電子
部品を製造する方法を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る高周波電子部品の製造工程を示す
フローチャートである。
【図2】本発明に係る高周波電子部品の製造工程を示す
図である。
【図3】図2に示した製造工程の後の製造工程を示す図
である。
【図4】図3に示した製造工程の後の製造工程を示す図
である。
【図5】図4に示した製造工程の後の製造工程を示す図
である。
【図6】図5に示した製造工程の後の製造工程を示す図
である。
【図7】図6に示した製造工程の後の製造工程を示す図
である。
【図8】図7に示した工程における導体パターンの拡大
部分断面図である。
【図9】図8に示した製造工程の後の製造工程を示す図
である。
【図10】図9に示した製造工程の後の製造工程を示す
図である。
【図11】図10に示した製造工程の後の製造工程を示
す図である。
【図12】図11に示した製造工程の後の製造工程を示
す図である。
【図13】図12に示した製造工程の後の製造工程を示
す図である。
【図14】本発明に係る製造方法を適用して得られた高
周波電子部品の分解斜視図である。
【図15】図14に示した高周波電子部品の断面図であ
る。
【図16】図14、15に示した高周波電子部品の実装
状態を示す断面図である。
【図17】本発明に係る製造方法を適用して得られた高
周波電子部品の他の実施例を示す分解斜視図である。
【図18】図17の18ー18線に沿った断面図であ
る。
【図19】図17の19ー19線に沿った断面図であ
る。
【図20】図17の20ー20線に沿った断面図であ
る。
【図21】図17〜図20に示したLPFの等価回路図
である。
【図22】図17〜図21に示したLPFをマザーボー
ドに実装した状態を示す部分断面図である。
【符号の説明】
1 基体 2 導体パターン 21 第1の導電膜 22 第2の導電膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 高周波電子部品の製造方法であって、 前記高周波電子部品は、基体と、導体パターンとを含ん
    でおり、 前記基体は、前記導体パターンを支持しており、 前記導体パターンは、前記基体の面上に付着されてお
    り、 前記導電パターンを形成する工程は、 前記基体となるウエハの表面上に導電ペーストを塗布
    し、 前記導電ペーストを乾燥させた後、第1回目の焼成処理
    を行い、 前記導電ペーストによる導電膜に対して、パターン形成
    工程を実行し、 前記第1回目の焼成処理における焼成温度よりも高い温
    度で、第2回目の焼成処理を行う工程を含む製造方法。
  2. 【請求項2】 請求項1に記載された製造方法であっ
    て、 更に、第2の導電膜を形成する工程を含み、前記第2の
    導電膜を形成する工程は、前記第2回目の焼成処理の後
    に、前記導電膜の上に第2の導電膜を付着させる工程で
    ある製造方法。
  3. 【請求項3】 請求項1に記載された製造方法であっ
    て、 更に、第2の導電膜を形成する工程を含み、前記第2の
    導電膜を形成する工程は、前記パターン形成工程の後で
    あって、前記第2回目の焼成処理の前に、前記導電膜の
    上に第2の導電膜を付着させる工程である製造方法。
  4. 【請求項4】 請求項2または3の何れかに記載された
    製造方法であって、 前記第2の導電膜を形成する工程は、無電解メッキ工程
    である製造方法。
  5. 【請求項5】 請求項4に記載された製造方法であっ
    て、 前記第2の導電膜を無電解メッキ法によって形成した
    後、熱処理を行う製造方法。
  6. 【請求項6】 請求項5に記載された製造方法であっ
    て、 前記熱処理は、500℃以上800℃未満の温度条件で
    行う製造方法。
  7. 【請求項7】 請求項1乃至6の何れかに記載された製
    造方法であって、 前記パターン形成工程は、フォトリソグラフィ工程であ
    る製造方法。
  8. 【請求項8】 請求項1乃至7の何れかに記載された製
    造方法であって、 前記導電ペーストは、Cu、AgまたはAuの少なくと
    も一種と、ガラスフリットと含む製造方法。
  9. 【請求項9】 請求項8に記載された製造方法であっ
    て、 前記導電ペーストは、Pdを含む製造方法。
  10. 【請求項10】 請求項3に記載された製造方法であっ
    て、 前記無電解メッキ法は、Cu、AgまたはAuの少なく
    とも一種を含むメッキ浴を用いて行う製造方法。
JP11132053A 1999-05-12 1999-05-12 高周波電子部品の製造方法 Pending JP2000323346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11132053A JP2000323346A (ja) 1999-05-12 1999-05-12 高周波電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11132053A JP2000323346A (ja) 1999-05-12 1999-05-12 高周波電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2000323346A true JP2000323346A (ja) 2000-11-24

Family

ID=15072430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11132053A Pending JP2000323346A (ja) 1999-05-12 1999-05-12 高周波電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2000323346A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769459B1 (ko) 2005-10-28 2007-10-23 주식회사 코미코 미세 전극을 갖는 세라믹 소자의 제조방법
JP2008251640A (ja) * 2007-03-29 2008-10-16 Tdk Corp 導体パターンの形成方法
JP2009513006A (ja) * 2005-10-20 2009-03-26 エプコス アクチエンゲゼルシャフト 電気モジュール
US8184424B2 (en) 2006-11-15 2012-05-22 Murata Manufacturing Co., Ltd. Multilayer electronic component including a counter diffusion layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009513006A (ja) * 2005-10-20 2009-03-26 エプコス アクチエンゲゼルシャフト 電気モジュール
US8730648B2 (en) 2005-10-20 2014-05-20 Epcos Ag Electrical component
KR100769459B1 (ko) 2005-10-28 2007-10-23 주식회사 코미코 미세 전극을 갖는 세라믹 소자의 제조방법
US8184424B2 (en) 2006-11-15 2012-05-22 Murata Manufacturing Co., Ltd. Multilayer electronic component including a counter diffusion layer
JP2008251640A (ja) * 2007-03-29 2008-10-16 Tdk Corp 導体パターンの形成方法

Similar Documents

Publication Publication Date Title
US6329715B1 (en) Passive electronic parts, IC parts, and wafer
JP2615151B2 (ja) チップ型コイル及びその製造方法
US6477031B1 (en) Electronic component for high frequency signals and method for fabricating the same
JP2000323345A (ja) 高周波電子部品及びその製造方法
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
JP2000323346A (ja) 高周波電子部品の製造方法
JPH11273997A (ja) 電子部品及びその製造方法
JP2004146748A (ja) 薄膜キャパシタ素子
JPH11329842A (ja) 電子部品及びその製造方法
GB2365630A (en) Multilayer circuit and method of manufacturing the same
JPH10289822A (ja) 電子部品及びウエハ
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JP2001028474A (ja) 電子部品及びその製造方法
JP3998079B2 (ja) 電子部品及びその製造方法
JP2008227515A (ja) 電子部品及びその製造方法
KR100942944B1 (ko) 다층 박막 기판의 제조 방법 및 그 다층 박막 기판
JPH10275979A (ja) セラミック基板および分割回路基板
JP2002231860A (ja) 電子部品装置
JP2001284819A (ja) 積層回路基板
JP2004031699A (ja) セラミック回路基板及びその製造方法
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP2001044644A (ja) 多層回路基板およびその製法
JP2010232257A (ja) 多層配線基板
JP2001185851A (ja) 多層基板の製法
JP2005535146A (ja) 高周波技術に使用可能な導体構造を作製する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090107