KR100769459B1 - 미세 전극을 갖는 세라믹 소자의 제조방법 - Google Patents
미세 전극을 갖는 세라믹 소자의 제조방법 Download PDFInfo
- Publication number
- KR100769459B1 KR100769459B1 KR1020050102486A KR20050102486A KR100769459B1 KR 100769459 B1 KR100769459 B1 KR 100769459B1 KR 1020050102486 A KR1020050102486 A KR 1020050102486A KR 20050102486 A KR20050102486 A KR 20050102486A KR 100769459 B1 KR100769459 B1 KR 100769459B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- ceramic substrate
- forming
- pattern
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005245 sintering Methods 0.000 claims abstract description 15
- 238000007650 screen-printing Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 6
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- 238000001459 lithography Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 56
- 239000007772 electrode material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000001017 electron-beam sputter deposition Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
소결 공정에 의한 위치 정밀도 변경 및 두께 균일도 저하의 문제점을 해소하면서 측벽 경계가 명확한 미세 패턴을 갖는 세라믹 소자의 제조방법을 개시한다. 먼저, 세라믹 기판을 제공한다. 상기 세라믹 기판상에 도전층을 형성한다. 상기 도전층을 소결시킨다. 상기 소결된 도전층 상부에 레지스트 패턴을 형성한다. 상기 레지스트 패턴의 형태로 상기 도전층을 식각하여 전극 패턴을 형성한다. 상기 레지스트 패턴을 제거한다.
세라믹, 전극 패턴, 리소그라피, 스크린 프린팅
Description
도 1은 종래의 전극 패턴이 형성되어 있는 다층 세라믹 기판의 평면도를 나타낸 것이다.
도 2는 종래의 방식에 따라 형성된 전극 패턴을 보여주는 평면도이다.
도 3은 종래에 방식에 따라 형성된 전극 패턴의 단면도이다.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 세라믹 기판상에 미세 전극 제조방법을 설명하기 위한 각 공정별 평면도이다.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 세라믹 기판상에 미세 전극 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 무전해 도금 방식에 의해 세라믹 기판상에 미세 전극을 제조하는 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 다층 세라믹 기판 110 : 도전층 110a : 전극 패턴
115b : 레지스트 패턴 118 : 레티클 125 : 메인 금속층
본 발명은 세라믹 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 미세 전극을 갖는 세라믹 소자 및 그 제조방법에 관한 것이다.
전자 기기 분야에 사용되는 각종 부품들이 다기능화 및 고집적화가 요구됨에 따라, 부품을 구성하는 회로 소자의 소형화 및 고용량화가 급속히 진행되고 있다. 이와 같이 회로 패턴의 소형화 및 고용량화를 실현하기 위하여, 회로 소자를 구성하는 전극 패턴의 미세화 및 밀집화가 요구된다. 그러나, 한정된 면적의 기판상에다수의 전극 패턴을 집적시키게 되면, 인접하는 전극 패턴들간에 쇼트(short)가 발생될 수 있다.
이에 종래에는 기판 내부에 다층의 전극층을 구비한 다층 세라믹 기판이 제안되었다. 이 중 LTCC(Low Temperature Co-fired Ceramic) 기판은 900℃ 이하의 저온에서 한 번의 소성 공정을 통하여 얻어질 수 있는 세라믹 기판으로, RF(radio frequency) 및 밀리미터(millimeter) 대역의 초고주파 소자에 적용 가능하고, 초소형, 고집적 및 저손실 구조로 각광받고 있을 뿐만 아니라, 10-10torr의 초고진공하에서도 이용이 가능하다는 이점을 갖는다. 아울러, 기판 내부에 전극층이 구비되어 있으므로, 기판 상부 또는 기판 저부에 형성되는 전극 패턴의 집적 밀도를 낮출 수 있다.
이러한 다층 세라믹 기판의 상부 표면 및 하부 표면에는 기판 내부의 전극층과 전기적으로 연결되면서 외부의 전원(도시되지 않음)과 연결되는 전극 패턴이 형 성된다. 이러한 전극 패턴(20)은 도 1에 도시된 바와 같이 세라믹 기판(10) 표면에 형성되며, 예컨대 배선부(21) 및 배선부(21) 단부에 형성되는 콘택부(25)로 구성될 수 있다.
이와 같은 전극 패턴(20)은 소결되지 않은 다층 세라믹 기판(10) 상에 패턴 형태로 전극 물질을 스크린 프린팅(screen printing)하는 단계, 및 인쇄된 전극 물질과 상기 다층 세라믹 기판을 소결시키는 단계로 형성될 수 있다. 또는, 전극 패턴(20)은 소결된 세라믹 기판(10) 상부에 패턴 형태로 전극 물질을 스크린 프린팅하는 단계, 및 상기 전극 물질을 소결시키는 단계로 형성될 수 있다.
상기한 스크린 프린팅 방식은 알려진 바와 같이 전극 패턴이 형성될 영역이 노출되도록 마스크 패턴(도시되지 않음)을 형성한 다음, 스퀴즈(squeegee)에 의해 접착 기능을 갖는 도전 물질을 채우는 것이다. 그런데, 이러한 방법은 큰 선폭을 갖는 패턴을 형성하는 데에는 가능하나, 10 내지 100㎛의 선폭을 갖는 전극 패턴을 형성하기에는 적당치 않다. 즉, 도 2에 도시된 바와 같이 상기 스크린 프린팅 방식에 의하면, 전극 패턴(20)의 경계가 불명확해진다. 이로 인해, 전극 패턴(20)의 측벽 프로파일이 기판면에 대해 정확히 수직을 이루지 못하고, 경사를 이루거나 불균일하게 되어, 전극 패턴(20)의 형상 결함이 유발된다.
또한, 세라믹 기판(10)을 소결시키지 않은 상태에서 전극 패턴을 형성하고, 소결시키게 되면, 세라믹 기판(10)과 전극 패턴(20)간의 수축율의 차이에 의해 전극 패턴(20)의 위치 정밀도 즉, 위치가 변형되는 문제점이 있다.
더욱이, 상기 소결 공정시 전극 패턴(20)은 표면 장력에 의해 도 3에 도시된 바와 같이 전극 패턴(20)의 가장자리 부분(E)높이보다 센터 부분(C)의 높이가 높아지게 되어, 전극 패턴(20)의 두께 균일도가 저하되는 문제점이 있다.
본 발명의 목적은 소결 공정에 의한 패턴의 위치 변경 및 두께 균일도 저하되는 것을 방지하면서, 측벽 경계가 명확한 미세 패턴을 갖는 세라믹 소자의 제조방법을 제공하는 것이다.
삭제
삭제
본 발명의 일 견지에 따른 세라믹 소자의 제조방법은, 세라믹 기판을 제공하는 단계를 포함한다. 상기 세라믹 기판상에 도전층을 형성한다. 상기 도전층을 소결시킨다. 상기 소결된 도전층 상부에 레지스트 패턴을 형성한다. 상기 레지스트 패턴의 형태로 상기 도전층을 식각하여 전극 패턴을 형성한다. 상기 레지스트 패턴을 제거한다.
상기 전극 패턴용 도전층을 형성하는 단계는, 크롬(Cr), 티타늄(Ti), 구리(Cu), 은(Ag) 또는 티타늄-텅스텐(TiW)과 같은 티타늄 합금막 중 적어도 하나로 된 씨드층을 형성하는 단계를 포함한다.
또한, 상기 레지스트 패턴을 제거하는 단계 이후에, 상기 씨드층 상부에 메인 금속층을 형성하는 단계를 더 포함한다. 상기 메인 금속층은 구리(Cu), 니켈(Ni), 금(Au)과 같은 단일 금속막, 니켈- 팔라듐(Ni-Pd) 및 금-주석(Au-Sn)과 같은 합금막, 또는 상기 단일의 금속막 및 합금막 중 적어도 하나 이상의 적층막으로 형성됨이 바람직하다.
또한, 상기 레지스트 패턴을 형성하는 단계는, 상기 물질층 상부에 레지스트막을 도포하는 단계와, 상기 레지스트막을 선택적으로 노광하는 단계와, 상기 노광된 레지스트막을 현상,제거하는 단계를 포함한다.
본 발명에 의하면, 포토리소그라피 공정을 이용하여 전극 패턴을 형성하므로써, 전극 패턴은 소결 공정의 영향을 받지 않게 되어, 위치 정밀도 변경 및 두께 균일도 저하등의 문제점을 방지할 수 있다. 나아가, 상기 전극 패턴은 포토 리소그라피 공정을 이용한 식각 공정에 의해 패터닝되므로써, 측벽 경계를 명확히 할 수 있으며, 보다 미세한 간격 및 폭을 갖는 패턴을 형성할 수 있다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상 에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 세라믹 기판 상에 패턴을 형성하는 방법을 설명하기 위한 각 공정별 평면도이고, 도 5a 내지 도 5f는 본 발명의 실시예에 따른 세라믹 기판 상에 패턴을 형성하는 방법을 설명하기 위한 공정별 단면도이다. 여기서, 도 5a 내지 도 5f는 상기 도 4a 내지 도 4f의 ⅴ-ⅴ'선을 따라 절단하여 나타낸 각각의 단면도이다.
도 4a 및 도 5a를 참조하여, 다층의 세라믹 기판(100)을 준비한다. 다층의 세라믹 기판(100)은 다층의 세라믹층(100a)과, 다층의 세라믹층(100a) 사이에 개재된 배선층(100b) 및 배선층(100b)간을 전기적으로 연결하는 비어 콘택(100c)으로 구성된다. 이에 따라, 다층 세라믹 기판(100)의 상면에는 상부 세라믹층(100a)과 비어 콘택(100c)이 보여진다. 이때, 상기 다층 세라믹 기판(100)은 소결된 상태이거나, 그렇지 않을 수 있다.
도 4b 및 도 5b를 참조하여, 다층 세라믹 기판(100)의 상부 전면에 도전층(110)을 형성한다. 상기 도전층(110)은 스크린 프린팅 방식, 전자빔 증착법 및 스퍼터링 중 선택되는 하나의 방법으로 형성될 수 있다. 바람직하게는 도전층(110)은 전자빔 증착법 또는 스퍼터링 방식을 통해 증착되는 금속층이거나, 스크린 프린팅 방식에 얻어지는 씨드층일 수 있다. 이때, 전자빔 증착법(e-beam evaporation) 및 스퍼터링(sputtering)방식에 의해 형성되는 금속층은 다양한 금속이 이용될 수 있으며, 단층 혹은 복층으로 이루어질 수 있다. 또한, 상기 씨드층으로는 크롬(Cr), 티타늄(Ti), 구리(Cu), 은(Ag) 및 티타늄-텅스텐(TiW)과 같은 티타늄 합금막 중 적 어도 한 층이 이용될 수 있다. 이때, 금속층 또는 씨드층이 복층으로 구성되는 경우 각각의 층은 동일한 증착 방식으로 증착되거나 혹은 서로 상이한 증착 방식으로 형성할 수 있다. 본 실시예에서는 금속층을 전자빔 증착법 또는 스퍼터링 방식으로, 씨드층을 스크린 프린팅 방식으로 형성하는 예에 대해 설명하였지만, 여기에 국한되지 않고, 상기 금속층을 스크린 방식으로 형성하거나, 상기 씨드층을 전자빔 증착법 및 스퍼터링 방식으로 형성할 수 있음은 물론이다.
그후, 세라믹 기판(100)이 소결되지 않은 상태이거나, 아니면 상기 도전층(110)이 스크린 프린팅 방식으로 형성되는 경우, 상기 세라믹 기판 결과물(100)이 소정 온도에서 소결된다. 상기 소결 조건은 세라믹층의 종류 및 도전층(110)의 종류에 따라 변화될 수 있으나, 일반적으로 800 내지 900℃의 온도에서 30 내지 60분 동안 진행된다. 또한, 필요에 따라 350 내지 450℃의 온도에서 1시간 내지 10시간동안 탈 바인더 공정을 실시할 수도 있다.
다음, 도 4c 및 도 5c에 도시된 바와 같이, 도전층(110) 상부에 레지스트막(115)을 도포한다. 상기 레지스트막(115)은 스핀 코팅 방식으로 도포된다. 그후, 레지스트막(115)을 100 내지 300℃의 온도에서 약 10초 동안 소프트 베이크(soft bake)시킨다.
도 4d 및 도 5d를 참조하면, 레지스트막(115) 상부에 전극 패턴을 한정하기 위한 레티클(118)을 배치한다음, 상기 레지스트막(115)을 노광한다. 상기 레티클(118)은 알려진 바와 같이 석영 기판(도시되지 않음)과, 상기 석영 기판 표면에 형성되며 노광광에 대한 불투명 패턴으로 구성되며, 도 5d에서는 상기 불투명 패턴을 레티클로 표시하였다. 상기와 같이 레티클(118)을 배치한 상태에서 세라믹 기판(100)에 광(120)을 조사하면, 불투명 패턴(118)과 대응되는 레지스트막(115)은 상기 불투명 패턴(118)에 의해 광이 차단되어 초기 레지스트막의 결합 상태를 유지하게 되는 반면, 석영 기판과 대응되는 레지스트막(115a)은 광이 조사되어 그것의 결합 상태가 변화된다.
다음, 도 4e 및 도 5d를 참조하여, 노광된 레지스트막(115a)이 피복되어 있는 세라믹 기판(100)을 현상액에 침지시킨다. 그러면, 현상액에 의해 노광되어진 레지스트막(115a)만이 선택적으로 제거되고, 노광되지 않은 레지스트막(115)이 남겨진다. 이하 노광되지 않은 레지스트막을 레지스트 패턴(115b)라 칭한다. 다음 레지스트 패턴(115b)이 마스크 패턴으로 작용할 수 있도록 소정의 온도, 예컨대 100 내지 300℃ 이하의 온도에서 약 30분 동안 하드 베이크(hard bake)한다.
그 후에, 도 4f 및 도 5f에 도시된 바와 같이, 상기 레지스트 패턴(115b)을 마스크로 하여 상기 도전층(110)을 식각하여, 전극 패턴(110a)을 형성한다. 상기 전극 패턴(110a)은 예를 들어, 건식 식각 또는 습식 식각으로 얻어질 수 있으며, 미세한 패턴을 얻기 위하여 비등방성으로 식각되는 건식 식각 방식을 이용함이 바람직하다. 이때, 도전층(110)이 스크린 프린팅 방식으로 형성되는 경우, 상기 세라믹 기판(100) 상에 전체적으로 증착된 상태에서 소결되었고, 소결된 후에 패터닝되었으므로, 전극 패턴(110a)의 위치 정밀도 변경이나 두께 균일도 저하가 없다. 또한, 본 실시예의 도전층(110)은 전자빔 증착법 또는 스퍼터링으로 형성되는 경우, 상기와 같은 소결 공정이 요구되지 않으므로, 소결 공정에 의해 발생되는 위치 정 밀도 문제 및 두께 균일도 문제가 발생되지 않는다. 더욱이, 전극 패턴(110a)이 스크린 프린팅 방식에 의해 형성되지 않고 리소그라피 공정을 이용한 식각 공정에 의해 형성되므로, 패턴(110a)의 경계가 명확해진다.
그후, 도 4g 및 도 5g에 도시된 바와 같이, 레지스트막(115b)을 공지의 방식으로 제거한다.
이때, 상기 도전층(110)이 씨드층으로 구성되는 경우, 도 6에 도시된 바와 같이, 씨드층(110a)을 패터닝한 상태에서 메인 금속층(125)을 형성한다. 이때, 메인 금속층(125)은 씨드층(110a)이 독립된 형태로 분리되어 있으므로, 무전해 도금 방식으로 형성됨이 바람직하다. 상기 메인 금속층(125)으로는 씨드층의 종류에 따라, 구리(Cu), 니켈(Ni), 금(Au)과 같은 단일 금속막 및 니켈-팔라듐(Ni-Pd), 금-주석(Au-Sn)과 같은 합금막 중 적어도 하나의 층(예컨대, Cu/Ni/Au)이 이용될 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 세라믹 기판상에 도전층을 전면적으로 증착한다음, 상기 도전층을 포토리소그라피 공정을 이용하여 전극 패턴을 형성한다. 이때, 상기 세라믹 기판 및 도전층의 소결이 필요한 경우 도전층을 패터닝하기 전에 실시한다.
이에 따라, 전극 패턴은 소결 공정의 영향을 받지 않게 되어, 위치 정밀도 변경 및 두께 균일도 저하등의 문제점을 방지할 수 있다. 나아가, 상기 전극 패턴은 포토 리소그라피 공정을 이용한 식각 공정에 의해 패터닝되므로써, 측벽 경계를 명확히 할 수 있으며, 보다 미세한 간격 및 폭을 갖는 패턴을 형성할 수 있다.
또한, 본 실시예에서는 전극 패턴을 예를 들어 설명하였지만, 이에 국한하지 않고, 세라믹 기판상에 형성되는 층이면 모두 본 실시예에 적용될 수 있음은 물론이다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
Claims (16)
- 삭제
- 삭제
- 삭제
- 삭제
- 세라믹 기판을 제공하는 단계;상기 세라믹 기판상에 도전층을 형성하는 단계;상기 도전층을 소결시키는 단계;상기 소결된 도전층 상부에 레지스트 패턴을 형성하는 단계;상기 레지스트 패턴의 형태로 상기 도전층을 식각하여 전극 패턴을 형성하는 단계; 및상기 레지스트 패턴을 제거하는 단계를 포함하되,상기 세라믹 기판은 미소결 세라믹 기판이고, 상기 도전층을 소결시키는 단계에서 상기 세라믹 기판도 소결되는 것을 특징으로 하는 세라믹 소자의 제조방법.
- 제 5 항에 있어서, 상기 세라믹 기판을 제공하는 단계는,상기 세라믹 기판은 다층의 세라믹층 사이에 배선층을 개재하는 단계와, 상기 각층의 배선층 사이를 연결하는 비어 콘택을 형성하는 단계를 포함하는 세라믹 소자의 제조방법.
- 제 5 항에 있어서, 상기 전극 패턴용 도전층을 형성하는 단계는, 전자빔 증착 방식, 스퍼터링 방식 또는 스크린 프린팅 방식으로 형성하는 것을 특징으로 하는 세라믹 소자의 제조방법.
- 제 7 항에 있어서, 상기 전극 패턴용 도전층을 형성하는 단계는, 크롬(Cr), 티타늄(Ti), 구리(Cu), 은(Ag) 또는 티타늄-텅스텐(TiW)과 같은 티타늄 합금막 중 적어도 하나로 된 씨드층을 형성하는 단계를 포함하는 세라믹 소자의 제조방법.
- 제 8 항에 있어서, 상기 도전층이 적어도 한층 이상으로 형성되는 경우, 상기 도전층 각각은 동일한 증착 방식 혹은 상이한 증착 방식으로 형성하는 것을 특징으로 하는 세라믹 소자의 제조방법.
- 제 8 항에 있어서, 상기 레지스트 패턴을 제거하는 단계 이후에,상기 씨드층 상부에 메인 금속층을 형성하는 단계를 더 포함하는 세라믹 소자의 제조방법.
- 제 10 항에 있어서, 상기 메인 금속층은 무전해 도금 방식으로 형성하는 것을 특징으로 하는 세라믹 소자의 제조방법.
- 제 11 항에 있어서, 상기 메인 금속층은 구리(Cu), 니켈(Ni), 금(Au)과 같은 단일 금속막 및 니켈- 팔라듐(Ni-Pd) 및 금-주석(Au-Sn)과 같은 합금막 중 적어도 하나인 것을 특징으로 하는 세라믹 소자의 제조방법.
- 삭제
- 제 5 항에 있어서, 상기 레지스트 패턴을 형성하는 단계는,상기 도전층 상부에 레지스트막을 도포하는 단계;상기 레지스트막을 선택적으로 노광하는 단계; 및상기 노광된 레지스트막을 현상,제거하는 단계를 포함하는 세라믹 소자의 제조방법.
- 삭제
- 제 5 항에 있어서, 상기 도전층은 씨드층이고,상기 레지스트 패턴을 제거하는 단계 이후에, 상기 씨드층 상부에 메인 금속층을 형성하는 단계를 더 포함하는 세라믹 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050102486A KR100769459B1 (ko) | 2005-10-28 | 2005-10-28 | 미세 전극을 갖는 세라믹 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050102486A KR100769459B1 (ko) | 2005-10-28 | 2005-10-28 | 미세 전극을 갖는 세라믹 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070045796A KR20070045796A (ko) | 2007-05-02 |
| KR100769459B1 true KR100769459B1 (ko) | 2007-10-23 |
Family
ID=38271471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050102486A KR100769459B1 (ko) | 2005-10-28 | 2005-10-28 | 미세 전극을 갖는 세라믹 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100769459B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101043475B1 (ko) | 2009-06-02 | 2011-06-23 | 삼성전기주식회사 | 다층 세라믹 기판용 지그 및 이를 이용한 다층 세라믹 기판의 제조 방법 |
| KR101051590B1 (ko) * | 2009-08-24 | 2011-07-22 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101101237B1 (ko) * | 2009-09-02 | 2012-01-04 | 김정안 | 프로브 카드에 사용되는 다층 세라믹 기판 표면의 평탄화 가공방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675548A2 (en) | 1994-03-30 | 1995-10-04 | Matsushita Electronics Corporation | Method of manufacturing semiconductor devices having a built-in capacitor |
| KR19980038381A (ko) * | 1996-11-26 | 1998-08-05 | 이형도 | 외부전극의 밀착력이 우수하고 전극크기제어가 정밀한 박막콘덴서의 제조방법 |
| JP2000323346A (ja) | 1999-05-12 | 2000-11-24 | Tdk Corp | 高周波電子部品の製造方法 |
| KR20020009450A (ko) * | 2000-07-21 | 2002-02-01 | 무라타 야스타카 | 절연 세라믹 조성물, 세라믹 다층 기판, 및 세라믹 전자부품 |
| KR20060061903A (ko) * | 2004-12-02 | 2006-06-08 | 이 아이 듀폰 디 네모아 앤드 캄파니 | 후막 축전기, 인쇄 회로판 내 후막 축전기의 내장, 및축전기 및 인쇄 회로판의 형성 방법 |
-
2005
- 2005-10-28 KR KR1020050102486A patent/KR100769459B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675548A2 (en) | 1994-03-30 | 1995-10-04 | Matsushita Electronics Corporation | Method of manufacturing semiconductor devices having a built-in capacitor |
| KR19980038381A (ko) * | 1996-11-26 | 1998-08-05 | 이형도 | 외부전극의 밀착력이 우수하고 전극크기제어가 정밀한 박막콘덴서의 제조방법 |
| JP2000323346A (ja) | 1999-05-12 | 2000-11-24 | Tdk Corp | 高周波電子部品の製造方法 |
| KR20020009450A (ko) * | 2000-07-21 | 2002-02-01 | 무라타 야스타카 | 절연 세라믹 조성물, 세라믹 다층 기판, 및 세라믹 전자부품 |
| KR20060061903A (ko) * | 2004-12-02 | 2006-06-08 | 이 아이 듀폰 디 네모아 앤드 캄파니 | 후막 축전기, 인쇄 회로판 내 후막 축전기의 내장, 및축전기 및 인쇄 회로판의 형성 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101043475B1 (ko) | 2009-06-02 | 2011-06-23 | 삼성전기주식회사 | 다층 세라믹 기판용 지그 및 이를 이용한 다층 세라믹 기판의 제조 방법 |
| KR101051590B1 (ko) * | 2009-08-24 | 2011-07-22 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070045796A (ko) | 2007-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100500010B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3755453B2 (ja) | インダクタ部品およびそのインダクタンス値調整方法 | |
| EP0037421B1 (en) | Thin film structure for ceramic substrates | |
| US8859193B2 (en) | Method of applying patterned metallization to block filter resonators | |
| US6642449B2 (en) | Electronic component and manufacturing method thereof | |
| US20050124091A1 (en) | Process for making circuit board or lead frame | |
| KR100769459B1 (ko) | 미세 전극을 갖는 세라믹 소자의 제조방법 | |
| KR100678860B1 (ko) | 전극 패턴 형성방법 | |
| JP2000223317A (ja) | 可変インダクタンス素子 | |
| GB2201637A (en) | Screen for printing electrical circuits | |
| US5200300A (en) | Methods for forming high density multi-chip carriers | |
| US6583704B2 (en) | Variable inductor | |
| US4794367A (en) | Circuit arrangement | |
| KR100740436B1 (ko) | 전해 도금 방식을 이용한 세라믹 소자의 전극 형성 방법 | |
| EP1005066A2 (en) | Resist pattern, process for the information of the same, and process for the formation of wiring pattern | |
| US6624735B2 (en) | Three-terminal variable inductor and method of making the same | |
| US6655024B2 (en) | Method of manufacturing a circuit board | |
| JP4935828B2 (ja) | チップ素子およびその製造方法 | |
| JP2003173728A (ja) | チップ型電流ヒューズの製造方法 | |
| US7100270B2 (en) | Method of fabricating a thin film integrated circuit with thick film resistors | |
| TWI282611B (en) | Methods of manufacturing chip array resistor | |
| KR101051590B1 (ko) | 세라믹 기판 및 그 제조방법 | |
| JP2699924B2 (ja) | セラミック基板及びその製造方法 | |
| JPH11121264A (ja) | チップ型ｌｃフィルタの製造方法 | |
| JP4299231B2 (ja) | セラミックグリーンシートの製造方法及びセラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120927 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130904 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |