JP4935828B2 - チップ素子およびその製造方法 - Google Patents

チップ素子およびその製造方法 Download PDF

Info

Publication number
JP4935828B2
JP4935828B2 JP2008556079A JP2008556079A JP4935828B2 JP 4935828 B2 JP4935828 B2 JP 4935828B2 JP 2008556079 A JP2008556079 A JP 2008556079A JP 2008556079 A JP2008556079 A JP 2008556079A JP 4935828 B2 JP4935828 B2 JP 4935828B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
plating
chip element
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008556079A
Other languages
English (en)
Other versions
JPWO2008093626A1 (ja
Inventor
達也 辻口
修祥 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008556079A priority Critical patent/JP4935828B2/ja
Publication of JPWO2008093626A1 publication Critical patent/JPWO2008093626A1/ja
Application granted granted Critical
Publication of JP4935828B2 publication Critical patent/JP4935828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

この発明は、ワイヤボンディングによって実装基板やパッケージ基板などに実装されるチップ素子に関する。
従来のチップ素子の構成例を図１に示す。
図１（Ａ）は特許文献１に開示されたチップ素子の平面図である。このチップ素子は、矩形平板状の誘電体基板１１０に、２つのマイクロストリップ線路１１２Ａ，１１２Ｂを設けてフィルタを構成している。マイクロストリップ線路１１２Ａ，１１２Ｂの短絡端は共通のスルーホール１１１により、裏主面の接地電極（不図示）に導通させている。また、各マイクロストリップ線路１１２Ａ，１１２Ｂには、ワイヤボンディングによりワイヤ１５０Ａ，１５０Ｂが接続され、実装基板（不図示）の入出力電極に導通させている。
図１（Ｂ）は特許文献２に開示されたチップ素子の斜視図である。このチップ素子は、ローパスフィルタが設けられた回路チップ２１０をパッケージ基板２５０に載置する構成である。なお、このパッケージ基板２５０上には回路チップ２１０を覆うように、図示していないカバーが設けられる。回路チップ２１０の表主面にはローパスフィルタを構成する線路２１２が形成されている。また、パッケージ基板２５０には入出力パッド２５１Ａ，２５１Ｂが形成されている。回路チップ２１０の線路２１２とパッケージ基板２５０の入出力パッド２５１Ａ，２５１Ｂはワイヤ２８０Ａ，２８０Ｂにより接続されている。
また、特許文献３には、チップ素子に対する金ワイヤのボンディングを行う場合に、ボンディング性の観点から、金ワイヤを接続する電極として金電極を形成することが開示されている。
金電極を形成する場合、第１の方法としては、金を含有するペースト状の電極材をスクリーン印刷等によりパターン形成したのち焼成する方法がある。
また、第２の方法としては、蒸着、スパッタリング、またはメッキ等により、金の電極膜を全面に形成したのち、フォトリソグラフィプロセスでレジストを形成し、不要な金の電極膜をエッチングにより除去する方法がある。
また、第３の方法としては、フォトリソグラフィプロセスによりレジストのパターンを形成したのち、蒸着、スパッタリング、またはメッキ等により、金の電極膜をレジストの非形成部分に形成し、最後にレジスト膜を剥離する方法がある。
特開２００２−１５１９０８号公報 特開２００３−１３３８８１号公報 特開平０７−０４５４６８号公報
近年の金属材の原価の高騰により、上記した各種方法により金電極を形成したチップ素子は、その原料コストが増大する傾向にある。また、近年の環境対策の厳格化により、レジスト等の化学物質の使用量は減少させる必要がある。その一方、チップ素子自体の高性能化への要望は大きい。
そこで本発明の目的は、ワイヤボンディングに用いる電極における金属材使用量を低減するとともに、その電極形成に係るレジストを不要にでき、製造コストの抑制と高性能化とを図ることができるチップ素子および、その製造方法の提供にある。
例えば、チップ素子において、基体の表主面に絶縁膜を形成する。絶縁膜にはボンディング用電極を構成する複数のメッキ層に対しての非メッキ性を持たせておく。さらに、電極パターン上の絶縁膜に開口を形成しておく。そして、絶縁膜に設けた開口内に露出する電極パターンを下地電極として、下地電極上に表層に金メッキ層を含む複数のメッキ層をメッキし、ボンディング用電極を形成する。
これにより、ボンディング用電極の製造工程において、基体の表主面全面にメッキ浴を施すようにしても、絶縁膜上にはメッキ層が形成されず、開口内に露出する電極パターン上にメッキ層が形成される。したがってメッキ層の形成面積及び含有金属の使用量を低減でき、メッキ層形成のための原料コストを低減できる。また、絶縁膜に設ける開口がマスクパターンの代わりとなり、メッキ層形成にレジスト処理を用いる必要が無くなる。したがって、レジスト処理に係るレジスト材自体、および、レジスト材の剥離、回収、再生、廃棄等の処理コストを不要にできる。このようにして形成するメッキ層のパターン精度は、絶縁膜の開口のパターン精度に従って定まるので、絶縁膜の開口のパターン精度を高めることで、チップ素子の高性能化が望める。
また、例えば、チップ素子において、基体の表主面に絶縁膜を形成する。絶縁膜にはボンディング用電極を構成する複数のメッキ層に対しての非メッキ性を持たせておく。さらに、電極パターン上の絶縁膜に開口を形成しておく。そして、絶縁膜の開口に設けた導体を介して基体の電極パターンに導通する下地電極を絶縁膜上に形成する。そして、下地電極上に金メッキ層を含む複数のメッキ層をメッキし、ボンディング用電極を形成する。
これにより、ボンディング用電極の製造工程において、基体の表主面全面にメッキ浴を施すようにしても、絶縁膜上にはメッキ層が形成されず、絶縁膜上に設けた下地電極上にメッキ層が形成される。したがってメッキ層の形成面積及び含有金属の使用量を低減でき、メッキ層形成のための原料コストを低減できる。また、絶縁膜上に設ける下地電極がマスクパターンの代わりとなり、メッキ層形成にレジスト処理を用いる必要が無くなる。したがって、レジスト処理に係るレジスト材自体、および、レジスト材の剥離、回収、再生、廃棄等の処理コストを不要にできる。このようにして形成するメッキ層のパターン精度は、下地電極のパターン精度に従って定まるので、下地電極のパターン精度を高めることで、チップ素子の高性能化が望める。
基体は、複数の絶縁層を積層して、絶縁層間にも電極パターンを設けた構成であってもよい。
請求項１に係る発明では、チップ素子において、基体の表主面に第１の絶縁膜を形成し、第１の絶縁膜の表主面に第２の絶縁膜を形成する。電極パターン上の第１の絶縁膜に開口を形成しておく。第１の絶縁膜上に絶縁膜上電極パターンを形成する。絶縁膜上電極パターンは、第１の絶縁膜の開口に設けた導体を介して基体の電極パターンに導通させる。絶縁膜上電極パターン上の第２の絶縁膜に開口を形成しておく。第２の絶縁膜上に下地電極を形成する。下地電極は、第２の絶縁膜の開口に設けた導体を介して絶縁膜上電極パターンに導通させる。ここで、第２の絶縁膜には、ボンディング用電極を構成する複数のメッキ層に対しての非メッキ性を持たせておく。そして、下地電極上に金メッキ層を含む複数のメッキ層をメッキし、ボンディング用電極を形成する。これにより、ボンディング用電極を、基体上の電極パターンの形成位置の上からずらして形成することができる。
また、ボンディング用電極の金メッキ層下に、金メッキ層よりも下地電極に対しての接着性が高い下地メッキ層を設けてもよい。これにより下地電極との接着性を高めながら金ワイヤとの接続性を高めることができる。
また、下地電極は銀を主成分とすれば高い導電性が望める。また、絶縁膜がケイ酸系ガラスを主成分とすれば、各種メッキ液との撥液性や、形成後の耐候性、絶縁膜下の回路パターンの機械的保護能力が望める。下地メッキ層はニッケルを主成分とすれば、銀を主成分とする下地電極との高い接着性が望める。
また、絶縁膜の形成に、フォトリソグラフィプロセスを採用することにより、極めて高精度なパターン形成が可能となる。
また、電極パターンを伝送線路としてマイクロストリップ線路フィルタを構成してもよい。従来構成では、電極パターンを伝送線路としてマイクロストリップ線路フィルタを構成した場合、ワイヤのボンディング誤差によって伝送線路におけるインダクタンス成分が影響を受けていた。しかしながら、本発明のように絶縁膜に設けた開口を介して、ボンディング用電極を伝送線路に導通させる構成では、開口の形成位置が安定することによって伝送線路のインダクタンス成分が安定し、ワイヤのボンディング誤差による影響を低減させることができる。したがってマイクロストリップ線路フィルタのフィルタ特性を安定化できる。
この発明によれば、メッキ層の形成工程がレジスト処理を伴わず簡易化する。さらに、メッキ層の形成面積や金属使用量、特に金メッキ層の形成面積や金使用量が低減する。したがってチップ素子の製造コストが抑制できる。また、チップ素子を高性能化、安定化できる。
チップ素子の従来構成を説明する図である。 本発明に係るチップ素子の構成例を示す展開図である。 上記構成例の製造工程を説明するフローである。 本発明に係るチップ素子の他の構成例を示す展開図である。 上記構成例の等価回路図である。 本発明に係るチップ素子の他の構成例を示す展開図である。
符号の説明
１，５１，８１…チップ素子
１０，６０，８０…誘電体基板
１１，６１…スルーホール
１２，６２，８２…主面電極
１３，６３，８３…接地電極
２０，７０，９０，９５…ガラス層
２１，７１，９６…ボンディング用電極
５０…金ワイヤ
２２，７２，９７…開口
７３…下地電極
９２…銀電極
以下、図２に示すチップ素子の構成例に基づいて本発明を説明する。同図（Ａ）はチップ素子の正面図であり、同図（Ｂ）は同図（Ａ）に示すＢ−Ｂ断面図である。以下で示すチップ素子は、さらに図示していないパッケージ基板や実装基板に実装され、金ワイヤのボンディングによりボンディング用電極がパッケージ基板や実装基板の入出力パッドに接続される。なお、パッケージ基板に実装される場合にはチップ素子を覆うように金属カバーが設けられ、さらに大規模な実装基板に表面実装されることになる。
チップ素子１は、本発明の基体である小型直方体状の誘電体基板１０を備える。誘電体基板１０は、酸化チタン等のセラミックの誘電体からなり、比誘電率が約１１０で、基板厚みは３００μｍ、図示する横方向の寸法が約１．４ｍｍ、主面の短手方向寸法が約１．３ｍｍの基板である。
誘電体基板１０の裏主面には、全面に接地電極１３を形成している。この裏主面は、実装基板やパッケージ基板に配置される実装面である。接地電極１３は電極厚みが約１２μｍの銀電極と複数のメッキ層とからなる。複数のメッキ層は、銀電極上にニッケルを主成分とするニッケルメッキ層を形成し、そのニッケルメッキ層上にさらにパラジウムを主成分とするパラジウムメッキ層を形成し、さらにその上に金を主成分とする金メッキ層を形成したものである。なお、この接地電極１３の詳細な製造工程および構成については、本発明の本質とは関わらないため詳細な説明は省くが、一般的な工程および構成を採用することができる。
誘電体基板１０の表主面には、全体としてＳ字状にパターン化した主面電極１２を形成している。この主面電極１２は、本発明の電極パターンであり、電極厚み約５μｍの銀電極である。この主面電極１２は、電極精度を改善するために、感光性材に金属銀粉末を分散させた感光性銀電極ペーストを塗布し、乾燥、感光により感光性材を固化して、現像するフォトリソグラフィプロセスにより高精度にパターンを形成し、その後、焼成してなる。
なお、誘電体基板１０の中央付近には、レーザ加工やブラスト加工により主面間を貫通する貫通孔を設け、貫通孔内に銀電極ペーストを充填形成したスルーホール１１を設けている。このスルーホール１１を介して、主面電極１２は接地電極１３に導通する。主面電極１２は、スルーホール１１を中心に互いに逆方向に巻いたスパイラル状の２つのマイクロストリップ線路１２Ａ，１２Ｂを構成している。このマイクロストリップ線路１２Ａ，１２Ｂは、スルーホール１１を共通の短絡端としていて、それぞれ一端短絡、一端開放の１／４波長共振器の共振線路を構成している。この２つの１／４波長共振器はスルーホール１１のインダクタンス成分を介して結合し、フィルタを構成している。
誘電体基板１０と主面電極１２との表層側には、本発明の絶縁膜であるガラス層２０を厚み１５μｍ以上として形成している。このガラス層２０は、結晶性ＳｉＯ２や硼珪酸ガラスなどのケイ酸系ガラスを主成分としている。このガラス層２０の成分は、後述するボンディング用電極２１Ａ，２１Ｂの複数のメッキ層の成分に対して非メッキ性を有する。ガラス層２０の、誘電体基板１０のスルーホール１１両脇の主面電極１２上には、２つの開口２２Ａ，２２Ｂを設け、開口２２Ａ，２２Ｂ内にボンディング用電極２１Ａ，２１Ｂを設けている。開口２２Ａ，２２Ｂ下に位置する（露出する）主面電極が、本発明の下地電極を構成する。これらの開口２２Ａ，２２Ｂの形成精度を改善するため、ガラス層２０は感光性材を含む感光性ガラスペーストを誘電体基板１０に塗布し、乾燥、感光により感光性材を固化して、現像するフォトリソグラフィプロセスによりパターンを高精度に形成し、その後、焼成することで形成している。このガラス層２０によって、表主面電極パターンを機械的に保護するとともにフィルタの耐候性を向上させることができる。なお、ガラス層２０の各種寸法は、誘電体基板１０とガラス層２０との密着度や耐環境性、周波数特性などを考慮して適宜設定すればよい。
ガラス層２０の２つの開口２２Ａ，２２Ｂ内には、開口２２Ａ，２２Ｂ下の主面電極１２と導通するボンディング用電極２１Ａ，２１Ｂを設けている。これらのボンディング用電極２１Ａ，２１Ｂは複数のメッキ層を形成したものである。具体的には、主面電極１２と導通する最下層に、ニッケルを主成分とする約３μｍ厚のニッケルメッキ層を無電解メッキにより形成し、ニッケルメッキの上層に、パラジウムを主成分とする約０．１μｍ厚のパラジウムメッキ層を無電解メッキにより形成し、パラジウムメッキの上層に、金ワイヤ５０Ａ，５０Ｂとの接続性を高めるために金を主成分とする約０．１μｍ厚の金メッキ層を無電解メッキにより形成している。ここではニッケルメッキ層が本発明の下地メッキ層である。なお、ここでは下地メッキ層としてニッケルメッキ層を設けるとともに、主面電極１２に対して触媒等を用いて適切な表面処理を施すことで、主面電極１２とニッケルメッキ層との間にメッキ性を与える。なお、下地メッキ層および主面電極は、良好なメッキ性が得られるような成分であれば好適であり、上記パラジウムメッキ層は除いてもよく、パラジウムメッキ層に替えて他のメッキ層を設けてもよい。ここで用いた各メッキ層の主成分は、いずれもガラス層２０に対してメッキ性がないものであるが、ガラス層２０に対してメッキ性がないものであれば他のどのような主成分を用いてもよい。
ボンディング用電極２１Ａ，２１Ｂにはそれぞれ、金ワイヤ５０Ａ，５０Ｂがボンディングされる。これら金ワイヤ５０Ａ，５０Ｂは高周波信号の入出力端子である実装基板の入出力パッド（不図示）に接続する。金ワイヤ５０Ａ，５０Ｂは、ボンディング用電極２１Ａ，２１Ｂにボンディングすることで、主面電極１２によるマイクロストリップ線路１２Ａ，１２Ｂに対してタップ結合することになる。
なお図示していないが、誘電体基板１０の側面には何の電極も設けていない。
以上のように、ガラス層２０に複数のメッキ層に対しての非メッキ性を付与しているので、ボンディング用電極をメッキ処理により形成しても、ガラス層２０上にメッキ層が形成されることがない。また、複数のメッキ層によりボンディング用電極を構成することで、各メッキ層間の密着性を向上させるとともに、主面電極との接続性と金ワイヤとの接続性をともに良好なものにしている。
ここでは、主面電極として銀を主成分とする例を説明したが、銀ではなく、安価で導電率の高い他の成分、例えば銅やアルミニウム、銀−パラジウム合金などを主成分とする電極を用いてもよい。この場合、ボンディング用電極の複数のメッキ層の成分を適切に設定し、表面処理を適切に実施することで、主面電極の成分がどのようなものであっても本発明を実施することが可能になる。
以上の構成のフィルタ素子は、図３に示す工程を経て製造される。
（Ｓ１）まず、いずれの面にも電極を形成していない誘電体親基板を用意する。
（Ｓ２）次に、上記親基板に対して、裏主面側に導電体ペーストをスクリーン印刷し、焼成を経て接地電極および端子電極を形成する。
（Ｓ３）次に、親基板に対して、表主面側に感光性銀電極ペーストを印刷し、露光、現像するフォトリソグラフィプロセスによりパターンを形成し、その後、焼成して各主面電極を形成する。
（Ｓ４）次に、親基板の表主面側に絶縁性材を主成分とし感光性材を添加した感光性ガラスペーストを印刷し、フォトマスクを用いて前記ペーストを露光し、固化していない前記ペーストを除去して開口を設ける現像を行うフォトリソグラフィプロセスによりパターンを形成し、その後、焼成を経てガラス層を形成する。なお、この工程に用いる露光装置などは、上記主面電極の形成工程で用いたものとする。これにより、露光装置などを複数用意する必要が無くなり製造コストの削減が可能になる。
（Ｓ５）次に、親基板の表主面側全体を複数回、メッキ液を異ならせながらメッキ浴する。最初にメッキ浴に用いるメッキ液は、銀電極に対してメッキ性があり、ガラス層に対してメッキ性のないニッケルを主成分とするものとする。また、最後にメッキ浴に用いるメッキ液は、金ワイヤとのボンディング性に優れ、ガラス層に対してメッキ性のない金を主成分とするものとする。
（Ｓ６）次に、上記のようにして構成した親基板からダイシングなどにより多数の素体を切り出し、チップ素子を製造する。
以上のように、このチップ素子を製造することで、チップ素子の親基板にメッキ浴において付着するメッキ液が、略ガラス層の開口内だけでメッキ層となり、メッキ層の形成面積及び含有金属の使用量を低減でき、このメッキ層のための原料コストを低減できる。
また、その際に特にレジスト処理が不要となり、その処理コストやレジスト原料コストを低減できる。このようにレジスト処理を必要とせずに、フォトリソグラフィプロセスによりボンディング用電極のパターン精度を高めることができ、チップ素子の高性能化が望める。
次に、チップ素子の他の構成例について図４に基づいて説明する。同図（Ａ）はチップ素子の正面図であり、同図（Ｂ）は同図（Ａ）に示すＢ−Ｂ断面図である。以下の説明では、上述の構成例と同一の構成では、場合によっては説明を省く。
チップ素子５１は、本発明の基板である小型直方体状の誘電体基板６０を備える。誘電体基板６０の裏主面には、全面に接地電極６３を形成している。誘電体基板６０の表主面には、全体としてＳ字状にパターン化した主面電極６２を形成している。又、誘電体基板６０には、その中央付近にスルーホール６１を設けている。主面電極６２は、互いに逆方向に巻いたスパイラル状の２つのマイクロストリップ線路６２Ａ，６２Ｂを構成している。
誘電体基板６０と主面電極６２との表層側には、本発明の絶縁膜であるガラス層７０を形成している。このガラス層７０は、結晶性ＳｉＯ２や硼珪酸ガラスなどのケイ酸系ガラスを主成分としている。このガラス層７０の成分は、後述するボンディング用電極７１Ａ，７１Ｂの複数のメッキ層の成分に対して非メッキ性を有する。ガラス層７０の、スルーホール６１両脇の主面電極６２上には、２つの開口７２Ａ，７２Ｂを設けている。
ガラス層７０の２つの開口７２Ａ，７２Ｂ内には、非感光性の銀電極ペーストを充填し、乾燥、焼成する工程により銀電極を形成している。また、ガラス層７０上の、開口７２Ａ，７２Ｂ周囲には、矩形で開口７２Ａ，７２Ｂよりも大きなサイズの銀電極を、感光性の銀ペーストのフォトリソグラフィプロセスによりパターン形成している。このガラス層７０上の、開口７２Ａ，７２Ｂ周囲に設けた銀電極が、本発明の下地電極７３Ａ，７３Ｂである。なお、開口７２Ａ，７２Ｂ内の銀電極は、上述のように下地電極７３Ａ，７３Ｂとは別の工程で形成してもよいが、下地電極７３Ａ，７３Ｂと同時に、感光性の銀電極ペーストを開口内に充填して形成してもよい。
下地電極７３Ａ，７３Ｂ上には、複数のメッキ層を形成してボンディング用電極７１Ａ，７１Ｂを構成している。したがって、ボンディング用電極７１Ａ，７１Ｂは開口７２Ａ，７２Ｂ下の主面電極６２と導通する。ボンディング用電極７１Ａ，７１Ｂの、下地電極７３Ａ，７３Ｂと接する最下層には、本発明の下地メッキ層であるニッケルメッキ層を約３μｍ形成し、ニッケルメッキの上層にはパラジウムメッキ層を約０．１μｍ形成し、パラジウムメッキの上層には金メッキ層を約０．１μｍ形成している。このようにして複数層のメッキ層を設けることで、各メッキ層間の密着性を向上させている。
なお、ここでは下地メッキ層としてニッケルメッキ層を設けるとともに、下地電極７３Ａ，７３Ｂに対して触媒等を用いて適切な表面処理を施すことで、下地電極７３Ａ，７３Ｂとニッケルメッキ層との間にメッキ性を与える。なお、下地メッキ層および下地電極７３Ａ，７３Ｂは、良好なメッキ性が得られるような成分であれば好適であり、上記パラジウムメッキ層は除いてもよく、パラジウムメッキ層に替えて他のメッキ層を設けてもよい。ここで用いた各メッキ層の主成分は、いずれもガラス層７０に対してメッキ性がないものであるが、ガラス層７０に対してメッキ性がないものであれば他のどのような主成分を用いてもよい。
ボンディング用電極７１Ａ，７１Ｂにはそれぞれ、高周波信号の入出力端子である実装基板の入出力パッド（不図示）に接続された金ワイヤがボンディングされることになる。これにより、主面電極６２によるマイクロストリップ線路６２Ａ，６２Ｂに対して金ワイヤがタップ結合することになる。
以上のように、ガラス層７０に複数のメッキ層に対しての非メッキ性を付与しているので、ボンディング用電極７１Ａ，７１Ｂをメッキ処理により形成することができる。また、ボンディング用電極７１Ａ，７１Ｂを複数のメッキ層とすることで、各メッキ層間の密着性を向上させるとともに、主面電極６２との接続性と金ワイヤとの接続性をともに良好なものにしている。
このような構成のチップ素子を製造する場合には、チップ素子の親基板にメッキ浴により付着するメッキ液が、略ガラス層の表主面に設けた下地電極上でだけメッキ層をなし、メッキ層の形成面積及び含有金属の使用量を低減でき、このメッキ層のための原料コストを低減できる。
また、その際に特にレジスト処理が不要となり、その処理コストやレジスト原料コストを低減できる。このようにレジスト処理を必要とせずに、フォトリソグラフィプロセスによりボンディング用電極のパターン精度を高めることができ、チップ素子の高性能化が望める。
ここで、このチップ素子に設けられるマイクロストリップ線路６２Ａ，６２Ｂによるフィルタの等価回路図を図５に示す。
マイクロストリップ線路６２Ａ，６２Ｂは、共通の短絡端であるスルーホールを介してチップ素子の裏主面に設けた接地電極に接続される。したがって、マイクロストリップ線路６２Ａ，６２Ｂの接続点Ｐ１は、スルーホールの誘導性成分Ｌｗ３と抵抗成分Ｒ１とを介して接地される。マイクロストリップ線路６２Ａは、等価的に伝送線路ＬｓＡ1と伝送線路ＬｓＡ２とからなり、マイクロストリップ線路６２Ｂは、伝送線路ＬｓＢ1と伝送線路ＬｓＢ２とからなる。伝送線路ＬｓＡ1およびＬｓＡ２、伝送線路ＬｓＢ1およびＬｓＢ２は、ガラス層の開口が形成された位置である接続点Ｐ２およびＰ３により分けられ、接続点Ｐ２，Ｐ３は実装基板側の入出力端子Ｉ／Ｏに、ボンディング用電極および金ワイヤの誘導性成分Ｌｗ１，Ｌｗ２を介して接続される。
このように、このチップ素子のフィルタ等価回路は構成される。この構成では、ガラス層の開口に導電体を設けて、その導電体にボンディング用電極と金ワイヤとを接続するので、接続点Ｐ２およびＰ３は、ガラス層の開口が形成された位置となる。
一方、ガラス層の開口に導電体を設けず、主面電極上に直接、金ワイヤをボンディングする従来構成では、ボンディング位置がそのまま接続点Ｐ２およびＰ３となってしまう。ボンディング工程の性質上、金ワイヤのボンディング位置には精度誤差が存在するので、主面電極上の金ワイヤのボンディング位置に誤差が有れば、接続点Ｐ２およびＰ３がずれて伝送線路ＬｓＡ1およびＬｓＡ２、伝送線路ＬｓＢ1およびＬｓＢ２が不定となる。このように従来構成では、ボンディング位置の誤差による影響がフィルタ特性におよんでしまうことになる。その場合、このフィルタの入出力インピーダンスにばらつきが生じることになる。
このように従来構成では問題が生じるが、一方、本実施形態のチップ素子の構成のように、開口に導電体を設け、導電体に接続したボンディング用電極に対して、金ワイヤをボンディングするようにする場合には、接続点Ｐ２およびＰ３のボンディング位置によるずれが低減され、フィルタ特性に影響がおよぶことが殆ど無い。これにより、タップ接続の接続位置にずれが生じることが殆ど無くなり、このフィルタの入出力インピーダンスに生じるばらつきが低減する。
次に、図６に示すチップ素子の他の構成例に基づいて本発明を説明する。同図はチップ素子の断面図である。以下の説明では、上述の構成例と同一の構成では、場合によっては説明を省く。
このチップ素子は、ガラス層を複数層に形成し、ボンディング用電極の位置を、主面電極のパターンによらずに設定したものである。
チップ素子８１は、小型直方体状の誘電体基板８０を備える。誘電体基板８０の裏主面には、全面に接地電極８３を形成している。誘電体基板８０の表主面には、主面電極８２を形成している。
誘電体基板８０と主面電極８２との表層側には、ガラス層９０を形成している。このガラス層９０は、結晶性ＳｉＯ２および硼珪酸ガラスを主成分としている。主面電極８２上のガラス層９０には、開口を設けている。ガラス層９０の開口内と、開口の周囲には、非感光性の銀電極ペーストを印刷し、乾燥、焼成する工程により銀電極を形成している。
ガラス層９０の表層側には、さらに本発明の絶縁膜であるガラス層９５を形成している。このガラス層９５は、結晶性ＳｉＯ２および硼珪酸ガラスを主成分としている。ガラス層９０の銀電極９２上のガラス層９５には開口９７を設けている。開口９７下に位置する（露出する）銀電極９２が、本発明の下地電極を構成する。ガラス層９５の開口９７内には、複数のメッキ層が形成されていて、複数のメッキ層がボンディング用電極９６を構成している。このボンディング用電極９６は主面電極８２と導通する。ガラス層９５の開口９７下の銀電極と接する最下層にはニッケルメッキ層を約３μｍ形成し、ニッケルメッキの上層にはパラジウムメッキ層を約０．１μｍ形成し、パラジウムメッキの上層には金メッキを約０．１μｍ形成している。このようにして複数層のメッキ層を設けることで、各メッキ層間の密着性を向上させている。
以上のように、このチップ素子を製造することで、チップ素子の親基板にメッキ浴において付着するメッキ液が、略ガラス層の表主面に設けた銀電極上だけでメッキ層を形成し、メッキ層の形成面積及び含有金属の使用量を低減でき、このメッキ層のための原料コストを低減できる。
なお、上記した各実施形態での電極パターンの構成は製品仕様に応じた、どのような形状であっても良い。本発明は上記構成以外であっても適用でき、多様なチップ素子に採用できる。

Claims (7)

  1. 表主面に電極パターンを設けた基体と、表層に金メッキ層を含む複数のメッキ層からなり、金ワイヤが接続されるボンディング用電極と、を備えるチップ素子において、
    前記電極パターン上に開口を形成して前記基体の表主面に積層した第１の絶縁膜と、
    前記第１の絶縁膜の開口に設けた導体を介して前記電極パターンに導通する、前記第１の絶縁膜の表主面に配した絶縁膜上電極パターンと、
    前記絶縁膜上電極パターン上に開口を形成して前記第１の絶縁膜の表主面に積層した第２の絶縁膜と、
    前記第２の絶縁膜の開口に設けた導体を介して前記絶縁膜上電極パターンに導通する、前記第２の絶縁膜の表主面に配した下地電極と、
    を備え、
    前記第２の絶縁膜は、前記複数のメッキ層に対して非メッキ性を有し、
    前記下地電極上に、前記複数のメッキ層をメッキして、前記ボンディング用電極を形成したことを特徴とするチップ素子。
  2. 前記ボンディング用電極は、前記金メッキ層下に、前記金メッキ層よりも前記下地電極に対しての接着性が高い下地メッキ層を備える請求項１に記載のチップ素子。
  3. 前記下地電極は銀を主成分とし、前記絶縁膜はケイ酸系ガラスを主成分とし、前記下地メッキ層はニッケルを主成分とする請求項２に記載のチップ素子。
  4. 前記絶縁膜はフォトリソグラフィプロセスにより前記開口を形成したものである請求項１〜３のいずれかに記載のチップ素子。
  5. 前記電極パターンを伝送線路としてマイクロストリップ線路フィルタを構成した請求項１〜４のいずれかに記載のチップ素子。
  6. 表主面に電極パターンを設けた基体と、表層に金メッキ層を含む複数のメッキ層からなり、金ワイヤが接続されるボンディング用電極と、を備えるチップ素子の製造方法であって、
    感光性材を分散させた絶縁性ペーストを前記基体に塗布し、フォトマスクを用いて前記絶縁性ペーストを感光させて固化し、固化していない前記絶縁性ペーストを除去して開口を設けて、前記複数のメッキ層に対して非メッキ性を有する絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜形成工程の後、前記開口の底面に複数回のメッキを施して前記複数のメッキ層を形成して前記ボンディング用電極を形成するボンディング用電極形成工程と、
    を含むチップ素子の製造方法。
  7. 表主面に電極パターンを設けた基体と、表層に金メッキ層を含む複数のメッキ層からなり、金ワイヤが接続されるボンディング用電極と、を備えるチップ素子の製造方法であって、
    感光性材を分散させた絶縁性ペーストを前記基体に塗布し、フォトマスクを用いて前記絶縁性ペーストを感光させて固化し、固化していない前記絶縁性ペーストを除去して開口を設けて、前記複数のメッキ層に対して非メッキ性を有する絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜形成工程の後、感光性材を分散させた導電性ペーストを前記絶縁膜の表主面に塗布し、フォトマスクを用いて前記導電性ペーストを感光させて固化し、固化していない前記導電性ペーストを除去して、前記基体に設けた電極パターンに導通する下地電極を形成する下地電極形成工程と、
    前記下地電極形成工程の後、前記下地電極上に、複数回のメッキを施して前記複数のメッキ層を形成して前記ボンディング用電極を形成するボンディング用電極形成工程と、
    を含むチップ素子の製造方法。
JP2008556079A 2007-02-01 2008-01-28 チップ素子およびその製造方法 Expired - Fee Related JP4935828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008556079A JP4935828B2 (ja) 2007-02-01 2008-01-28 チップ素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007023090 2007-02-01
JP2007023090 2007-02-01
PCT/JP2008/051166 WO2008093626A1 (ja) 2007-02-01 2008-01-28 チップ素子およびその製造方法
JP2008556079A JP4935828B2 (ja) 2007-02-01 2008-01-28 チップ素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008093626A1 JPWO2008093626A1 (ja) 2010-05-20
JP4935828B2 true JP4935828B2 (ja) 2012-05-23

Family

ID=39673938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008556079A Expired - Fee Related JP4935828B2 (ja) 2007-02-01 2008-01-28 チップ素子およびその製造方法

Country Status (2)

Country Link
JP (1) JP4935828B2 (ja)
WO (1) WO2008093626A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889995B2 (en) 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
EP3567629A3 (en) 2012-06-14 2020-01-22 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195961A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd 半導体装置
JPH06283566A (ja) * 1993-03-25 1994-10-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2002016176A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 配線基板およびその接続構造
JP3531603B2 (ja) * 2000-11-14 2004-05-31 株式会社村田製作所 高周波フィルタおよびそれを用いたフィルタ装置およびそれらを用いた電子装置
GB0108655D0 (en) * 2001-04-06 2001-05-30 Koninkl Philips Electronics Nv Microwave circuit
JP2003060428A (ja) * 2001-08-21 2003-02-28 Hitachi Ltd 高周波回路装置及びその製造方法
KR100632577B1 (ko) * 2004-05-03 2006-10-09 삼성전기주식회사 인쇄회로기판의 전해 금도금 방법

Also Published As

Publication number Publication date
WO2008093626A1 (ja) 2008-08-07
JPWO2008093626A1 (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
JP4028884B1 (ja) コイル部品
JP4404088B2 (ja) コイル部品
JP4844045B2 (ja) 電子部品及びその製造方法
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
CN109964544A (zh) 电子部件以及电子部件制造方法
JPS62216259A (ja) 混成集積回路の製造方法および構造
CN107204295A (zh) 电子元件封装件及制造该电子元件封装件的方法
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
KR20220116328A (ko) 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
JP4935828B2 (ja) チップ素子およびその製造方法
JP5707710B2 (ja) 積層型チップ部品
JP2006222106A (ja) チップ型電子部品およびその製造方法
CN111034376B (zh) 电子部件的制造方法以及电子部件
JP7096992B2 (ja) 貫通電極基板及び実装基板
CN108282157A (zh) 声波谐振器及制造声波谐振器的方法
JP2019114723A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP2006319409A (ja) 周波数調整デバイス及び周波数調整デバイスを有する半導体パッケージ
JP2003298200A (ja) 電子部品およびその製造方法
JP2001291615A (ja) ３端子型可変インダクタンス素子
JP4577479B2 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
CN220067840U (zh) 多层构造体
WO2024024945A1 (ja) 回路基板、半導体装置及び電子モジュール
KR101051590B1 (ko) 세라믹 기판 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4935828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees