JPS60195961A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60195961A
JPS60195961A JP59050999A JP5099984A JPS60195961A JP S60195961 A JPS60195961 A JP S60195961A JP 59050999 A JP59050999 A JP 59050999A JP 5099984 A JP5099984 A JP 5099984A JP S60195961 A JPS60195961 A JP S60195961A
Authority
JP
Japan
Prior art keywords
layer
cobalt
semiconductor device
pellet
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59050999A
Other languages
English (en)
Inventor
Toru Kawanobe
川野辺　徹
Keiji Miyamoto
宮本　圭二
Seiichi Ichihara
誠一 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59050999A priority Critical patent/JPS60195961A/ja
Publication of JPS60195961A publication Critical patent/JPS60195961A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は電極形成技術、特にペレットのポンディングパ
ッドに適用して有効な技術に関するもの１′ である。
〔背景技術〕
ペレットと外部端子との電気的接続は、一般に金等の細
線を用いその一端をペレットのボンデイン“グパッドに
接続すルことにより行なわれている。
通常、ポンディングパッドは、素子形成完了後のシリコ
ン（Ｓｉ）基板上面に形成されているリンガラス等から
なる絶縁層上にアルミニウムまたは七の合金（品下アル
ミニウム等と言う。）で−線を形成し、さらにその配線
を含めた上面全体にニー化ケイ素寞たは窒化ケイ素等か
らなるファイナルパッシベーション膜の所定位置をエツ
チング等で穿孔して配線の一部を露出せしめることによ
り形成することができるもので“ある。　゛このように
、アルミニウム等が露出する形状のポンディングパッド
は、アルミニウム等が極めて腐食され易い金属であるた
め、金等の細線を熱圧着した場合であっても、なお露出
している部分が腐食され、ひいては電気的導通不良等の
問題が発生すること、そしてこの問題は樹脂を用いてパ
ッケージが形成されている半導体装置にお−いて特に重
大であることが妬られている（たとえば特開昭５４−１
２８２８０号公報など）。
〔発明の目的〕
本発明の目的は、ペレットのポンディングパッドについ
て、半導体装置の信頼性向上に適用して有効な技術を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らか、になる・であ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ペレットのポンディングパッドを、ファイナ
ルパッシベーション膜を穿孔して配線の一部を露出せし
めて形成したポンディングパッド形成部に、第１層とし
てコバルトまたはコバルトを主成分とする合金を、その
周囲が該ファイナルバッジページ日ン膜上面に密着する
状態で被着した後、該第１層上に第２層として貴金属な
被着して形成することにより、最上層である第２層の貴
金属でワイヤーンディング性能を保持した上で、ポンデ
ィングパッド形成部内部を密閉してポンディングパッド
形成部内部のアルミニウム配線等の腐食を防止すること
ができることより、該ペレットを搭載してなる半導体装
置の信頼性向上を達成するものである。
また、前記コバルトまたはコバルトを主成分とする合金
からなる層の下に、周囲がファイナルノくイシペーシ目
ン膜上面に密着した状態の！着補強金属欄な設けること
千より、前記ポンプイングツくラドをポンディングパッ
ド形成部に、より強固に形成することができることより
、さらに半導体装置の信頼性向上を達成するものである
。
また、前記ペレットのポンディングパッドにお　、ける
コバルトまたはコバルトを主臀分とする合金からなる層
上に、貴金属を無電解めっき法にて被着することにより
、該貴１金−を確実に前記層上のみに被着することがで
きることより、諌ベレットを搭載してなる半導体装置の
信頼性向上とともに大巾なコスト低減を達成するもので
ある。
〔実施例１〕 第１図は、本発明による実施型１である半導体装置を、
そのほぼ中心を通る面における断面図で示したものであ
る。
本実施例１０半導体装−は、いわゆる樹脂封止凰半導体
装置で、ペレット取付部であるタブ１に金−シリコン共
晶等のろう材２を介して取り付けられているシリコン（
Ｓｉ）単結晶からなるペレット３および該ペレット３の
ポンプイングツくラド４と内部リード５とを電気的に接
続している金等からなる細線６等をエポキシ樹脂等の樹
脂７でモーラドして製造されるものである。
第２図は、本実施例１である半導体装置の部分拡大図で
、樹脂を省略して示したものである。
本実施例１の半導体装置の特徴は、搭載されたペレット
３のポンプイングツ（ラド４を第１層８がコバルト、第
２層９が金である２層構造で形成したこと−ある。すな
わち、ペレット３の最上層のファイナルパッシベーショ
ン膜１０の所定位置ヲ所定形状に穿孔し、鉄膜の下層の
アルミニウム等からなる配線を露出せしめて形成したポ
ンディングパッド形成部（以下パッド部と言う。）に、
コバルトを蒸着等の方法で被着した後、エツチングにて
その周囲をファイナルパッシベーション膜上に延在した
形状の第１層８とし、該第１層上に無電解めっき法やス
パッタリング等の方法にて金を被着することにより第２
層９を形成することができるものである。
なお、前記パッド部は通常の方法で、たとえば素子形成
が完了したシリコン基板にリンケイ酸ガラス等の絶縁層
１１を形成し、該絶縁層１１上に所定形状のアルミニウ
ム配線１２を形成し、さらにその上面全体に窒化ケイ素
等のファイナルパッシベーション膜１０を形成した後、
エツチングにて該ファイナルパッシベーション膜１００
所定位置を穿孔し、配線１２を露出せしめることにより
形成されるものである。
以上の如く、本実流側五の半導体装置に搭載されている
ペレットのポンディングパッド４は、最上層である第２
層９をワイヤポンディング性が優れている金で形成され
ており、その下にコバルトからなる第１層８を形成する
ことにより、金をアルミニウム等からなる配線に直接被
着した場合に金属間反応により発生する電極の劣化を防
止するとともに、該第１層を、周囲が７フイナルパツシ
ベーシ目ンｆｉｌｏ上に延在した形状で、かつ該膜１０
上面に密着した状態で形成することにより、パッド部内
部を完全に密閉することができるものである。
このような構造のポジディングパッドとすることにより
、タブ１へろう材２でベレット３を取り付ける工程等の
熱履歴を受けても、ワイヤポンディング性の低下等の問
題発生を有効に防止でき、また、コバルトと金とは反応
性が非常に低いので、たとえばコバルト層を約１〜２μ
情とし、その上に金層を０．１〜０．２μ恒の極めて薄
い状態で形成することができるものである。
さらに１ポンディングパッド第１層８であるコバルトは
蒸着、スパッタリング等、通常の方法で形成することが
でき、また第２層９の金も同様の方法を用いても形成で
きるが、無電解めっき法を用いることにより、金を第１
層８のコバルト上面のみに選択的に被着することができ
ることより、電極材料を無駄なく利用することもできる
。
なお、無電解めっき法にて金を被着した場合は、その後
所定の温風にて加熱処理を行なうことにより、金と第１
層８金属との接着力を増大せしめることができるので、
一段と半導体装置の信頼性を向上させる４ことが可能で
ある。
本実施例１０半導体装置の前記以外の部分については通
常の方法で製造することができるものである。
〔実施例２〕 本発明による実施例２である半導体装置は、前記実施例
１とほぼ同様のものである。
第３図は、本実施例２である半導体装置の部分拡大図で
ある。　゛ 本実施例の半導体装置は、搭載しているベレットのポン
ディングパッドが、第１層８としてチタンを、前記実施
例１に示した第１層８と一同様に周囲をファイナルパッ
シベーション膜上に延在した状態で被着し、該第１層８
上に実施例１に示した金属を、第２層９としてコバルト
を、第３層１３として金を被着することにより形成され
ているものである。すなわち、前記実施例１に示した２
層からなるポンディングパッドの最下層に、新たにチタ
ンからなる層を設けた３層で形成されているものである
。
このように、第１層として接着補強金属の１つであるチ
タンの層を設けることにより、その上層のコバルトをパ
ッド部により強固に接着せしめることができ、前記実施
例１に示したポンディングパッドの性能を、さらに向上
させることができるものである。
本実施例２の半導体装置も、前記実施例１０半導体装置
とほぼ同様にして製造することができるものであるが、
本実施例２の場合は第２層であるコバルトをも無電解め
っきで被着することができるので、さらに製造コストを
下げることも可能である。
〔効果〕
（１）　ポンディングパッドを、ペレットのファイナル
パッシベーション膜の所定位置を穿孔して形成したポン
ディングパッド形成部（パッド部）に、第１層としてコ
バルトまたはコバルトを主成分とする合金（コバ／ｌ／
）等）を、周囲が該ファイナルパッシベーション膜上面
に密着した状態で被着し、その上に第２層として貴金属
な被着して形成することにより、パッド部内部を密閉す
ることができるので、パッド部内部処腐食物質が侵入す
ることを防止することができる。
（２）前記（１）により、パッド内部の配線の腐食を防
止することができるので、電気的な導通不良等の問題の
発生を防止できる。
（３）　前記（１）のポンディングパッドの最下層に接
着補強金属層を設けることにより、コバルト等および貴
金属からなるパッドをパッド部に一段と強固に固定する
ことができるので、前記（２）の性能をさらに向上させ
ることができる。
（４）ポンディングパッドを、コバルト等の上面に最上
層として貴金属な被着して形成することにより、ワイヤ
ボンディングを容易に行なうことができる。
（５）前記（４）に示す構造のポンディングパッドとす
ることにより、コバルト等と貴金属とは反応性が低いた
め合金が形成されにくいので、貴金属層を薄く形成して
も前記（４）の性能を十分に維持できる。
（６）最上層め貴金属を無電解めっき法にて被着形成す
ることＫより、コバルト等上面にのみ選択的に被着でき
るので、材料の無駄を省くことができる。
（７）無電解めっき法にて貴金属な被着した後、所定温
度で加熱処理することにより、貴金属とコバルト等との
界面の接着を強固にすることができるので、信頼性の高
いポンディングパッドを形成することができる。
（８）前記（ｔ）　、　（２）および（４）〜（７）に
より、信頼性が高くかつ安価な半導体装置を提供するこ
とができる。
（９）前記（３）〜（７）により、さらに信頼性が高い
安価な半導体装置を提供することができる。
α〔貴金属として金を使用することにより、極めて信頼
性の高いポンディングパッドを形成できる。
Ｉ　接着金属としてチタンを使用することにより極めて
強固に接着されたポンディングパッドを形成することが
できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、ポンディングパッドの最上層の貴金属として
は、金を用いたものＫついてのみ説明したが、銀または
パラジウム等の他の貴金属を用いてもよいことは言うま
でもない。この場合は、ボンディングワイヤとして、金
ワイヤのみならずＡｔワイヤをも用いるどとができる。
また、貴金属層の下層金属とし【はコバルトのみについ
て示したが、コバルトの性質が発現するコバルトを主成
分とする合金であってもよく、補強金属としてはチタン
以外のクロム、タングステン又はタシタルであってもよ
いものである。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景と起った利用分野である樹脂封止型半導体装
置に適用した場合について説明したが、それに限定され
るものではな（、たとえば、ワイヤボンディングで外部
端子との電気的導通な行なうペレシトを搭載してなる半
導体装置であれば如何なるものについても適用して有効
な技術である。
【図面の簡単な説明】
第１図は、本発明の実施例１である半導体装置を示す断
面図、 第２図は、前記実施例１０半導体装置の拡大部分断面図
、 第３図は、本発明による実施例２である半導体装置を示
す拡大部分断面図である。 １・・・タブ、２・・・ろう材、３・・・ペレット、４
・・・ポンディングパッド、５・・・内部リード、６・
・・細線、７・・・樹脂、８・・・第１層、９・・・第
２層、１０・・・ファイナルパッジベージ目ン膜、１１
・・・＋ＩＪ［，１２・・・配線、１３・・・第３層。 代理人　弁理士　高　橋　明　夫 第　１　図 第　２　図 第　３　図 δ　′

Claims (1)

  1. 【特許請求の範囲】 １、　ポンディングパッドが、ペレットのファイナルパ
    ッシベニシ冒ン膜の穿孔部に、第１層としてコバルトま
    たはコバルトを主成分とする合金を、周囲が該ファイナ
    ルパッシベーション膜上面に密着するように被着し、該
    第１層上に第２層として貴金属な被着して形成されてい
    るペレットを搭載してなる半導体装置。 ２、　ポンディングパッドが、ペレットのファイナルパ
    ッジページ冒ン膜の穿孔部に、第１層として接着補強金
    属な口局囲が該ファイナルパッジベージ璽ン膜上面に密
    着するように被着し、該第１層上に第２層としてコバル
    トまバはコバルトを主成分とする合金な被着し、該第２
    層上に第３層として貴金属な被着して形成されているペ
    レットを搭載してなる半導体装置。 ３、接着補強金属がチタン、クロム、タレゲステンまた
    はタンタルであることを特徴とする特許請求の範囲第２
    項記載の半導体装置。 ４、コバルトまたはコバルトを主成分とする合金からな
    る層上に形成されている最上層が貴金属で形成されてい
    るポンディングパッドを備えているペレットを搭載して
    なる半導体装置の製造方法において、最上層として貴金
    属を無電解めっき法にて被着することを特徴とする半導
    体装置の製造方法。
JP59050999A 1984-03-19 1984-03-19 半導体装置 Pending JPS60195961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59050999A JPS60195961A (ja) 1984-03-19 1984-03-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59050999A JPS60195961A (ja) 1984-03-19 1984-03-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS60195961A true JPS60195961A (ja) 1985-10-04

Family

ID=12874483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59050999A Pending JPS60195961A (ja) 1984-03-19 1984-03-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS60195961A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093626A1 (ja) * 2007-02-01 2008-08-07 Murata Manufacturing Co., Ltd. チップ素子およびその製造方法
JP2017025326A (ja) * 2008-09-07 2017-02-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 洗浄水溶液

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093626A1 (ja) * 2007-02-01 2008-08-07 Murata Manufacturing Co., Ltd. チップ素子およびその製造方法
JPWO2008093626A1 (ja) * 2007-02-01 2010-05-20 株式会社村田製作所 チップ素子およびその製造方法
JP2017025326A (ja) * 2008-09-07 2017-02-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 洗浄水溶液

Similar Documents

Publication Publication Date Title
CN1739014B (zh) 半导体压力传感器及其制造方法
JP3217624B2 (ja) 半導体装置
EP0076856A1 (en) Method of making a semiconductor device having a projecting, plated electrode
JP3398609B2 (ja) 半導体装置
JPH0612796B2 (ja) 半導体装置
US8703544B2 (en) Electronic component employing a layered frame
US8786084B2 (en) Semiconductor package and method of forming
JP2006114827A (ja) 半導体装置
US20050034526A1 (en) Semiconductor sensor and method of plating semiconductor devices
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS60195961A (ja) 半導体装置
US6522016B1 (en) Interconnection structure with film to increase adhesion of the bump
JP4045985B2 (ja) 樹脂封止型電子装置
KR100591235B1 (ko) 반도체 장치
JP2954297B2 (ja) 樹脂封止型半導体装置
JPH0821662B2 (ja) 半導体装置用リ−ドフレ−ム
JPS6035552A (ja) 半導体装置
JPS615562A (ja) 半導体装置
JPS60200535A (ja) 半導体装置
JPH07135203A (ja) 半導体装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JP2553264B2 (ja) Ｔａｂ用テープキャリア
JPS6122659A (ja) 半導体装置
JPS6129139A (ja) 半導体装置
JPS63293951A (ja) 半導体素子電極構造