JPS6122659A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6122659A
JPS6122659A JP59142342A JP14234284A JPS6122659A JP S6122659 A JPS6122659 A JP S6122659A JP 59142342 A JP59142342 A JP 59142342A JP 14234284 A JP14234284 A JP 14234284A JP S6122659 A JPS6122659 A JP S6122659A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
aluminum
pellet
passivation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59142342A
Other languages
English (en)
Inventor
Haruo Keida
慶田　治夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59142342A priority Critical patent/JPS6122659A/ja
Publication of JPS6122659A publication Critical patent/JPS6122659A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の信頼性向上のために、適用できる
有効な技術に関するものである。
〔背景技術〕
ペレットのボンディングパッドは窒化ケイ素等からなる
ファイナルパッシベー”ジョンの所定部をエツチング除
去し、該パッシベーション膜下のアルミニウムまたはア
ルミニウムを主成分とする合金で形成されている配線の
一部を露出せしめて形成することができる。
このようなボンディングパッドを備えたペレットは、該
ボンディングパッド部の金属が極めて腐食され易い性質
を有しているため、半導体装置に搭載した後も信頼性に
問題があり、特に樹脂封止型半導体装置に搭載した場合
には、大きな問題となると考えられる。
また、ペレットの高集積化に伴ない前記アルミ等で形成
されている内部配線の１１が、ますます狭くなる傾向に
ある。配線巾が狭くなっても配線厚を厚くすることがで
きれば抵抗の増大を抑さえ、さらには減少させることも
できるのであるが、特定の配線のみを厚く形成すること
は製造上むずかしいという問題がある。さらに、高集積
化にともない電源電流が増加する。
それ故に、所定の厚さで配線を形成するかぎり、配線［
１１が狭くなれば当然に抵抗が増大することになり、ノ
イズ発生等の種々の問題が生じることになる。この問題
は大きな電流が流れる電源ラインまたはグランドライン
では特に深刻な問題であると考えられる。
そして、この配線の抵抗の増大の問題は、前記ペレッ１
〜のボンデインパッドに適用して信頼性向」二に有効な
技術を用いることにより解決できる巳とが本発明者によ
って見い出された。
〔発明の目的〕
本発明の目的は、ペレットの配線または該配線の一部に
形成されている電極について、半導体装置の信頼性向」
二に適用して有効な技術を提供することにあるわ 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面がら明らかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ペレットのファイナルパッシベーション膜の
所定位置を穿孔し、該パッシベーション膜下に形成され
ている配線の一部を露出せしめて開口部を形成し、該開
口部に比較的耐食性の良いアルミニウム−ニッケル合金
をその周囲がパッシベーション膜上面に延在する状態で
被着してボンディングパッドを形成することにより、開
口部内の配線を腐食から保護することができることより
、電極部の信頼性、ひいては半導体装置の信頼性向上を
達成するものである。
また、ペレットのファイナルパッシベーション膜下に形
成されている第１配線の上方に、前記と同様にして少な
くとも２箇所または連続した形状で形成された開口部を
介して該第１配線と電気的に接続されている第２配線を
、該パッシベーション膜上面に被着形成することにより
、配線の断面積を増大せしめて電気抵抗を低減せしめる
と同時に開口部内の配線を腐食から保護することができ
ることかでき、前記目的を達成するものである。
〔実施例１〕 第１図は、本発明による実施例１である樹脂封止半導体
装置を、そのほぼ中心を通る面における断面図で示した
ものである。
本実施例１の半導体装置は、ペレット取付部であるタブ
Ｉに金−シリコン共晶等のろう機２を介して取り付けら
れているペレット３および該ペレット３のボンディング
パッド４と内部リード５とを電気的に接続している金等
からなるワイヤ６等をエポキシ樹脂等の樹脂７でモール
ドした後、外部リード５ｎを折曲成形することにより形
成されるものである。
第２図は、本実施例１の半導体装置の特徴であるペレッ
トのボンディングパッド４をワイヤボンディング前の状
態におけるペレットの拡大部分断面図で示したものであ
る。
すなわち、本実施例１に示すボンディングパッド４は、
ペレット３の最上層に形成されている窒化ケイ素等から
なるファイナルパッシベーション膜８の所定位置にエツ
チングにて、該パッシベーション膜下に形成されている
配線９の一部を露出せしめた開口部１０を形成し、該開
口部１ｏにアルミニウム−ニッケル合金をその周囲がパ
ッシベーション膜８上面に延在する状態に被着すること
により形成されてなるものである。
前記の如き形状でボンディングパッド４を形成すること
により、ボンディングパッド４周囲とファイナルパッシ
ベーション膜８上面とを密着した状態で形成することが
できるので、開口部１ｏ内部を保護することができ、ア
ルミ等の腐食され易い材料で形成されている配線９の腐
食を防止することができる。
また、前記ボンディングパッドを耐食性あるアルミニウ
ム−ニッケル合金で形成しているので、該ボンディング
パッド４の経時的腐食をも防止することができ、結果と
して開口部１ｏ内の配線を長期間にわたって保護するこ
とが可能となる。
なお、本実施例１のボンディングパッド４は、たとえば
アルミニウムとニッケルをそれぞれの蒸発源より所定割
合で蒸発させペレット表面に被着させた後、熱処理を行
ない、さらにエツチングにて所定形状に整えることによ
り容易に形成することができるものである。
〔実施例２〕 第３図は本発明による実施例２である半導体装置に搭載
されているペレットを第４図の■−■切断面における部
分断面図で示したものである。
また、第４図は本実施例２の半導体装置のペレットを第
３図のＩＶ−ＩＶ切断面における部分断面図で示したも
のである。
本実施例２の半導体装置は、第１図に示した前記実施例
１０半導体装置とほぼ同一の樹脂封止型半導体装置であ
るが、搭載しているペレットに第３図に横断図、第４図
に縦断面を示すような２層からなる配線が形成されてい
るところに特徴を有するものである。
すなわち、ペレットの最上層のファイナルパッシベーシ
ョン膜８下に形成されている第１配線９に沿って該パッ
シベーション膜に開口部１ｏを形成し、該第１配線９を
露出せしめ、該開口部に周囲が該パッシベーション膜上
面に延在する状態で導電材料を被着することにより第２
配線１１を形成してなるものである。
このように、第１配線９上方に連続して形成した開口部
を介して電気的に接続してなる第２配線１１を７アナイ
ルパツシベ一シヨン膜上面にまで延在せしめて形成する
ことにより、ペレットの配線の断面積を増加せしめ、る
と同時に、開口部１０内部への腐食物質の侵入を防止し
、アルミニウム等の腐食され易い金属で形成されている
第１配線の保護゛をも行なうものである。
前記第２配線を形成する導電材料としては、種々の金属
材料、たとえば金、銀またはパラジウム等の貴金属であ
ってもよく、また比較的耐食性あるアルミニウム−ニッ
ケル合金であってもよい。
貴金属を使用した場合は極めて信頼性の高い２層配線を
提供することができ、アルミニウム−ニッケル合金を使
用する場合は前記実施例１に示したボンディングパッド
４と同一工程で、それも極めて安価に形成することがで
きる。
前記導電材料としては、その他銅等の一般に配線材料と
して使用しうるいかなるものであってもよい。
なお、本実施例２に示すペレットの配線は前記実施例Ｉ
に示したボンディングパッドとほぼ同様にして形成する
ことができるものである。
〔実施例３〕 第５図は本発明による実施例３である半導体装置に搭載
しているペレットを示す第６図のＶ−■切断面における
部分断面図である。
第６図は、第５図に示すペレットのＷ−ＶＩ切断面にお
ける部分断面図である。
本実施例３の半導体装置は、前記実施例２の半導体装置
とほぼ同様のものであり、搭載しているペレットの配線
のみが異なっているものである。
すなわち、本実施例３によるペレット３の配線が第１配
線９と第２配線１１とで形成されていることは、前記実
施例２の場合と同様であるが、第３図に示すものと同様
の横断面からなる第１配線と第２配線の電気的接続部１
２が局部的に複数箇所に形成されているのみである。そ
して、電気的接続部１２間の第１配線と第２配線との間
にはファイナルパッシベーション膜８が介在し、第５図
に示すような横断面からなる配線が形成されているもの
である。
第６図では、前記配線の縦断面図が示されており、ファ
イナルパッシベーション膜８の所定位置に形成されてい
る開口部１０を介して第１配線と第２配線との電気的接
続部１２が２箇所に形成されているものを示しである。
本実施例３に示すペレットの配線の電気的接続部１２は
２箇所以上に形成されているものであれば何ケ所であっ
てもよく、また第５図に示すような第２配線が第１配線
の真上に形成されているものに限るものでなく、他のフ
ァイナルパッシベーション膜上面に延在せしめて形成す
るものであってもよいことは言うまでもない。それ故に
ペレットの配線を自由に設定することもできるものであ
る。
その他、本実施例３の半導体装置に搭載するペレッ１−
においては、配線の形成材料または形成方法は全て前記
実施例２の半導体装置に準じて行ないうるちのである。
〔効果〕
（１）ボンディングパッドを、ペレットのファイナルパ
ッシベーション膜の所定位置を穿孔し、配線金属を露出
せしめて形成した開口部に、アルミニウム−ニッケル合
金を周囲が該パッシベーション膜」二面まで延在する形
状で被着形成することにより、開口部内部の腐食物質の
侵入を防止することができるので、開口部内部の腐食を
受は易い配線を有効に保護することができる。
（２）前記に（１）に示す材料でボンディングパッドを
形成することにより、ボンディングパッド自体を腐食か
ら保護することができる。
（３）前記（１）および（２）より、前記ペレットを搭
載してなる半導体装置の信頼性向上を達成することがで
きる。
（４）第１配線上のファイナルパッシベーションに形成
されている開口部を介して該第１配線と電気的に接続さ
れている第２配線を、該ファイナルパッシベーション膜
上面に被着形成することにより、ペレットの配線の断面
積を増大させることができるので、低抵抗で電流容量の
大きな配線を形成することができる。
（５）前記（４）に記載した配線を開口部周囲のファイ
ルパッシベーション膜上面に密着した状態で形成するこ
とにより、開口部内部へ腐食物質が侵入することを防止
できるので、腐食され易い内部配線の保護をも行なうこ
とができる。
（６）開口部を第１配線上に連続した形状で形成するこ
とにより、はぼ全体にわたって電気的特性が均一な配線
を形成されることができる。
（７）開口部を２箇所以上の局部に形成することにより
、開口部間の電気的導通を確保すると同時に該開口部間
の配線を任意の形状で形成することができるので、大容
量の電流をも流すことが可能となる。
（８）第２配線を金等の貴金属で形成することにより、
極めて信頼性の高い配線を形成することができる。
（９）第２配線をアルミニウム−ニッケル合金で形成す
ることにより、信頼性の高い配線を安価に形成すること
ができる。
（］０）第１配線が、電源配線またはグランド配線であ
る場合、該第１配線に本発明を適用することにより、高
集積度でかつ高速演算可能な信頼性の高い半導体装置を
提供することができる。
（１１）第２配線をボンディングパッドと同一金属で形
成する場合、ボンディングパッド形成と同一工程により
第２配線を容易に形成することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなし）。
たとえば、第２配線として耐食性を有する金属材料で形
成したものについて説明したが、耐食性を必要としない
半導体装置、たとえば気密封止型半導体装置に搭載する
ペレットに関するものであれば、アルミニウム又はアル
ミニウムを主成分とする腐食され易い金属で形成するこ
ともできる。
また、ボンディングパッドと第２配線とを同時形成する
ことができるものとしては、アルミニウム−ニッケル合
金についてのみ説明したが、これに限るものでないこと
は言うまでもない。たとえば、ボンディングパッドをも
金等の貴金属で形成する場合は、極めて信頼性の高いボ
ンディングパッドおよび配線の双方を形成することがで
きるものである。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である耐湿性が比較的低い
樹脂封止型半導体装置に適用した場合について説明した
が、それに限定されるものではなく、たとえば、セラミ
ックパッケージ等からなるハーメチック型半導体装置に
適用しても有効な技術間するものである。
【図面の簡単な説明】
第１図は、本発明による実施例１である樹脂封止型半導
体装置を示す断面図、 第２図は、実施例１の半導体装置に搭載されているペレ
ットを示す部分拡大断面図、 第３図は、本発明による実施例２である半導体装置に搭
載されているペレットを示す、配線を横断する面におけ
る部分断面図、 第４図は、実施例２の半導体装置のペレットを示す、配
線を縦断する面における概略部分断面図、第５図は、同
じく本発明により実施例３である半導体装置に搭載され
ているペレットを示す、配線を横断する面における部分
断面図、 第６図は、同じ〈実施例３の半導体装置のペレットを示
す、配線を縦断する面における概略部分断面図である。 １・・・タブ、２・・・ろう機、３・・・ペレット、４
・・・ボンディングパッド、５・・・内部リード、６・
・・ワイヤ、７・・・樹脂、８・・・ファイナルパッシ
ベーション膜、９・・・（第１）配線、１０・・・開口
部、１１・・・第２配線、１２・・・接続部。 第　　１　　図 第　　２　　図 第　　３　　図 ニブ 第　　　４　　図 ニ亘 第　　５　　図 第　　６　　図

Claims (1)

  1. 【特許請求の範囲】 １、ボンディングパッドが、配線金属の所定部を露出せ
    しめたファイナルパッシベーシヨン開口部に、アルミニ
    ウム−ニッケル合金をその周囲が該ファイナルパッシベ
    ーション膜上面に延在する状態で被着形成されているペ
    レットを搭載してなる半導体装置。 ２、配線金属がアルミニウムまたはアルミニウムを主成
    分とする合金であることを特徴とする特許請求の範囲第
    １項記載の半導体装置。 ３、第１配線上のフアイルナルパッシベーシヨン膜に形
    成されている開口部を介して該第１配線と電気的に接続
    されている第２配線が、該ファイナルパッシベーシヨン
    膜上面に密着形成されているペレットを搭載してなる半
    導体装置。 ４、第２配線が、少なくとも２箇所の開口部で第１配線
    と電気的に接続されていることを特徴とする特許請求の
    範囲第３項記載の半導体装置。 ５、第２配線が、連続して形成されている開口部を介し
    て第１配線と電気的に接続されていることを特徴とする
    特許請求の範囲第３項記載の半導体装置。 ６、第１配線が、アルミニウムまたはアルミニウムを主
    成分とする合金で形成されていることを特徴とする特許
    請求の範囲第３項記載の半導体装置。 ７、第２配線が、耐食性金属で形成されていることを特
    徴とする特許請求の範囲第３項記載の半導体装置。 ８、第２配線が、アルミニウム−ニッケル合金で形成さ
    れていることを特徴とする特許請求の範囲第３項記載の
    半導体装置。 ９、第１配線が、電源配線またはグランド配線であるこ
    とを特徴とする特許請求の範囲第３項記載の半導体装置
    。
JP59142342A 1984-07-11 1984-07-11 半導体装置 Pending JPS6122659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59142342A JPS6122659A (ja) 1984-07-11 1984-07-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59142342A JPS6122659A (ja) 1984-07-11 1984-07-11 半導体装置

Publications (1)

Publication Number Publication Date
JPS6122659A true JPS6122659A (ja) 1986-01-31

Family

ID=15313127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59142342A Pending JPS6122659A (ja) 1984-07-11 1984-07-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS6122659A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256803A1 (en) * 2009-05-26 2010-12-01 LSI Corporation Aluminum bond pads with enhanced wire bond stability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256803A1 (en) * 2009-05-26 2010-12-01 LSI Corporation Aluminum bond pads with enhanced wire bond stability
US8101871B2 (en) 2009-05-26 2012-01-24 Lsi Corporation Aluminum bond pads with enhanced wire bond stability

Similar Documents

Publication Publication Date Title
US6544880B1 (en) Method of improving copper interconnects of semiconductor devices for bonding
KR100643065B1 (ko) 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
US8786084B2 (en) Semiconductor package and method of forming
JP2004505467A (ja) 半導体デバイス
KR20030024616A (ko) 반도체 장치
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
JPS6122659A (ja) 半導体装置
JP2003007908A (ja) ウェハーレベルチップスケールパッケージ及びその製造方法
JPS6035552A (ja) 半導体装置
JPS6129139A (ja) 半導体装置
JPH01241832A (ja) 電子部品におけるワイヤボンディング構造
JPH07135203A (ja) 半導体装置
JPS59139661A (ja) 半導体装置
JPS615562A (ja) 半導体装置
JPH0567069B2 (ja)
JP2845002B2 (ja) 半導体装置用複合リードフレーム
JPS62216339A (ja) 半導体装置およびその製造方法
JPH0290637A (ja) 半導体集積回路装置
JPH03169057A (ja) 半導体装置
JPS60234352A (ja) 半導体装置
JPS60195961A (ja) 半導体装置
JPH04329694A (ja) はんだ接続部の防食構造
JPS61147560A (ja) 半導体装置
JPH03284847A (ja) 半導体装置