KR20030024616A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20030024616A
KR20030024616A KR1020020056350A KR20020056350A KR20030024616A KR 20030024616 A KR20030024616 A KR 20030024616A KR 1020020056350 A KR1020020056350 A KR 1020020056350A KR 20020056350 A KR20020056350 A KR 20020056350A KR 20030024616 A KR20030024616 A KR 20030024616A
Authority
KR
South Korea
Prior art keywords
semiconductor element
copper foil
leads
copper
wiring board
Prior art date
Application number
KR1020020056350A
Other languages
English (en)
Inventor
스즈끼히로미찌
가메오까아끼히꼬
야마다마사루
니시따다까후미
이또후지오
구스까와쥰뻬이
다께우찌료죠
이시이도시아끼
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
가부시기가이샤 히다치초엘에스아이시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 가부시기가이샤 히다치초엘에스아이시스템즈 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030024616A publication Critical patent/KR20030024616A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 이온 마이그레이션에 의한 리크나 쇼트라는 문제점의 발생을 방지한다. 구리 혹은 구리 합금으로 이루어지는 복수의 내측 리드(1a)와, 구리 혹은 구리 합금으로 이루어지며 접착제층(2)을 통해 복수의 내측 리드(1a)의 일단과 접합하고 있고, 또한 접착제층(2)을 통해 반도체 소자(4)가 탑재된 방열판(3)과, 반도체 소자(4)와 복수의 내측 리드(1a) 각각을 접속하는 복수의 금속 세선(6)과, 반도체 소자(4) 및 복수의 금속 세선(6)을 밀봉하는 밀봉 수지(8)와, 밀봉 수지(8)로부터 외부로 돌출된 걸윙 형상의 복수의 외측 리드(1b)로 구성되고, 밀봉 수지(8)에 이온성 불순물과 화합하는 이온 트랩제 등의 첨가제가 첨가되어 있음으로써, 박리부의 수분이 중성에 가깝게 되어, 구리가 반응하지 않아 용출되기 어렵기 때문에, Cu 마이그레이션을 방지할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 특히 수지 밀봉형의 반도체 장치에 관한 것이다.
최근, 반도체 장치의 고집적화, 고기능화가 점점 더 진행되고 있고, 이에 수반하여 반도체 소자의 발열량은 증가 경향에 있다. 이 반도체 소자에서 발생한 열을 배출하기 위해서, 리드 프레임의 재료로서 종래 사용되고 있던 42 합금(42% Ni-Fe 합금) 대신에, 현재는 열전도율이 우수한 구리 혹은 구리 합금(강도 등의 향상을 위해 Ag, Sn, Fe, Cr, Zn, Ni, Mg, P, Si 등을 미량 첨가하고 있다)이 사용되고 있다.
또한, 마이크로 컴퓨터는 특히 발열량이 커서 효율적으로 열을 배출할 필요가 있고, 이를 위해 리드 프레임에 접착제층에 의해 방열판을 접합한 방열판 부착 리드 프레임을 이용한 패키지, 즉 HQFP(Quad Flat Package with Heat sink) 등이 알려져 있다.
도 29는 비교예(종래)의 HQFP의 예시적인 전체 평면도, 도 30은 비교예의 HQFP의 하나의 예시적인 구조도, 도 31은 비교예의 HQFP의 예시적인 평면 내부 구성을 도시한 것으로, 일반적으로는 다음과 같이 조립된다.
도 29∼도 31에 도시한 HQFP(100)의 조립에서는, 우선 리드 프레임(1)의 내측 리드(1a)부에, 사전에 폴리이미드 수지 등의 접착제층(2)을 도포 등에 의해 형성한 방열판(3)을 접합하고, 열압착, 경화하여 고정한다. 다음에, 방열판 위 또는 리드 프레임(1)의 다이 패드 위에 반도체 소자(반도체 칩)(4)를 은(Ag) 페이스트 등의 접착 부재(5)에 의해 접착한다.
그리고, 반도체 소자 위의 전극과 내측 리드 선단 사이를 금 등의 금속 세선(6)으로 접속한다. 이 경우, 적어도 내측 리드(1a)의 금속 세선(6)이 접속되는 부분에는 접속성을 얻기 위해서 사전에 금속 세선 접속용 은(Ag) 등의 도금(7)이 되어 있는 경우가 많다.
그 후, 반도체 소자(4), 금속 세선(6), 내측 리드(1a), 방열판(3)의 일부 혹은 전체를 에폭시 수지 등의 밀봉 수지(8)에 의해 밀봉하고, 마지막으로, 리드 프레임(1)의 외측 리드(1b)부에 도금하고, 절곡하여 외측 리드(1b)를 형성하고, 다시 마킹을 실시하여 완성한다.
반도체 장치를 시판하기 전에는 각종 신뢰성 시험을 실시한다. 그리고 그 중 하나로, 내습성 가속 시험으로서 PCT(Pressure Cooker Test 시험)라는 시험이 있지만, 종래 구조의 HQFP에서는 시험 개시 200 시간 전후로부터 리크나 쇼트라는 열화 현상이 생긴다는 문제가 있다.
본 발명자 등이 이 PCT 시험에 의한 열화 현상을 해명한 결과, 열화는 이하에 설명하는 바와 같은 것이 원인인 것을 알게 되었다.
도 32 및 도 33은 도 30의 비교예(종래 구조)의 HQFP의 I-I선을 따라 취한 단면도이고, 도 32 및 도 33을 사용하여 상기 문제를 상세히 설명한다. 또, 도 32는 PCT 시험 전의 단면도이고, 또한 도 33은 PCT 시험 후의 단면도로, 리드 프레임(1)은 접착제층(2)을 통해 방열판(3)에 접합되어 있고, 그들은 밀봉 수지(8)에 의해 밀봉되어 있다.
도 32에 도시한 바와 같이, HQFP(100)에서는 내측 리드(1a)의 접착제층(2)과 접합되는 부분에는 도금 등에 의한 피막이 없고, 내측 리드(1a)의 재료인 구리 혹은 구리 합금이 노출된 상태이다.
상기 PCT는 121℃라는 고온이며, 또한 밀봉 수지(8)의 열팽창율이 10∼30ppm/℃, 리드 프레임(1) 및 방열판(3)의 구리 혹은 구리 합금의 열팽창율이 약 17 ppm/℃, 접착제층(2)의 열팽창율이 30∼40ppm/℃로서, 각 재료의 열팽창율에 차이가 있기 때문에, PCT 시험 후에서는 도 33에 도시한 바와 같이, 리드 프레임(1)과 접착제층(2), 및 밀봉 수지(8)와 접착제층(2)의 각각의 계면에 박리부(9)가 생긴다는 제1 문제가 있다.
또한, 리드 프레임(1)과 접착제층(2) 및 밀봉 수지(8)와 접착제층(2)의 각각의 계면에 박리부(9)가 생기면, PCT는 121℃/100% RH/2atm이라는 가혹한 조건이기 때문에, 리드 프레임(1)과 밀봉 수지(8)의 계면 혹은 밀봉 수지(8) 자체를 통해서 수분이 반도체 장치 내에 진입하여 박리부(9) 내부에 수분이 머물게 된다.
이 박리부(9)에 머물게 된 수분에는 밀봉 수지(8)나 접착제층(2), 접착 부재(5)(페이스트재) 등의 성분이 추출되어, 산성을 나타내는 경우가 많다. 또, 상기 추출되는 성분은 밀봉 수지(8)에 함유되는 유기산, 염소 이온 혹은 추출액을 산성으로 하는 성분이다.
이 산성 용액에 의해 리드 프레임(1)의 재료인 구리 혹은 구리 합금을 용융 이온화하고, 석출 구리(10)로서 재석출함으로써, 리드 간을 단락한다는 제2 문제의 현상(이온 마이그레이션)이 발생한다.
또한, 내측 리드(1a) 선단의 금속 세선(6)을 접속하기 위한 은(Ag) 등의 도금(7)이 실시되고 있는 부분에서, 도금(7) 금속과 리드 프레임(1)의 재료인 구리 혹은 구리 합금이 동시에 수분에 노출되는 경우에는, 이종 금속 접합에 의한 전지를 형성하여, 상기 현상은 더욱 가속되게 된다.
도 34 및 도 35는 도 30의 비교예(종래 구조)의 HQFP(100)의 방열판(3)의 단부 주변부(J부)를 도시한다. 또, 도 34는 PCT 시험 전, 도 35는 PCT 시험 후의 각각 J부를 도시한 것으로, 리드 프레임(1)은 접착제층(2)을 통해 방열판(3)에 접합되어 있고, 이들은 밀봉 수지(8)에 의해 밀봉되어 있다.
도 34에 도시한 바와 같이, 방열판 단부(3a)에는 도금 등에 의한 피막이 없어, 방열판(3)의 재료인 구리 혹은 구리 합금이 노출된 상태이다.
방열판 단부(3a)에서도, 마찬가지로 PCT 시험 후에 도 35에 도시한 바와 같이 박리부(9)가 생기고, 이 박리부(9)에 수분이 퇴적된다. 그리고 그 퇴적된 산성수에 의해 방열판(3)의 재료인 구리 또는 구리 합금이 용융 이온화되어, 석출 구리(10)로서 재석출되고, 그 결과 리드 프레임(1)과 방열판(3) 사이에서 단락 현상을 발생시키는 문제가 있다.
또, 이온 마이그레이션의 대응책으로서, 특개평 10-163410호 공보에서는 테이핑 리드 프레임에서의 이온 마이그레이션의 방지 방법으로서, 리드의 접착제에 접하는 부분에 보호막을 형성하는 것이 제안되어 있다.
그러나, 이것은 테이핑 리드 프레임의 접착제 내에, 전압 인가에 의한 전계에 의해서 구리가 확산 이동하는 것을 방지하는 것이 목적으로, 여기서 문제가 되고 있는 방열판 부착 리드 프레임 및 그것을 이용한 반도체 장치와는 장치 구조, 또한 이온 마이그레이션의 현상이 다르다.
또, 접착제 내를 구리가 확산 이동하는 이온 마이그레이션에 대해서는, 접착제 재질을 페놀 수지계로부터 말레이미드 수지계나 폴리이미드 수지계의 접착제로 변경함으로써 해결하고 있다.
또한, 특개평 8-204098호 공보에서는 방열판 부착 리드 프레임에 있어서, 방열판 펀칭 플래시에 의한 리드 프레임과 방열판 단부 사이의 전기적 단락을 방지하기 위해서, 리드 프레임의 접착제층과 접합하는 면에 절연성 피막을 형성하고, 그 절연성 피막이 방열판 단부로부터 돌출되도록 형성하는 것이 제안되어 있다.
그러나, 이 방법으로는 상기 문제로 하고 있는 박리가 생긴 경우의 리드 간 및 리드와 방열판 간의 마이그레이션은 방지할 수 없다.
특히, 리드 간의 마이그레이션에 대해서는 어떠한 기재도 없다.
따라서, 예를 들면, 리드 간 피치가 좁은 협피치 타입의 반도체 장치를 취급하는 데에는, 특개평 8-204098호 공보에 기재된 마이그레이션 대책의 기술로는 불충분하다.
본 발명의 목적은, 박리나 크랙의 발생이 적고, 또한 박리나 크랙이 생겼다고해도 이온 마이그레이션에 의한 리크나 쇼트라는 문제점이 생기지 않은 반도체 장치를 제공하는 데에 있다.
본 발명의 상기 및 그 밖의 목적과 신규한 특징은 본 명세서의 기술 및 첨부 도면으로부터 명확해질 것이다.
도 1은 본 발명의 실시 형태 1에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 평면도.
도 2는 도 1에 도시한 HQFP의 구조를 도시하는 단면도.
도 3은 도 1에 도시한 HQFP의 내부 구조를 도시하는 평면도.
도 4는 도 2에 도시한 A-A선을 따라 취한 단면의 구조를 도시하는 확대 부분 단면도.
도 5는 도 2에 도시한 B부의 구조를 도시하는 확대 부분 단면도.
도 6은 본 발명의 실시 형태 1에 따른 반도체 장치에 관련되는 수지 추출액 pH와 구리 용출량의 관계의 일례를 도시하는 용출량 결과도.
도 7은 본 발명의 실시 형태 1에 따른 반도체 장치에 관련되는 첨가제 농도와 수지 추출액 pH의 관계의 일례를 도시하는 pH 결과도.
도 8은 본 발명의 실시 형태 1에 따른 반도체 장치에 관련되는 첨가제 농도와 수지 추출액 전기 전도도의 관계의 일례를 도시하는 전기 전도도 결과도.
도 9는 본 발명의 실시 형태 2에 따른 반도체 장치의 일례인 BGA의 구조를 도시하는 단면도.
도 10은 도 9에 도시한 BGA의 실장 구조를 도시하는 단면도.
도 11은 도 9에 도시한 BGA의 내부 구조를 도시하는 평면도.
도 12는 도 11에 도시한 E-E선을 따라 취한 단면의 구조를 도시하는 단면도.
도 13은 도 12에 도시한 F부의 구조를 도시하는 확대 부분 단면도.
도 14는 본 발명의 실시 형태 2에 따른 반도체 장치의 일례인 다른 BGA의 구조를 도시하는 단면도.
도 15는 본 발명의 실시 형태 3에 따른 반도체 장치의 일례인 MCM의 구조를 도시하는 단면도.
도 16은 도 15에 도시한 G-G선을 따라 취한 단면의 구조를 도시하는 확대 부분 단면도.
도 17은 도 15에 도시한 H부의 구조를 도시하는 확대 부분 단면도.
도 18은 본 발명의 실시 형태 4에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도.
도 19는 본 발명의 실시 형태 5에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도.
도 20은 본 발명의 실시 형태 6에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도.
도 21은 본 발명의 실시 형태 7에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도.
도 22는 본 발명의 실시 형태 8에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도.
도 23은 본 발명의 실시 형태 17에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도.
도 24는 본 발명의 실시 형태 4에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 평면도.
도 25는 도 24에 도시한 HQFP의 구조를 도시하는 단면도.
도 26은 도 24에 도시한 HQFP의 내부 구조를 도시하는 평면도.
도 27은 도 25에 도시한 D부의 구조를 도시하는 확대 부분 단면도.
도 28은 본 발명의 반도체 장치(HQFP)의 리드 전면 Pd 도금에 의한 Pb(납)-프리 땜납 실장의 구조의 일례를 도시하는 확대 부분 단면도.
도 29는 비교예의 반도체 장치(HQFP)의 구조를 도시하는 평면도.
도 30은 도 29에 도시한 HQFP의 구조를 도시하는 단면도.
도 31은 도 29에 도시한 HQFP의 내부 구조를 도시하는 평면도.
도 32는 도 30에 도시한 I-I선을 따라 취한 단면의 구조를 도시하는 확대 부분 단면도.
도 33은 도 32에 도시한 단면의 PCT 시험 후의 구조를 도시하는 확대 부분 단면도.
도 34는 도 30의 방열판의 단부 주변부(J부)를 도시하는 확대 부분 단면도.
도 35는 도 34에 도시한 단면의 PCT 시험 후의 구조를 도시하는 확대 부분 단면도.
도 36은 본 발명의 반도체 장치(HQFP)에 있어서 밀봉 수지에의 첨가제 없이리드에의 금속 또는 수지 피복을 행할 때의 PCT 시험에 의한 내습성 평가를 도시하는 평가 결과도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 리드 프레임
1a : 내측 리드
1b : 외측 리드
2 : 접착제층
3 : 방열판
3a : 방열판 단부
3b : 굴곡부
4 : 반도체 소자(반도체 칩)
5 : 접착 부재(Ag 페이스트)
6 : 금속 세선
7 : 도금(Ag)
8 : 밀봉 수지
9 : 박리부
10 : 석출 구리
11 : 금속 피복 또는 절연성 피막
12 : 금속 피복 영역 또는 절연성 피막 영역
13 : HQFP(반도체 장치)
14 : 배선 기판
14a : 동박 리드
14b : 소자 지지면
14c : 이면(반대측의 면)
14d : 관통 홀
14e : 솔더 레지스트막(수지 보호막)
15 : 볼 전극(돌기 전극)
16 : BGA(반도체 장치)
17 : 실장 기판
17a : 기판측 단자
18 : 땜납 접합부
19 : BGA(반도체 장치)
20 : 배선 기판
20a : 기판측 단자
21 : Pb-프리 땜납
22 : Pd 도금
23 : MCM(반도체 장치)
24 : 제1 반도체 소자
24a : Al 패드
24b : 절연막
24c : Cr 시드층
24d : Cu 시드층
24e : Cu 도금층(구리 배선)
24f : Ni 도금층
24g : 재배선
24h : 제1 보호막
24i : 제2 보호막
25 : 범프 전극(돌기 전극)
26 : 언더필 수지
27 : 제2 반도체 소자
28 : 포팅 수지
29 : 땜납 외부 전극
30 : HQFP(반도체 장치)
100 : HQFP
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.
즉, 본 발명은 구리 또는 구리 합금으로 이루어지는 복수의 리드와, 반도체 소자와 복수의 리드의 각각을 접속하는 복수의 금속 세선과, 반도체 소자, 복수의 리드 및 복수의 금속 세선을 밀봉하는 밀봉 수지를 포함하고, 밀봉 수지에, 이온성 불순물과 화합하는 첨가제가 첨가되어 있는 것이다.
또한, 본 발명은 상기 밀봉 수지에, PCT 시험에 의해 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것이다.
<발명의 실시 형태>
이하, 본 발명의 실시 형태를 도면에 기초하여 상세히 설명한다. 또, 실시 형태를 설명하기 위한 모든 도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 반복된 설명은 생략함과 함께, 특히 필요할 때 이외는 동일 또는 마찬가지의 부분의 설명을 원칙적으로 반복하지 않는다.
또한, 이하의 실시 형태에서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시 형태로 분할하여 설명하지만, 특히 명시한 경우를 제외하고, 이들은 상호 무관계한 것은 아니고, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.
또한, 이하의 실시 형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)에 언급하는 경우, 특히 명시한 경우 및 원리적으로 분명히 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니고, 특정한 수 이상이어도 이하이어도 무방한 것으로 한다.
또한, 이하의 실시 형태에 있어서, 그 구성 요소(요소 단계 등을 포함함)는,특히 명시한 경우 및 원리적으로 분명히 필수라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아님은 물론이다.
마찬가지로, 이하의 실시 형태에 있어서, 구성 요소 등의 형상, 위치 관계 등에 언급할 때에는, 특히 명시한 경우 및 원리적으로 분명히 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이 것은 상기 수치 및 범위에 대해서도 마찬가지이다.
<실시 형태 1>
도 1은 본 발명의 실시 형태 1에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 평면도, 도 2는 도 1에 도시한 HQFP의 구조를 도시하는 단면도, 도 3은 도 1에 도시한 HQFP의 내부 구조를 도시하는 평면도, 도 4는 도 2에 도시한 A-A선을 따라 취한 단면의 구조를 도시하는 확대 부분 단면도, 도 5는 도 2에 도시한 B부의 구조를 도시하는 확대 부분 단면도, 도 6은 본 발명의 실시 형태 1에 따른 반도체 장치에 관련되는 수지 추출액 pH와 구리 용출량의 관계의 일례를 도시하는 용출량 결과도, 도 7은 본 발명의 실시 형태 1의 반도체 장치에 관련되는 첨가제 농도와 수지 추출액 pH의 관계의 일례를 도시하는 pH 결과도, 도 8은 본 발명의 실시 형태 1의 반도체 장치에 관련되는 첨가제 농도와 수지 추출액 전기 전도도의 관계의 일례를 도시하는 전기 전도도 결과도이다.
도 1, 도 2에 도시한 본 실시 형태 1에 따른 반도체 장치는, 수지 밀봉형이고 또한 방열판(3)을 구비한 고방열 타입의 것으로, 본 실시 형태 1에서는 그 일례로서 HQFP(13)에 대하여 설명한다.
HQFP(13)의 구성은 반도체 집적 회로가 형성된 반도체 칩인 반도체 소자(4)와, 구리 혹은 구리 합금으로 이루어지고, 또한 반도체 소자(4)의 주위로 연장하는 복수의 내측 리드(1a)와, 구리 혹은 구리 합금으로 이루어지며, 절연성의 접착제층(2)을 통해 복수의 내측 리드(1a)의 일단(칩측 단부)과 접합하고 있고, 또한 접착제층(2)을 통해 반도체 소자(4)가 탑재된 방열판(3)과, 반도체 소자(4)와 복수의 내측 리드(1a) 각각을 전기적으로 접속하는 복수의 금속 세선(6)과, 반도체 소자(4), 복수의 금속 세선(6) 및 방열판(3)을 밀봉하는 밀봉 수지(8)와, 각각의 내측 리드(1a)와 일체로 형성되고, 또한 밀봉 수지(8)로부터 외부로 돌출하여 걸윙(gullwing) 형상으로 절곡된 복수의 외측 리드(1b)로 구성되며, 밀봉 수지(8)에 이온성 불순물과 화합하는 첨가제가 첨가되어 있다.
즉, HQFP(13)에서는 밀봉 수지(8)에 이온성 불순물과 화합하는 첨가제가 첨가되어 있음으로써, 내습성 가속 시험을 행하였을 때에, 밀봉 수지(8) 내에 함유되는 이온성 불순물이나 HQFP(13)의 외부로부터 밀봉 수지(8)를 통해 침입하는 이온성 불순물이 밀봉 수지(8) 내의 첨가제와 화합하고, 그 결과 이온성 불순물이 추출되지는 않는다.
이에 따라, 내측 리드(1a)나 방열판(3)의 구리(Cu)의 반응을 억제하여 구리의 석출을 막고, Cu 마이그레이션(이온 마이그레이션)에 의한 전기적 쇼트를 방지할 수 있다.
또, 도 2에 도시한 바와 같이, 반도체 소자(4)는 접착제층(2) 위에 Ag 페이스트 등의 접착 부재(5)에 의해 고정되어 있다.
즉, 방열판(3) 위에 도포된 접착제층(2) 위에 접착 부재(5)를 통해 반도체 소자(4)가 고정되고, 또한 도 3∼도 5에 도시한 바와 같이, 각각의 내측 리드(1a)의 칩(소자)측의 단부가 접착제층(2)과 접합되어 있다.
또한, 접착제층(2)은, 예를 들면 폴리이미드계 수지 등이고, 밀봉 수지(8)는, 예를 들면 에폭시계 수지이기 때문에, 접착제층(2)은 밀봉 수지(8)보다 열팽창 계수가 크다.
또한, 방열판(3) 위에 도포된 접착제층(2)과 방열판(3)과의 접착력은 매우 높고, 또한 밀봉 수지(8)와, 구리 또는 구리 합금으로 이루어지는 방열판(3)과의 열팽창 계수의 차도 크다.
따라서, 도 32의 비교예에 도시한 바와 같이, 접착제층(2)과 밀봉 수지(8)의 계면이나, 접착제층(2)과 내측 리드(1a)의 계면, 혹은 도 34의 비교예에 도시한 바와 같이, 방열판 단부(3a)와 밀봉 수지(8)의 계면 등에 수분이 응집하기 쉬워 이들 계면의 접합이 약하기 때문에 박리가 발생한다.
즉, 본 실시 형태 1의 HQFP(13)는 이와 같이 박리가 발생하기 쉬운 계면을 갖는 구조에 있어서, 이들 계면에의 구리의 석출을 막아 Cu 마이그레이션의 발생을 막는 것이다.
또, 각각의 내측 리드(1a)에는 그 금속 세선(6)의 접속 개소에 금속 세선(6) 접속용 Ag의 도금(7)이 피복되어 있어, 금(Au)의 금속 세선(6)과의 접속 강도를 높이고 있다.
여기서, 밀봉 수지(8)에 첨가되는 첨가제의 조건에 대하여 설명한다.
상기 첨가제는 도 33에 도시한 바와 같은 내측 리드(1a)나 밀봉 수지(8)와 접착제층(2)과의 계면에 형성되는 박리부(9), 혹은 도 35에 도시한 바와 같은 내측 리드(1a)와 밀봉 수지(8)와의 계면에 형성되는 박리부(9)에 내측 리드(1a)나 방열판(3)의 구리재(Cu)가 용출하지 않도록, 박리부(9)에서의 수분의 pH(pH값)를 중성 부근으로 조정하기 위한 것이다.
따라서, PCT 시험에 의해 추출되는 수지 추출액의 pH를 5.5 이상 10 이하로 하는 첨가제가 밀봉 수지(8)에 첨가되어 있는 것이 바람직하다.
그래서, 도 6은 수지 추출액의 pH(수소 이온 지수)와 구리의 용출량의 관계의 일례를 도시한 것으로, 도 6에서의 사선부가 Cu 마이그레이션이 발생하지 않은 영역이다.
즉, 리드 프레임(1)의 재료인 구리 혹은 구리 합금의 표면에는 자연스럽게 또는 와이어 본딩 등의 열 처리에 의해서 산화 피막이 형성되고, 이 산화 피막은 산성 환경 또는 알칼리성 환경에 의해 산에도 알칼리에도 용해(이온화)되지만, pH가 5.5 이상 10 이하의 중성 부근에서는 용해되기 어려워, 구리도 그 표면에 형성된 산화 피막에 의해 부동태화되어 거의 용해(이온화)되지 않은 상태로 된다.
따라서, 수지 추출액의 pH를 5.5 이상 10 이하로 함으로써, 박리부(9)의 수분이 중성에 가까워지게 되어, 구리가 반응하지 않아 용출되기 어렵기 때문에, 구리의 석출을 억제하여 Cu 마이그레이션을 막을 수 있다.
이에 따라, Cu 마이그레이션에 의한 전기적 쇼트의 발생을 저지할 수 있다.
또, PCT 시험은 121℃/100% RH/2atm에서 행해지는 것이고, 수지 추출액이란,밀봉 수지(8)의 10배 중량의 순수로 반도체 장치를 121℃/2atm에서 24 시간 방치한 후, 추출되는 액이다.
또한, 도 7은 수지 추출액의 pH를 5.5 이상 10 이하로 하는 주된 첨가제를 나타낸 것으로, 그 때의 각각의 첨가제의 농도(wt%)와 pH의 관계의 일례를 도시한 것이다. 중성화 가능한 첨가제로서는 알칼리 금속(토류 금속)의 산화물, 수산화물, 또는 붕산화물 등을 예로 들 수 있고, 구체적으로는 도 7에 도시한 바와 같은 산화 칼슘, 수산화 마그네슘, 붕산 바륨, 붕산 아연, 메터붕산 칼슘, 이온 트랩제(이온 트랩퍼) 등이다.
또, 첨가제를 첨가함으로써, 수지 추출액의 전기 전도도(microsiemens(㎲)/㎝)가 변화한다. 그래서, 도 8은 도 7에 도시한 첨가제 각각의 농도(wt%)와 수지 추출액의 전기 전도도(㎲/㎝)의 관계의 일례를 도시한 것이지만, 전기 전도도가 너무 높으면 전류가 과도하게 흐르기 때문에, 수지 추출액의 전기 전도도가 100㎲/㎝ 이하인 것이 바람직하다.
따라서, 도 7 및 도 8로부터 첨가제로서 이온 트랩제를 이용하는 것이 바람직하다.
또, 이온 트랩제는 Cl-, Sb-, Br-, Na+, SO4 2-이온 등의 음이온이나 양이온을 트랩하는 것으로, 밀봉 수지(8)인 에폭시계 수지에 함유되는 이들 이온성 불순물을 트랩(추출액으로의 이온 불순물의 용출을 방해)할 수 있다.
또한, 밀봉 수지(8) 내로 한정되지 않고, 외부로부터 밀봉 수지(8)를 통해침입하는 이온성 불순물도 트랩할 수 있다.
또, 밀봉 수지(8)인 에폭시계 수지에는 많은 Cl-(염소) 이온이 함유되어 있기 때문에, Cl-이온과 화합물을 형성하는 첨가제로서도 이온 트랩제가 바람직하다.
이온 트랩제는 DHA4A 하이드로탈사이트(hydrotalcite)류 화합물이고, 구체예로서는, Mg4.3Al2(OH)12.6CO3·mH20(Kyowa Chemical Industry사의 제품(주)) 등이 있고, 이 이온 트랩제는 이온성 불순물을 트랩함으로써, 추출액의 pH가 중성으로부터 변화하는 것을 막는 기능을 갖는 것으로, 소량으로 매우 큰 효과를 얻을 수 있기 때문에, 다른 중화제와 비교하여 밀봉 수지(8)의 경화 특성이나 강도에 대한 영향을 낮게 억제할 수 있다.
또한, 가령 상정한 양 이상의 첨가가 이루어진 경우라도 추출액의 pH를 중성 근방으로 제어할 수 있고, 또 추출액의 전기 전도도를 대폭 높이게 되는 경우 등이 없는 장점도 갖는다.
이에 비하여, 산화 칼슘(CaO) 등 알칼리성의 수용액을 형성하는 첨가물에 대해서는, 상정한 양 이상의 첨가가 이루어진 경우에는, 수용액은 알칼리성으로 되고, 또한 추출액이 높은 전기 전도도를 보이기 때문에, Cu의 용출을 촉진하게 되어, 엄밀한 첨가량의 제어가 필요하다는 문제가 있다.
그러나, 이들 문제가 해결되면, 밀봉 수지(8)에 첨가하는 첨가물로서 알칼리성의 것을 이용하는 것도 가능하다.
이상과 같이, 본 실시 형태 1의 HQFP(13)에서는, 밀봉 수지(8)에, 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있으므로, 도 33나 도 35에 도시한 박리부(9)의 수분이 중성에 가깝게 되고, 또한, 내측 리드(1a)나 방열판(3)의 재료인 구리는 pH값이 5.5 이상 10 이하인 영역에서는 구리의 표면에 형성된 산화 피막에 의해서 부동태화되어 거의 용해(이온화)되지 않기 때문에, 구리가 반응하지 않아 용출하기 어렵게 되어 박리부(9)에의 구리의 석출을 막을 수 있다.
이에 따라, 전기적 쇼트의 발생을 막을 수 있어, Cu 마이그레이션(제2 문제)를 방지할 수 있다.
그 결과, PCT 시험에서의 쇼트 불량의 발생을 방지하여, HQFP(13)(반도체 장치)의 신뢰성의 향상을 도모할 수 있다.
다음에, 본 실시 형태 1의 HQFP(13)의 조립 수순에 대하여 설명하면, 우선, 접착제층(2)이 형성된 방열판을 갖는 리드 프레임을 준비한다.
계속해서, 방열판 부착 리드 프레임의 다이패드(칩 탑재부)인 방열판(3)의 접착제층(2) 위에 접착 부재(5)를 통해 반도체 소자(4)를 다이 본드하고, 그 후 반도체 소자(4)와 각 내측 리드(1a)를 금속 세선(6)으로 와이어 본딩한다.
그 후, 수지 몰드를 행하여 반도체 소자(4)와 복수의 금속 세선(6)을 밀봉 수지(8)로 밀봉한다.
밀봉 후, 외측 리드(1b)를 절단함과 함께 걸윙 형상으로 구부려 성형하여 HQFP(13)를 조립할 수 있다.
<실시 형태 2>
도 9는 본 발명의 실시 형태 2에 따른 반도체 장치의 일례인 BGA의 구조를 도시하는 단면도, 도 10은 도 9에 도시한 BGA의 실장 구조를 도시하는 단면도, 도 11은 도 9에 도시한 BGA의 내부 구조를 도시하는 평면도, 도 12는 도 11에 도시한 E-E선을 따라 취한 단면의 구조를 도시하는 단면도, 도 13은 도 12에 도시한 F부의 구조를 도시하는 확대 부분 단면도, 도 14는 본 발명의 실시 형태 2에 따른 반도체 장치의 일례인 다른 BGA의 구조를 도시하는 단면도이다.
도 9에 도시한 실시 형태 2에 따른 반도체 장치는 BGA(Ball Grid Array)(16)로서, 복수의 동박 리드(14a)를 갖는 배선 기판(14)과, 배선 기판(14)의 소자 지지면(14b) 위에 배치된 반도체 소자(4)와, 반도체 소자(4)와 복수의 동박 리드(14a) 각각을 전기적으로 접속하는 복수의 금속 세선(6)(금속 범프 등이어도 된다)과, 반도체 소자(4), 복수의 금속 세선(6) 및 복수의 동박 리드(14a)를 밀봉하는 밀봉 수지(8)와, 배선 기판(14)의 동박 리드(14a)가 형성된 면과 반대측의 면인 이면(14c)에 형성된 복수의 볼 전극(돌기 전극)(15)으로 구성되어 있고, 실시 형태 1의 HQFP(13)와 마찬가지로, 밀봉 수지(8)에 PCT 시험에 의해서 추출되는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다.
또한, 배선 기판(14)의 소자 지지면(14b)에는 도 11 및 도 12에 도시한 바와 같이 복수의 동박 리드(14a)가 형성되고, 또한 각각의 동박 리드(14a)가 금속 세선(6)과의 접속 영역만을 남기고 절연성의 솔더 레지스트막(수지 보호막)(14e)으로 피복되고, 동박 리드(14a) 및 솔더 레지스트막(14e)을 포함하는 소자지지면(14b) 측의 거의 전체가 밀봉 수지(8)에 의해서 덮힌 구조의 BGA(16)이다.
또한, BGA(16)에서는 도 13에 도시한 바와 같이, 동박 리드(14a)의 하나 하나의 표면을, 각각 개별로 금 도금 등의 금속 피복(11)으로 덮고, 그 상층에 절연성의 솔더 레지스트막(14e)이 형성되고, 다시 솔더 레지스트막(14e) 위에 밀봉 수지(8)를 배치한 구조이다.
또, 금속 피복(11)의 형성 방법으로서, 전기 도금 및 무전해 도금이 있지만 어느 방법을 이용해도 된다.
또한, 이 금속 피복(11)은 도금에 의한 것뿐만 아니라, 진공 증착, 스퍼터링, 이온 플레이팅 등의 물리 증착법(Physical Vapor Deposition) 또는 화학 증착법(Chemical Vapor Deposition) 등을 이용하여 형성해도 된다.
또한, 배선 기판(14)은, 예를 들면 유리 섬유를 함유하는 에폭시 기판이나 BT(bismaleimide·triazine) 기판 등으로, 도 9에 도시한 바와 같이, 이것에 형성된 관통 홀(14d) 내의 배선을 통해, 그 소자 지지면(14b)에 배치된 동박 리드(14a)와 이면(14c)의 볼 전극(15)이 전기적으로 접속되어 있다.
또한, 밀봉 수지(8)는, 예를 들면 에폭시계 수지이다.
다음에, 도 10은 BGA(16)의 실장 기판(17)에의 실장 구조를 도시한 것이다.
BGA(16)는 배선 기판(14)의 이면(14c) 측에 방열판(3)이 설치된 고방열 타입의 반도체 장치이기 때문에, 볼 전극(15)이 기판측 단자(17a)와 접속함과 함께, 방열판(3)이 땜납 접합부(18)를 통해 기판측 단자(17a)와 접속하고, 이에 의해 방열성을 높이고 있다.
본 실시 형태 2의 BGA(16)에 따르면, 실시 형태 1의 HQFP(13)와 마찬가지로, 밀봉 수지(8)에 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있음으로써, 동박 리드(14a)나 밀봉 수지(8)와 접착제층(2)과의 박리 개소, 혹은 방열판 단부(3a)와 밀봉 수지(8)와의 박리 개소에서의 수분을 중성에 가깝게 할 수 있고, 또한 동박 리드(14a)나 방열판(3)의 재료인 구리는 pH값이 5.5 이상 10 이하인 영역에서는 구리의 표면에 형성된 산화 피막에 의해 부동태화되어 거의 용해(이온화)되지 않기 때문에, 구리가 반응하지 않아 용출되기 어렵게 되어, 상기 박리 개소에의 구리의 석출을 막을 수 있다.
이에 따라, 전기적 쇼트의 발생을 막을 수 있어, Cu 마이그레이션(제2 문제)을 방지할 수 있다.
그 결과, PCT 시험에서의 쇼트 불량의 발생을 방지하여 BGA(16)의 신뢰성의 향상을 도모할 수 있다.
또, 상기 실시 형태 1과 마찬가지로, 수지 추출액의 전기 전도도가 100㎲/㎝ 이하로 되는 첨가제를 밀봉 수지(8)에 첨가하는 것이 바람직하고, 기타, 첨가제의 조건에 대해서는, 실시 형태 1과 마찬가지이다.
또한, 상기 첨가제를 밀봉 수지(8) 뿐만 아니라, 배선 기판(14)이나 솔더 레지스트막(14e)에 첨가해도 된다.
즉, 밀봉 수지(8), 배선 기판(14)의 기재(수지) 혹은 솔더 레지스트막(14e) 중 적어도 어느 하나에 상기 첨가제가 첨가되어 있음으로써 Cu 마이그레이션의 발생을 막을 수 있다.
또한, 동박 리드(14a)의 표면에 금속 피복(11)이 형성되어 있기 때문에, 기판의 흡습에 의해서 내부가 수분 팽윤하여 동박 리드(14a)와 솔더 레지스트막(14e), 또는 동박 리드(14a)와 밀봉 수지(8) 사이에서의 박리가 발생했을 때에도, 후술하는 실시 형태 4의 효과에 의해, Cu 이온의 석출을 막을 수 있고, 그 결과 Cu 마이그레이션(제2 문제)을 막을 수 있다.
특히, 금속 피복(11)이 주석(Sn), 아연(Zn), 크롬(Cr), 니켈(Ni) 또는 티탄(Ti) 등의 금속으로 이루어지는 경우, 혹은 금속이 아니라 폴리이미드 수지 등의 절연성 피막(11)인 경우, 후술하는 실시 형태 12∼17의 효과에 의해 Cu 마이그레이션(제2 문제) 외에 박리 개소의 형성(제1 문제)을 막을 수 있다.
다음에, 도 14에 도시한 반도체 장치는 다른 BGA(Ball Grid Array)(19)로, 배선 기판(14)으로서 박막의 폴리이미드 테이프 등으로 이루어지는 테이프 기판을 이용한 소형의 것이다.
BGA(19)에 있어서도, 밀봉 수지(8)에 이온 트랩제 등의 첨가제가 첨가되어 있고, 또한, 동박 리드(14a)의 표면에 도 13에 도시한 구조와 마찬가지의 금속 피복(11)이 형성되어 있고, 따라서, BGA(16)와 마찬가지의 효과를 얻을 수 있다.
또, 실시 형태 2의 BGA(16) 및 BGA(19)에서는 밀봉 수지(8), 배선 기판(14)의 기재(수지) 혹은 솔더 레지스트막(14e) 중 적어도 어느 하나에 상기 첨가제가 첨가되어 있으면 되며, 동박 리드(14a)의 표면에의 금속 피복(11)이나 절연성 피막(11)의 형성은 반드시 행해지지 않아도 된다.
<실시 형태 3>
도 15는 본 발명의 실시 형태 3에 따른 반도체 장치의 일례인 MCM(Multi-Clip-Module)의 구조를 도시하는 단면도이고, 도 16은 도 15에 도시한 G-G선을 따라 취한 단면의 구조를 도시하는 확대 부분 단면도, 도 17은 도 15에 도시한 H부의 구조를 도시하는 확대 부분 단면도이다.
본 실시 형태 3에 따른 반도체 장치는 복수의 반도체 소자를 갖는 MCM(23)이다.
도 15에 도시한 MCM(23)의 구성은, 복수의 동박 리드(14a)를 갖는 배선 기판(14)과, 배선 기판(14)의 상부에 배치되고, 또한 주면에 노출되는 표면 전극과 접속되는 Cu 도금층(구리 배선)(24e)이 주면 위에 형성된 제1 반도체 소자(24)와, 제1 반도체 소자(24)와 배선 기판(14)의 복수의 동박 리드(14a) 각각을 전기적으로 접속하는 복수의 범프 전극(돌기 전극)(25)과, 배선 기판(14)과 제1 반도체 소자(24) 사이에 배치되고, 또한 복수의 범프 전극(25)을 덮는 언더필 수지(26)와, 배선 기판(14)의 상부에 배치된 제2 반도체 소자(27)와, 제2 반도체 소자(27)와 복수의 동박 리드(14a) 각각을 전기적으로 접속하는 복수의 금속 세선(6)과, 제2 반도체 소자(27), 복수의 금속 세선(6) 및 복수의 동박 리드(14a)를 밀봉하고, 또한 배선 기판(14) 위에 적하된 포팅 수지(28)와, 배선 기판(14)의 이면(14c)에 형성된 복수의 땜납 외부 전극(29)으로 이루어진다.
또한, MCM(23)에서는 배선 기판(14)을 형성하는 기재(수지), 동박 리드(14a)의 일부를 덮는 솔더 레지스트막(수지 보호막)(14e), 언더필 수지(26) 또는 포팅 수지(28) 중 적어도 하나에 PCT 시험에 의해 추출되는 수지 추출액의 pH값을 5.5이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다.
또, 여기서는 MCM(23)에 2개의 반도체 소자(제1 반도체 소자(24)와 제2 반도체 소자(27))가 탑재되어 있는 경우를 설명하였지만, 상기 반도체 소자의 탑재수는 단수/복수를 막론하고, 몇개라도 무방하다.
또한, 도 17에 도시한 바와 같이, 제1 반도체 소자(24)의 주면의 복수의 Al 패드(24a)는 그 일부를 노출시켜 절연막(24b)으로 덮어지고, 범프 전극(25)과는 재배선(24g)을 통해 전기적으로 접속되어 있다.
또한, 재배선(24g)은 Al 패드(24a) 측으로부터 순서대로, Cr 시드층(24c), Cu 시드층(24d), Cu 도금층(24e) 및 Ni 도금층(24f)으로 구성되어 있다.
또한, Cr 시드층(24c)은 제1 보호막(24h)에 의해 보호되고, Ni 도금층(24f)은 제2 보호막(24i)에 의해 보호되고 있다.
즉, 제1 반도체 소자(24)는 그 주면에 구리 배선인 Cu 도금층(24e)을 갖는 재배선(24g)이 형성되고, 또한 이 재배선(24g)에 범프 전극(25)이 형성된 구조로서 CSP(Chip Size Package)로 된다(웨이퍼 프로세스 패키지라고도 함).
또한, MCM(23)에서는, 외부 단자로서 복수의 볼 형상의 땜납 외부 전극(29)이 배선 기판(14)의 이면(14c)에 복수 행/열에 걸쳐서 어레이 형상으로 배열되어 형성되어 있다.
또한, MCM(23)의 제2 반도체 소자(27)에서는, 도 16에 도시한 바와 같이, 동박 리드(14a)의 하나하나의 표면이 각각 개별로 금 도금 등의 금속 피복(11)으로 덮어지고, 그 상층에 절연성의 솔더 레지스트막(14e)가 형성되고, 다시 솔더 레지스트막(14e) 위에 포팅 수지(28)가 배치되어 있다.
또, 실시 형태 3의 MCM(23)에서는 배선 기판(14)을 형성하는 기재(수지), 동박 리드(14a)의 일부를 덮는 솔더 레지스트막(수지 보호막)(14e), 언더필 수지(26) 또는 포팅 수지(28) 중 어느 하나에, 상기 첨가제가 첨가되어 있으면 되며, 동박 리드(14a)의 표면에의 금속 피복(11)의 형성은 반드시 행해져 있지 않아도 된다.
이상에 의해, 본 실시 형태 3의 MCM(23)에서도 Cu 도금층(24e)이나 동박 리드(14a)의 구리가 반응하지 않아 용출되기 어렵게 되어 Cu 마이그레이션을 방지할 수 있다.
또, 상기 실시 형태 1과 마찬가지로, 수지 추출액의 전기 전도도가 100㎲/㎝ 이하로 되는 첨가제를 첨가하는 것이 바람직하고, 기타, 첨가제의 조건에 대해서는 실시 형태 1과 마찬가지이다.
또한, 동박 리드(14a)의 표면에 금속 피복(11)이 형성되어 있기 때문에, 기판의 흡습에 의해서 내부가 수분 팽윤하여 동박 리드(14a)와 솔더 레지스트막(14e), 또는 동박 리드(14a)와 밀봉 수지(8) 사이에서의 박리가 발생하였을 때에도, 후술하는 실시 형태 4의 효과에 의해, Cu 이온의 석출을 막을 수 있고, 그 결과, Cu 마이그레이션을 막을 수 있다.
다음에, 본 발명의 실시 형태 4∼19에 대하여 설명한다.
도 18은 본 발명의 실시 형태 4에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도, 도 19는 본 발명의 실시 형태 5에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도, 도 20은 본 발명의 실시 형태 6에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도, 도 21은 본 발명의 실시 형태 7에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도, 도 22는 본 발명의 실시 형태 8에 따른 반도체 장치의 일례인 HQFP의 구조를 도시한 확대 부분 단면도, 도 23은 본 발명의 실시 형태 17에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 확대 부분 단면도, 도 24는 본 발명의 실시 형태 4에 따른 반도체 장치의 일례인 HQFP의 구조를 도시하는 평면도, 도 25는 도 24에 도시한 HQFP의 구조를 도시하는 단면도, 도 26은 도 24에 도시한 HQFP의 내부 구조를 도시하는 평면도, 도 27은 도 25에 도시한 D부의 구조를 도시하는 확대 부분 단면도, 도 28은 본 발명의 반도체 장치(HQFP)의 리드 전면 Pd 도금에 의한 Pb(납)-프리 땜납 실장의 구조의 일례를 도시하는 확대 부분 단면도, 도 36은 본 발명의 반도체 장치(HQFP)에 있어서 밀봉 수지에의 첨가제 없이 리드에의 금속 또는 수지 피복을 행할 때의 PCT 시험에 의한 내습성 평가를 나타내는 평가 결과도이다.
<실시 형태 4>
도 18은 본 발명의 실시 형태 4에 따라 방열판 부착 리드 프레임을 이용한 반도체 장치인 HQFP(30)의 단면 구조를 도시한 것으로, 도 25의 C-C 단면을 확대하여 도시한 것이다.
밀봉 수지(8)에는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다. 또, 상기 실시 형태 1과 마찬가지로, 수지 추출액의 전기 전도도가 100㎲/㎝ 이하로 되는 첨가제를 밀봉 수지(8)에 첨가하는 것이 바람직하고, 그 외에 첨가제의 조건에 대해서는 실시 형태 1과 마찬가지이다.
또한, 도 18과 같이, 리드 프레임(1)의 접착제층(2)과 접합되는 부분 전체를, 사전에 금(Au)을 도금함으로써 금속 피복(11)을 형성하였다. 도금의 방법에는, 전기 도금 및 무전해 도금이 있지만 어느 방법을 이용해도 된다.
또, 각각의 내측 리드(1a)에서의 금속 피복(11)을 형성하는 영역은 도 26에 도시한 금속 피복 영역(12)(절연성 피막 영역도 동일함)으로, 박리가 발생할 가능성이 있는 밀봉 수지(8) 혹은 내측 리드(1a)와 접착제층(2)과의 계면이 형성되는 영역 전면이고, 또한 각 내측 리드(1a)에서 그 칩측 단부 부근으로부터 접착제층(2)과의 접합 개소의 약간 외측에 이르는 영역이다.
또한, 이 금속 피복(11)은 도금에 의한 것뿐만 아니라, 진공 증착, 스퍼터링, 이온 플레이팅 등의 물리 증착법(Physical Vapor Deposition) 또는 화학 증착법(Chemical Vapor Deposition) 등을 이용하여 형성해도 된다. 금속 피복 형성 후, 리드 프레임(1)에 사전에 접착제층(2)을 형성한 방열판(3)을 접착하여, 방열판이 부착된 리드 프레임을 얻었다. 그 후의 반도체 장치의 조립은 종래와 같은 공정에 의해 조립한다.
<실시 형태 5>
도 19는 본 발명의 실시 형태 5에 따라 방열판 부착 리드 프레임을 이용한 반도체 장치인 HQFP(30)의 단면 구조로서, 도 25의 C-C 단면을 확대하여 도시한 것이다.
밀봉 수지(8)에는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다. 또, 상기 실시 형태 1과 마찬가지로, 수지추출액의 전기 전도도가 100㎲/㎝ 이하로 되는 첨가제를 밀봉 수지(8)에 첨가하는 것이 바람직하고, 기타, 첨가제의 조건에 대해서는 실시 형태 1과 마찬가지이다.
도 19와 같이, 리드 프레임(1)의 접착제층(2)과 접합되는 부분 전체와 리드의 측면부를 사전에 금(Au)을 도금함으로써 금속 피복(11)을 형성하였다. 금속 피복 형성 후에, 리드 프레임(1)에 사전에 접착제층(2)을 형성한 방열판(3)을 접착하여, 방열판이 부착된 리드 프레임을 얻었다. 그 후의 반도체 장치의 조립은 종래와 같은 공정에 의해 조립하였다.
<실시 형태 6>
도 20은 본 발명의 실시 형태 6에 따라 방열판 부착 리드 프레임을 이용한 반도체 장치인 HQFP(30)의 방열판 단부의 주변 단면의 구조로서, 도 25의 D부를 확대하여 도시한 것이다.
밀봉 수지(8)에는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다. 또, 상기 실시 형태 1과 마찬가지로, 수지 추출액의 전기 전도도가 100㎲/㎝ 이하로 되는 첨가제를 밀봉 수지(8)에 첨가하는 것이 바람직하고, 기타, 첨가제의 조건에 대해서는 실시 형태 1과 마찬가지이다.
도 20와 같이, 방열판 단부(3a)를 사전에 금(Au)을 도금함으로써 금속 피복(11)을 형성하였다. 금속 피복 형성한 후, 리드 프레임(1)에 사전에 접착제층(2)을 형성한 방열판(3)을 접착하여, 방열판이 부착된 리드 프레임을 얻었다. 그 후의 반도체 장치의 조립은 종래와 같은 공정에 의해 조립하였다.
<실시 형태 7>
도 21에 본 발명의 실시 형태 7에 따라 방열판 부착 리드 프레임을 이용한 반도체 장치인 HQFP(30)의 방열판 단부의 주변 단면의 구조로서, 도 25의 D부를 확대하여 도시한 것이다.
밀봉 수지(8)에는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다. 또, 상기 실시 형태 1과 마찬가지로, 수지 추출액의 전기 전도도가 100㎲/㎝ 이하로 되는 첨가제를 밀봉 수지(8)에 첨가하는 것이 바람직하고, 기타, 첨가제의 조건에 대해서는 실시 형태 1과 마찬가지이다.
도 4와 같이, 방열판(3)의 주위 전체를 사전에 금(Au)을 도금함으로써 금속 피복(11)을 형성하였다. 금속 피복 형성한 후, 방열판(3)의 하나의 평면에 접착제층(2)을 형성하고, 그 후, 리드 프레임(1)에 접착하여 방열판이 부착된 리드 프레임을 얻었다. 그 후의 반도체 장치의 조립은, 종래와 같은 공정에 의해서 조립하였다.
<실시 형태 8>
도 22는 본 발명의 실시 형태 8에 따라 방열판 부착 리드 프레임을 이용한 반도체 장치인 HQFP(30)의 단면의 구조로서, 도 25의 C-C 단면을 확대하여 도시한 것이다.
밀봉 수지(8)에는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다. 또, 상기 실시 형태 1과 마찬가지로, 수지 추출액의 전기 전도도가 100㎲/㎝ 이하로 되는 첨가제를 밀봉 수지(8)에 첨가하는 것이 바람직하고, 기타, 첨가제의 조건에 대해서는, 실시 형태 1과 마찬가지이다.
도 22와 같이, 리드 프레임(1)의 접착제층(2)과 접합되는 부분 전체 및 리드의 측면부와 방열판(3)의 주위 전체를, 사전에 금(Au)을 도금함으로써 금속 피복(11)을 형성하였다. 금속 피복 형성 후, 방열판(3)의 하나의 평면에 접착제층(2)을 형성하고, 그 후, 리드 프레임(1)에 접착하여 방열판 부착 리드 프레임을 얻었다. 그 후의 반도체 장치의 조립은 종래와 같은 공정에 의해서 조립하였다.
<실시 형태 9∼16>
구조는 도 22의 실시 형태 8과 마찬가지이지만, 실시 형태 8의 금 도금과는 달리, 리드 프레임(1)의 접착제층(2)과 접합되는 부분 전체와 방열판(3)의 주위 전체를 사전에, 백금(Pt)(실시 형태 9), 로듐(Rh)(실시 형태 10), 팔라듐(Pd)(실시 형태 11), 주석(Sn)(실시 형태 12), 아연(Zn)(실시 형태 13), 크롬(Cr)(실시 형태 14), 니켈(Ni)(실시 형태 15) 또는 티탄(Ti)(실시 형태 16)을 도금함으로써 금속 피복(11)을 형성하였다.
밀봉 수지(8)에는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다. 또, 상기 실시 형태 1과 마찬가지로, 수지 추출액의 전기 전도도가 100㎲/㎝ 이하로 되는 첨가제를 밀봉 수지(8)에 첨가하는 것이 바람직하고, 기타, 첨가제의 조건에 대해서는 실시 형태 1과 마찬가지이다.
금속 피복 형성 후, 방열판(3)의 하나의 평면에 접착제층(2)을 형성하고, 그 후, 리드 프레임(1)에 접착하여 방열판이 부착된 리드 프레임을 얻었다. 그 후의 반도체 장치의 조립은, 종래와 같은 공정에 의해 조립하였다.
<실시 형태 17>
도 23은 도 25의 C-C 단면을 확대하여 도시한 것으로, 밀봉 수지(8)에는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있음과 동시에, 리드 프레임(1)의 접착제층(2)과 접합되는 부분 전체와 방열판(3)의 주위 전체를 사전에 폴리이미드 수지 바니스를 도포하고, 건조시킴으로써 절연성 피막(11)을 형성하였다. 이 절연성 피막(11)은 폴리이미드 수지뿐만아니라, 페놀, 에폭시, 폴리아미드 등의 다른 절연성 수지를 이용해도 된다.
또한, 절연성 피막(11)의 열전도성을 향상시키고, 나아가서는 각 부재 간의 열팽창율을 정합시키기 위해서, 필러로서 절연성 수지 내에 알루미나, 실리카 등의 무기물을 혼입해도 된다.
절연성 피막 형성 후에, 방열판(3)의 하나의 평면에 접착제층(2)을 형성하고, 그 후, 리드 프레임(1)에 접착하여 방열판이 부착된 리드 프레임을 얻었다. 그 후의 반도체 장치의 조립은 종래와 같은 공정에 의해 조립하였다.
다음에, 각 구조의 내습성 평가 결과에 대하여 설명한다.
또, 도 36은 실시 형태 4∼17의 도 18∼23에 도시한 구조의 HQFP(30)에 있어서, 밀봉 수지(8)에 이온 트랩제 등의 첨가제가 첨가되어 있지 않은 경우의 내습성에 관한 평가로서 행한 PCT 시험의 평가 결과를 도시한 것이다.
또한, PCT 시험의 시험 조건은 121℃/100% RH/2 atm이다.
도 36에 도시한 바와 같이, 종래의 HQFP인 비교예(피복 없음)에서는, PCT 개시 200 시간 전후로부터 박리가 발생하고(제1 문제), 리드-리드 간 및 리드-방열판간에 쇼트 불량이 발생한다(제2 문제). 이에 대하여, 본 발명의 실시 형태 4∼17에서는 비교예와 비교하여 쇼트 불량의 발생이 적거나 또는 전무하여 양호한 결과가 얻어졌다.
다음에, 실시 형태 4∼17의 각 구조의 내습성 평가 결과에 대하여 상세히 설명한다.
실시 형태 4(도 18) 및 실시 형태 5(도 19)에서는, PCT 개시 200 시간 전후로부터 비교예와 마찬가지로 박리가 발생하였다. 그러나, 리드-리드 간에서의 마이그레이션은 발생하지 않았다. 단지, 방열판 단부(3a)가 피복되어 있지 않기 때문에, 리드-방열판 간에서 300 시간 전후로부터 마이그레이션이 발생하였다.
실시 형태 6(도 20) 및 실시 형태 7(도 21)에서도, PCT 개시 200 시간 전후로부터 비교예와 마찬가지로 박리가 발생하였다. 또한, 리드 프레임(1)에 피복을 하지 않았기 때문에, 리드-리드 간의 마이그레이션은 비교예와 마찬가지로 발생하였다. 그러나, 리드-방열판 간에서의 마이그레이션은 비교예에 비교하여 감소하였다. 단지, 완전하게는 마이그레이션을 방지할 수 없었다.
실시 형태 8(도 22)에서도, PCT 개시 200 시간 전후로부터 비교예와 마찬가지로 박리가 발생하였다. 그러나, 리드-리드 간 및 리드-방열판 간에는 모두 마이그레이션은 발생하지 않았다.
도 22에 도시한 구조에서의 실시 형태 9의 백금, 로듐(실시 형태 10), 팔라듐(실시 형태 11)에서는, PCT 개시 200 시간 전후로부터 비교예와 마찬가지로 박리가 발생하였다. 그러나, 백금 또는 로듐 또는 팔라듐으로 피복되어 있어, 금과 마찬가지로 산성 수분에 의해 용출되기 어렵기 때문에, 마이그레이션은 발생하지 않아, 리드-리드 간 및 리드-방열판 간에는 모두 쇼트 불량은 없었다.
이상과 같이, 도 36에 도시한 실시 형태 4∼실시 형태 11에 따르면, 제2 문제(Cu 마이그레이션)는 해소할 수 있었다.
실시 형태 12의 주석과 실시 형태 13의 아연에서는, PCT 개시 300 시간까지는 박리가 발생하지 않았다. 표면이 주석 혹은 아연으로 피복되어 있어, 접착제와의 접착력이 구리보다도 높게 되었다고 생각된다. 또한, 박리가 생긴 후에도, 주석이 구리보다도 우수한 내산 용출성을 갖거나, 혹은 아연 표면은 부식되지만 이온으로 되어 용출되지 않기 때문에, 마이그레이션은 발생하지 않아, 리드-리드 간 및 리드-방열판 간에는 모두 쇼트 불량은 없었다.
실시 형태 14의 크롬과 실시 형태 15의 니켈에서는, PCT 개시 400 시간까지는 박리가 발생하지 않았다. 크롬 또는 니켈로 피복되어 있어, 접착제와의 접착력이 구리보다도 높게 되었다고 생각된다. 또한, 박리가 생긴 후에는, 크롬 및 니켈이 구리에 비교하여 산성물 환경 하에서 용출되기 어렵다. 이 때문에 마이그레이션은 발생하지 않아, 리드-리드 간 및 리드-방열판 간에는 모두 쇼트 불량은 없었다.
실시 형태 16의 티탄에서는, PCT 개시 500 시간까지는 박리가 발생하지 않았다. 티탄으로 피복되어 있어, 접착제와의 접착력이 구리보다도 높게 되었다고 생각된다. 또한, 박리가 생긴 후에는, 티탄 표면에 내산화성을 갖는 부동태 피막을 형성하기 때문에 용출되기 어렵다. 이 때문에 마이그레이션은 발생하지 않아, 리드-리드 간 및 리드-방열판 간에는 모두 쇼트 불량은 없었다.
실시 형태 17의 폴리이미드 수지에서는, PCT 개시 400 시간까지는 박리가 발생하지 않았다. PCT 개시 500 시간에서는, 근소한 시료가 박리되었지만, 박리는 폴리이미드 수지에 의한 절연성 피막(11)과 접착제층(2) 사이에서 발생하고 있고, 리드 프레임(1)과의 절연성 피막(11), 방열판(3)과 절연성 피막(11) 사이에서는 발생하지 않았다. 구리 등의 금속 위에 폴리이미드 수지 바니스를 도포하고, 건조하여 성막한 절연성 피막(11)의 접착력이 높은 것으로 생각된다. 이 때문에, 마이그레이션의 발생은 없어, 리드-리드 간 및 리드-방열판 간에는 모두 쇼트 불량은 없었다.
이상과 같이, 도 36에 도시한 실시 형태 12∼17에 따르면, 제2 문제(Cu 마이그레이션) 외에도 제1 문제(박리의 형성)를 해소할 수 있었다.
<실시 형태 18>
도 27은 실시 형태 18의 구조로서, 도 25의 D부를 확대하여 도시한 것으로, 밀봉 수지(8)에는 수지 추출액의 pH(pH값)를 5.5 이상 10 이하로 하는 이온 트랩제 등의 첨가제가 첨가되어 있다.
또한, 방열판(3)의 주연부에 내측 리드(1a)로부터 분리되는 방향으로 절곡된 굴곡부(3b)가 형성되어 있는 것으로, 이 구조를 도 18에 도시한 실시 형태 4의 구조나 도 19에 도시한 실시 형태 5의 구조와 조합한 것이다.
이에 따라, 내측 리드(1a)와 방열판 단부(3a) 사이에 공극이 형성되기 때문에, 리드-방열판 간에서의 Cu 마이그레이션의 발생을 방지할 수 있다.
즉, 도 18 및 도 19에 도시한 구조에서는 도 36에 도시한 내습성 평가에 있어서, 리드-리드 간의 쇼트 불량수는 제로이며, 또한 리드-방열판 간의 쇼트가 발생한 것에 대하여, 도 18 및 도 19의 구조 각각에 도 27의 구조를 조합함으로써, 용이한 구조로 리드-방열판 간의 쇼트도 막을 수 있다.
또, 실시 형태 4∼18에서 설명한 내측 리드(1a)에 형성하는 금속 피복(11)으로서, 기초(underlying) 니켈(Ni) 도금과 전면 팔라듐(Pd) 도금의 조합을 채용함으로써, 외장 도금 또는, 내측 리드 선단의 Ag 도금을 생략할 수 있어 제조 공정의 간략화를 도모할 수 있다.
즉, 도 25에 도시한 실시 형태 19의 구조와 같이, Pd 도금(22)을 사용함으로써, HQFP(30)를 배선 기판(20) 위에 실장할 때에 사용하는 땜납과 리드와의 습윤성을 확보할 수 있기 때문에, 종래 외측 리드(1b)의 선단에 행하였던 외장 도금 공정을 생략할 수 있을 뿐만 아니라, 종래 외측 리드(1b)의 외장 도금에 사용되었던 Pb(납)을 사용하지 않은 구조로 하는 것(Pb-프리화)도 동시에 실현할 수 있다.
특히, 반도체 장치의 Pb-프리화를 목표로 하는 경우에는, 도 25에 도시한 바와 같이 내측 리드(1a)와 외측 리드(1b)에 동시에 Pd 도금(22)을 실시한 리드 프레임(1)을 사용한 HQFP(13)를, 기판측 단자(20a)에 접속하는 Pb-프리 땜납(21)을 통해 배선 기판(20) 위에 실장함으로써, Cu 리드 간의 마이그레이션 방지와 반도체 장치의 Pb-프리화를 동시에 실현하는 것이 가능해진다.
또한, Pd 도금(22)을 사용함으로써, 내측 리드(1a)의 금속 세선(6)이 접속되는 부분의 접속성을 확보할 수 있기 때문에, 종래 내측 리드(1a)에 행하였던 금속세선 접속용 Ag 도금(7)을 생략할 수 있다.
또한, 내측 리드(1a)에 형성하는 금속 피복(11)으로서, 주석(Sn) 도금을 채용함으로써, 표면의 산화피막을 파괴한 후에 Sn 도금 위에 직접, 와이어 본딩을 행하는 것도 가능하게 된다.
따라서, 외장 도금도 겸한 금속 피복(11)을 형성할 수 있기 때문에, 외장 도금 공정을 생략하는 것이 가능해지며, 또한 Pb-프리화도 실현할 수 있다.
또한, 실시 형태 1, 및 실시 형태 4(도 18)∼실시 형태 19(도 28)에서 설명한 내측 리드(1a) 또는 동박 리드(14a)에 금속 피복(11)을 형성하는 금속으로서는, Cu 마이그레이션을 일으키지 않는 것이면 어떠한 것이어도 된다.
그래서, 본 발명에 적용 가능한 금속 피복(11)을 형성하는 금속을 분류하면, 우선, 표준 전극 전위가 구리(Cu)보다 높은 금속으로, 예를 들면, 이 경우, 금(Au), 백금(Pt), 이리듐(Ir), 로듐(Rh), 팔라듐(Pd), 은(Ag) 등이고, 이들 중 적어도 1종류 이상의 금속 또는 합금이면 된다.
또한, 산성 하에서 부동태막을 형성하는 금속이어도 되며, 이 경우, 예를 들면, 루테늄(Ru), 인듐(In), 주석(Sn), 몰리브덴(Mo), 텅스텐(W), 갈륨(Ga), 아연(Zn), 크롬(Cr), 니오븀(Nb), 탄탈(Ta), 티탄(Ti), 지르코늄(Zr), 오스뮴(Os), 알루미늄(Al), 하프늄(Hf), 니켈(Ni) 등이며 이들 중의 적어도 1 종류 이상의 금속 또는 합금이면 된다.
이상, 본 발명자에 의해서 이루어진 발명을 발명의 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시 형태에 한정되지는 않고, 그요지를 일탈하지 않는 범위에서 여러가지 변경 가능한 것은 물론이다.
예를 들면, 상기 실시 형태에서는 방열판 부착 리드 프레임을 이용한 반도체 장치로서 HQFP에 관하여 설명하였지만, 본 발명의 적용 대상은 반도체 장치의 방열성을 고려하여, 열전도율이 높은 방열판을 갖는 HQFP형의 반도체 장치에 한정되지는 않고, 예를 들면 다핀, 소피치화에 수반하여 내측 리드 선단의 폭이 미세하게 된 경우에, 기판 위에 내측 리드 선단을 고정함으로써, 수지 밀봉 공정 시의 내측 리드 선단의 강도를 확보하려고 하는 기판 부착 QFP형의 반도체 장치에 적용하는 것도 가능하다.
이러한 구조에 있어서도, 상기 기판과 밀봉 수지 사이에 열팽창 계수차가 있고, 그에 수반하여 생기는 응력에 의해서 기판과 밀봉 수지와의 계면에 박리가 발생하게 되는 경우에는, 본 발명인 Cu 리드의 마이그레이션 대책을 취하는 것이 유효하다.
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.
반도체 장치의 밀봉 수지 등의 수지에, 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있기 때문에, 박리부의 수분이 중성에 가깝게 되고, 또한 구리는 pH값이 5.5 이상 10 이하인 영역에서는, 구리의 표면에 형성된 산화 피막에 의해서 부동태화되어 거의 용해되지 않기 때문에, 구리가 반응하지 않아 용출되기 어렵게 되어, 박리부에의 구리의 석출을 막을 수 있다. 이에 따라, 전기적 쇼트의 발생을 막을 수 있어 Cu 마이그레이션을 방지할 수 있다. 그 결과, PCT 시험에 있어서의 쇼트 불량의 발생을 방지하여 반도체 장치의 신뢰성의 향상을 도모할 수 있다.

Claims (34)

  1. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위에 배치된 복수의 리드와,
    상기 반도체 소자와 상기 복수의 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 리드 및 상기 복수의 금속 세선을 밀봉하는 밀봉 수지를 포함하고,
    상기 밀봉 수지에, 이온성 불순물과 화합하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  2. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위에 배치된 복수의 리드와,
    상기 반도체 소자와 상기 복수의 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 리드 및 상기 복수의 금속 세선을 밀봉하는 밀봉 수지를 포함하고,
    상기 밀봉 수지에, PCT(Pressure Cooker Test) 시험에 의해서 추출되는 수지추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  3. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위로 연장되는 복수의 내측 리드와,
    구리 혹은 구리 합금으로 이루어지며, 절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하며, 상기 접착제층보다 열팽창 계수가 작은 밀봉 수지를 포함하고,
    상기 밀봉 수지에 이온 트랩제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  4. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위로 연장되는 복수의 내측 리드와,
    구리 혹은 구리 합금으로 이루어지며, 절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 밀봉 수지에 PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 수지 추출액의 전기 전도도가 100 microsiemens/㎝ 이하인 것을 특징으로 하는 반도체 장치.
  6. 제4항에 있어서,
    상기 밀봉 수지는 에폭시계 수지인 것을 특징으로 하는 반도체 장치.
  7. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위로 연장되는 복수의 내측 리드와,
    구리 혹은 구리 합금으로 이루어지며, 절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 밀봉 수지에 염소 이온과 화합물을 만드는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 첨가제는 이온 트랩제인 것을 특징으로 하는 반도체 장치.
  9. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위로 연장되는 복수의 내측 리드와,
    구리 혹은 구리 합금으로 이루어지며, 절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 밀봉 수지에 알칼리성의 중화제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  10. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위로 연장되는 복수의 내측 리드와,
    구리 혹은 구리 합금으로 이루어지며, 절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 밀봉 수지에 이온성 불순물과 화합하는 이온 트랩제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  11. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 밀봉 수지에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 밀봉 수지는, 에폭시계 수지인 것을 특징으로 하는 반도체 장치.
  13. 제11항에 있어서,
    상기 수지 추출액의 전기 전도도가 100 microsiemens/㎝ 이하인 것을 특징으로 하는 반도체 장치.
  14. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 배선 기판을 형성하는 수지에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  15. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 배선 기판의 상기 동박 리드의 일부를 덮는 수지 보호막에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  16. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치되어 있고, 주면에 노출되는 표면 전극과 접속되는 구리 배선이 주면 위에 형성된 반도체 소자와,
    상기 반도체 소자와 상기 배선 기판의 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 돌기 전극과,
    상기 배선 기판과 상기 반도체 소자 사이에 배치되고, 상기 복수의 돌기 전극을 덮는 언더필 수지를 포함하고,
    상기 언더필 수지에, PCT 시험에 의해서 추출되는 수지 추출액 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  17. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하고, 상기 배선 기판 위에 적하된 포팅 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 포팅 수지에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  18. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 밀봉 수지에, 염소 이온과 화합물을 만드는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  19. 제18항에 있어서,
    상기 첨가제는 이온 트랩제인 것을 특징으로 하는 반도체 장치.
  20. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 밀봉 수지에, 알칼리성의 중화제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  21. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 밀봉 수지에, 이온성 불순물과 화합하는 이온 트랩제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  22. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위로 연장되는 복수의 내측 리드와,
    절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 내측 리드의 상기 접착제층과 접합하는 개소를 표준 전극 전위가 구리보다 높은 금속으로 피복함과 함께, 상기 밀봉 수지에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  23. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지며, 상기 반도체 소자의 주위로 연장하는 복수의 내측 리드와,
    절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 내측 리드의 상기 접착제층과 접합하는 개소를 표준 전극 전위가 구리보다 높은 금속으로 피복함과 함께, 상기 밀봉 수지에, 염소 이온과 화합물을 만드는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  24. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지고, 상기 반도체 소자의 주위로 연장하는 복수의 내측 리드와,
    절연성의 접착제층을 통해 상기 복수의 내칙 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 내측 리드의 상기 접착제층과 접합하는 개소를 표준 전극 전위가 구리보다 높은 금속으로 피복함과 함께, 상기 밀봉 수지에, 이온성 불순물과 화합하는 이온 트랩제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  25. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지고, 상기 반도체 소자의 주위로 연장하는 복수의 내측 리드와,
    절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 내측 리드의 상기 접착제층과 접합하는 개소를, 산성 하에서 부동태막을 형성하는 금속으로 피복함과 함께, 상기 밀봉 수지에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  26. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지고, 상기 반도체 소자의 주위로 연장하는 복수의 내측 리드와,
    절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 내측 리드의 상기 접착제층과 접합하는 개소를, 산성하에서 부동태막을 형성하는 금속으로 피복함과 함께, 상기 밀봉 수지에, 염소 이온과 화합물을 만드는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  27. 반도체 소자와,
    구리 혹은 구리 합금으로 이루어지고, 상기 반도체 소자의 주위로 연장하는 복수의 내측 리드와,
    절연성의 접착제층을 통해 상기 복수의 내측 리드의 일단과 접합하고 있고, 상기 접착제층을 통해 상기 반도체 소자가 탑재되는 방열판과,
    상기 반도체 소자와 상기 복수의 내측 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 내측 리드, 상기 복수의 금속 세선 및 상기 방열판을 밀봉하는 밀봉 수지를 포함하고,
    상기 내측 리드의 상기 접착제층과 접합하는 개소를, 산성 하에서 부동태막을 형성하는 금속으로 피복함과 함께, 상기 밀봉 수지에 이온성 불순물과 화합하는 이온 트랩제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  28. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 동박 리드 중 적어도 상기 밀봉 수지에 의해서 덮어지는 개소를 표준 전극 전위가 구리보다 높은 금속으로 피복함과 함께, 상기 밀봉 수지에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  29. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 동박 리드 중 적어도 상기 밀봉 수지에 의해서 덮어지는 개소를 표준 전극 전위가 구리보다 높은 금속으로 피복함과 함께, 상기 밀봉 수지에, 염소 이온과 화합물을 만드는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  30. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 동박 리드 중 적어도 상기 밀봉 수지에 의해서 덮어지는 개소를 표준 전극 전위가 구리보다 높은 금속으로 피복함과 함께, 상기 밀봉 수지에, 이온성 불순물과 화합하는 이온 트랩제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  31. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 동박 리드 중 적어도 상기 밀봉 수지에 의해서 덮어지는 개소를 산성하에서 부동태막을 형성하는 금속으로 피복함과 함께, 상기 밀봉 수지에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  32. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 동박 리드 중 적어도 상기 밀봉 수지에 의해서 덮어지는 개소를 산성하에서 부동태막을 형성하는 금속으로 피복함과 함께, 상기 밀봉 수지에, 염소 이온과 화합물을 만드는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  33. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치된 반도체 소자와,
    상기 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하는 밀봉 수지와,
    상기 배선 기판의 상기 동박 리드가 형성된 면과 반대측의 면에 형성된 복수의 돌기 전극을 포함하고,
    상기 동박 리드 중 적어도 상기 밀봉 수지에 의해서 덮어지는 개소를 산성하에서 부동태막을 형성하는 금속으로 피복함과 함께, 상기 밀봉 수지에, 이온성 불순물과 화합하는 이온 트랩제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
  34. 복수의 동박 리드를 갖는 배선 기판과,
    상기 배선 기판의 상부에 배치되어 있고, 주면에 노출되는 표면 전극과 접속되는 구리 배선이 주면 위에 형성된 제1 반도체 소자와,
    상기 제1 반도체 소자와 상기 배선 기판의 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 돌기 전극과,
    상기 배선 기판과 상기 제1 반도체 소자 사이에 배치되고, 상기 복수의 돌기 전극을 덮는 언더필 수지와,
    상기 배선 기판의 상부에 배치된 제2 반도체 소자와,
    상기 제2 반도체 소자와 상기 복수의 동박 리드의 각각을 전기적으로 접속하는 복수의 금속 세선과,
    상기 제2 반도체 소자, 상기 복수의 금속 세선 및 상기 복수의 동박 리드를 밀봉하고, 상기 배선 기판 위에 적하된 포팅 수지를 포함하고,
    상기 배선 기판을 형성하는 수지, 상기 동박 리드의 일부를 덮는 수지 보호막, 상기 언더필 수지 또는 상기 포팅 수지 중의 적어도 하나에, PCT 시험에 의해서 추출되는 수지 추출액의 pH값을 5.5 이상 10 이하로 하는 첨가제가 첨가되어 있는 것을 특징으로 하는 반도체 장치.
KR1020020056350A 2001-09-18 2002-09-17 반도체 장치 KR20030024616A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001282651A JP2003092379A (ja) 2001-09-18 2001-09-18 半導体装置
JPJP-P-2001-00282651 2001-09-18

Publications (1)

Publication Number Publication Date
KR20030024616A true KR20030024616A (ko) 2003-03-26

Family

ID=19106275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020056350A KR20030024616A (ko) 2001-09-18 2002-09-17 반도체 장치

Country Status (4)

Country Link
US (1) US20030052420A1 (ko)
JP (1) JP2003092379A (ko)
KR (1) KR20030024616A (ko)
TW (1) TWI221663B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559959B (en) * 2002-09-03 2003-11-01 Via Tech Inc TAB package and method for fabricating the same
WO2004081972A2 (de) * 2003-03-10 2004-09-23 Osram Opto Semiconductors Gmbh Gehäusekörper optoelektronisches bauelement mit einem solchen gehäusekörper und kunststoffgehäusematerial
JP4451214B2 (ja) * 2004-05-21 2010-04-14 シャープ株式会社 半導体装置
DE102005033469B4 (de) * 2005-07-18 2019-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitermoduls
US7365417B2 (en) * 2006-01-06 2008-04-29 Stats Chippac Ltd. Overhang integrated circuit package system
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
JP5014945B2 (ja) * 2007-10-17 2012-08-29 シャープ株式会社 半導体装置
JP5470806B2 (ja) * 2007-11-29 2014-04-16 住友ベークライト株式会社 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
US9293420B2 (en) * 2009-06-29 2016-03-22 Cypress Semiconductor Corporation Electronic device having a molding compound including a composite material
JP5296116B2 (ja) * 2011-02-16 2013-09-25 シャープ株式会社 半導体装置
JP2013197531A (ja) * 2012-03-22 2013-09-30 Sharp Corp 半導体装置およびその製造方法
WO2016052070A1 (ja) * 2014-09-30 2016-04-07 三井化学東セロ株式会社 封止シート、太陽電池モジュールおよび封止シートの製造方法
DE102016109356A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
KR102025906B1 (ko) * 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
JPS62212422A (ja) * 1986-03-14 1987-09-18 Matsushita Electric Works Ltd エポキシ樹脂組成物
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5181097A (en) * 1988-06-10 1993-01-19 Hitachi, Ltd. Plastic molded type electronic device
JPH03157448A (ja) * 1989-11-15 1991-07-05 Mitsubishi Electric Corp 半導体封止用エポキシ樹脂組成物
US5110355A (en) * 1990-03-26 1992-05-05 Olin Hunt Sub Iii Corp. Process for preparing nonconductive substrates
US5294835A (en) * 1992-07-28 1994-03-15 Nitto Denko Corporation Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
US5700697A (en) * 1993-02-01 1997-12-23 Silicon Packaging Technology Method for packaging an integrated circuit using a reconstructed package
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US6140402A (en) * 1993-07-30 2000-10-31 Diemat, Inc. Polymeric adhesive paste
TW345727B (en) * 1996-08-22 1998-11-21 Hitachi Ltd Resin encapsulated semiconductor device and process for producing the same
EP0978542B1 (en) * 1997-04-21 2007-10-24 Nitto Denko Corporation Semiconductor sealing resin composition, semiconductor device sealed with the same, and process for preparing semiconductor device
JPH10330616A (ja) * 1997-05-30 1998-12-15 Hitachi Chem Co Ltd 耐熱樹脂ペースト
JP4004160B2 (ja) * 1998-09-21 2007-11-07 協和化学工業株式会社 ウラン（ｕ）含量の少ないハイドロタルサイト類化合物およびその製造法
KR100511759B1 (ko) * 1999-06-18 2005-08-31 히다치 가세고교 가부시끼가이샤 접착제, 접착부재, 접착부재를 구비한 반도체탑재용배선기판 및 이것을 사용한 반도체장치
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2001049771A1 (fr) * 2000-01-05 2001-07-12 Toyo Boseki Kabushiki Kaisha Catalyseur de polymerisation pour polyesters, polyesters obtenus et leur procede de production
JP4669098B2 (ja) * 2000-01-11 2011-04-13 水澤化学工業株式会社 ホウ酸亜鉛、その製法及び用途
US6858300B2 (en) * 2000-05-25 2005-02-22 Nippon Chemical Industrial Co., Ltd Red phosphorus-base flame retardant for epoxy resins, red phosphorus-base flame retardant compositions therefor, processes for the production of both, epoxy resin compositions for sealing for semiconductor devices, sealants and semiconductor devices
JP3773845B2 (ja) * 2000-12-29 2006-05-10 三星電子株式会社 ポジティブ型感光性ポリイミド前駆体およびこれを含む組成物
TW585015B (en) * 2001-06-28 2004-04-21 Sanyo Electric Co Hybrid integrated circuit device and method for manufacturing same
US6794031B2 (en) * 2001-09-28 2004-09-21 Ube Industries, Ltd. Cover-lay film and printed circuit board having the same

Also Published As

Publication number Publication date
TWI221663B (en) 2004-10-01
US20030052420A1 (en) 2003-03-20
JP2003092379A (ja) 2003-03-28

Similar Documents

Publication Publication Date Title
US8283758B2 (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
KR20030024616A (ko) 반도체 장치
US7825514B2 (en) Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
JP3398609B2 (ja) 半導体装置
TWI225672B (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
US7211892B2 (en) Semiconductor device having a particular electrode structure
US20060180933A1 (en) Semiconductor device and manufacturing method of the same
US20170062292A1 (en) Method of manufacturing semiconductor device and semiconductor device
DE102007012986A1 (de) Vertikaler Halbleiterleistungsschalter, elektronisches Bauelement und Verfahren zu dessen Herstellung
US9076781B2 (en) Support device for a semiconductor chip and optoelectronic component with a carrier device and electronic component with a carrier device
US8786084B2 (en) Semiconductor package and method of forming
EP1734579A2 (en) Semiconductor device and manufacturing method of the same
EP1737036A2 (en) Semiconductor device and manufacturing method of the same
CN110943067A (zh) 半导体装置及其制造方法
JP2001060760A (ja) 回路電極およびその形成方法
US10381318B2 (en) Method of manufacturing semiconductor device
US11764130B2 (en) Semiconductor device
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
US6791182B2 (en) Semiconductor device
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JP2016219749A (ja) 半導体装置および半導体装置の製造方法
JPH0969539A (ja) バンプ形成方法及び半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid