JPH0969539A - バンプ形成方法及び半導体装置 - Google Patents
バンプ形成方法及び半導体装置Info
- Publication number
- JPH0969539A JPH0969539A JP7223351A JP22335195A JPH0969539A JP H0969539 A JPH0969539 A JP H0969539A JP 7223351 A JP7223351 A JP 7223351A JP 22335195 A JP22335195 A JP 22335195A JP H0969539 A JPH0969539 A JP H0969539A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- electrode pad
- forming
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプ形成方法及び半導体装置に関し、バン
プを低コストで形成するとともにバンプを用いた半導体
装置の信頼性を向上させることを目的とする。 【解決手段】 基板１に設けられた電極パッド３上に第
１のバンプ８を形成する工程と、該基板１上を絶縁膜９
で被う工程と、該第１のバンプの表面を露出させ、該絶
縁膜と該第１のバンプとを平坦化する工程と、露出した
第１のバンプ８の表面に第２のバンプ10を形成する工程
を有するように構成する。
プを低コストで形成するとともにバンプを用いた半導体
装置の信頼性を向上させることを目的とする。 【解決手段】 基板１に設けられた電極パッド３上に第
１のバンプ８を形成する工程と、該基板１上を絶縁膜９
で被う工程と、該第１のバンプの表面を露出させ、該絶
縁膜と該第１のバンプとを平坦化する工程と、露出した
第１のバンプ８の表面に第２のバンプ10を形成する工程
を有するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明はバンプ形成方法及び
半導体装置に関する。半導体装置の高密度実装法として
フリップチップ法が広く用いられている。この方法は、
半導体チップや半導体ウェーハ上に配設されている多数
の電極パッドにバンプを形成しておき、これらのバンプ
を実装基板上で電極パッドと同じピッチで配設されてい
る外部リード端子に直接接着して電気的接続をとるもの
である。従って、バンプの形成方法はフリップチップ法
を用いて実装される半導体装置の信頼性やコストに対し
ても大きな影響を与える。
半導体装置に関する。半導体装置の高密度実装法として
フリップチップ法が広く用いられている。この方法は、
半導体チップや半導体ウェーハ上に配設されている多数
の電極パッドにバンプを形成しておき、これらのバンプ
を実装基板上で電極パッドと同じピッチで配設されてい
る外部リード端子に直接接着して電気的接続をとるもの
である。従って、バンプの形成方法はフリップチップ法
を用いて実装される半導体装置の信頼性やコストに対し
ても大きな影響を与える。
【０００２】
【従来の技術】従来のフリップチップ法による実装工程
では、融点が低く形成が容易な半田バンプが広く用いら
れてきたが、半田バンプは電極パッドの形成材料として
一般に用いられているAl膜（あるいはAl合金膜）との接
着性が悪く、また、Al膜を通して鉛等の半田成分が半導
体基板内部に拡散し易くなるという問題があった。その
ため、半田バンプを用いる場合にはAl電極パッド上にあ
らかじめ拡散防止用のバリヤメタルを形成する必要があ
るが、バリヤメタルとして一般に用いられるNi、Ti、Cr
等の金属の成膜にはスパッタ蒸着や電子ビーム蒸着等の
大がかりな成膜工程が必要であり、さらに、成膜したバ
リヤメタルを電極パッド上に選択的に形成するためのパ
ターン加工工程が必要となりスループットやコストの点
で問題が生じる。バリヤメタルとして無電解Niメッキを
用いることができれば工程が簡素化され低コストにする
ことができるが、一般に、Al膜上に無電解メッキによる
Ni層を形成することが困難なためこれを用いることがで
きない。
では、融点が低く形成が容易な半田バンプが広く用いら
れてきたが、半田バンプは電極パッドの形成材料として
一般に用いられているAl膜（あるいはAl合金膜）との接
着性が悪く、また、Al膜を通して鉛等の半田成分が半導
体基板内部に拡散し易くなるという問題があった。その
ため、半田バンプを用いる場合にはAl電極パッド上にあ
らかじめ拡散防止用のバリヤメタルを形成する必要があ
るが、バリヤメタルとして一般に用いられるNi、Ti、Cr
等の金属の成膜にはスパッタ蒸着や電子ビーム蒸着等の
大がかりな成膜工程が必要であり、さらに、成膜したバ
リヤメタルを電極パッド上に選択的に形成するためのパ
ターン加工工程が必要となりスループットやコストの点
で問題が生じる。バリヤメタルとして無電解Niメッキを
用いることができれば工程が簡素化され低コストにする
ことができるが、一般に、Al膜上に無電解メッキによる
Ni層を形成することが困難なためこれを用いることがで
きない。
【０００３】そこで、Al膜からなる電極パッド上に低コ
ストでバンプを形成する方法としてスタッドバンプ法が
提案されている。以下、図３(a) 、(b) を参照して従来
のスタッドバンプの形成方法を説明する。図３(a) はバ
ンプ形成前の半導体ウエーハの断面図を示したものであ
り、半導体基板１上に絶縁保護膜２で周辺を保護された
電極パッド３が形成されている。この電極パッド３はAl
あるいはAl合金膜から成っており、同じ半導体基板１上
に形成された回路素子からの配線パターンが接続されて
いるが、これらの部分は同図では省略してある。この電
極パッド３にバンプを形成するには、同図に示したよう
にワイヤボンディング装置のキャピラリ４の穴からAuワ
イヤ５を通し、その先端を電気トーチ等で溶融してAuボ
ール６を形成する。そして、キャピラリ４を電極パッド
３の近傍に移動させてAuボール６を電極パッド３に熱圧
着する。この状態でキャピラリ４を引き上げてAuワイヤ
５をAuボール６の根元で切断すると、図３(b) に示した
ように電極パッド３の上にAuのスタッドバンプ７が形成
されることになる。スタッドバンプ形成のためのワイヤ
として、上述したAuの他にPd等の貴金属が一般に用いら
れる。
ストでバンプを形成する方法としてスタッドバンプ法が
提案されている。以下、図３(a) 、(b) を参照して従来
のスタッドバンプの形成方法を説明する。図３(a) はバ
ンプ形成前の半導体ウエーハの断面図を示したものであ
り、半導体基板１上に絶縁保護膜２で周辺を保護された
電極パッド３が形成されている。この電極パッド３はAl
あるいはAl合金膜から成っており、同じ半導体基板１上
に形成された回路素子からの配線パターンが接続されて
いるが、これらの部分は同図では省略してある。この電
極パッド３にバンプを形成するには、同図に示したよう
にワイヤボンディング装置のキャピラリ４の穴からAuワ
イヤ５を通し、その先端を電気トーチ等で溶融してAuボ
ール６を形成する。そして、キャピラリ４を電極パッド
３の近傍に移動させてAuボール６を電極パッド３に熱圧
着する。この状態でキャピラリ４を引き上げてAuワイヤ
５をAuボール６の根元で切断すると、図３(b) に示した
ように電極パッド３の上にAuのスタッドバンプ７が形成
されることになる。スタッドバンプ形成のためのワイヤ
として、上述したAuの他にPd等の貴金属が一般に用いら
れる。
【０００４】以上のように、スタッドバンプはAl電極パ
ッドとの接着性が良好な貴金属から成っているのでバリ
ヤメタルを必要とせず簡単な工程で電極パッドに接着す
ることができる。
ッドとの接着性が良好な貴金属から成っているのでバリ
ヤメタルを必要とせず簡単な工程で電極パッドに接着す
ることができる。
【０００５】また、Al膜からなる電極パッドに上述の方
法によりAuのスタッドバンプを形成し、この上に直接半
田バンプを形成する方法が提案されている（特開平5-16
6811号公報) 。この方法では、Auのスタッドバンプがバ
リヤメタルとしての機能を果しているため、改めてバリ
ヤメタルを必要とせず簡単な工程で半田バンプを形成す
ることが可能となる。
法によりAuのスタッドバンプを形成し、この上に直接半
田バンプを形成する方法が提案されている（特開平5-16
6811号公報) 。この方法では、Auのスタッドバンプがバ
リヤメタルとしての機能を果しているため、改めてバリ
ヤメタルを必要とせず簡単な工程で半田バンプを形成す
ることが可能となる。
【０００６】
【発明が解決しようとする課題】しかし、上述のスタッ
ドバンプ法には以下のような問題がある。即ち、図３
(a) に示した絶縁保護膜２は半導体基板１上で図示しな
い回路素子の保護・分離の機能をも果たしており、同じ
半導体基板１上に形成される回路素子の製作工程との整
合性をとる必要があることから、ＣＶＤ法等の薄膜形成
工程が用いられ、その膜厚は１μm 程度に限定される。
そのため、Auボール６を電極パッド３に熱圧着する際Au
ボール６が絶縁保護膜２に接触すると絶縁保護膜２が損
なわれて回路素子の特性に影響を及ぼす恐れがあり、こ
れを避けるためAuボール６を電極パッド３より充分小さ
くしなければならない。その結果、図３(b) に見られる
ようにバンプ形成後の電極パッド３の表面が露出して外
気の影響を受け易くなり、特に高湿環境下で腐食等によ
り信頼性が低下する恐れがある。
ドバンプ法には以下のような問題がある。即ち、図３
(a) に示した絶縁保護膜２は半導体基板１上で図示しな
い回路素子の保護・分離の機能をも果たしており、同じ
半導体基板１上に形成される回路素子の製作工程との整
合性をとる必要があることから、ＣＶＤ法等の薄膜形成
工程が用いられ、その膜厚は１μm 程度に限定される。
そのため、Auボール６を電極パッド３に熱圧着する際Au
ボール６が絶縁保護膜２に接触すると絶縁保護膜２が損
なわれて回路素子の特性に影響を及ぼす恐れがあり、こ
れを避けるためAuボール６を電極パッド３より充分小さ
くしなければならない。その結果、図３(b) に見られる
ようにバンプ形成後の電極パッド３の表面が露出して外
気の影響を受け易くなり、特に高湿環境下で腐食等によ
り信頼性が低下する恐れがある。
【０００７】また、半導体チップの小型・高集積化の要
求に応じて電極パッドの面積を縮小した場合、この電極
パッド上に接着されるバンプも前述した理由で縮小せね
ばならず、その結果、外部リード端子とバンプの接着面
積が減少して接触抵抗の増大あるいは接触不良が生じ半
導体装置の信頼性を低下させることになる。さらに、バ
ンプの縮小は、バンプを外部リード端子位置に合わせて
接着するときの半導体チップと実装基板の位置合わせ精
度の許容度にも影響を与え、わずかの位置ずれが接着面
積をさらに減少させることになる。
求に応じて電極パッドの面積を縮小した場合、この電極
パッド上に接着されるバンプも前述した理由で縮小せね
ばならず、その結果、外部リード端子とバンプの接着面
積が減少して接触抵抗の増大あるいは接触不良が生じ半
導体装置の信頼性を低下させることになる。さらに、バ
ンプの縮小は、バンプを外部リード端子位置に合わせて
接着するときの半導体チップと実装基板の位置合わせ精
度の許容度にも影響を与え、わずかの位置ずれが接着面
積をさらに減少させることになる。
【０００８】また、スタッドバンプの材料となるAuやPd
はCr、Ti、Ni等に比べてバリヤメタルとしての拡散防止
機能が弱く、そのため、Auのスタッドバンプ上に直接半
田バンプを形成する方法を用いた場合にも上述の方法と
同様な問題が生じる。即ち、後工程における熱処理温度
が高くなった場合半田成分がAuのスタッドバンプを通し
て半導体基板に拡散することは避けられず、また、半田
バンプをAuのスタッドバンプより大きくすると、Auのス
タッドバンプの側面に半田バンプが回り込む恐れがある
ことから半田バンプを下層のAuのスタッドバンプより大
きくすることは困難である。
はCr、Ti、Ni等に比べてバリヤメタルとしての拡散防止
機能が弱く、そのため、Auのスタッドバンプ上に直接半
田バンプを形成する方法を用いた場合にも上述の方法と
同様な問題が生じる。即ち、後工程における熱処理温度
が高くなった場合半田成分がAuのスタッドバンプを通し
て半導体基板に拡散することは避けられず、また、半田
バンプをAuのスタッドバンプより大きくすると、Auのス
タッドバンプの側面に半田バンプが回り込む恐れがある
ことから半田バンプを下層のAuのスタッドバンプより大
きくすることは困難である。
【０００９】そこで、本発明はバンプを低コストで形成
するとともにバンプを用いた半導体装置の信頼性を向上
させることを目的とする。
するとともにバンプを用いた半導体装置の信頼性を向上
させることを目的とする。
【００１０】
【課題を解決するための手段】上記課題の解決は、基板
に設けられた電極パッド上に第１のバンプを形成する工
程と、該基板上を絶縁膜で被う工程と、該第１のバンプ
の表面を露出させ、該絶縁膜と該第１のバンプとを平坦
化する工程と、露出した第１のバンプの表面に第２のバ
ンプを形成する工程を有することを特徴とするバンプ形
成方法、あるいは、露出した第１のバンプの上にバリヤ
メタルを形成し、該バリヤメタルの上に第２のバンプを
形成することを特徴とするバンプ形成方法、あるいは、
電極パッド上に形成された第１のバンプと、該第１のバ
ンプの表面以外の部分を被うように形成された絶縁膜
と、該第１のバンプの表面に形成された第２のバンプを
有することを特徴とする半導体装置、あるいは、上記半
導体装置において、該第１及び第２のバンプの間にバリ
ヤメタルが形成されていることを特徴とする半導体装置
によって達成される。
に設けられた電極パッド上に第１のバンプを形成する工
程と、該基板上を絶縁膜で被う工程と、該第１のバンプ
の表面を露出させ、該絶縁膜と該第１のバンプとを平坦
化する工程と、露出した第１のバンプの表面に第２のバ
ンプを形成する工程を有することを特徴とするバンプ形
成方法、あるいは、露出した第１のバンプの上にバリヤ
メタルを形成し、該バリヤメタルの上に第２のバンプを
形成することを特徴とするバンプ形成方法、あるいは、
電極パッド上に形成された第１のバンプと、該第１のバ
ンプの表面以外の部分を被うように形成された絶縁膜
と、該第１のバンプの表面に形成された第２のバンプを
有することを特徴とする半導体装置、あるいは、上記半
導体装置において、該第１及び第２のバンプの間にバリ
ヤメタルが形成されていることを特徴とする半導体装置
によって達成される。
【００１１】以上のように本発明では、バンプ形成後の
電極パッドの表面が絶縁膜で被われるため電極パッドが
外気の影響を受けて腐食することがない。また、第１の
バンプの露出面とこれを被う絶縁膜が同一平面上で平坦
化されているため、この上に第１のバンプの大きさに制
限されることなく容易に任意の大きさの第２のバンプを
形成することができる。これにより外部リード端子との
間に充分な接着面積を確保できるよう第１のバンプに制
約されることなく第２のバンプを大きくすることができ
る。
電極パッドの表面が絶縁膜で被われるため電極パッドが
外気の影響を受けて腐食することがない。また、第１の
バンプの露出面とこれを被う絶縁膜が同一平面上で平坦
化されているため、この上に第１のバンプの大きさに制
限されることなく容易に任意の大きさの第２のバンプを
形成することができる。これにより外部リード端子との
間に充分な接着面積を確保できるよう第１のバンプに制
約されることなく第２のバンプを大きくすることができ
る。
【００１２】また、上記方法によれば半田バンプを用い
た半導体装置の信頼性を高めることもできる。即ち、Al
に対して無電解メッキを行うことは困難なもののAuやPd
等の貴金属に対する無電解メッキは比較的容易なため、
AuやPd等の貴金属ワイヤを用いて形成した第１のバンプ
の表面にバリヤメタルとして無電解Niメッキ層を形成
し、この上に第２のバンプとして半田バンプを形成すれ
ば半田成分の半導体基板内への拡散を効果的に防ぐこと
が可能となる。
た半導体装置の信頼性を高めることもできる。即ち、Al
に対して無電解メッキを行うことは困難なもののAuやPd
等の貴金属に対する無電解メッキは比較的容易なため、
AuやPd等の貴金属ワイヤを用いて形成した第１のバンプ
の表面にバリヤメタルとして無電解Niメッキ層を形成
し、この上に第２のバンプとして半田バンプを形成すれ
ば半田成分の半導体基板内への拡散を効果的に防ぐこと
が可能となる。
【００１３】
【発明の実施の形態】図１(a) 〜(c) は本発明の実施例
を示す工程断面図であり、図３と同一のものには同一番
号を付した。まず、図１(a) に示したように、半導体基
板１上でAl膜からなる電極パッド３に第１のバンプ８を
形成する。この第１のバンプ８は、例えば、25μm 径の
Auワイヤを用い図３で説明したスタッドバンプ法により
形成される。次に、図１(b) に示したように、この上に
ポリイミド等の有機樹脂から成る絶縁膜９を全面に塗布
して硬化させ、その表面を第１のバンプ８の表面が露出
するまで研磨する。この工程により電極パッド３の露出
面が絶縁膜９で保護されることになる。ついで、図１
(c) に示したように、露出された第１のバンプ８の表面
にスタッドバンプ法を用いて第２のバンプ10を形成す
る。
を示す工程断面図であり、図３と同一のものには同一番
号を付した。まず、図１(a) に示したように、半導体基
板１上でAl膜からなる電極パッド３に第１のバンプ８を
形成する。この第１のバンプ８は、例えば、25μm 径の
Auワイヤを用い図３で説明したスタッドバンプ法により
形成される。次に、図１(b) に示したように、この上に
ポリイミド等の有機樹脂から成る絶縁膜９を全面に塗布
して硬化させ、その表面を第１のバンプ８の表面が露出
するまで研磨する。この工程により電極パッド３の露出
面が絶縁膜９で保護されることになる。ついで、図１
(c) に示したように、露出された第１のバンプ８の表面
にスタッドバンプ法を用いて第２のバンプ10を形成す
る。
【００１４】第１のバンプ８はAuワイヤを用いて形成さ
れているのでバリヤメタルを介することなく直接第２の
バンプ10の形成が可能である。また、第１のバンプ８の
表面が絶縁膜９と同一平面上で平坦化されているので、
第２のバンプ10は第１のバンプ８の大きさに制約される
ことなく任意の大きさに設定することができ、例えば、
第２のバンプ10の形成に用いるAuワイヤの径を40μm に
して第１のバンプ８より大きくすることができる。
れているのでバリヤメタルを介することなく直接第２の
バンプ10の形成が可能である。また、第１のバンプ８の
表面が絶縁膜９と同一平面上で平坦化されているので、
第２のバンプ10は第１のバンプ８の大きさに制約される
ことなく任意の大きさに設定することができ、例えば、
第２のバンプ10の形成に用いるAuワイヤの径を40μm に
して第１のバンプ８より大きくすることができる。
【００１５】上記実施例において、第２のバンプ10とし
て半田バンプを用いると半田成分が第１のバンプ８を介
して半導体基板１に拡散する恐れがある。この場合には
次に述べる方法を用いる。
て半田バンプを用いると半田成分が第１のバンプ８を介
して半導体基板１に拡散する恐れがある。この場合には
次に述べる方法を用いる。
【００１６】図２は本発明の他の実施例を示す断面図で
あり、図１と同一のものには同一番号を付した。この実
施例では、最初に述べた実施例と同様に半導体基板１上
でAl膜からなる電極パッド３の上に第１のバンプ８及び
絶縁膜９を形成する。そして、第１のバンプ８に対して
無電解Niメッキを行ってバリヤメタル11を形成し、この
上によく知られたリフロー法を用いて半田バンプ12を形
成したものである。上記実施例では、スパッタ蒸着やパ
ターン加工を行うことなく簡単な無電解Niメッキ層でバ
リヤメタル11を形成することができるので熱処理温度が
高くなった場合にも半田成分は第１のバンプ８に拡散す
ることはない。
あり、図１と同一のものには同一番号を付した。この実
施例では、最初に述べた実施例と同様に半導体基板１上
でAl膜からなる電極パッド３の上に第１のバンプ８及び
絶縁膜９を形成する。そして、第１のバンプ８に対して
無電解Niメッキを行ってバリヤメタル11を形成し、この
上によく知られたリフロー法を用いて半田バンプ12を形
成したものである。上記実施例では、スパッタ蒸着やパ
ターン加工を行うことなく簡単な無電解Niメッキ層でバ
リヤメタル11を形成することができるので熱処理温度が
高くなった場合にも半田成分は第１のバンプ８に拡散す
ることはない。
【００１７】
【発明の効果】以上のように本発明によれば、バンプの
形成された電極パッド面が外気の影響を受けることがな
く、また、バンプを任意の大きさに設定することができ
るので外部リード端子との接触面積を充分確保すること
が可能となり、さらに、簡単な工程でバリヤメタルを形
成することができるので半導体装置の信頼性の向上及び
低コスト化を進める上で有益である。
形成された電極パッド面が外気の影響を受けることがな
く、また、バンプを任意の大きさに設定することができ
るので外部リード端子との接触面積を充分確保すること
が可能となり、さらに、簡単な工程でバリヤメタルを形
成することができるので半導体装置の信頼性の向上及び
低コスト化を進める上で有益である。
【図１】 本発明の実施例を示す工程断面図
【図２】 本発明の他の実施例を示す断面図
【図３】 従来のスタッドバンプ形成方法を説明する断
面図
面図
１ 半導体基板 ７ スタッド
バンプ ２ 絶縁保護膜 ８ 第１のバ
ンプ ３ 電極パッド ９ 絶縁膜 ４ キャピラリ 10 第２のバ
ンプ ５ Auワイヤ 11 バリヤメ
タル ６ Auボール 12 半田バン
プ
バンプ ２ 絶縁保護膜 ８ 第１のバ
ンプ ３ 電極パッド ９ 絶縁膜 ４ キャピラリ 10 第２のバ
ンプ ５ Auワイヤ 11 バリヤメ
タル ６ Auボール 12 半田バン
プ
Claims (4)
- 【請求項１】 基板に設けられた電極パッド上に第１の
バンプを形成する工程と、 該基板上を絶縁膜で被う工程と、 該第１のバンプの表面を露出させ、該絶縁膜と該第１の
バンプとを平坦化する工程と、 露出した第１のバンプの表面に第２のバンプを形成する
工程を有することを特徴とするバンプ形成方法。 - 【請求項２】 露出した第１のバンプの上にバリヤメタ
ルを形成し、該バリヤメタルの上に第２のバンプを形成
することを特徴とする請求項１記載のバンプ形成方法。 - 【請求項３】 電極パッド上に形成された第１のバンプ
と、該第１のバンプの表面以外の部分を被うように形成
された絶縁膜と、該第１のバンプの表面に形成された第
２のバンプを有することを特徴とする半導体装置。 - 【請求項４】 該第１及び第２のバンプの間にバリヤメ
タルが形成されていることを特徴とする請求項３記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7223351A JPH0969539A (ja) | 1995-08-31 | 1995-08-31 | バンプ形成方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7223351A JPH0969539A (ja) | 1995-08-31 | 1995-08-31 | バンプ形成方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969539A true JPH0969539A (ja) | 1997-03-11 |
Family
ID=16796808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7223351A Pending JPH0969539A (ja) | 1995-08-31 | 1995-08-31 | バンプ形成方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0969539A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429134B1 (ko) * | 2001-06-28 | 2004-04-28 | 동부전자 주식회사 | 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치 |
| JP2009105197A (ja) * | 2007-10-23 | 2009-05-14 | Toshiba Corp | バンプ構造、半導体装置およびその製造方法 |
| JP2010034527A (ja) * | 2008-06-27 | 2010-02-12 | Panasonic Corp | 実装構造体および実装方法 |
-
1995
- 1995-08-31 JP JP7223351A patent/JPH0969539A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429134B1 (ko) * | 2001-06-28 | 2004-04-28 | 동부전자 주식회사 | 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치 |
| JP2009105197A (ja) * | 2007-10-23 | 2009-05-14 | Toshiba Corp | バンプ構造、半導体装置およびその製造方法 |
| JP2010034527A (ja) * | 2008-06-27 | 2010-02-12 | Panasonic Corp | 実装構造体および実装方法 |
| US8080884B2 (en) | 2008-06-27 | 2011-12-20 | Panasonic Corporation | Mounting structure and mounting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290193B1 (ko) | 반도체장치및그제조방법 | |
| US7396753B2 (en) | Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same | |
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| US6548898B2 (en) | External connection terminal and semiconductor device | |
| US6809020B2 (en) | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| US6551854B2 (en) | Semiconductor device having bump electrodes and method of manufacturing the same | |
| US20070102815A1 (en) | Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer | |
| US6717252B2 (en) | Semiconductor device | |
| US6392291B1 (en) | Semiconductor component having selected terminal contacts with multiple electrical paths | |
| EP1737036A2 (en) | Semiconductor device and manufacturing method of the same | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004047510A (ja) | 電極構造体およびその形成方法 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| JP2002280407A (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| KR100412133B1 (ko) | 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법 | |
| JPH0969539A (ja) | バンプ形成方法及び半導体装置 | |
| JP4042539B2 (ja) | Ｃｓｐ接続方法 | |
| JPH08124930A (ja) | 半導体装置 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP2019062062A (ja) | 配線基板、電子装置、及び、配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040713 |