JPH07135203A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07135203A
JPH07135203A JP5305960A JP30596093A JPH07135203A JP H07135203 A JPH07135203 A JP H07135203A JP 5305960 A JP5305960 A JP 5305960A JP 30596093 A JP30596093 A JP 30596093A JP H07135203 A JPH07135203 A JP H07135203A
Authority
JP
Japan
Prior art keywords
resin
film
metal film
passivation film
sealed package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5305960A
Other languages
English (en)
Inventor
Izumi Tezuka
泉 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5305960A priority Critical patent/JPH07135203A/ja
Publication of JPH07135203A publication Critical patent/JPH07135203A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止パッケージを備えている半導体装置
における耐湿性を向上し、配線の腐食、素子の特性変動
を防止する。 【構成】 ペレット6におけるシリコン基板8上に形成
した絶縁膜9上にアルミニウム材料からなる下層配線1
1と上層配線12とが層間絶縁膜13を介して形成さ
れ、上層配線12上にパッシベーション膜15が被着さ
れている。層間絶縁膜13とパッシベーション膜15は
ポリイミド系樹脂から形成されている。パッシベーショ
ン膜15上にはTi、Ni、Cr等の耐食性金属からな
る金属膜18が被着され、パッシベーション膜15と樹
脂封止パッケージ本体21の樹脂との間に介装されてい
る。 【効果】 透水性を有しているポリイミド系樹脂からな
るパッシベーション膜15上に耐食性金属膜18が形成
されているので、金属膜18によって水分の浸入が阻止
されるため、耐湿性が向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置、特に、透水
性のある有機材料を用いて形成されているパッシベーシ
ョン膜を備えている半導体装置における耐湿性向上技術
に関し、表面実装形樹脂封止パッケージを備えている半
導体装置に利用して有効な技術に関する。
【0002】
【従来の技術】表面実装形の樹脂封止パッケージを備え
ている半導体集積回路装置(以下、ICという。)にお
いては、ペレットを形成しているシリコン、リードフレ
ームを形成している42アロイや銅、およびパッケージ
本体を形成している樹脂についての熱膨張係数が大きく
異なるため、ICが温度サイクル試験や熱衝撃試験等
で、また、実装時におけるはんだディップやリフローは
んだ工程等で加熱されることにより、パッケージ本体の
樹脂とリードフレームのリードとの境界面に剥がれが発
生し、その剥がれに沿って水分が樹脂封止パッケージ本
体の奥深くまで浸入することにより、耐湿性が低下する
という問題点がある。
【0003】一方、ポリイミド系樹脂からなるパッシベ
ーション膜を用いた多層配線技術は配線の平坦性、工程
の簡素化等からICに適用されているが、有機材料であ
るポリイミド系樹脂は無機材料からなる窒化膜等に比較
して透水率が大きく、耐湿性が余りよくない問題を有し
ている。
【0004】
【発明が解決しようとする課題】したがって、上記のよ
うに樹脂封止パッケージ本体内に浸入した水分はポリイ
ミド系樹脂からなるパッシベーション膜を通り抜けてシ
リコン基板上に達し、素子の特性が変動する問題を有し
ている。
【0005】また、樹脂封止パッケージ本体の加熱時に
おける水蒸気爆発等によって、アルミニウム配線とポリ
イミド系樹脂膜との境界面に剥がれが発生し、この剥が
れによって形成された隙間に水分が浸入して溜まり、ア
ルミニウム配線が腐食するという問題も有している。
【0006】本発明の目的は、樹脂封止パッケージを備
えている半導体装置における耐湿性を向上し、配線の腐
食、素子の特性変動を防止することができる半導体装置
を提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】すなわち、電子回路が作
り込まれている半導体ペレットの表面が透水性のある有
機材料を用いて形成されているパッシベーション膜で覆
われており、この半導体ペレットが樹脂封止パッケージ
本体によって封止されている半導体装置において、耐食
性のある金属膜が前記パッシベーション膜上に被着され
てパッシベーション膜と樹脂封止パッケージ本体の樹脂
との間に介装されていることを特徴とする。
【0009】
【作用】前記した手段によれば、万一、樹脂封止パッケ
ージ本体内に水分が浸入したとしても、浸入した水分は
金属膜によってそれ以上の浸入を阻止されることにな
る。また、樹脂封止パッケージ本体の加熱時における水
蒸気爆発等は、金属膜と樹脂封止パッケージ本体の樹脂
との間で剥がれが発生して吸収されるため、パッシベー
ション膜と配線との間に剥がれが発生するのが防止さ
れ、配線の腐食は防止されることになる。
【0010】
【実施例】図1は本発明の一実施例であるICの一部を
示す拡大断面図、図2はそのICの一部断面正面図、図
3は金属膜の製造工程を示す縦断面図である。
【0011】本実施例において、本発明に係る半導体装
置としてのIC1は樹脂封止形ミニ・スクエア・パッケ
ージ(MSP)2を備えている。パッケージ2はタブ3
と、タブ3の周囲に放射状に配設されている複数本のイ
ンナリード4と、インナリード4に一体的にそれぞれ連
設されているとともに、樹脂封止パッケージ本体21の
四辺から突出されてバッド・ウイング形状に成形されて
いるアウタリード5とを備えており、タブ3上には集積
回路が形成されているペレット6が、銀ペースト等の接
着材層または金−シリコン共晶層等のような適当な手段
により形成されるボンディング層7を介して固着されて
いる。
【0012】ペレット6において、トランジスタやキャ
パシタ等からなる集積回路が作り込まれているシリコン
基板8上には、PSG(Phosho−Silicat
eGlass)等からなる絶縁膜9が形成されており、
この絶縁膜9上には下層配線11と上層配線12とから
構成されている2層の電気配線10が層間絶縁膜13を
介して形成されている。すなわち、絶縁膜9上には下層
配線11が形成され、この下層配線11の上にはポリイ
ミド・イソ・インドロ・キナ・ゾリンジオン(PIQ)
からなる層間絶縁膜13が形成され、さらに、この層間
絶縁膜13の上に上層配線12が形成される。上層配線
12と下層配線11との間は層間絶縁膜13に開設され
たスルーホール14に配線材料が埋め込まれて接続され
ている。電気配線10はアルミニウム材料が用いられて
蒸着法等のような適当な手段により形成される。
【0013】上層配線12上にはポリイミド・イソ・イ
ンドロ・キナ・ゾリンジオン(PIQ)からなるパッシ
ベーション膜15が全体的に被着されており、このパッ
シベーション膜15には複数個のスルーホール16がペ
レット6の周辺部に配されて、上層配線12の表面を露
出させるようにそれぞれ開設されている。このスルーホ
ール16の底において露出された上層配線12の表面に
より、アルミニウム材料からなる被ボンディング部とし
てのボンディングパッド17が実質的に構成されている
ことになる。
【0014】そして、本実施例においては、パッシベー
ション膜15の上にさらに、耐食性を有する金属膜18
が被着されている。金属膜18の材料としては耐食性の
ある金属、例えばTi、Ni、あるいはCr等が用いら
れる。
【0015】上記金属膜18は図3に示されているよう
にして製造される。すなわち、パッシベーション膜15
の製造工程が終了したシリコン基板(図3(a)参照)
のパッシベーション膜15上には、蒸着等のような適当
な手段によって耐食性の有る金属材料が用いられて金属
膜18が被着される(図3(b)参照)。その後、この
金属膜18に複数個のスルーホール19がボンディング
パッド17の表面を露出させるように、ホトリソグラフ
ィ処理によってそれぞれ開設される。この際、金属膜1
8に形成されるスルーホール19はパッシベーション膜
15に形成されているスルーホール16よりも少し大き
い径に開口される。
【0016】金属膜18は薄いほど好ましい。その理由
は、金属膜18にスルーホール19を形成するためのホ
トリソグラフィ処理を実施し易いこと、ボンディングパ
ッド17にボンディングされるワイヤのボールとの接触
防止が図られること、ペレット6の表面の電気配線10
等を観察することができること、等のためである。
【0017】また、金属膜18は樹脂封止パッケージ本
体21を形成する樹脂との接着性を低下させるため、金
属膜18の表面は反射率の高い鏡面とされる。これは熱
ストレスが加わった際に、層間絶縁膜13およびパッシ
ベーション膜15とアルミニウム配線10との間で剥が
れが発生する前に、金属膜18と樹脂封止パッケージ本
体21の樹脂との間で剥がれが発生し易くするためであ
る。なお、上記接着性の低下をさらに下げるために、金
属膜18の表面に離型剤等を塗布することも考えられ
る。
【0018】上記のようにパッシベーション膜15上に
金属膜18が形成されているペレット6には、銅系材料
や、金系材料またはアルミニウム材料等の適当な導電性
材料からなるワイヤ20の一端がボンディングパッド1
7上にボンディングされており、ワイヤ20の他端はイ
ンナリード4の被ボンディング部にボンディングされて
いる。
【0019】IC1はトランスファ成形装置等のような
適当な手段により樹脂成形されてなるパッケージ本体2
1を備えており、このパッケージ本体21によりペレッ
ト6、インナリード4、ボンディングワイヤ20は樹脂
封止されている。このように構成されているIC1はペ
レット6に作り込まれている集積回路を、電気配線1
0、ボンディングパッド17、ワイヤ19およびインナ
リード4を介してアウタリード5によりパッケージ本体
21の外部に電気的に引き出される。
【0020】ところで、前記構成に係るIC1は、出荷
前にスクリーニング検査を実施される。スクリーニング
検査としては温度サイクル試験や熱衝撃試験を含むエー
ジング試験が実施される。また、IC1がプリント配線
基板等に実装される際、はんだディップやリフローはん
だ処理によっても、IC1は加熱される。
【0021】このようなエージング試験または実装時に
熱ストレスが樹脂封止パッケージ2を備えたIC1に加
えられた場合、パッケージ本体21の樹脂とリードとの
熱膨張係数差によりパッケージ本体21の樹脂とインナ
リード4との境界面に剥がれが発生し、その剥がれに沿
って水分が樹脂封止パッケージ本体21の奥深くまで浸
入することにより、耐湿性が低下するという問題点があ
る。
【0022】特に、パッシベーション膜15が本実施例
におけるようにポリイミド・イソ・インドロ・キナ・ゾ
リンジオン(PIQ)を用いられて形成されていると、
PIQが透水性を有しているために、水分がパッシベー
ション膜15を通り抜けてシリコン基板8上に達し、ト
ランジスタの電流増幅率変動や抵抗値変動を引き起こす
ことがあるということが本発明者によって明らかにされ
た。
【0023】また、アルミニウム配線10とポリイミド
・イソ・インドロ・キナ・ゾリンジオン(PIQ)との
接着性が、樹脂封止パッケージ本体21を形成する樹脂
とポリイミド・イソ・インドロ・キナ・ゾリンジオン
(PIQ)との接着性よりも劣る場合には、樹脂封止パ
ッケージ2の加熱時における水蒸気爆発等によって、ア
ルミニウム配線10と層間絶縁膜13との境界面および
アルミニウム配線10とパッシベーション膜15との境
界面に剥がれが発生し、この剥がれによって形成された
隙間に水分が浸入して溜まり、アルミニウム配線10が
腐食するという問題点があることが本発明者によって明
らかにされた。
【0024】しかし、本実施例においては、パッシベー
ション膜15上にさらに耐食性金属膜18が被着されて
いるため、前述したような剥がれに伴う水分の浸入によ
る耐湿性の低下は防止される。
【0025】すなわち、万一、樹脂封止パッケージ本体
21に剥がれが発生して水分が浸入したとしても、浸入
した水分は金属膜18によりそれ以上の浸入を阻止され
る。また、樹脂封止パッケージの加熱時における水蒸気
爆発等は、金属膜18と樹脂封止パッケージ本体21の
樹脂との間で剥がれが発生して吸収されるため、層間絶
縁膜13およびパッシベーション膜15とアルミニウム
配線10との間に剥がれが発生するのが防止される。こ
のため、アルミニウム配線10の部分に水分が浸入して
溜まることがないので、アルミニウム配線10の腐食は
防止される。
【0026】前記実施例によれば次の効果が得られる。 パッシベーション膜15上に耐食性金属膜18が被
着されているため、浸入した水分は金属膜18によりそ
れ以上の浸入を阻止されることになり、ペレット6に作
り込まれているトランジスタ等の特性が変動されるのを
防止することができる。
【0027】 パッシベーション膜15上に耐食性金
属膜18が被着されていることにより、樹脂封止パッケ
ージ2の加熱時における水蒸気爆発等は、金属膜18と
樹脂封止パッケージ本体21の樹脂との間で剥がれが発
生して吸収されるため、層間絶縁膜13およびパッシベ
ーション膜15とアルミニウム配線10との間に剥がれ
が発生するのが防止され、その結果、アルミニウム配線
10の腐食を防止することができる。
【0028】 金属膜18に形成されるスルーホール
19をパッシベーション膜15に形成されているスルー
ホール16よりも少し大きい径に開口することにより、
ボンディングパッド17にボンディングされるワイヤの
ボール金属膜18との接触は回避することができる。
【0029】 金属膜18を薄く形成することによ
り、金属膜18にスルーホール19を形成するためのホ
トリソグラフィ処理を実施し易くボンディングパッド1
7にボンディングされるワイヤのボールと金属膜18と
の接触防止を図ることができ、また、ペレット6の表面
の配線10等を観察することができるという利点が得ら
れる。
【0030】 金属膜18の表面を反射率の高い鏡面
とすることにより、金属膜18と樹脂封止パッケージ本
体21を形成する樹脂との接着性を低下させることがで
きるため、上記の効果をより一層向上することができ
る。
【0031】 金属膜18の表面に離型剤を塗布する
ことにより、金属膜18と樹脂封止パッケージ本体21
を形成する樹脂との接着性を低下させることができるた
め、上記の効果をより一層向上することができる。
【0032】図4は本発明の実施例2であるICの一部
を示す拡大断面図である。上記実施例1ではボンディン
グパッド17上には金属膜18が被着されていないが、
本実施例2においてはパッシベーション膜15上に加え
て、ボンディングパッド17上にも金属膜18が被着さ
れている。この場合、金属膜18を形成する金属材料と
してはボンダビィリティが確保可能な材料に限られる。
【0033】上記金属膜18はパッシベーション膜15
の製造工程が終了したシリコン基板のパッシベーション
膜15上に、蒸着等のような適当な手段によって耐食性
金属膜18が被着され、その後、金属膜18におけるボ
ンディングパッド17の周囲部分がパッシベーション膜
15に形成されているスルーホール16よりも少し大き
い径でホトリソグラフィ処理によって除去される。
【0034】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0035】例えば、層間絶縁膜およびパッシベーショ
ン膜は、PIQを用いて形成するに限らず、他のポリイ
ミド系樹脂やその他の透水性のある有機材料を用いて形
成してもよい。
【0036】金属膜はTi、Ni、あるいはCrに限ら
ず、他の耐食性のある材料を使用することができる。
【0037】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である樹脂封
止形MSP・ICに適用した場合について説明したが、
それに限定されるものではなく、樹脂封止パッケージを
備えているIC等のような半導体装置全般に適用するこ
とができる。
【0038】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0039】耐食性のある金属膜がパッシベーション膜
上に被着されてパッシベーション膜と樹脂封止パッケー
ジの樹脂との間に介装されていることにより、樹脂封止
パッケージを備えている半導体装置における耐湿性を向
上することができ、配線の腐食、素子の特性変動を防止
することができる。
【図面の簡単な説明】
【図1】本発明の一実施例であるICの一部を示す拡大
断面図である。
【図2】そのICの一部断面正面図である。
【図3】(a)、(b)、(c)は金属膜の製造工程を
示す縦断面図である。
【図4】本発明の別の実施例であるICの一部を示す拡
大断面図である。
【符号の説明】
1…IC(半導体装置)、2…樹脂封止パッケージ、3
…タブ、4…インナリード、5…アウタリード、6…ペ
レット、7…ボンディング層、8…シリコン基板、9…
絶縁膜、10…電気配線、11…下層配線、12…上層
配線、13…層間絶縁膜、14、16、19…スルーホ
ール、15…パッシベーション膜、17…ボンディング
パッド、18…金属膜、20…ワイヤ、21…樹脂封止
パッケージ本体。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/29 23/31

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が作り込まれている半導体ペレ
    ットの表面が透水性のある有機材料を用いて形成されて
    いるパッシベーション膜で覆われており、この半導体ペ
    レットが樹脂封止パッケージ本体によって封止されてい
    る半導体装置において、 耐食性のある金属膜が前記パッシベーション膜上に被着
    されてパッシベーション膜と樹脂封止パッケージ本体の
    樹脂との間に介装されていることを特徴とする半導体装
    置。
  2. 【請求項2】 前記金属膜が、前記パッシベーション膜
    の一部が開口されて露出されている配線のボンディング
    パッド部分にも被着されていることを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】 前記金属膜の表面に、樹脂封止パッケー
    ジ本体の樹脂との間の接着性を低下させる手段が施され
    ていることを特徴とする請求項1または2記載の半導体
    装置。
JP5305960A 1993-11-11 1993-11-11 半導体装置 Pending JPH07135203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5305960A JPH07135203A (ja) 1993-11-11 1993-11-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5305960A JPH07135203A (ja) 1993-11-11 1993-11-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH07135203A true JPH07135203A (ja) 1995-05-23

Family

ID=17951375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5305960A Pending JPH07135203A (ja) 1993-11-11 1993-11-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH07135203A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703381B1 (ko) * 2004-02-23 2007-04-03 삼성전자주식회사 이동통신 시스템에서 패킷 데이터 서비스 장치 및 방법
US7202563B2 (en) 2004-03-25 2007-04-10 Kabushiki Kaisha Toshiba Semiconductor device package having a semiconductor element with resin
KR100723585B1 (ko) * 2005-03-30 2007-06-04 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US7750485B2 (en) 2005-07-05 2010-07-06 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703381B1 (ko) * 2004-02-23 2007-04-03 삼성전자주식회사 이동통신 시스템에서 패킷 데이터 서비스 장치 및 방법
US7202563B2 (en) 2004-03-25 2007-04-10 Kabushiki Kaisha Toshiba Semiconductor device package having a semiconductor element with resin
US7405159B2 (en) 2004-03-25 2008-07-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
US7608911B2 (en) 2004-03-25 2009-10-27 Kabushiki Kaisha Toshiba Semiconductor device package having a semiconductor element with a roughened surface
KR100723585B1 (ko) * 2005-03-30 2007-06-04 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US7750485B2 (en) 2005-07-05 2010-07-06 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US8076212B2 (en) 2005-07-05 2011-12-13 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US11862539B2 (en) Method of forming a packaged semiconductor device having enhanced wettable flank and structure
JP3964205B2 (ja) 半導体装置パッケージの組立方法
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US5483098A (en) Drop-in heat sink package with window frame flag
US6198165B1 (en) Semiconductor device
US6700188B2 (en) Low-pin-count chip package having concave die pad and/or connections pads
JPH0445985B2 (ja)
JPH07135203A (ja) 半導体装置
JP4185688B2 (ja) ウェハーレベルチップスケールパッケージ及びその製造方法
JP3446695B2 (ja) 半導体装置
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
KR20030019070A (ko) 반도체 장치
JP2970548B2 (ja) 半導体装置
JPS6035552A (ja) 半導体装置
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP2000031340A (ja) 電子部品
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JPH05166871A (ja) 半導体装置
JPH06163812A (ja) 半導体装置および半導体装置の製造方法
JPH04283950A (ja) 樹脂封止型半導体装置
JP2771475B2 (ja) 半導体装置
JPS6232636A (ja) 半導体装置
JPH0621272A (ja) 半導体装置
KR950034702A (ko) 멀티 칩 패키지 및 그 제조방법
JPS62249461A (ja) 樹脂封止型半導体装置