JP4185688B2 - ウェハーレベルチップスケールパッケージ及びその製造方法 - Google Patents

ウェハーレベルチップスケールパッケージ及びその製造方法 Download PDF

Info

Publication number
JP4185688B2
JP4185688B2 JP2001390603A JP2001390603A JP4185688B2 JP 4185688 B2 JP4185688 B2 JP 4185688B2 JP 2001390603 A JP2001390603 A JP 2001390603A JP 2001390603 A JP2001390603 A JP 2001390603A JP 4185688 B2 JP4185688 B2 JP 4185688B2
Authority
JP
Japan
Prior art keywords
chip
wiring
ball
forming
chip pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001390603A
Other languages
English (en)
Other versions
JP2003007908A (ja
Inventor
亨 吉 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003007908A publication Critical patent/JP2003007908A/ja
Application granted granted Critical
Publication of JP4185688B2 publication Critical patent/JP4185688B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【０００１】
【発明の属する技術分野】
本発明は、パッケージ（ｐａｃｋａｇｅ）、及びその製造方法に関するものであって、より具体的には、ウェハー状態で製造されるウェハーレベルチップスケールパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ）、及びその製造方法に関するものである。
【０００２】
【従来の技術】
一般に広く知られたように、ウェハーの薄膜成長技法により製造されたチップ（ｃｈｉｐ）を、ウェハーから切断（ｓａｗｉｎｇ）分離した後、分離されたチップをシールド（ｓｈｉｅｌｄ）やモールディングで外部の湿気や不純物から保護し、又、外部回路との接続のためのリードを取り付けたパッケージ形態で商品化される。
このパッケージの中、大部分の空間をチップが占める程度のスケールでモールディングされるチップスケールのパッケージは、それ自体が単一の微小素子（ｍｉｃｒｏ ｄｅｖｉｃｅ）として商品化されて、回路基板における実装密度を高め、応用注文型集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）等、各種の集積回路での集積度を高めるのに有用である。
【０００３】
図１は、従来のウェハーレベルチップスケールパッケージを示す断面図である。
従来のウェハーレベルチップスケールパッケージは、図１に示すように、多数のチップパッドが形成されたウェハー状態の半導体チップ１００と、半導体チップ１００上にチップパッド１０２と接続され、延長された一部上にボールランド（図示せず）を有する金属配線と、金属配線の一部上に形成されたＵＢＭ（ｕｎｄｅｒ−ｂｕｍｐ ｍｅｔａｌｌｕｒｇｙ）と、外部環境から前記結果物を保護するための絶縁体と、ボールランドに固着される導電性ボールとで構成されている。
【０００４】
この従来のウェハーレベルチップスケールパッケージの製造方法は、図１に示すように、まず、ウェハー状態の半導体チップ１００上に酸化シリコンを化学気相蒸着した後、チップパッド１０２が露出されるようにパターンエッチングして第１絶縁膜１０６を形成する。ウェハー状態の半導体チップ１００は、チップパッド１０２及びチップパッド間に保護膜１０４が形成されている。
この後、第１絶縁膜１０６上にチタニウム（Ｔｉ）、又はバナジウム（Ｖ）等の金属をスパッタリング法により蒸着した後、チップパッド１０２が露出されるようにパターンエッチングして第１配線１０８を形成する。
【０００５】
その次に、第１絶縁膜１０６の実装された一部分を露出させるように、パターンエッチングして第２絶縁膜１１０を形成する。
続いて、第２絶縁膜１１０上にチタニウム（Ｔｉ）、又はバナジウム（Ｖ）等の金属をスパッタリング法により蒸着した後、第２絶縁膜の露出された部位を覆うように選択的にエッチングして第２配線１１２を形成する。この際、第２配線１１２は、第１配線１０８を介してチップパッド１０２と電気的に接続され、その後の導電性ボールが固着されるボールランドとなる。
次に、第２配線１１２上に導電性ボール１２０を固着させた後、導電性ボール１２０を基板１４０に実装してパッケージ製造を完了する。
【０００６】
【発明が解決しようとする課題】
しかし、上記のような従来技術では、導電性ボールを基板に実装する場合、基板の熱膨張係数が約１８ｐｐｍであり、半導体チップの熱膨張係数が約３〜４ｐｐｍであるため、前記熱膨張係数の差によって導電性ボールと接した基板及びウェハーの界面にクラックが生じるという問題点があった。
又、従来技術では、第１、第２配線形成のための金属スパッタリング工程が２回随伴されるため、パッケージ製造工程が複雑になるという問題点があった。
【０００７】
従って、本発明は、上記従来技術の問題点を解決するためになされたものであって、配線形成のための金属スパッタリング工程数を短縮してパッケージ製造を単純化できるウェハーレベルチップスケールパッケージ及びその製造方法を提供することにその目的がある。
又、本発明の他の目的は、クラック発生を防止することにより、製品の信頼性を向上できるウェハーレベルチップスケールパッケージ及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明によるウェハーレベルチップスケールパッケージは、 多数のチップパッド並びにチップパッドの間の部分を覆う絶縁層が形成されたウェハー状態の半導体チップと、前記チップパッドと前記絶縁層の上に前記チップパッドを露出させるようにパターニングされ、低温の熱圧着方式で貼り付けられた接着層と、前記接着層上に貼り付けたＣｕ金属膜と、前記チップパッドが露出するようにパターニングして前記接着層に形成すると共に、前記Ｃｕ金属膜を選択的にエッチングしてチップパッドが露出するように形成した開口部と、前記金属膜を選択的にハーフエッチングして形成された配線と、前記チップパッドと前記配線とを電気的に接続するように前記開口部を充填、被覆する導電層と、前記ボールランドは露出するように、前記配線及び前記導電層を被覆するモールディング体と、前記ボールランドに固着される導電性ボールと、前記導電性ボールが実装される基板とを備え、 前記配線には、
導電性ボールが固着されるボールランドと、前記チップパッドを取り囲む金属リングと、
前記金属リングと前記ボールランドとを接続させるメタル接続配線を含むことを特徴とする。
【０００９】
また、上記目的を達成するためになされた、本発明によるウェハーレベルチップスケールパッケージは、 多数のチップパッド並びにチップパッドの間の部分を覆う絶縁層が形成されたウェハー状態の半導体チップと、前記チップパッドと前記絶縁層の上に前記チップパッドを露出させるようにパターニングされ、低温の熱圧着方式で貼り付けられた接着層と、前記接着層上に貼り付けたＣｕ金属膜と、前記チップパッドが露出するようにパターニングして前記接着層に形成すると共に、前記Ｃｕ金属膜を選択的にエッチングして前記チップパッドが露出するように形成した前記開口部と、前記金属膜を選択的にハーフエッチングして形成された配線と、前記チップパッドと前記配線とを電気的に接続するように前記開口部を充填、被覆する前記導電層と、前記ボールランドは露出するように、前記配線及び前記導電層を被覆する前記モールディング体と、前記ボールランドが実装される基板と、前記ボールランドと前記基板との間に介在されるソルダーペーストとを備え、前記配線には、導電性ボールが固着されるボールランドと、前記チップパッドを取り囲む金属リングと、前記金属リングと前記ボールランドとを接続させるメタル接続配線を含むことを特徴とする。
【００１０】
上記目的を達成するためになされた、本発明によるウェハーレベルチップスケールパッケージの製造方法は、ウェハー状態の半導体チップに多数のチップパッド並びにチップパッドの間の部分を覆う絶縁層を形成する段階と、前記チップパッドを露出させるように接着層にパターニングし、パターニングされた前記接着層を、前記チップパッドと前記絶縁層の上に、低温の熱圧着方式で貼り付ける段階と、前記接着層上にＣｕ金属膜を貼り付ける段階と、前記チップパッドが露出するようにパターニングして前記接着層に形成すると共に、前記Ｃｕ金属膜を選択的にエッチングして前記チップパッドが露出するように前記開口部を形成する段階と、前記金属膜を選択的にハーフエッチングして配線を形成する段階と、前記チップパッドと前記配線とを電気的に接続するように前記開口部を充填、被覆する導電層を形成する段階と、前記ボールランドは露出するように、前記配線及び導電層を被覆するモールディング体を形成する段階と、前記ボールランド上にソルダーペーストを塗布して導電性ボールを固着させる段階と、前記導電性ボールを基板上に実装する段階とを備え、前記配線を形成する段階は、導電性ボールが固着されるボールランドを形成する段階と、前記チップパッドを取り囲む金属リングを形成する段階と、
前記金属リングと前記ボールランドとを接続させるメタル接続配線を形成する段階を含むことを特徴とする。
【００１１】
また、上記目的を達成するためになされた、本発明によるウェハーレベルチップスケールパッケージの製造方法は、 ウェハー状態の半導体チップに多数のチップパッド並びにチップパッドの間の部分を覆う絶縁層を形成する段階と、前記チップパッドを露出させるように接着層にパターニングし、パターニングされた前記接着層を、前記チップパッドと前記絶縁層の上に、低温の熱圧着方式で貼り付ける段階と、前記接着層上にＣｕ金属膜を貼り付ける段階と、前記チップパッドが露出するようにパターニングして前記接着層に形成すると共に、前記Ｃｕ金属膜を選択的にエッチングして前記チップパッドが露出するように前記開口部を形成する段階と、前記金属膜を選択的にハーフエッチングして配線を形成する段階と、前記チップパッドと前記配線とを電気的に接続するように前記開口部を充填、被覆する導電層を形成する段階と、前記ボールランドは露出するように、前記配線及び導電層を被覆するモールディング体を形成する段階と、基板上にソルダーペーストを介在させ前記ボールランドを実装する段階と、前記ボールランドを基板上に実装する段階とを備え、前記配線を形成する段階は、導電性ボールが固着されるボールランドを形成する段階と、前記チップパッドを取り囲む金属リングを形成する段階と、前記金属リングと前記ボールランドとを接続させるメタル接続配線を形成する段階を含むことを特徴とする。
【００１２】
【発明の実施の形態】
次に、本発明にかかるウェハーレベルチップスケールパッケージ及びその製造方法の実施の形態の具体例を図面を参照しながら説明する。
図２は、本発明の第１の実施例によるウェハーレベルチップスケールパッケージの断面図であり、図３〜図９は、第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
【００１３】
本発明の第１の実施例によるウェハーレベルチップスケールパッケージは、図２に示すように、多数のチップパッド２０２が形成されたウェハー状態の半導体チップ２００と、半導体チップ２００上にチップパッド２０２を露出させるように形成された接着層２０６と、接着層２０６上にチップパッド２０２が露出するように設けられた開口部２１４と、延長された一部上にボールランド２１０を有するように形成された配線２０９と、チップパッド２０２と配線２０９とを電気的に接続するように開口部２１４を充填、被覆する導電層２１６と、ボールランド２１０は露出するように、配線２０９及び導電層２１６を被覆するモールディング体２３０と、ボールランド２１０に固着される導電性ボール２２０とで構成される。
【００１４】
ここで、配線２０９は、図１０及び図１１に示すように、チップパッド２０２が露出する開口部２１４と、開口部２１４をリング形状にして取り囲む金属リング（ｍｅｔａｌ ｒｉｎｇ）２０３と、延長された一部上に形成されたボールランド２１０と、金属リング２０３とボールランド２１０を接続させる接続配線２１２とでなる。
【００１５】
図３乃至図９は、本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
上述の構成を有する本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造方法は、図３に示すように、ウェハー状態の半導体チップ２００上にチップパッド２０２を露出させるようにパターニングされた接着層２０６を、低温の熱圧着方式で貼り付ける。この時、接着層２０６では、ポリイミド（ｐｏｌｙｉｍｉｄｅ）系列の樹脂が利用される。
【００１６】
又、ウェハー状態の半導体チップ２００には、多数のチップパッド２０２並びにチップパッド２０２の間の部分を覆う絶縁層２０４が形成されている。
次に、接着層２０６上にＣｕ金属膜２０８を貼り付ける。
続いて、図４及び図１０に示すように、Ｃｕ金属膜２０８を選択的にエッチングしチップパッド２０２を露出させる開口部２１４を形成する。
【００１７】
接着層２０８は、低温圧着方式により形成されるので、配線形成用Ｃｕ金属膜２０８は、熱による収縮等の影響を受けない。
この後、図５に示すように、Ｃｕ金属膜を選択的にハーフエッチング（ｈａｌｆ ｅｔｃｈｉｎｇ）して配線２０９を形成する。
前記配線２０９には、図１１に示すように、以後の工程を経て形成される導電性ボールが固着されるボールランド２１０と、チップパッド２０２を取り囲む金属リング２０３と、金属リング２０３とボールランド２１０とを接続させるメタル接続配線２１２が各々パターニングされる。
【００１８】
続いて、図６に示すように、ソルダー注入装置２５０を利用して開口部２１４にソルダーを詰めてソルダー層２１４を形成する。
この後、図７に示すように、ソルダー層２１４をリフローしてチップパッド２０２と配線２０９とを接続させる導電層２１６を形成する。
【００１９】
次に、図８に示すように、配線２０９及び導電層２１６を含んだ結果物を覆うように液状封止材をスピンコーティングした後、ボールランド２１０を露出させるようにパターンエッチングしモールディング体２３０を形成する。モールディング体２３０は、ボールランド２１０と隣り合うボールランド間の部分（配線２０９及び導電層２１６を含んだ部分）が平坦な形状を有する。
【００２０】
続いて、ボールランド２１０にソルダーボール等の導電性ボール２２０を固着した後、図９に示すように、導電性ボール２２０を基板２４０に実装してパッケージ製造を完了する。
この時、基板２４０と導電性ボール２２０との間にはメッキ層２３８が備えられている。
【００２１】
図１２は、本発明の第２の実施例によるウェハーレベルチップスケールパッケージの断面図である。
本発明の第２の実施例によるウェハーレベルチップスケールパッケージは、図１２に示すように、多数のチップパッド３０２が形成されたウェハー状態の半導体チップ３００と、半導体チップ３００上にチップパッド３０２を露出させるように形成された接着層３０６と、接着層３０６上にチップパッド３０２が露出するように設けられた開口部３１４と、延長された一部上にボールランド３１０を有するように形成された配線３０９と、チップパッド３０２と配線３０９とを電気的に接続するように開口部３１４を充填、被覆する導電層３１６と、ボールランド３１０は露出するように、配線３０９及び導電層３１６を被覆し、ボールランド３１０とボールランドとの間の部分（ボールランド間の配線３０９及び導電層３１６を被覆する空間）が膨らむ凸面形状を有するモールディング体３３０と、ボールランド３１０に固着される導電性ボール３２０と、基板３４０と導電性ボール３２０との間に介在されたメッキ層３３８で構成される。
【００２２】
前記構成を有する本発明の第２の実施例によるウェハーレベルチップスケールパッケージの製造方法は、モールディング体３３０をスピンコーティングした後、ボールランド３１０とボールランドとの間の部分（ボールランド間の配線３０９及び導電層３１６を被覆する空間）が凸面形状を有するように形成することと、ソルダーペースト３３８を基板３４０と導電性ボール３２０との間に介在させることを除いて本発明の第１の実施例と同様である。
前記モールディング体は、ボールランド３１０とボールランドとの間の部分（ボールランド間の配線３０９及び導電層３１６を被覆する空間）が凸面形状を有するようにモールディング物質をスピンコーティング及びドッティング処理を順次に進行して形成する。
また、基板３４０と導電性ボール３２０との間にソルダーペースト３３８を介在させることによって基板３４０と導電性ボール３２０との間の付着力を強化させるだけでなく、パッケージの厚さを調節することができる。
【００２３】
図１３は、本発明の第３の実施例によるウェハーレベルチップスケールパッケージの断面図である。
本発明の第３の実施例によるウェハーレベルチップスケールパッケージは、図１３に示すように、多数のチップパッド４０２が形成されたウェハー状態の半導体チップ４００と、半導体チップ４００上にチップパッド４０２を露出させるように形成された接着層４０６と、接着層４０６上にチップパッド４０２が露出するように設けられた開口部４１４と、延長された一部上にボールランド４１０を有するように形成された配線４０９と、チップパッド４０２と配線４０９とを電気的に接続するように開口部４１４を充填、被覆する導電層４１６と、ボールランド４１０は露出するように、配線４０９及び導電層４１６を被覆するモールディング体４３０と、ボールランド４１０が固着される基板４４０と、ボールランド４１０と基板４４０との間に介在されるソルダーペースト４３８とで構成される。
【００２４】
上述の構成を有する本発明の第３の実施例によるウェハーレベルチップスケールパッケージの製造方法は、導電性ボールを使用せずにボールランド４１０を直接に基板４４０に実装し、ソルダーペースト４３８をボールランド４１０と基板４４０との間に介在させることを除外しては、本発明の第１及び第２の実施例と同様である。又、ボールランド４１０はメッキ処理されたものである。
【００２５】
【発明の効果】
上述のように、本発明は、基板上に接着層を介在させて配線形成用Ｃｕ金属膜を貼り付けることにより、配線の厚さの制御が容易であり、別のスパッタリング工程が不要であり、パッケージ製造工程が単純化され、又、接着層の厚さを厚くしてソルダージョイントの信頼性を確保することができる。
又、本発明は、接着層を低温圧着方式で形成するので配線用Ｃｕ金属膜が熱により収縮される現状が防止される。
さらに、本発明では、基板と導電性ボールとの間にソルダーペーストを介在させてＣｕ金属膜を十分厚く形成することができるので、クラック発生が防止される。
そして、本発明では、チップパッドと接続される導電層をソルダー射出方式で形成することにより、高い電気特性を確保することができる。
【図面の簡単な説明】
【図１】従来のウェハーレベルチップスケールパッケージを示す断面図である。
【図２】本発明の第１の実施例によるウェハーレベルチップスケールパッケージの断面図である。
【図３】本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
【図４】本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
【図５】本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
【図６】本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
【図７】本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
【図８】本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
【図９】本発明の第１の実施例によるウェハーレベルチップスケールパッケージの製造工程を説明するための断面図である。
【図１０】本発明の第１の実施例による配線の製作過程を示す斜視図である。
【図１１】本発明の第１の実施例による配線の製作過程を示す斜視図である。
【図１２】本発明の第２の実施例によるウェハーレベルチップスケールパッケージの断面図である。
【図１３】本発明の第２の実施例によるウェハーレベルチップスケールパッケージの断面図である。
【符号の説明】
２００、３００、４００ 半導体チップ
２０２、３０２、４０２ チップパッド
２０３、 金属リング
２０４、３０４、４０４ 絶縁層
２０６、３０６、４０６ 接着層
２０８ Ｃｕ金属膜
２０９、３０９、４０９ 配線
２１０、３１０、４１０ ボールランド
２１２ 接続配線
２１４、３１４、４１４ 開口部
２１５ ソルダー
２１６、３１６、４１６ 導電層
２２０、３２０、４２０ 導電性ボール
２３０、３３０、４３０ モールディング体
２４０、３４０、４４０ 基板
２５０ ソルダー注入装置
２３８ メッキ層
３３８、４３８ ソルダーペースト

Claims (15)

  1. 多数のチップパッド並びにチップパッドの間の部分を覆う絶縁層が形成されたウェハー状態の半導体チップと、
    前記チップパッドと前記絶縁層の上に前記チップパッドを露出させるようにパターニングされ、低温の熱圧着方式で貼り付けられた接着層と、
    前記接着層上に貼り付けたＣｕ金属膜と、前記チップパッドが露出するようにパターニングして前記接着層に形成すると共に、前記Ｃｕ金属膜を選択的にエッチングしてチップパッドが露出するように形成した開口部と、
    前記金属膜を選択的にハーフエッチングして形成された配線と、
    前記チップパッドと前記配線とを電気的に接続するように前記開口部を充填、被覆する導電層と、前記ボールランドは露出するように、前記配線及び前記導電層を被覆するモールディング体と、前記ボールランドに固着される導電性ボールと、前記導電性ボールが実装される基板を備え、
    前記配線には、導電性ボールが固着されるボールランドと、前記チップパッドを取り囲む金属リングと、前記金属リングと前記ボールランドとを接続させるメタル接続配線を含むことを特徴とするウェハーレベルチップスケールパッケージ。
  2. 前記配線は、前記開口部を取り囲む前記金属リングと、前記金属リングと前記ボールランドとを接続させる前記メタル接続配線とでなることを特徴とする請求項１に記載のウェハーレベルチップスケールパッケージ。
  3. 前記導電層の材質は、ソルダーであることを特徴とする請求項１に記載のウェハーレベルチップスケールパッケージ。
  4. 前記基板と前記導電性ボールとの間に介在されるメッキ層をさらに備えることを特徴とする請求項１に記載のウェハーレベルチップスケールパッケージ。
  5. 前記基板と前記導電性ボールとの間に介在されるソルダーペーストをさらに備えることを特徴とする請求項１に記載のウェハーレベルチップスケールパッケージ。
  6. 多数のチップパッド並びにチップパッドの間の部分を覆う絶縁層が形成されたウェハー状態の半導体チップと、
    前記チップパッドと前記絶縁層の上に前記チップパッドを露出させるようにパターニングされ、低温の熱圧着方式で貼り付けられた接着層と、
    前記接着層上に貼り付けたＣｕ金属膜と、
    前記チップパッドが露出するようにパターニングして前記接着層に形成すると共に、前記Ｃｕ金属膜を選択的にエッチングして前記チップパッドが露出するように形成した前記開口部と、
    前記金属膜を選択的にハーフエッチングして形成された配線と、
    前記チップパッドと前記配線とを電気的に接続するように前記開口部を充填、被覆する前記導電層と、前記ボールランドは露出するように、前記配線及び前記導電層を被覆する前記モールディング体と、前記ボールランドが実装される基板と、前記ボールランドと前記基板との間に介在されるソルダーペーストとを備え、
    前記配線には、導電性ボールが固着されるボールランドと、前記チップパッドを取り囲む金属リングと、前記金属リングと前記ボールランドとを接続させるメタル接続配線を含むことを特徴とするウェハーレベルチップスケールパッケージ。
  7. 前記配線は、前記開口部を取り囲む前記金属リングと、前記金属リングと前記ボールランドとを接続させる前記メタル接続配線とでなることを特徴とする請求項６に記載のウェハーレベルチップスケールパッケージ。
  8. ウェハー状態の半導体チップに多数のチップパッド並びにチップパッドの間の部分を覆う絶縁層を形成する段階と、
    前記チップパッドを露出させるように接着層にパターニングし、パターニングされた前記接着層を、前記チップパッドと前記絶縁層の上に、低温の熱圧着方式で貼り付ける段階と、
    前記接着層上にＣｕ金属膜を貼り付ける段階と、
    前記チップパッドが露出するようにパターニングして前記接着層に形成すると共に、前記Ｃｕ金属膜を選択的にエッチングして前記チップパッドが露出するように前記開口部を形成する段階と、
    前記金属膜を選択的にハーフエッチングして配線を形成する段階と、
    前記チップパッドと前記配線とを電気的に接続するように前記開口部を充填、被覆する導電層を形成する段階と、前記ボールランドは露出するように、前記配線及び導電層を被覆するモールディング体を形成する段階と、前記ボールランド上にソルダーペーストを塗布して導電性ボールを固着させる段階と、前記導電性ボールを基板上に実装する段階とを備え、
    前記配線を形成する段階は、導電性ボールが固着されるボールランドを形成する段階と、
    前記チップパッドを取り囲む金属リングを形成する段階と、前記金属リングと前記ボールランドとを接続させるメタル接続配線を形成する段階を含むことを特徴とするウェハーレベルチップスケールパッケージの製造方法。
  9. 前記ボールランドの形成時、前記開口部を取り囲む金属リングと、前記金属リングと前記ボールランドとを接続させる接続配線とを形成する段階をさらに有することを特徴とする請求項８に記載のウェハーレベルチップスケールパッケージの製造方法。
  10. 前記導電層は、前記開口部にソルダーを射出方式で詰めて形成することを特徴とする請求項８に記載のウェハーレベルチップスケールパッケージの製造方法。
  11. 前記モールディング体は、スピンコーティング方式で形成することを特徴とする請求項８に記載のウェハーレベルチップスケールパッケージの製造方法。
  12. 前記モールディング体は、前記ボールランド間の前記配線及び導電層を被覆する空間を、モールディング物質をスピンコーティング及びドッディング処理を順次に実行して凸面状に形成することを特徴とする請求項８に記載のウェハーレベルチップスケールパッケージの製造方法。
  13. ウェハー状態の半導体チップに多数のチップパッド並びにチップパッドの間の部分を覆う絶縁層を形成する段階と、
    前記チップパッドを露出させるように接着層にパターニングし、パターニングされた前記接着層を、前記チップパッドと前記絶縁層の上に、低温の熱圧着方式で貼り付ける段階と、
    前記接着層上にＣｕ金属膜を貼り付ける段階と、
    前記チップパッドが露出するようにパターニングして前記接着層に形成すると共に、前記Ｃｕ金属膜を選択的にエッチングして前記チップパッドが露出するように前記開口部を形成する段階と、
    前記金属膜を選択的にハーフエッチングして配線を形成する段階と、
    前記チップパッドと前記配線とを電気的に接続するように前記開口部を充填、被覆する導電層を形成する段階と、前記ボールランドは露出するように、前記配線及び導電層を被覆するモールディング体を形成する段階と、基板上にソルダーペーストを介在させ前記ボールランドを実装する段階と、前記ボールランドを基板上に実装する段階とを備え、
    前記配線を形成する段階は、導電性ボールが固着されるボールランドを形成する段階と、
    前記チップパッドを取り囲む金属リングを形成する段階と、前記金属リングと前記ボールランドとを接続させるメタル接続配線を形成する段階を含むことを特徴とするウェハーレベルチップスケールパッケージの製造方法。
  14. 前記導電層は、前記開口部にソルダーを射出方式で詰めて形成することを特徴とする請求項１３に記載のウェハーレベルチップスケールパッケージの製造方法。
  15. 前記モールディング体は、前記ボールランド間の前記配線及び導電層を被覆する空間を、モールディング物質をスピンコーティング処理して平面状に形成することを特徴とする請求項１３に記載のウェハーレベルチップスケールパッケージの製造方法。
JP2001390603A 2001-06-12 2001-12-21 ウェハーレベルチップスケールパッケージ及びその製造方法 Expired - Fee Related JP4185688B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-032874 2001-06-12
KR10-2001-0032874A KR100412133B1 (ko) 2001-06-12 2001-06-12 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
JP2003007908A JP2003007908A (ja) 2003-01-10
JP4185688B2 true JP4185688B2 (ja) 2008-11-26

Family

ID=19710707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390603A Expired - Fee Related JP4185688B2 (ja) 2001-06-12 2001-12-21 ウェハーレベルチップスケールパッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US20020185743A1 (ja)
JP (1) JP4185688B2 (ja)
KR (1) KR100412133B1 (ja)
TW (1) TWI281734B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042820A (ko) * 2001-11-24 2003-06-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지, 그 제조방법 및 상기 반도체 패키지를적층한 적층형 반도체 패키지
TWI255568B (en) * 2005-09-15 2006-05-21 Chipmos Technologies Inc Light emitting diode and fabricating method thereof
JP4876618B2 (ja) * 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP5080067B2 (ja) * 2006-11-24 2012-11-21 新光電気工業株式会社 半導体装置の製造方法
KR101997022B1 (ko) * 2012-01-26 2019-07-08 서울반도체 주식회사 발광 모듈 및 그것을 제조하는 방법
TWI529893B (zh) * 2012-09-01 2016-04-11 萬國半導體股份有限公司 帶有底部金屬基座的半導體器件及其製備方法
TWI484607B (zh) * 2013-01-11 2015-05-11 Xintec Inc 封裝結構及其製作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
KR100352112B1 (ko) * 1996-12-06 2003-01-08 앰코 테크놀로지 코리아 주식회사 칩싸이즈반도체패키지의구조및그제조방법
JPH11145208A (ja) * 1997-11-13 1999-05-28 Seiko Epson Corp 半導体装置
JP2000150703A (ja) * 1998-11-06 2000-05-30 Sony Corp 半導体装置及びその組立方法
JP2000286283A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020094594A (ko) 2002-12-18
KR100412133B1 (ko) 2003-12-31
TWI281734B (en) 2007-05-21
JP2003007908A (ja) 2003-01-10
US20020185743A1 (en) 2002-12-12

Similar Documents

Publication Publication Date Title
US7271499B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
JP3313547B2 (ja) チップサイズパッケージの製造方法
JP2004111792A (ja) 半導体パッケージおよびその製造方法
US20030122237A1 (en) Semiconductor device
JPH05251455A (ja) 半導体装置
JP2001127095A (ja) 半導体装置及びその製造方法
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JP3618212B2 (ja) 半導体装置及びその製造方法
JP4185688B2 (ja) ウェハーレベルチップスケールパッケージ及びその製造方法
JP2002093942A (ja) 半導体装置およびその製造方法
JP2003007906A (ja) チップスケールパッケージ及びその製造方法
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
JP4638614B2 (ja) 半導体装置の作製方法
JP3957928B2 (ja) 半導体装置およびその製造方法
JP2000091339A (ja) 半導体装置およびその製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP2001118957A (ja) 半導体装置
JP3733077B2 (ja) 半導体装置およびその製造方法
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
JP2743156B2 (ja) 樹脂封止型半導体装置
JP2011034988A (ja) 半導体装置
JP2002313988A (ja) チップサイズパッケージの製造方法
KR20020083572A (ko) 칩크기 패키지 구조 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees