JP2970548B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2970548B2 JP2970548B2 JP8212373A JP21237396A JP2970548B2 JP 2970548 B2 JP2970548 B2 JP 2970548B2 JP 8212373 A JP8212373 A JP 8212373A JP 21237396 A JP21237396 A JP 21237396A JP 2970548 B2 JP2970548 B2 JP 2970548B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- resin portion
- semiconductor element
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装型で外部
端子となる半田ボールを格子状に配列したボール・グリ
ット・アレイ（ＢＧＡ）パッケージ構造を有する半導体
装置及びその製造方法に関し、特に、プリント基板の裏
面及び放熱孔からの水分の浸入を防止し、耐湿性の優れ
た半導体装置及びその製造方法に関する。
端子となる半田ボールを格子状に配列したボール・グリ
ット・アレイ（ＢＧＡ）パッケージ構造を有する半導体
装置及びその製造方法に関し、特に、プリント基板の裏
面及び放熱孔からの水分の浸入を防止し、耐湿性の優れ
た半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、半導体素
子を搭載する集積回路用パッケージの多ピン化が急速に
進んでいる。多ピン化に対応する集積回路用パッケージ
として、例えば、クワッド・フラット・パッケージ（Ｑ
ＦＰ）が知られている。しかし、ＱＦＰでは、外部リー
ドがパッケージの外周部に沿って配列されるので、ピン
数が増加すると、ピン間のピッチが狭くなり、４００ピ
ン程度が多ピン化の限界となっている。一方、近年の半
導体素子の高集積化・高機能化に伴い、５００ピン以上
の半導体素子のパッケージが求められるようになってい
る。
子を搭載する集積回路用パッケージの多ピン化が急速に
進んでいる。多ピン化に対応する集積回路用パッケージ
として、例えば、クワッド・フラット・パッケージ（Ｑ
ＦＰ）が知られている。しかし、ＱＦＰでは、外部リー
ドがパッケージの外周部に沿って配列されるので、ピン
数が増加すると、ピン間のピッチが狭くなり、４００ピ
ン程度が多ピン化の限界となっている。一方、近年の半
導体素子の高集積化・高機能化に伴い、５００ピン以上
の半導体素子のパッケージが求められるようになってい
る。
【０００３】そこで、このような要請に対応できる集積
回路用パッケージとして、外部との接続部をパッケージ
の裏面全体に配置することができるボール・グリット・
アレイ（ＢＧＡ）パッケージが開発され、実用化されて
いる。
回路用パッケージとして、外部との接続部をパッケージ
の裏面全体に配置することができるボール・グリット・
アレイ（ＢＧＡ）パッケージが開発され、実用化されて
いる。
【０００４】図５は、従来のブラスチックＢＧＡ（ＯＭ
ＰＡＣ＝OVER MOLDED PLASTIC ARRAY CARIER)型半導体
装置の断面図を示す。図５に示すように、従来の半導体
装置では、プリント基板２の表面に半導体素子１がマウ
ント材３により搭載され、半導体素子１の電極とプリン
ト基板２上の導電配線６とがボンディングワイヤ４によ
って電気的に接続されている。そして、半導体素子１及
びボンディングワイヤ４を含む主要部がトランスファー
モールド法により、封止樹脂５で封止される。
ＰＡＣ＝OVER MOLDED PLASTIC ARRAY CARIER)型半導体
装置の断面図を示す。図５に示すように、従来の半導体
装置では、プリント基板２の表面に半導体素子１がマウ
ント材３により搭載され、半導体素子１の電極とプリン
ト基板２上の導電配線６とがボンディングワイヤ４によ
って電気的に接続されている。そして、半導体素子１及
びボンディングワイヤ４を含む主要部がトランスファー
モールド法により、封止樹脂５で封止される。
【０００５】プリント基板２の裏面には格子状に配列さ
れた外部接続端子である半田ボール９が設けられてい
る。半田ボール９は、プリント基板２のビア配線１２を
介して導電配線６に電気的に接続されている。
れた外部接続端子である半田ボール９が設けられてい
る。半田ボール９は、プリント基板２のビア配線１２を
介して導電配線６に電気的に接続されている。
【０００６】プリント基板２の半導体素子搭載部分の下
部には放熱孔７がプリント基板２の表面から裏面に貫通
して形成されている。この放熱孔７は、半導体素子１か
ら発生した熱を放熱したり、接地電位をプリント基板２
の裏面外部端子に伝える役割を有する。プリント基板２
の表面は絶縁用のソルダーレジスト１０が被覆されてい
る。
部には放熱孔７がプリント基板２の表面から裏面に貫通
して形成されている。この放熱孔７は、半導体素子１か
ら発生した熱を放熱したり、接地電位をプリント基板２
の裏面外部端子に伝える役割を有する。プリント基板２
の表面は絶縁用のソルダーレジスト１０が被覆されてい
る。
【０００７】このようなＢＧＡパッケージ構造を有する
半導体装置は、基板の裏面全体を外部接続領域として使
用できるので、パッケージを小型化でき、半導体装置の
多ピン化にも対応することができる。
半導体装置は、基板の裏面全体を外部接続領域として使
用できるので、パッケージを小型化でき、半導体装置の
多ピン化にも対応することができる。
【０００８】また、特開平７ー３２１２４８号公報（特
願平６ー１３４８８５号）では、基板上に内部リード部
と外部リード部とを備えるリードが複数個形成されてな
るチップキャリアと、電極端子がチップキャリアの内部
リード部に接続されている半導体素子と、半導体素子及
びチップキャリアの内部リード部を内包して形成された
第１のモールド樹脂層と、チップキャリアの上面の周囲
を覆い、第１モールド樹脂層のチップキャリアより上の
部分の周囲を覆うように形成された第２のモールド樹脂
層と、チップキャリアの外部リード部の下面に形成され
た金属バンプとを有するボールグリッドアレイ半導体装
置が開示されている。
願平６ー１３４８８５号）では、基板上に内部リード部
と外部リード部とを備えるリードが複数個形成されてな
るチップキャリアと、電極端子がチップキャリアの内部
リード部に接続されている半導体素子と、半導体素子及
びチップキャリアの内部リード部を内包して形成された
第１のモールド樹脂層と、チップキャリアの上面の周囲
を覆い、第１モールド樹脂層のチップキャリアより上の
部分の周囲を覆うように形成された第２のモールド樹脂
層と、チップキャリアの外部リード部の下面に形成され
た金属バンプとを有するボールグリッドアレイ半導体装
置が開示されている。
【０００９】
【発明が解決しようとする課題】図５に示す従来の半導
体装置では、実装時のリフローで、いわゆるポップコー
ン・クラック現象を生じるという不具合があった。この
現象は、半導体装置の構成材料が有機材料であるため、
吸湿した水分がリフロー時の加熱により急激に気化膨張
し、基板と半導体素子間で剥離を引き起こしクラックに
至るものである。従来の半導体装置の吸湿経路は基板の
裏面からの水分浸透が支配的と考えられており、特に、
放熱孔７は水分の浸透が最も多い箇所と考えられてい
る。
体装置では、実装時のリフローで、いわゆるポップコー
ン・クラック現象を生じるという不具合があった。この
現象は、半導体装置の構成材料が有機材料であるため、
吸湿した水分がリフロー時の加熱により急激に気化膨張
し、基板と半導体素子間で剥離を引き起こしクラックに
至るものである。従来の半導体装置の吸湿経路は基板の
裏面からの水分浸透が支配的と考えられており、特に、
放熱孔７は水分の浸透が最も多い箇所と考えられてい
る。
【００１０】放熱孔７には樹脂または金属を充填するも
のもあるが、ポップコーン・クラック現象を十分に回避
するほどの水分浸透を防ぐのは困難であり、信頼性、コ
スト、作業性の面も含めて、根本策には至っていない。
例えば、従来の半導体装置を、３０℃、６０％の相対湿
度中で保管した後、実装をシュミレートした赤外線リフ
ロー炉で２２０℃に通した場合、保管時間は最大１６８
時間程度迄しか品質を保障できなかった。これは、従来
の半導体装置を長期にわたり、高湿度な状態に放置した
後、実装加熱すると樹脂が吸湿しポップコーン・クラッ
ク現象によるクラック、剥離が発生し、電気的に不良と
なるからである。
のもあるが、ポップコーン・クラック現象を十分に回避
するほどの水分浸透を防ぐのは困難であり、信頼性、コ
スト、作業性の面も含めて、根本策には至っていない。
例えば、従来の半導体装置を、３０℃、６０％の相対湿
度中で保管した後、実装をシュミレートした赤外線リフ
ロー炉で２２０℃に通した場合、保管時間は最大１６８
時間程度迄しか品質を保障できなかった。これは、従来
の半導体装置を長期にわたり、高湿度な状態に放置した
後、実装加熱すると樹脂が吸湿しポップコーン・クラッ
ク現象によるクラック、剥離が発生し、電気的に不良と
なるからである。
【００１１】また、プリント基板は一般にＢＴ(ビスマ
レイミドトリアジン)系樹脂を使ったガラス敷布が用い
られる。これは通常のエポキシ系ガラス敷布材より、Ｔ
ｇが高く耐熱性が優れる上、水分の吸湿性が低いことが
特徴であるが、半導体装置としての信頼性である耐湿、
耐熱性を確保するには至っていない。ポップコーン・ク
ラック現象は、半導体素子とプリント基板の搭載面間で
発生しやすく、プリント基板内に向かってクラックに至
り銅配線を切断する。
レイミドトリアジン)系樹脂を使ったガラス敷布が用い
られる。これは通常のエポキシ系ガラス敷布材より、Ｔ
ｇが高く耐熱性が優れる上、水分の吸湿性が低いことが
特徴であるが、半導体装置としての信頼性である耐湿、
耐熱性を確保するには至っていない。ポップコーン・ク
ラック現象は、半導体素子とプリント基板の搭載面間で
発生しやすく、プリント基板内に向かってクラックに至
り銅配線を切断する。
【００１２】また、モールド封止樹脂は、半導体素子搭
載面の片面封止のため、プリント基板と封止樹脂との熱
膨張率差から反りが発生し、裏面に配置された半田ボー
ルのコプラナリティを悪化させる要因にもなる。
載面の片面封止のため、プリント基板と封止樹脂との熱
膨張率差から反りが発生し、裏面に配置された半田ボー
ルのコプラナリティを悪化させる要因にもなる。
【００１３】特開平７ー３２１２４８号公報に開示され
る半導体装置は、チップキャリアが第１モールド樹脂層
によって上下面を被覆されており、それによって、チッ
プキャリアとモールド樹脂層との密着性を向上させ、基
板の吸湿性を抑制し、基板剥離を防止する。
る半導体装置は、チップキャリアが第１モールド樹脂層
によって上下面を被覆されており、それによって、チッ
プキャリアとモールド樹脂層との密着性を向上させ、基
板の吸湿性を抑制し、基板剥離を防止する。
【００１４】しかし、上記半導体装置は、半導体装置と
リードとをバンプで電気的に接続するバンプ方式であ
り、ワイヤボンディング方式ではない。また、放熱孔か
らの水分の浸入を防止する手段が開示されていない。さ
らに、上記半導体装置では、モールド樹脂封止工程を２
回行わなければならず、製造工程が複雑である。
リードとをバンプで電気的に接続するバンプ方式であ
り、ワイヤボンディング方式ではない。また、放熱孔か
らの水分の浸入を防止する手段が開示されていない。さ
らに、上記半導体装置では、モールド樹脂封止工程を２
回行わなければならず、製造工程が複雑である。
【００１５】本発明は、上記問題点に鑑みてなされたも
のであり、プリント基板の裏面及び放熱孔からの水分の
浸入を防止し、耐湿性の優れた半導体装置及びその製造
方法を提供することを目的とする。
のであり、プリント基板の裏面及び放熱孔からの水分の
浸入を防止し、耐湿性の優れた半導体装置及びその製造
方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の半導体装置は、
表面に半導体素子を搭載し、半導体素子搭載部分の下部
に放熱孔が形成される基板と、その基板に設けられ、前
記半導体素子と電気的に接続される導電配線と、前記基
板の裏面に格子状に配置され、前記導電配線と電気的に
接続される外部接続端子と、前記基板の表面に封止され
る封止樹脂部と、前記放熱孔が形成される位置に対応す
る前記基板の裏面部分に、前記基板の裏面に沿って略平
坦状に順次被覆されるソルダーレジスト部およびコート
樹脂部と、を有することを特徴とするものである。
表面に半導体素子を搭載し、半導体素子搭載部分の下部
に放熱孔が形成される基板と、その基板に設けられ、前
記半導体素子と電気的に接続される導電配線と、前記基
板の裏面に格子状に配置され、前記導電配線と電気的に
接続される外部接続端子と、前記基板の表面に封止され
る封止樹脂部と、前記放熱孔が形成される位置に対応す
る前記基板の裏面部分に、前記基板の裏面に沿って略平
坦状に順次被覆されるソルダーレジスト部およびコート
樹脂部と、を有することを特徴とするものである。
【００１７】本発明の半導体装置は又、基板にその表面
から裏面に貫通するスルーホールが形成され、封止樹脂
部とコート樹脂部は、スルーホールを介して一体に成形
されてもよい。
から裏面に貫通するスルーホールが形成され、封止樹脂
部とコート樹脂部は、スルーホールを介して一体に成形
されてもよい。
【００１８】コート樹脂部の高さは、外部接続端子の高
さよりも低いのが好ましい。
さよりも低いのが好ましい。
【００１９】本発明の半導体装置の製造方法は、（１）
半導体素子搭載部分の下部に放熱孔を備えた基板の表面
に半導体素子を搭載する工程と、（２）半導体素子と基
板に設けられた導電配線とを電気的に接続し、かつ、基
板の裏面に格子状に配置された外部接続端子と導電配線
とを電気的に接続する工程と、（３）放熱孔が形成され
る位置に対応する基板の裏面部分にコート樹脂部を設け
る工程と、（４）基板の表面を封止樹脂で封止する工程
と、を有し、（１）から（４）の順序で行うことを特徴
とするものである。上記（３）と（４）の工程を逆に行
ってもよい。
半導体素子搭載部分の下部に放熱孔を備えた基板の表面
に半導体素子を搭載する工程と、（２）半導体素子と基
板に設けられた導電配線とを電気的に接続し、かつ、基
板の裏面に格子状に配置された外部接続端子と導電配線
とを電気的に接続する工程と、（３）放熱孔が形成され
る位置に対応する基板の裏面部分にコート樹脂部を設け
る工程と、（４）基板の表面を封止樹脂で封止する工程
と、を有し、（１）から（４）の順序で行うことを特徴
とするものである。上記（３）と（４）の工程を逆に行
ってもよい。
【００２０】本発明の半導体装置の製造方法は又、
（１）半導体素子搭載部分の下部に形成される放熱孔
と、表面から裏面に貫通して形成されるスルーホールと
を備えた基板の表面に半導体素子を搭載する工程と、
（２）半導体素子と基板に設けられた導電配線とを電気
的に接続し、かつ、基板の裏面に格子状に配置された外
部接続端子と導電配線とを電気的に接続する工程と、
（３）基板の表面に設けられる封止樹脂部と、放熱孔が
形成される位置に対応する基板の裏面部分に設けられる
コート樹脂部とを、スルーホールを介して一体成形する
工程と、を有し、（１）から（３）の順序で行うことを
特徴とするものである。
（１）半導体素子搭載部分の下部に形成される放熱孔
と、表面から裏面に貫通して形成されるスルーホールと
を備えた基板の表面に半導体素子を搭載する工程と、
（２）半導体素子と基板に設けられた導電配線とを電気
的に接続し、かつ、基板の裏面に格子状に配置された外
部接続端子と導電配線とを電気的に接続する工程と、
（３）基板の表面に設けられる封止樹脂部と、放熱孔が
形成される位置に対応する基板の裏面部分に設けられる
コート樹脂部とを、スルーホールを介して一体成形する
工程と、を有し、（１）から（３）の順序で行うことを
特徴とするものである。
【００２１】本発明によれば、放熱孔が形成される位置
に対応する基板の裏面部分にコート樹脂部が被覆される
ので、プリント基板の裏面及び放熱孔からの水分の浸入
を防止することができ、半導体装置の吸湿量を低減でき
る。
に対応する基板の裏面部分にコート樹脂部が被覆される
ので、プリント基板の裏面及び放熱孔からの水分の浸入
を防止することができ、半導体装置の吸湿量を低減でき
る。
【００２２】また、封止樹脂部とコート樹脂部とが、ス
ルーホールを介して一体に成形される場合には、プリン
ト基板と封止樹脂部の熱膨張差からくる応力を相殺し基
板の反りを低減することができる。
ルーホールを介して一体に成形される場合には、プリン
ト基板と封止樹脂部の熱膨張差からくる応力を相殺し基
板の反りを低減することができる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。但し、従来と同一に相当する
部分は同一符号を附して説明する。
を参照しながら説明する。但し、従来と同一に相当する
部分は同一符号を附して説明する。
【００２４】図１に示すように、本発明の半導体装置
は、プリント基板２の表面に半導体素子１がマウント材
３により搭載され、半導体素子１の電極とプリント基板
２上の導電配線６とがボンディングワイヤ４によって電
気的に接続されている。そして、半導体素子１及びボン
ディングワイヤ４を含む主要部がトランスファーモール
ド法により、封止樹脂部５で封止される。
は、プリント基板２の表面に半導体素子１がマウント材
３により搭載され、半導体素子１の電極とプリント基板
２上の導電配線６とがボンディングワイヤ４によって電
気的に接続されている。そして、半導体素子１及びボン
ディングワイヤ４を含む主要部がトランスファーモール
ド法により、封止樹脂部５で封止される。
【００２５】プリント基板２の裏面には格子状に配列さ
れた外部接続端子である半田ボール９が設けられてい
る。半田ボール９は、プリント基板２の端部に設けられ
たビア配線１２を介して導電配線６に電気的に接続され
ている。
れた外部接続端子である半田ボール９が設けられてい
る。半田ボール９は、プリント基板２の端部に設けられ
たビア配線１２を介して導電配線６に電気的に接続され
ている。
【００２６】プリント基板２の半導体素子搭載部分の下
部には放熱孔７がプリント基板２の表面から裏面に貫通
して形成されている。この放熱孔７は、半導体素子１か
ら発生した熱を放熱したり、接地電位をプリント基板２
の裏面に設けられたグランド配線に伝える役割を有す
る。放熱孔７の孔径は０．３ｍｍ程度であり、その壁面
には銅メッキが施されている。また、放熱孔７内に絶縁
性樹脂、導電性樹脂又は金属を充填してもよい。
部には放熱孔７がプリント基板２の表面から裏面に貫通
して形成されている。この放熱孔７は、半導体素子１か
ら発生した熱を放熱したり、接地電位をプリント基板２
の裏面に設けられたグランド配線に伝える役割を有す
る。放熱孔７の孔径は０．３ｍｍ程度であり、その壁面
には銅メッキが施されている。また、放熱孔７内に絶縁
性樹脂、導電性樹脂又は金属を充填してもよい。
【００２７】プリント基板２の厚さは０．３ｍｍ〜１ｍ
ｍ程度であり、両面又は４層の銅配線が使われる。プリ
ント基板２の表面には絶縁のためにソルダーレジスト１
０が被覆されている。
ｍ程度であり、両面又は４層の銅配線が使われる。プリ
ント基板２の表面には絶縁のためにソルダーレジスト１
０が被覆されている。
【００２８】本発明の半導体装置では、放熱孔７が形成
される位置に対応するプリント基板２の裏面部分にコー
ト樹脂部８が被覆されている。このコート樹脂部８は、
プリント基板２の表面に施されているソルダーレジスト
１０を基板製造の段階で予め繰り返し塗布し設けておく
か、または半導体装置組立中の封止工程の後に微粒シリ
カ入り液状エポキシ樹脂等をポッティング又は印刷によ
り塗工する。微粒シリカの替わりにカーボン、銀等の導
電性フィラーを用いて、放熱孔７のグランド配線と導電
位にしてもよい。
される位置に対応するプリント基板２の裏面部分にコー
ト樹脂部８が被覆されている。このコート樹脂部８は、
プリント基板２の表面に施されているソルダーレジスト
１０を基板製造の段階で予め繰り返し塗布し設けておく
か、または半導体装置組立中の封止工程の後に微粒シリ
カ入り液状エポキシ樹脂等をポッティング又は印刷によ
り塗工する。微粒シリカの替わりにカーボン、銀等の導
電性フィラーを用いて、放熱孔７のグランド配線と導電
位にしてもよい。
【００２９】コート樹脂部８は、プリント基板２の吸湿
を防止し、かつ、封止後のプリント基板２の反りを押さ
えるために設けられるものであり、その高さは０．０５
ｍｍ以上であり、かつ、半田ボール９の高さより低いよ
うに設計されるのが好ましい。
を防止し、かつ、封止後のプリント基板２の反りを押さ
えるために設けられるものであり、その高さは０．０５
ｍｍ以上であり、かつ、半田ボール９の高さより低いよ
うに設計されるのが好ましい。
【００３０】本発明によれば、放熱孔７が形成される位
置に対応するプリント基板２の裏面部分にコート樹脂部
８が被覆されるので、プリント基板２の裏面及び放熱孔
７からの水分の浸入を防止することができ、半導体装置
の吸湿量を低減できる。その結果、実装時のポップコー
ン・クラック現象によるクラック、剥離の発生を抑える
ことができる。例えば、本発明者の行った実験によれ
ば、３５２ピン３５ｍｍ□４層０．７６ｍｍ基板厚の半
導体装置に厚さ０．５ｍｍ以上で、かつ半導体素子の面
積の２倍以上の領域のコート樹脂部８をプリント基板２
の裏面に被覆した場合、耐湿性は２倍以上に飛躍的に改
善され、ＪＥＤＥＣ条件で３００時間を可能にすること
ができる。
置に対応するプリント基板２の裏面部分にコート樹脂部
８が被覆されるので、プリント基板２の裏面及び放熱孔
７からの水分の浸入を防止することができ、半導体装置
の吸湿量を低減できる。その結果、実装時のポップコー
ン・クラック現象によるクラック、剥離の発生を抑える
ことができる。例えば、本発明者の行った実験によれ
ば、３５２ピン３５ｍｍ□４層０．７６ｍｍ基板厚の半
導体装置に厚さ０．５ｍｍ以上で、かつ半導体素子の面
積の２倍以上の領域のコート樹脂部８をプリント基板２
の裏面に被覆した場合、耐湿性は２倍以上に飛躍的に改
善され、ＪＥＤＥＣ条件で３００時間を可能にすること
ができる。
【００３１】また、コート樹脂部８の熱膨張率を封止樹
脂部５並み以下に設定した場合、プリント基板２の両サ
イドの応力を均等に近づけることができ、従来０．０５
ｍｍ〜０．１ｍｍ程度であったコプラナリティを０．０
５ｍｍ以内に抑えることも可能となる。
脂部５並み以下に設定した場合、プリント基板２の両サ
イドの応力を均等に近づけることができ、従来０．０５
ｍｍ〜０．１ｍｍ程度であったコプラナリティを０．０
５ｍｍ以内に抑えることも可能となる。
【００３２】図２は、本発明の他の形態の半導体装置を
示す断面図、図３は、本発明の他の形態の半導体装置に
おけるプリント基板を示す平面図、図４は、本発明の他
の形態の半導体装置を製造する際に用いられる封止金型
を示す断面図である。
示す断面図、図３は、本発明の他の形態の半導体装置に
おけるプリント基板を示す平面図、図４は、本発明の他
の形態の半導体装置を製造する際に用いられる封止金型
を示す断面図である。
【００３３】図２に示すように、本発明の他の形態の半
導体装置のプリント基板２には、その表面から裏面に貫
通するスルーホール１１が形成される。図３に示すよう
に、スルーホール１１は、直径が約０．４ｍｍでプリン
ト基板２の半導体素子搭載部の周囲に８箇所形成され
る。封止樹脂部５とコート樹脂部８はこのスルーホール
１１を介して一体に成形される。
導体装置のプリント基板２には、その表面から裏面に貫
通するスルーホール１１が形成される。図３に示すよう
に、スルーホール１１は、直径が約０．４ｍｍでプリン
ト基板２の半導体素子搭載部の周囲に８箇所形成され
る。封止樹脂部５とコート樹脂部８はこのスルーホール
１１を介して一体に成形される。
【００３４】この半導体装置を製造する場合には、図４
に示すように、封止樹脂部５とコート樹脂部８とをスル
ーホール１１を介して一体成形するための封止金型１３
ａ，１３ｂが用いられる。上側の封止金型１３ａには樹
脂注入口であるゲート１４が設けてあり、ここからモー
ルド封止樹脂が注入される。下型の封止金型１３ｂには
半導体素子搭載部箇所に相当する部位に凹部１５が形成
され、キャビティに注入された封止樹脂がプリント基板
のスルーホール１１を介してプリント基板２の裏面にま
わりコート樹脂部８を形成する。コート樹脂部８の高さ
は、最初の実施の形態と同様に半田ボール９の高さより
も低いのが好ましい。
に示すように、封止樹脂部５とコート樹脂部８とをスル
ーホール１１を介して一体成形するための封止金型１３
ａ，１３ｂが用いられる。上側の封止金型１３ａには樹
脂注入口であるゲート１４が設けてあり、ここからモー
ルド封止樹脂が注入される。下型の封止金型１３ｂには
半導体素子搭載部箇所に相当する部位に凹部１５が形成
され、キャビティに注入された封止樹脂がプリント基板
のスルーホール１１を介してプリント基板２の裏面にま
わりコート樹脂部８を形成する。コート樹脂部８の高さ
は、最初の実施の形態と同様に半田ボール９の高さより
も低いのが好ましい。
【００３５】本発明の他の形態の半導体装置によれは、
プリント基板２の裏面の樹脂塗工工程が不要となり、プ
リント基板２のスルーホール１１の形成と下側の封止金
型１３ｂの改造のみで製造できるので、コストアップす
ることなく対応できる。また、封止樹脂部５とコート樹
脂部８は、スルーホール１１を介して一体に成形される
ので、プリント基板２と封止樹脂部５の熱膨張差からく
る応力を相殺し基板の反りを低減することが可能であ
る。
プリント基板２の裏面の樹脂塗工工程が不要となり、プ
リント基板２のスルーホール１１の形成と下側の封止金
型１３ｂの改造のみで製造できるので、コストアップす
ることなく対応できる。また、封止樹脂部５とコート樹
脂部８は、スルーホール１１を介して一体に成形される
ので、プリント基板２と封止樹脂部５の熱膨張差からく
る応力を相殺し基板の反りを低減することが可能であ
る。
【００３６】なお本発明は、上記実施の形態に限定され
ることはなく、特許請求の範囲に記載された技術的事項
の範囲内において、種々の変更が可能である。
ることはなく、特許請求の範囲に記載された技術的事項
の範囲内において、種々の変更が可能である。
【００３７】
【発明の効果】本発明によれば、放熱孔が形成される位
置に対応する基板の裏面部分にコート樹脂部が被覆され
るので、基板の裏面及び放熱孔からの水分の浸入を防止
することができ、半導体装置の吸湿量を低減できる。そ
の結果、実装時のポップコーン・クラック現象によるク
ラック、剥離の発生を抑えることができる。
置に対応する基板の裏面部分にコート樹脂部が被覆され
るので、基板の裏面及び放熱孔からの水分の浸入を防止
することができ、半導体装置の吸湿量を低減できる。そ
の結果、実装時のポップコーン・クラック現象によるク
ラック、剥離の発生を抑えることができる。
【００３８】また、封止樹脂部とコート樹脂部とが、ス
ルーホールを介して一体に成形される場合には、基板と
封止樹脂部の熱膨張差からくる応力を相殺し基板の反り
を低減することができる。
ルーホールを介して一体に成形される場合には、基板と
封止樹脂部の熱膨張差からくる応力を相殺し基板の反り
を低減することができる。
【図１】本発明の実施の形態の半導体装置を示す断面図
である。
である。
【図２】本発明の他の形態の半導体装置を示す断面図で
ある。
ある。
【図３】本発明の他の形態の半導体装置におけるプリン
ト基板を示す平面図である。
ト基板を示す平面図である。
【図４】本発明の他の形態の半導体装置を製造する際に
用いられる封止金型を示す断面図である。
用いられる封止金型を示す断面図である。
【図５】従来の半導体装置を示す断面図である。
１：半導体素子 ２：プリント基板（基板） ３：マウント材 ４：ホンディングワイヤ ５：封止樹脂部 ６：導電配線 ７：放熱孔 ８：コート樹脂部 ９：半田ボール（外部接続端子） １０：ソルダーレジスト １１：スルーホール １２：ビア配線 １３ａ：封止金型 １３ｂ：封止金型 １４：ゲート １５：凹部
Claims (4)
- 【請求項１】表面に半導体素子を搭載し、半導体素子搭
載部分の下部に放熱孔が形成される基板と、 その基板に設けられ、前記半導体素子と電気的に接続さ
れる導電配線と、 前記基板の裏面に格子状に配置され、前記導電配線と電
気的に接続される外部接続端子と、 前記基板の表面に封止される封止樹脂部と、 前記放熱孔が形成される位置に対応する前記基板の裏面
部分に、前記基板の裏面に沿って略平坦状に順次被覆さ
れるソルダーレジスト部およびコート樹脂部と、 を有することを特徴とする半導体装置。 - 【請求項２】前記基板にその表面から裏面に貫通するス
ルーホールが形成され、 前記封止樹脂部とコート樹脂部は、前記スルーホールを
介して一体に成形される、ことを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】前記コート樹脂部の高さは、前記外部接続
端子の高さよりも低いことを特徴とする請求項１又は２
に記載の半導体装置。 - 【請求項４】前記コート樹脂部は、前記搭載される半導
体素子の面積の２倍以上の領域を有することを特徴とす
る請求項１乃至３のいずれか１つの項に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8212373A JP2970548B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8212373A JP2970548B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056097A JPH1056097A (ja) | 1998-02-24 |
| JP2970548B2 true JP2970548B2 (ja) | 1999-11-02 |
Family
ID=16621499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8212373A Expired - Fee Related JP2970548B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970548B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464562B1 (ko) * | 2000-06-13 | 2004-12-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| JP2012124537A (ja) * | 2012-03-26 | 2012-06-28 | Renesas Electronics Corp | 半導体装置 |
| DE112013004691T5 (de) * | 2012-09-25 | 2015-07-02 | Denso Corporation | Elektronische Vorrichtung |
-
1996
- 1996-08-12 JP JP8212373A patent/JP2970548B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056097A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| US6282094B1 (en) | Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same | |
| US6064111A (en) | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US20040184240A1 (en) | Semiconductor package with heat sink | |
| JP3820022B2 (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージの製造方法 | |
| US6894229B1 (en) | Mechanically enhanced package and method of making same | |
| JPH05190584A (ja) | 接着性を改善したトランスファ成形された半導体パッケージ | |
| JP2001015650A (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| US20040004281A1 (en) | Semiconductor package with heat sink | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| JP2970548B2 (ja) | 半導体装置 | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| US20030025190A1 (en) | Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package | |
| JP2696122B2 (ja) | 半導体装置 | |
| JP3143081B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| KR100541397B1 (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2000031195A (ja) | 半導体装置およびその製造方法 | |
| JP2652223B2 (ja) | 電子部品搭載用基板 | |
| JPH08321565A (ja) | 半導体装置 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JPH02105446A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| LAPS | Cancellation because of no payment of annual fees |