JPH05190584A - 接着性を改善したトランスファ成形された半導体パッケージ - Google Patents

接着性を改善したトランスファ成形された半導体パッケージ

Info

Publication number
JPH05190584A
JPH05190584A JP4090054A JP9005492A JPH05190584A JP H05190584 A JPH05190584 A JP H05190584A JP 4090054 A JP4090054 A JP 4090054A JP 9005492 A JP9005492 A JP 9005492A JP H05190584 A JPH05190584 A JP H05190584A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
semiconductor device
transfer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4090054A
Other languages
English (en)
Other versions
JP3173621B2 (ja
Inventor
Frank J Juskey
フランク・ジェイ・ジャスキー
Lonnie L Bernardoni
ロニー・エル・ベルナードーニ
Thomas J Swirbel
トーマス・ジェイ・スワーベル
Barry M Miles
バリー・エム・マイルズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24691260&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05190584(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH05190584A publication Critical patent/JPH05190584A/ja
Application granted granted Critical
Publication of JP3173621B2 publication Critical patent/JP3173621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 トランスファ成形されたパッケージにおい
て、その耐湿性を向上し、耐α線の強化を目的とする。 【構成】 半導体デバイス１２をプリント回路板１０上
に実装して、ワイヤボンディングすることにより、トラ
ンスファ成形されたパッド・アレイ・チップ・キャリヤ
が形成される。プリント回路板の底面には、はんだ付け
可能な面２４のアレイがあってもよい。ポリマ皮膜１８
が半導体デバイス１２、ワイヤボンド１６およびプリン
ト回路板１０の上面に塗布され、硬化される。皮膜１８
は次に部分真空中でスパッタ・エッチングされて、トラ
ンスファ成形材料２０のプリント回路板１０に対する接
着力を強化する。半導体デバイスはトランスファ成形工
程によりカプセル化される。ポリマ皮膜１８はまた、ア
ルファ粒子の放出に対するバリアの役割も果たして、完
成されたパッケージの耐湿性を向上させ、デバイスの表
面の応力を小さくする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に半導体デバイ
スのためのパッケージに関する。さらに詳しくは、トラ
ンスファ成形された、リード線のない半導体パッケージ
に関する。
【０００２】
【従来の技術】トランスファ成形された半導体パッケー
ジは、普及型の集積回路パッケージとなっている。トラ
ンスファ成形されたパッド・グリッド・アレイ・パッケ
ージは、常に性能を向上させながら、寸法を小さくし
て、価格を低く抑えるために行われた試みの中では最も
新しいものである。トランスファ成形されたパッド・グ
リッド・アレイ・パッケージは、はんだパッドを用いて
電気的な接続を行う表面実装デバイスである。標準の間
隔（たとえば中心から中心までが１００ミル）を有する
パッドのアレイが、エポキシ，ポリイミドまたはポリエ
ステルなどのガラス強化材料から作られたプリント回路
板の１面に置かれる。集積回路または半導体デバイスが
基板の上面に装着され、集積回路のボンディング・パッ
ドと基板のトレースとの間でワイヤ・ボンドが作られ
る。次に、集積回路，リード線およびワイヤ・ボンド
が、熱硬化性プラスチックのカプセル材で完全に覆われ
て、パッケージが形成される。カプセル材の樹脂は集積
回路チップ，ボンディング・ワイヤおよび基板の部分を
囲むように集積回路チップ上に成形される。カプセル材
の樹脂が基板の上面だけに成形されるので、樹脂と基板
との間の接着が非常に重要となる。これは、樹脂が少な
くとも５辺で基板を囲んでいる他のパッケージのような
機械的な接着部がないためである。
【０００３】トランスファ成形を行う際には、カプセル
に入れるアセンブリを金型の中に置く。この金型には作
成されるカバーの形状を規定するくぼみがある。固体プ
ラスチックが加熱されて、圧力下でゲートを通って金型
の中に入れられる。熱と圧力とによってプラスチックは
液化し、集積回路を囲む型の空洞部に流れ込む。この型
が加熱されプラスチックが硬化されて、成形されたアセ
ンブリが型から取り出される。トランスファ成形の基本
的特性は、米国特許第４，４６０，５３７号により教示
される。また、トランスファ成形されたプラスチック・
ピン・グリッド・アレイ・パッケージは米国特許第４，
９３５，５８１号に教示される。
【０００４】アルファ粒子により起こる半導体デバイス
のエラーは１９７８年に初めて記録された。ソフト・エ
ラーとして知られるこのエラーは、能動デバイス領域内
をアルファ粒子が通ることにより起こされる、メモリ・
セル内に記憶された情報に起こる、無作為の再現不可能
な変化として定義されている。アルファ粒子は、プラス
チック・パッケージのトランスファ成形材料を作るため
に用いられる原料内の微量不純物として存在するウラニ
ウムの残留放射線から起こる。プラスチック・パッケー
ジ内の主な放射線源は、成形材料内の充填剤である。ソ
フト・エラーをなくするための最も直接的な解決策は、
成形材料樹脂からすべての放射線の痕跡を除去すること
である。これは理論的には妥当であるが、ほとんどすべ
ての場合その費用が極端に高く、残効性が依然としてあ
るために問題となることもある。ソフト・エラーの問題
に対処するために、エラー修正アルゴリズムが組み込ま
れた大規模なメモリ・デバイスもいくつかある。しか
し、この技術をより規模の小さな回路に適用することは
困難で、費用がかかり、依然としてアルファ粒子の放出
とソフト・エラーの問題に対処するための解決策に対す
る必要性が残る。
【０００５】トランスファ成形されたパッド・グリッド
・アレイ・パッケージの別の問題は、成形材料と基板と
のインターフェースにおいて水分がパッケージの中央部
まで透過して、半導体や電気的な相互接続部を腐食さ
せ、エポキシ・ダイ接着剤の劣化を招くことである。従
来の解決法では、成形材料を基板の端部の周りに延在さ
せて、基板／成形材料のインターフェースの問題を小さ
くするか、あるいはなくするようにしていた。しかし、
パッド・グリッド・アレイ・パッケージでは、これを行
うことができないので、このインターフェースでの水分
の透過を減らすための別の方法を見つける必要がある。
【０００６】トランスファ成形されたパッケージのさら
に別の問題は、成形作業中に応力が誘導されることであ
る。成形材料と半導体デバイスとの間の熱膨張係数の不
一致があまりに大きいので、ガラス・パッシベーション
の割れやデバイスの表面上でアルミ導体の実際の移動が
起こることがある。この応力が発生するのを軽減するた
めにバッファ皮膜が半導体デバイスに塗布されるが、こ
の塗布はウェーハ・レベルで行われており、ダイ・ボン
ド・パッドを保護しておいて後ではがす必要がある。こ
れは費用のかかる方法で、ダイの歩どまりの損失を招
く。さらにウェーハ・レベルでのバッファ皮膜は、ダイ
の厚みを小さくするためによく用いられるバック・ラッ
ピングを妨害する。
【０００７】
【発明が解決しようとする課題】プラスチックのパッド
・グリッド・アレイの利点は、費用が安く小型であるこ
とである。しかしこのような利点があっても、成形材料
の接着力，アルファ粒子によるソフト・エラー，バッフ
ァ皮膜のコスト，バック・ラップ性および耐湿性などの
他の問題がパッド・グリッド・アレイ・パッケージには
残っている。このような固有の問題を克服することので
きる価格の安いプラスチック・パッケージに対する必要
性が存在することは明かである。
【０００８】
【課題を解決するための手段】簡単にいうと、本発明に
より、プリント回路板上に半導体デバイスを実装するこ
とにより、トランスファ成形された半導体パッケージが
形成される。プリント回路板の底面には、はんだパッド
のアレイがある。半導体デバイス，ワイヤボンドおよび
プリント回路板の上面にポリマ皮膜が塗布されて硬化さ
れる。その後皮膜を、部分真空中でスパッタ・エッチン
グしてトランスファ成形材料のプリント回路板に対する
接着力を強める。半導体デバイスはトランスファ成形過
程によりカプセル化される。
【０００９】
【実施例】図１では、プリント回路板または回路をのせ
た基板１０が、ランナとワイヤボンド・パッドからなる
金属被覆パターン１４で形成されている。プリント回路
板１０は、エポキシ，ポリイミド，改良エポキシまたは
ポリエステル樹脂などのガラス強化型の積装構造でよ
い。半導体デバイス１２はプリント回路板１０上に実装
される。通常、半導体デバイス１２は銀を充填したエポ
キシ接着剤によりプリント回路板に付着される。半導体
デバイス１２の個々の回路構成の電気的相互接続がワイ
ヤボンド１６によりプリント回路板１０に対して行われ
る。電気的な相互接続部ができると、アセンブリはポリ
イミド樹脂などのポリマ樹脂１８により被覆される。ポ
リイミド１８は通常はアセンブリ全体に吹き付けられ
て、プリント回路板１０，半導体１２およびワイヤボン
ド１６のすべての露出面を被覆する。ポリイミド皮膜を
塗布する好適な方法は吹き付けである。アルファ粒子に
対する均一なバリアとなることがわかっている、適当な
ポリイミドの例は、たとえば、ベンゾフェノン・テトラ
カルボン酸２無水物とオキシジアニリンから作られる。
このような樹脂は、たとえばデラウェア州Wilmingtonの
DuPont CompanyからPYRALIN （商標） 2550, PYRALIN
（商標） 2750 またはPYRALIN （商標） 2610 いう商品
名で市販されている。３３７，３４８，４０８のような
その他の同等の材料はCiba-Geigyから得ることができ
る。このような材料をそれぞれ、固体成分が約１０ない
し約１５％の範囲で塗布する。１枚以上のポリマ皮膜が
アセンブリ上に吹き付けられて、ピン・ホールのない均
一な皮膜となる。できあがった皮膜の厚みは０．１ミル
ないし約２ミルで、選択された材料と望ましい皮膜の厚
みにより変わる。次に、連続的に段階を経て加熱して、
最終温度摂氏３００度を最低３０分間維持することによ
り皮膜１８が硬化される。材料から溶媒を除き硬化させ
た後、アセンブリは真空室に入れられてアルゴン／酸素
雰囲気中でスパッタ・エッチングされる。スパッタ・エ
ッチング工程の作動圧力は次のとおりである：５００な
いし１０００ワットで、アルゴン圧力０．１ないし９．
９ｘ１０−３ｍｂａｒで１ないし３分、その後５００な
いし１０００ワットで酸素圧力０．１ないし９．９ｘ１
０−２ｍｂａｒで２ないし４分間。このようなスパッタ
・エッチング処理により、表面が粗くなり成形材料とポ
リイミドとの間の接着力が増大すると信じられている。
ここでアセンブリは、ポリマ皮膜１８を持ち、これが半
導体デバイス１６の表面への水分のパッシベーションに
対するバリアおよびアルファ粒子に対するバリアにな
る。次にアセンブリはトランスファ成形装置に入れられ
て、トランスファ成形カバー２０が、半導体デバイス，
ワイヤボンドおよび基板１０の上面の周囲に成形され
る。
【００１０】図２では、ポリイミド１８の均一な皮膜が
半導体デバイスとワイヤボンドのすべての露出面上に塗
布されていることがわかる。これは、成形材料２０内の
充填剤と、半導体デバイス１２との間のアルファ粒子に
対するバリアとなり、さらに、水分のパッシベーション
に対するバリアとなって、銀を充填したエポキシ・ダイ
接着材料２２に水分が進入することを防ぐ。プリント回
路板１０の表面上の均一なポリイミドの皮膜はまた、成
形材料２０のプリント回路板１０に対する接着力を向上
させる役割もする。
【００１１】基板１０の底面上に、複数のはんだ付け可
能な面２４がある。このはんだ付け可能な面２４は通常
は基板１９内に形成された金属層に線描きされているパ
ッドである。はんだ付け可能な面２４をさらに処理し
て、はんだバンプを含むようにしてもよい。
【００１２】ポリイミド皮膜の効力を評価するために、
いろいろな基板に対する成形材料の接着力を、インスト
ロン引っ張りテスタを用いて測定した。トランスファ成
形材料が何も被覆のないプリント回路板に塗布されたと
きは、プリント回路板に対する引っ張り接着力は約２０
０ｐｓｉであることがわかった。プリント回路板をポリ
イミドで被覆して、スパッタ・エッチングを行っていな
いときは、引っ張り接着力は約１８０ｐｓｉであった。
トランスファ成形の前にポリイミド皮膜をスパッタ・エ
ッチングすると、引っ張り接着強度は大きく向上し、測
定された引っ張り接着力は約５９０ｐｓｉであった。皮
膜されエッチングされた基板の不良のメカニズムは、基
板の密着不良であり、それに対して成形材料／基板のイ
ンターフェースの不良は接着不良であることがわかっ
た。
【００１３】その結果、トランスファ成形に先立ってス
パッタ・エッチングを施したポリイミド・バッファ皮膜
を半導体デバイス，ワイヤボンドおよび基板上に塗布す
ると、次のようないくつかの利点がある：１）基板に対
する成形材料の接着力が向上する，２）ダイの表面と成
形材料との間の応力が小さくなり、それによってパッケ
ージの信頼性が向上する，３）銀を充填したエポキシ・
ダイ接着剤の耐湿性が改善される，４）アルファ粒子の
放出によるソフト・エラー不良が改善される，５）ダイ
のバック・ラッピングを行うことが可能になり、ダイの
厚みを小さくし熱移動を向上させる，６）バッファ皮膜
を撮像することによる、ウェーハ層における歩どまりの
損失がないので、処理のコストが下がる。
【図面の簡単な説明】
【図１】本発明によるトランスファ成形された半導体デ
バイスの表層を取った等角図である。
【図２】図１のトランスファ成形された半導体デバイス
の２−２部分の断面図である。
【符号の説明】
１０ プリント回路板 １２ 半導体デバイス １４ 金属被覆パターン １６ ワイヤボンド １８ 皮膜 ２０ 成形材料 ２２ ダイ接着剤 ２４ はんだ付け可能な面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31 // Ｂ２９Ｌ 31:34 4Ｆ (72)発明者 ロニー・エル・ベルナードーニ アメリカ合衆国フロリダ州コーラル・スプ リングス、コーラル・クラブ・ドライブ 981 (72)発明者 トーマス・ジェイ・スワーベル アメリカ合衆国フロリダ州デビー、サムタ ー・アベニュー501 (72)発明者 バリー・エム・マイルズ アメリカ合衆国フロリダ州プランテーショ ン、ノース・ウェスト・エイツ・サークル 9610

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 上と下との対向する面を有するプリント
    回路板；プリント回路板の上面に電気的および機械的に
    付着された半導体デバイス；半導体デバイスとプリント
    回路板の上面の少なくとも一部を覆うポリマ皮膜であっ
    て、粗化された表面を有するポリマ皮膜；および半導体
    デバイスの周囲に形成された、半導体デバイスと、プリ
    ント回路板の上面の少なくとも一部とをカプセル化する
    成形材料であって、前記ポリマ皮膜の前記粗化面と直接
    接触している成形材料；により構成されることを特徴と
    するトランスファ成形された半導体パッケージ。
  2. 【請求項２】 ポリマ皮膜がポリイミドより構成される
    請求項１記載のパッケージ。
  3. 【請求項３】 ポリマ皮膜の粗化面が、ポリマ皮膜をス
    パッタ・エッチングすることにより形成される請求項２
    記載のパッケージ。
  4. 【請求項４】 半導体パッケージがパッド・グリッド・
    アレイ・チップ・キャリヤより構成され、 前記下面が複
    数のハンダ付け可能な面を有する請求項1 記載のパッケ
    ージ゛。
  5. 【請求項５】 プリント回路板が可撓性膜より構成され
    る請求項１記載のパッケージ。
  6. 【請求項６】 上と下との対向する面を有するプリント
    回路板；プリント回路板の上面に電気的および機械的に
    付着された半導体デバイス；半導体デバイスとプリント
    回路板の上面の一部を覆うポリイミド皮膜；および集積
    回路デバイスの周囲に形成された、デバイス全体をカプ
    セル化するプラスチック成形材料であって、板の上面の
    実質的にすべてを覆い、前記ポリイミド皮膜と直接接触
    している成形材料；によって構成されることを特徴とす
    るトランスファ成形されたチップ・キャリヤ。
  7. 【請求項７】 チップ・キャリヤがパッド・グリッド・
    アレイ・チップ・キャリヤより構成され、前記下面がは
    んだ付け可能なパッドのアレイを有する請求項６記載の
    チップ・キャリヤ。
  8. 【請求項８】 集積回路デバイスの周囲に形成された、
    デバイス全体をカプセル化するプラスチック成形材料で
    あって、その成形材料がプリント回路板の上面に形成さ
    れて、成形材料の外周のプリント回路板の上面の一部を
    露出させている請求項６記載のチップ・キャリヤ。
  9. 【請求項９】 トランスファ成形された半導体パッケー
    ジを作る方法であって：対向する面を有するプリント回
    路板を設ける段階；半導体デバイスを設ける段階；半導
    体デバイスを、プリント回路板の第１面上に電気的およ
    び機械的に実装して、アセンブリを形成する段階；アセ
    ンブリをポリマ皮膜で被覆する段階；皮膜をスパッタ・
    エッチングする段階；および半導体デバイスと、プリン
    ト回路板の第１面の実質的にすべての部分との周囲にプ
    ラスチック材料をトランスファ成形する段階；によって
    構成されることを特徴とする方法。
  10. 【請求項１０】 アセンブリを被覆する段階が、アセン
    ブリをポリイミド皮膜で被覆する段階より構成される請
    求項９記載の方法。
  11. 【請求項１１】 プリント回路板の第２面上にはんだバ
    ンプを設ける最終段階よりさらに構成される請求項９記
    載の方法。
JP09005492A 1991-03-18 1992-03-17 接着性を改善したトランスファ成形された半導体パッケージ Expired - Fee Related JP3173621B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US670648 1991-03-18
US07/670,648 US5153385A (en) 1991-03-18 1991-03-18 Transfer molded semiconductor package with improved adhesion

Publications (2)

Publication Number Publication Date
JPH05190584A true JPH05190584A (ja) 1993-07-30
JP3173621B2 JP3173621B2 (ja) 2001-06-04

Family

ID=24691260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09005492A Expired - Fee Related JP3173621B2 (ja) 1991-03-18 1992-03-17 接着性を改善したトランスファ成形された半導体パッケージ

Country Status (2)

Country Link
US (1) US5153385A (ja)
JP (1) JP3173621B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187072B2 (en) 1994-03-18 2007-03-06 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP2007123919A (ja) * 1994-03-18 2007-05-17 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2010219093A (ja) * 2009-03-13 2010-09-30 Aisin Aw Co Ltd 電子回路装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JPH0590452A (ja) * 1991-09-25 1993-04-09 Sony Corp 樹脂封止型半導体装置
US5220489A (en) * 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
KR0157857B1 (ko) * 1992-01-14 1998-12-01 문정환 반도체 패키지
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5596172A (en) * 1993-05-07 1997-01-21 Motorola, Inc. Planar encapsulation process
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
US5701032A (en) * 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5956573A (en) * 1997-01-17 1999-09-21 International Business Machines Corporation Use of argon sputtering to modify surface properties by thin film deposition
US6432751B1 (en) 1997-04-11 2002-08-13 Matsushita Electric Industrial Co., Ltd. Resin mold electric part and producing method therefor
US6674163B1 (en) 1998-08-18 2004-01-06 Oki Electric Industry Co., Ltd. Package structure for a semiconductor device
JP3602968B2 (ja) 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
TWI244169B (en) * 2004-05-12 2005-11-21 Siliconware Precision Industries Co Ltd High electric performance semiconductor package
US7329617B2 (en) * 2004-12-22 2008-02-12 Asm Assembly Automation Ltd. Coating for enhancing adhesion of molding compound to semiconductor devices
US8007704B2 (en) * 2006-07-20 2011-08-30 Honeywell International Inc. Insert molded actuator components
US7834269B2 (en) * 2006-08-31 2010-11-16 Niles Martin S Protection of electrical power transmission systems
US8432036B2 (en) * 2009-01-22 2013-04-30 Aculon, Inc. Lead frames with improved adhesion to plastic encapsulant
US7944029B2 (en) * 2009-09-16 2011-05-17 Sandisk Corporation Non-volatile memory with reduced mobile ion diffusion
US20110084411A1 (en) * 2009-10-13 2011-04-14 Freescale Semiconductor, Inc Semiconductor die
US8534136B2 (en) * 2010-03-31 2013-09-17 Flextronics Ap, Llc. Pin soldering for printed circuit board failure testing
US9313897B2 (en) * 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
DE112013007390B4 (de) * 2013-08-29 2020-06-25 Mitsubishi Electric Corporation Halbleitermodul, Halbleitervorrichtung und Fahrzeug
US9964563B1 (en) 2014-07-18 2018-05-08 Flextronics Ap, Llc Method and apparatus for ICT fixture probe cleaning
US20230343662A1 (en) * 2022-04-26 2023-10-26 Qorvo Us, Inc. Molding compound thermal enhancement utilizing graphene or graphite materials

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51125455A (en) * 1975-04-14 1976-11-01 Jiyunkichi Nakai Method of surface treatment of molded article
US4230754A (en) * 1978-11-07 1980-10-28 Sprague Electric Company Bonding electronic component to molded package
JPS6012744A (ja) * 1983-07-01 1985-01-23 Hitachi Ltd 半導体装置
US4826720A (en) * 1985-11-07 1989-05-02 General Electric Company Directly solderable three-dimensional electrically conductive circuit components and process for the preparation thereof
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
CA1299801C (en) * 1987-03-31 1992-04-28 Chung J. Lee Soluble polyimidesiloxanes and methods for their preparation and use
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187072B2 (en) 1994-03-18 2007-03-06 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP2007123919A (ja) * 1994-03-18 2007-05-17 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2011146751A (ja) * 1994-03-18 2011-07-28 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2010219093A (ja) * 2009-03-13 2010-09-30 Aisin Aw Co Ltd 電子回路装置

Also Published As

Publication number Publication date
JP3173621B2 (ja) 2001-06-04
US5153385A (en) 1992-10-06

Similar Documents

Publication Publication Date Title
JP3173621B2 (ja) 接着性を改善したトランスファ成形された半導体パッケージ
US6576993B2 (en) Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US5756380A (en) Method for making a moisture resistant semiconductor device having an organic substrate
US6087715A (en) Semiconductor device, and manufacturing method of the same
US7154189B2 (en) Semiconductor device and method for fabricating the same
KR100608960B1 (ko) 반도체 칩을 유기 기판에 직접 부착하는 방법
JP5543086B2 (ja) 半導体装置及びその製造方法
US6558981B2 (en) Method for making an encapsulated semiconductor chip module
JP2002110721A (ja) 半導体装置の製造方法
US6927485B2 (en) Substrate for semiconductor package
US5821613A (en) Semiconductor device in which semiconductor chip has bottom surface with reduced level of organic compounds relatively to other sufaces thereof
US6812125B1 (en) Substrate for semiconductor packaging
US20040004283A1 (en) Direct attachment of semiconductor chip to organic substrate
JP2970548B2 (ja) 半導体装置
US20080088037A1 (en) Semiconductor package and method for manufacturing the same
JP2892055B2 (ja) 樹脂封止型半導体素子
JP2765606B2 (ja) 半導体パッケージ構造
JPH05175375A (ja) 樹脂封止型半導体装置
JPH06334106A (ja) 樹脂封止型半導体装置
KR100244089B1 (ko) 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조
JPH0685114A (ja) 樹脂封止型半導体装置およびその製造方法
JPS62249461A (ja) 樹脂封止型半導体装置
JPS60106151A (ja) 樹脂封止半導体装置
JPH05259204A (ja) 樹脂封止型半導体装置
KR19980068169A (ko) 습기 침투를 예방하는 볼 그리드 어레이 반도체 패키지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees