JP2002110721A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002110721A
JP2002110721A JP2000301952A JP2000301952A JP2002110721A JP 2002110721 A JP2002110721 A JP 2002110721A JP 2000301952 A JP2000301952 A JP 2000301952A JP 2000301952 A JP2000301952 A JP 2000301952A JP 2002110721 A JP2002110721 A JP 2002110721A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
main surface
manufacturing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000301952A
Other languages
English (en)
Other versions
JP3621034B2 (ja
JP2002110721A5 (ja
Inventor
Masakatsu Goto
正克 後藤
Norihiko Kasai
紀彦 葛西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000301952A priority Critical patent/JP3621034B2/ja
Priority to TW090123961A priority patent/TW516133B/zh
Priority to KR1020010060371A priority patent/KR20020026838A/ko
Priority to US09/965,221 priority patent/US6835596B2/en
Publication of JP2002110721A publication Critical patent/JP2002110721A/ja
Publication of JP3621034B2 publication Critical patent/JP3621034B2/ja
Application granted granted Critical
Publication of JP2002110721A5 publication Critical patent/JP2002110721A5/ja
Priority to KR1020080036385A priority patent/KR20080036980A/ko
Priority to KR1020080073112A priority patent/KR20080075482A/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 半導体装置の歩留まりの向上を図る。 【解決手段】 半導体装置の製造方法において、基板の
一主面上に前記一主面の第１辺側から前記第１辺と対向
する第２辺側に向かって所定の間隔を置いて実装された
複数の半導体チップを、前記基板と共に成形金型のキャ
ビティの内部に配置し、その後、前記キャビティの内部
に前記基板の一主面の第１辺側から第２辺側に向かって
樹脂を注入して、前記複数の半導体チップを一括封止す
る樹脂封止体を形成する工程を備え、更に、前記樹脂封
止体を形成する工程の前に、前記基板の一主面に清浄処
理を施す工程を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、トランスファ・モールド法による一
括封止方式を採用する半導体装置の製造技術に適用して
有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置の製造においては、基板の一
主面上に実装された複数の半導体チップを１つの樹脂封
止体で一括封止し、その後、各半導体チップ毎（各製品
毎）に樹脂封止体及び基板を同時に分割して製造する方
法が知られている。この製造については、例えば特開平
８−１０７１６１号公報（公知文献１）並びに特開２０
００−１２５７８号公報（公知文献２）に開示されてい
る。また、公知文献１には一括封止する樹脂封止体をポ
ッティング法によって形成する方法が開示され、公知文
献２には一括封止する樹脂封止体をトランスファ・モー
ルド法によって形成する方法が開示されている。
【０００３】
【発明が解決しようとする課題】本発明者等は、一括封
止する樹脂封止体をトランスファ・モールド法によって
形成する方法（以下、トランスファ・モールド一括封止
方式と呼ぶ）について検討した結果、以下の問題点を見
出した。
【０００４】図２３乃至図２６は、従来の半導体装置の
製造において、トランスファ・モールド一括封止方式で
樹脂封止体を形成する時の樹脂の流れを示す図（（Ａ）
は模式的平面図，（Ｂ）は模式的断面図）である。図２
３乃至図２６において、６０は基板、６０Ｘは基板６０
の一主面、６１は半導体チップ、６２は成形金型、６２
Ａは成形金型６２の上型、６２Ｂは成形金型６２の下
型、６３はキャビティ、６４はゲート、６５はランナ
ー、６６はエアベント、６７Ａは樹脂、６７Ｂはボイ
ド、Ｓは樹脂の注入方向である。
【０００５】トランスファ・モールド一括封止方式は、
基板を有するパッケージ構造のＢＧＡ（Ｂall Ｇrid Ａ
array）型半導体装置、ＣＳＰ（Ｃhip Ｓize Ｐackage
又はＣhip Ｓcale Ｐackage）型半導体装置等の製造に
採用されている。この種の半導体装置の製造において
は、図２３に示すように、一主面６０Ｘに複数の製品形
成領域６０Ａが所定の間隔を置いて行列状に配置された
基板６０を用いるため、基板６０に実装された複数の半
導体チップ６１も所定の間隔を置いて行列状に配置され
る。
【０００６】トランスファ・モールド一括封止方式で
は、同図に示すように、キャビティ６３、ゲート６４、
ランナー６５、カル（図示せず）、ポット（図示せず）
及びエアベント６６等を備えた成形金型６２が用いら
れ、樹脂６７Ａはポットからカル、ランナー６５及びゲ
ート６４を通してキャビティ６３の内部に注入される。
【０００７】基板６０としては、通常、平面が長方形状
のものが用いられるため、これに対応してキャビティ６
３の平面形状も長方形状となる。この場合、キャビティ
６３の内部の全域にわたって樹脂６７Ａが均一に充填さ
れるように、キャビティ６３の互いに対向する２つの長
辺のうちの一方の長辺側にこの一方の長辺に沿って複数
のゲート６４が設けられるため、樹脂６７Ａは、キャビ
ティ６３の内部に基板６０の一方の長辺側から他方の長
辺側に向かって注入される。
【０００８】このようにしてキャビティ６３の内部に注
入された樹脂６７Ａは、図２３乃至図２５に示すように
基板６０の一方の長辺側から他方の長辺側に向かって流
れ、図２６に示すようにキャビティ６３の内部に充填さ
れる。
【０００９】ところで、キャビティ６３の内部に注入さ
れた樹脂６７Ａは、半導体チップ６１の一主面及び側面
に沿って流れる。半導体チップ６１の一主面及び側面に
沿って流れる樹脂６７Ａは半導体チップ６１間に流れ込
むが、半導体チップ６１の一主面に沿って流れる樹脂６
７Ａは半導体チップ６１によって流れを妨げられるた
め、半導体チップ６１の側面に沿って流れる樹脂６７Ａ
よりも流速が遅い。このため、半導体チップ６１の一主
面に沿って流れる樹脂６７Ａと半導体チップ６１の側面
に沿って流れる樹脂６７Ａとが交わる所（図２５参照）
でボイド６７Ｂが発生する。このボイド６７Ｂは、樹脂
注入過程において樹脂６７Ａの流れによって移動しなが
ら徐々に小さくなるが、樹脂６１Ａの注入方向Ｓに対し
て半導体チップ６１によって影となる所（図２６参照）
にボイド６７Ｃが残存してしまう。トランスファ・モー
ルド法では、樹脂の充填が終了した後、注入時の圧力よ
りも高い圧力を加えて樹脂中に巻き込まれたボイドを小
さくする工程が施されるが、この工程が施されてもボイ
ド６７Ｃは、温度サイクル試験時においてポップコーン
現象を起こさない程度のボイドよりもかなり大きいた
め、半導体装置の歩留まりを低下させる要因となる。
【００１０】前述の公知文献１（特開平８−１０７１６
１号公報）には、未充填部の発生を防ぐ手段として、チ
クソ性の低いモールド材を使うこと、及び前記の場合に
おいて、さらに真空脱泡を併用することが開示されてい
る。しかし、トランスファ・モールド法においては、前
記手段を適用する事によって、ボイド発生の問題を解決
することはできない。
【００１１】トランスファ・モールド法を採用する場合
には、樹脂の流れはゲートからの注入によってコントロ
ールされるものである。それゆえに、ゲートと対向する
位置、樹脂が最後に充填される領域にエアベントを設け
ることによって、樹脂がキャビティ中に充填されるまで
の間、キャビティ中の空気をエアベントから排除するこ
とができるものである。
【００１２】しかし、トランスファ・モールド法におい
ては、樹脂の流れがチクソ性によって支配される程度ま
でチクソ性を低減し、または樹脂の注入速度を低くする
と、樹脂の流れの制御が困難となり、樹脂が最後に充填
される領域に設けるベきであるエアエベントの位置を設
定することが実質的に不可能となる。
【００１３】従って、トランスファ・モールド法におい
ては、樹脂にチクソ性の低い物を採用することによっ
て、樹脂の注入過程の状態を制御し、ボイドの巻き込み
を無くすことは事実上不可能である。
【００１４】また、封止樹脂の硬化収縮による反りを低
減し、ダイシング工程を容易にすることを目的とし、ま
たは樹脂の熱膨張係数を半導体チップと近い物にし、熱
サイクル時に半導体チップにかかる応力を低減すること
を目的として、大量のフィラー（例えば８０％以上）を
封止樹脂に添加した場合には、モールド材としてチソ性
の低い物を採用した場合でも、フィラーの存在によって
チクソ性は高くなってしまうため、ボイドの巻き込みを
解決する程度の低いチクソ性を得ることはできない。
【００１５】また、ポッティング法においては、ポッテ
ィング後、樹脂硬化の前の状態の半導体装置を、気圧の
低い雰囲気中に置くことにより、気泡を樹脂外に排除す
る真空脱泡という手段を採用することが可能であるが、
トランスファ・モールド法においては、樹脂の注入及び
硬化はキャビティ内で行なわれるため、真空脱泡法によ
ってボイドを低減させる方法は採用することができな
い。
【００１６】このようなことから、トランスファ・モー
ルド法においては、公知文献１に記載されている技術を
適用することによってボイドの発生を防ぐことはできな
いため、ボイド対策として新たな方法を採用する必要が
ある。
【００１７】そこで、本発明者等は、図２６に示すよう
に、ボイド６７Ｂが基板６０の一主面に接触して残存し
ていることから、基板６０の一主面に対する樹脂６７Ａ
の濡れ性に着眼し、本発明を成した。
【００１８】本発明の目的は、半導体装置の歩留まりの
向上を図ることが可能な技術を提供することにある。本
発明の前記ならびにその他の目的と新規な特徴は、本明
細書の記述及び添付図面によって明らかになるであろ
う。
【００１９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 （１）基板の一主面上に前記一主面の第１辺側から前記
第１辺と対向する第２辺側に向かって所定の間隔を置い
て実装された複数の半導体チップを、前記基板と共に成
形金型のキャビティの内部に配置し、その後、前記キャ
ビティの内部に前記基板の一主面の第１辺側から第２辺
側に向かって樹脂を注入して、前記複数の半導体チップ
を一括封止する樹脂封止体を形成する工程を備え、更
に、前記樹脂封止体を形成する工程の前に、前記基板の
一主面に残留する不純物を除去する工程を備えたことを
特徴とする半導体装置の製造方法である。前記基板の一
主面に残留する不純物を除去する工程は、プラズマクリ
ーニング法で行う。
【００２０】（２）基板の一主面上に前記一主面の第１
辺側から前記第１辺と対向する第２辺側に向かって所定
の間隔を置いて実装された複数の半導体チップを前記基
板と共に成形金型のキャビティの内部に配置し、その
後、前記キャビティの内部に前記基板の一主面の第１辺
側から第２辺側に向かって樹脂を注入して、前記複数の
半導体チップを一括封止する樹脂封止体を形成する工程
を備え、更に、前記樹脂封止体を形成する工程の前に、
前記基板の一主面に粗面化処理を施す工程を備えたこと
を特徴とする半導体装置の製造方法である。前記粗面化
処理は、プラズマクリーニング法で行う。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２２】（実施形態１）本実施形態では、ＢＧＡ型
の半導体装置に本発明を適用した例について説明する。
図１は本発明の実施形態１である半導体装置の概略構成
を示す図（（Ａ）は樹脂封止体を除去した状態の模式的
平面図，（Ｂ）は（Ａ）のａ−ａ線に沿う模式的断面
図）であり、図２は図１（Ｂ）の一部を拡大した模式的
断面図である。
【００２３】図１及び図２に示すように、本実施形態の
半導体装置１Ａは、主に、基板（配線基板）２、半導体
チップ１０、複数のボンディングワイヤ１３、樹脂封止
体１４及び複数の突起状電極１５等を有する構成となっ
ている。半導体チップ１０及び複数のボンディングワイ
ヤ１３は、樹脂封止体１４によって封止されている。
【００２４】半導体チップ１０は、基板２の互いに対向
する一主面（チップ搭載面）２Ｘ及び他の主面（裏面）
２Ｙのうちの一主面２Ｘに接着層１２を介在して接着固
定されている。半導体チップ１０の平面形状は方形状で
形成され、本実施形態においては例えば正方形で形成さ
れている。半導体チップ１０は、例えば、単結晶シリコ
ンからなる半導体基板と、この半導体基板の回路形成面
上において絶縁層、配線層の夫々を複数段積み重ねた多
層配線層と、この多層配線層を覆うようにして形成され
た表面保護膜とを有する構成となっている。表面保護膜
としては例えばポリイミド樹脂が用いられている。
【００２５】半導体チップ１０には、集積回路として例
えば制御回路が内蔵されている。この制御回路は、主
に、半導体基板の回路形成面に形成されたトランジスタ
素子及び配線層に形成された配線によって構成されてい
る。
【００２６】半導体チップ１０の互いに対向する一主面
（回路形成面）１０Ｘ及び他の主面（裏面）のうちの一
主面１０Ｘには、半導体チップ１０の外周囲の各辺に沿
って複数の電極パッド（ボンディングパッド）１１が形
成されている。この複数の電極パッド１１の夫々は、半
導体チップ１０の多層配線層のうちの最上層の配線層に
形成され、制御回路を構成するトランジスタ素子と電気
的に接続されている。複数の電極パッド１１の夫々は、
例えば、アルミニウム（Ａｌ）膜又はアルミニウム合金
膜等の金属膜で形成されている。
【００２７】基板２は、詳細に図示していないが、絶縁
層、導電層の夫々を順次積み重ねた多層配線構造となっ
ている。各絶縁層は例えばガラス繊維にエポキシ系の樹
脂を含浸させたガラスエポキシ基板で形成され、各配線
層は例えば銅（Ｃｕ）からなる金属膜で形成されてい
る。基板２の平面形状は方形状で形成され、本実施形態
においては例えば正方形で形成されている。
【００２８】基板２の一主面２Ｘには、その最上層の導
電層に形成された配線の一部分からなる複数の接続部
（ランド）３が配置されている。また、基板２の一主面
２Ｘには、その最上層の導電層に形成された配線を保護
する樹脂膜４が形成されている。この樹脂膜４には、接
続部３の表面を露出する開口が形成されている。
【００２９】基板２の裏面２Ｙには、その最下層の導電
層に形成された配線の一部分からなる複数の電極パッド
（ランド）５が配置されている。また、基板２の裏面２
Ｙには、その最下層の導電層に形成された配線を保護す
る樹脂膜６が形成されている。この樹脂膜６には、電極
パッド５の表面を露出する開口が形成されている。樹脂
膜４及び６は、例えばエポキシ系の樹脂又はポリイミド
系の樹脂で形成されている。
【００３０】複数の突起状電極１５は、基板２の裏面２
Ｙに配置された複数の電極パッド５に夫々固着され、電
気的にかつ機械的に接続されている。突起状電極１５
は、例えばＰｂ−Ｓｎ組成の半田材からなるボール状バ
ンプで形成されている。
【００３１】樹脂封止体１４の平面形状は方形状で形成
され、本実施形態においては例えば正方形で形成されて
いる。樹脂封止体１４は、低応力化を図る目的として、
例えば、フェノール系硬化剤、シリコーンゴム及び多数
のフィラー（例えばシリカ）等が添加されたエポキシ系
の熱硬化性絶縁樹脂で形成されている。
【００３２】半導体チップ１０の一主面１０Ｘに配置さ
れた複数の電極パッド１１は、ボンディングワイヤ１１
を介して基板２の一主面２Ｘに配置された複数の接続部
３に夫々電気的に接続されている。ボンディングワイヤ
１３としては、例えば金（Ａｕ）ワイヤを用いている。
ボンディングワイヤ１３の接続方法としては、例えば、
熱圧着に超音波振動を併用したボールボンディング（ネ
イルヘッドボンディング）法を用いている。
【００３３】樹脂封止体１４及び基板２の外形サイズは
ほぼ同一となっており、樹脂封止体１４及び基板２の側
面は面一となっている。本実施形態の半導体装置１Ａの
製造においては、後で詳細に説明するが、基板の一主面
に所定の間隔を置いて実装された複数の半導体チップ１
０を樹脂封止体で一括封止し、その後、各半導体チップ
１０毎（各製品形成領域毎）に樹脂封止体及び基板を同
時に分割して製造する方法が採用されている。
【００３４】図３は本実施形態の半導体装置１Ａの製造
に用いられる基板の模式的平面図であり、図４は図３の
一部を拡大した模式的平面図であり、図５は図４のｂ−
ｂ線に沿う模式的断面図である。
【００３５】図３乃至図５に示すように、基板（配線基
板）２０の平面形状は方形状で形成され、本実施形態に
おいては例えば長方形で形成されている。基板２０の一
主面（チップ搭載面）２０Ｘには、複数の製品形成領域
２２が所定の間隔を置いて行列状に配置されている。各
製品形成領域２２にはチップ搭載領域２２が配置され、
その周囲に複数の接続部３が配置されている。各製品形
成領域２２は、樹脂封止体が形成されるモールド領域２
１の中に配置されている。各製品形成領域２２の構成
は、基板２と同様の構成となっている。即ち、基板２０
の一主面２０Ｘにはその全面にわたって樹脂膜（４）が
形成され、一主面２０Ｘと対向する他の主面（裏面）に
はその全面にわたって樹脂膜（６）が形成されている。
なお、各製品形成領域２２は、基板２０を分割するため
の分離領域を介して互いに離れた状態で配置されてい
る。
【００３６】図６は本実施形態の半導体装置１Ａの製造
に用いられる成形金型の上型の概略構成を示す模式的平
面図であり、図７は前記成形金型の下型の概略構成を示
す模式的平面図であり、図８は前記成形金型の概略構成
を示す模式的断面図である。
【００３７】図６乃至図８に示すように、成形金型３０
は、キャビティ３１、複数のゲート３２、複数のサブラ
ンナー３３、複数のメインランナー３４、複数のカル３
５、連結ランナー３６、複数のエアベント３７、複数の
ポット３８及び基板搭載領域３９等を備えている。３１
〜３７の各構成部は上型３０Ａに設けられ、３８〜３９
の各構成部は下型に設けられている。キャビティ３７及
び基板搭載領域３９の平面形状は基板２０の平面形状に
対応する平面形状で形成され、本実施形態においては例
えば長方形で形成されている。キャビティ３１は上型３
０Ａの合わせ面から深さ方向に窪んでいる。基板搭載領
域３９は下型３０Ｂの合わせ面から深さ方向に窪んでい
る。
【００３８】成形金型３０において、樹脂は、ポット３
８からカル３５、メインランナー３４、サブランナー３
３及びゲート３２を通してキャビティ３１の内部に注入
される。複数のゲート３２は、キャビティ６３の内部の
全域にわたって樹脂が均一に充填されるように、キャビ
ティ３１の互いに対応する２つの長辺のうちの一方の長
辺に沿って配置されている。従って、樹脂はキャビティ
３１の内部に、キャビティ３１の一方の長辺側から他方
の長辺側に向かって注入される。複数のエアベント３７
は、ゲート３２が配置されたキャビティ３１の一方の長
辺を除いた３辺に沿って配置されている。
【００３９】次に、本実施形態の半導体装置１Ａの製造
について、図９乃至図１６を用いて説明する。図９、図
１０、図１１及び図１６は半導体装置の製造を説明する
ための模式的断面図であり、図１２乃至図１５はトラン
スファ・モールド一括方式で樹脂封止体を形成する時の
樹脂の流れを示す図（（Ａ）は模式的平面図，（Ｂ）は
模式的断面図）である。
【００４０】まず、図３に示す基板２０を準備する。次
に、基板２０の一主面２０Ｘの各製品形成領域のチップ
搭載領域に例えばエポキシ系の熱硬化性樹脂からなる接
着層１２を形成し、その後、各チップ搭載領域に接着層
１２を介在して半導体チップ１０を搭載し、その後、熱
処理を施して接着層１２を硬化させて、図９（Ａ）に示
すように、各チップ搭載領域に半導体チップ１０を接着
固定する。この工程において、基板２０は例えば１５０
℃程度に加熱されるため、半導体チップ１０の電極パッ
ド１１の表面及び基板２０の接続部３の表面に自然酸化
膜が形成される。また、樹脂膜４に含まれていた油脂分
及び有機溶媒などの不純物がアウトガスとなって放出さ
れ、基板２０の一主面２Ｘ、接続部３の表面及び電極パ
ッド１１の表面等が汚染される。
【００４１】次に、図９（Ｂ）に示すように、半導体チ
ップ１０の電極パッド１１の表面及び基板２０の接続部
３の表面に清浄処理を施して、これらの表面に残留する
自然酸化膜や油脂分及び有機溶媒等の不純物を除去す
る。この清浄処理は、例えば酸素又はアルゴンガスを用
いたプラズマクリーニング法で行う。
【００４２】次に、図１０（Ａ）に示すように、半導体
チップ１０の電極パッド１１と基板２０の接続部３とを
ボンディングワイヤ１３で電気的に接続する。この工程
において、半導体チップ１０の電極パッド１１の表面及
び基板２０の接続部３の表面に残留する自然酸化膜や油
脂分及び有機溶媒等の不純物が前段の清浄工程にて除去
されているので、ワイヤボンディング工程の接続信頼性
が向上する。また、この工程において、基板２０は例え
ば１２５℃程度に加熱されるため、樹脂膜４に含まれて
いた油脂分及び有機溶媒等の不純物がアウトガスとなっ
て放出され、基板２０の一主面２０Ｘ等が汚染される。
また、この工程において、基板２０の一主面２０Ｘに複
数の半導体チップ１０が実装される。
【００４３】次に、図１０（Ｂ）に示すように、基板２
０の一主面２０に清浄処理を施して、基板２０の一主面
２０Ｘに残留している油脂分及び有機等の不純物を除去
する。この清浄処理は、酸素又はアルゴンガスを用いた
プラズマクリーニング法で行う。プラズマクリーニング
法は、油脂分等の不純物を除去できると共に、基板２０
の一主面２０Ｘの表面を粗面化することができる。
【００４４】次に、図１１に示すように、成形金型３０
の上型３０Ａと下型３０Ｂとの間に基板２０を位置決め
し、基板２０の一主面２０Ｘ上に実装された複数の半導
体チップ１０を基板２０と共に成形金型２０のキャビテ
ィ３１の内部に配置する。この時、基板２０は下型３０
Ｂに設けられた基板搭載領域３９に搭載される。
【００４５】次に、ポット３８から、カル３５、メイン
ランナー３４、サブランナー３３及びゲート３２を通し
てキャビティ３１の内部に例えばエポキシ系の熱硬化性
樹脂を注入して、基板２０の一主面２０Ｘに実装された
複数の半導体チップ１０を一括封止する樹脂封止体２４
を形成する。
【００４６】この工程において、図１２に示すように、
キャビティ３１の内部の全域にわたって樹脂２４Ａが均
一に充填されるように、キャビティ３１の互いに対向す
る２つの長辺のうちの一方の長辺に沿って複数のゲート
３２が設けられているため、樹脂２４Ａは、キャビティ
３１の内部に基板２０の一方の長辺側から他方の長辺側
に向かって注入される。この時、半導体チップ１０は、
互いに対向する２つの辺が樹脂２４Ａの注入方向Ｓに対
してほぼ直角に交差する配置となっている。
【００４７】キャビティ３１の内部に注入された樹脂２
４Ａは、図１２乃至図１４に示すように基板２０の一方
の長辺側から他方の長辺側に向かって流れ、図１５に示
すようにキャビティ３１の内部に充填される。
【００４８】キャビティ３１の内部に注入された樹脂２
４Ａは、半導体チップ１０の一主面１０Ｘ及び側面に沿
って流れる。半導体チップ１０の一主面１０Ｘ及び側面
に沿って流れる樹脂２４Ａは半導体チップ１０間に流れ
込むが、半導体チップ１０の一主面１０Ｘに沿って流れ
る樹脂２４Ａは半導体チップ１０の側面に沿って流れる
樹脂２４Ａよりも流速が遅いため、半導体チップ１０の
一主面１０Ｘに沿って流れる樹脂２４Ａと半導体チップ
１０の側面に沿って流れる樹脂２４Ａとが交わる所（図
１４参照）でボイド２４Ｂが発生する。一方、基板２０
の一主面２０に残留する油脂分等の不純物は前述の清浄
工程において除去されており、更に基板２０の一主面２
０Ｘは粗面化されているため、基板２０の一主面２０Ｘ
に対して樹脂２４Ａの濡れ性が向上している。このた
め、樹脂２４Ａの注入方向Ｓに対して半導体チップ１０
によって影となる所に半導体チップ１０の側面に沿って
流れる樹脂２４Ａが廻り込み易くなる。従って、半導体
チップ１０の一主面１０Ｘに沿って流れる樹脂２４Ａと
半導体チップ１０の側面に沿って流れる樹脂２４Ａとが
交わる所（図１４参照）で発生したボイド２４Ｂは基板
２０の一主面２Ｘから離間される。このように基板２０
の一主面２Ｘから離間したボイド２４Ｂは、樹脂注入過
程において樹脂２４Ａの流れによって移動し易くなるた
め、図１５に示すように、半導体チップ１０によって影
となる所にはボイド２４Ｂは残存しない。基板２０の一
主面２０Ｘから離間したボイド２４Ｂは樹脂２４の流れ
によって移動しながら徐々に小さくなり、温度サイクル
試験時においてポップコーン現象を起こさない程度まで
小さくなる。
【００４９】即ち、樹脂封止体２４を形成する工程の前
に、基板２０の一主面２０Ｘに清浄処理を施して、基板
２０の一主面２０Ｘに残留する油脂分等の不純物を除去
することにより、基板２０の一主面２０Ｘに対する樹脂
２４Ａの濡れ性が向上し、半導体チップ１０の側面に沿
って流れる樹脂２４Ａが樹脂２４Ａの注入方向Ｓに対し
て半導体チップ１０によって影となる所に廻り込み易く
なるため、半導体チップ１０の一主面１０Ｘに沿って流
れる樹脂２４Ａと半導体チップ１０の側面に沿って流れ
る樹脂２４Ａとが交わる個所に発生したボイド２４Ｂは
基板２０の一主面２０Ｘから排除される。
【００５０】また、清浄処理をプラズマクリーニング法
で行うことにより、基板２０の一主面２０Ｘに残留する
油脂分等の不純物を除去することができると共に、基板
２０の一主面２０Ｘの表面が粗面化されるので、基板２
０の一主面２０Ｘに対する樹脂２４Ａの濡れ性が更に向
上する。樹脂２４Ａの濡れ性は、流動する面に残留する
油脂分等の不純物を除去することによって高くなり、ま
た、流動する面を粗くすることによって高くなる。但
し、当然ではあるが、粗面化による樹脂の濡れ性の向上
には限度がある。
【００５１】次に、図１６（Ａ）に示すように、基板２
０の裏面に配置された電極パッド５の表面上に突起状電
極１５を例えばボール供給法で形成し、その後、一括封
止した樹脂封止体２４がダイシングシート２５と向かい
合う状態でダイシングシート２５に基板２０を接着固定
し、その後、図１６（Ｂ）に示すように、ダイシング装
置で樹脂封止体２４及び基板２０を各半導体チップ１０
毎（各製品形成領域毎）に同時に分割する。この工程に
より、図１乃至図３に示す半導体装置１Ａがほぼ完成す
る。このように、本実施形態によれば、以下の効果が得
られる。
【００５２】半導体装置１Ａの製造方法において、基板
２０の一主面２０Ｘ上に一主面２０の一方の長辺側から
この一方の長辺と対向する他方の長辺側に向かって所定
の間隔を置いて実装された複数の半導体チップ１０を、
基板２０と共に成形金型３０のキャビティ３１の内部に
配置し、その後、キャビティ３１の内部に基板２０の一
主面２０Ｘの一方の長辺側から他方の長辺側に向かって
樹脂２４Ａを注入して、複数の半導体チップ１０を一括
封止する樹脂封止体２４を形成する工程を備え、更に、
樹脂封止体２４を形成する工程の前に、基板２０の一主
面２０Ｘに残留する不純物をプラズマクリーニング法に
て除去する工程を備える。
【００５３】これにより、基板２０の一主面２０Ｘに残
留していた油脂分及び有機溶媒等の不純物を除去し、基
板２０の一主面２０Ｘに樹脂２４Ａとの濡れ性が高い材
料をより多く露出させ、または基板２０の一主面２０Ｘ
に微細な凹凸を有する状態にすることによって、樹脂２
４Ａと基板２０の一主面２０Ｘとの濡れ性を高くし、樹
脂２４Ａの注入に伴う流れによって、樹脂２４Ａ中のボ
イドの排除をより促進することができる。この結果、半
導体装置１Ａの歩留まりの向上を図ることができる。
【００５４】なお、本実施形態では、一主面２０Ｘに樹
脂膜４を有する基板２０を用いた例について説明した
が、樹脂基板であれば一主面２０Ｘに樹脂膜４を有さな
くとも、製造工程における熱処理によって樹脂基板に含
まれていた油脂分及び有機溶媒等の不純物がアウトガス
となって放出する。
【００５５】また、本実施形態では、基板２０としてガ
ラエポ基板を用いた例について説明したが、本発明は基
板２０としてＢＴ樹脂からなる基板を用いた場合におい
ても有効である。
【００５６】また、基板２０として樹脂テープを用いた
場合、樹脂封止体の硬化収縮によって反りが激しくなる
ので、フィラーの添加量を増加しなければならない。こ
のような場合、樹脂の流動性が低下すため、ボイドが発
生し易くなる。
【００５７】（実施形態２）図１７は本発明の実施形態
２である半導体装置の模式的断面図である。図１７に示
すように、本実施形態の半導体装置１Ｂは、基本的に前
述の実施形態１と同様の構成となっており、以下の構成
が異なっている。
【００５８】即ち、基板２の一主面２Ｘに接着層１２を
介在して半導体チップ１０が接着固定され、半導体チッ
プ１０の一主面１０に接着層４２を介在して半導体チッ
プ４０が接着固定されている。半導体チップ４２は半導
体チップ１０よりも小さい平面サイズで形成されてい
る。半導体チップ４２の一主面に配置された電極パッド
４１は、基板２０の一主面２０Ｘに形成された接続部３
にボンディングワイヤ４３を介して電気的に接続されて
いる。半導体チップ１０及び４２は樹脂封止体１４によ
って封止されている。
【００５９】以下、半導体装置１Ｂの製造について、図
１８及び図１９を用いて説明する。図１８及び図１９は
半導体装置の製造を説明するたの模式的断面図である。
【００６０】まず、基板２０を準備し、その後、基板２
０の一主面２０Ｘの各製品形成領域のチップ搭載領域に
例えばエポキシ系の熱硬化性樹脂からなる接着層１２を
形成し、その後、チップ搭載領域に接着層１２介在して
半導体チップ１０を搭載し、その後、熱処理を施して接
着層１２を硬化させて、チップ搭載領域に半導体チップ
１０を接着固定する。この工程において、基板２０は例
えば１８０℃程度に加熱されるため、半導体チップ１０
の電極パッド１１の表面及び基板２０の接続部３の表面
に自然酸化膜が形成される。また、樹脂膜４に含まれて
いた油脂分及び有機溶媒などの不純物がアウトガスとな
って放出され、基板２０の一主面、接続部３の表面及び
電極パッド１１の表面等が汚染される。
【００６１】次に、各半導体チップ１０の一主面１０Ｘ
に例えばエポキシ系の熱硬化性樹脂からなる接着層４２
を形成し、その後、半導体チップ１０の一主面１０Ｘに
接着層４２を介在して半導体チップ４０を搭載し、その
後、熱処理を施して接着層４２を硬化させて、図１８
（Ａ）に示すように、半導体チップ１０に半導体チップ
４２を接着固定する。この工程において、基板２０は例
えば１８０℃程度に加熱されるため、半導体チップ１０
の電極パッド１１の表面及び基板２０の接続部３の表面
に自然酸化膜が形成される。また、樹脂膜４に含まれて
いた油脂分などの不純物がアウトガスとなって放出さ
れ、基板２０の一主面、接続部３の表面及び電極パッド
１１の表面等が汚染される。
【００６２】次に、図１８（Ｂ）に示すように、酸素又
はアルゴンガスを用いたプラズマクリーニング法にて、
半導体チップ１０及び４２の電極パッド（１１，４１）
の表面及び基板２０の接続部３の表面に残留している不
純物を除去する。
【００６３】次に、図１９（Ａ）に示すように、半導体
チップ１０の電極パッド１１と基板２０の接続部３とを
ボンディングワイヤ１３で電気的に接続すると共に、半
導体チップ４０の電極パッド４１と基板２０の接続部３
とをボンディングワイヤ１３で電気的に接続する。この
工程において、基板２０は例えば１２５℃程度に加熱さ
れるため、樹脂膜４に含まれていた油脂分などの不純物
がアウトガスとなって放出され、基板２０の一主面等が
汚染される。
【００６４】次に、図１９（Ｂ）に示すように、酸素又
はアルゴンガスを用いたプラズマクリーニング法にて、
基板２０の一主面２０Ｘに残留している不純物を除去す
る。この工程において、プラズマクリーニング法は、基
板２０の一主面２０Ｘを粗面化することができるので、
不純物の除去及び基板２０の一主面２０Ｘの粗面化を行
うことができる。
【００６５】次に、前述の実施形態と同様に、成形金型
３０の上型３０Ａと下型３０Ｂとの間に基板２０を位置
決めし、基板２０の一主面２０Ｘ上に実装された複数の
半導体チップ１０と、各半導体チップ１０に夫々積層さ
れた複数の半導体チップ４０とを、基板２０と共に成形
金型２０のキャビティ３１の内部に配置し、その後、ポ
ット３８から、カル３５、メインランナー３４、サブラ
ンナー３３及びゲート３２を通してキャビティ３１の内
部に樹脂を注入して、基板２０の一主面２０Ｘに実装さ
れた複数の半導体チップ１０及び４０を一括封止する樹
脂封止体を形成する。
【００６６】この後、前述の実施形態１と同様の工程を
施すことにより、図１７に示す半導体装置１Ｂが形成さ
れる。本実施形態の半導体装置１Ｂの製造において、基
板２０の一主面２０Ｘ上に２つの半導体チップ（１０，
４０）が積層されているので、樹脂２４Ａの注入方向Ｓ
に対して半導体チップ１０及び４０によって影となる部
分にボイドが発生し易いが、樹脂封止体を形成する工程
の前に、基板２０の一主面２０Ｘにプラズマクリーニン
グ法で清浄処理を施すことにより、前述の実施形態１と
同様の効果が得られる。
【００６７】（実施形態３）図２０は本発明の実施形態
３である半導体装置の模式的断面図である。図２０に示
すように、本実施形態の半導体装置１Ｃは、基本的に前
述の実施形態２と同様の構成となっており、以下の構成
が異なっている。
【００６８】即ち、基板２０の一主面２Ｘに突起状電極
５３を介在して半導体チップ５０が実装され、半導体チ
ップ５０の一主面と対向する他の主面（裏面）に接着層
１２を介在して半導体チップ１０が接着固定されてい
る。半導体チップ５０はその一主面に配置された電極パ
ッド５０は、基板２０の一主面２Ｘに配置された電極パ
ッド３Ａに突起状電極５３を介在して電気的に接続され
ている。半導体チップ５０と基板２０との間には、例え
ばエポキシ系の熱硬化性樹脂５２が充填されている。半
導体チップ１０の電極パッド１１は、ボンディングワイ
ヤ１３を介して基板２０の接続部３に電気的に接続され
ている。半導体チップ５０及び１０は樹脂封止体２によ
って封止されている。
【００６９】以下、半導体装置１Ｃの製造について、図
２１及び図２２を用いて説明する。図２１及び図２２は
半導体装置の製造を説明するたの模式的断面図である。
【００７０】まず、基板２０を準備し、その後、基板２
０の一主面２０Ｘの各製品形成領域のチップ搭載領域に
配置された電極パッド３Ａと半導体チップ５０の一主面
に配置された電極パッド５１との間に突起状電極５３を
介在した状態で突起状電極５３を溶融して、基板２０の
一主面の各製品形成領域に半導体チップ５１を実装す
る。この工程において、基板２０は例えば２０５℃程度
に加熱されるため、基板２０の接続部３の表面に自然酸
化膜が形成される。また、樹脂膜４に含まれていた油脂
分及び有機溶媒どの不純物がアウトガスとなって放出さ
れ、基板２０の一主面、接続部３の表面等が汚染され
る。
【００７１】次に、半導体チップ５０と基板２０との間
に例えばエポキシ系の熱硬化性樹脂５２を充填し、その
後、熱処理を施して熱硬化性樹脂５２を硬化させる。こ
の工程において、基板２０は例えば１５０℃程度に加熱
されるため、基板２０の接続部３の表面に自然酸化膜が
形成される。また、樹脂膜４に含まれていた油脂分及び
有機溶媒どの不純物がアウトガスとなって放出され、基
板２０の一主面、接続部３の表面等が汚染される。
【００７２】次に、各半導体チップ５０の裏面に例えば
エポキシ系の熱硬化性樹脂からなる接着層４２を形成
し、その後、半導体チップ５０の裏面に接着層１０を介
在して半導体チップ１０を搭載し、その後、熱処理を施
して接着層１０を硬化させて、図２１（Ａ）に示すよう
に、半導体チップ１０に半導体チップ４２を接着固定す
る。この工程において、基板２０は例えば１８０℃程度
に加熱されるため、半導体チップ１０の電極パッド１１
の表面及び基板２０の接続部３の表面に自然酸化膜が形
成される。また、樹脂膜４に含まれていた油脂分などの
不純物がアウトガスとなって放出され、基板２０の一主
面、接続部３の表面及び電極パッド１１の表面等が汚染
される。
【００７３】次に、図２１（Ｂ）に示すように、酸素又
はアルゴンガスを用いたプラズマクリーニング法にて、
半導体チップ１０の電極パッド１１の表面及び基板２０
の接続部３の表面に残留している不純物を除去する。
【００７４】次に、図２２（Ａ）に示すように、半導体
チップ１０の電極パッド１１と基板２０の接続部３とを
ボンディングワイヤ１３で電気的に接続する。この工程
において、基板２０は例えば１２５℃程度に加熱される
ため、樹脂膜４に含まれていた油脂分などの不純物がア
ウトガスとなって放出され、基板２０の一主面等が汚染
される。
【００７５】次に、図２２（Ｂ）に示すように、酸素又
はアルゴンガスを用いたプラズマクリーニング法にて、
基板２０の一主面２０Ｘに残留している不純物を除去す
る。この工程において、プラズマクリーニング法は、基
板２０の一主面２０Ｘを粗面化することができるので、
不純物の除去及び基板２０の一主面２０Ｘの粗面化を行
うことができる。
【００７６】次に、前述の実施形態と同様に、成形金型
３０の上型３０Ａと下型３０Ｂとの間に基板２０を位置
決めし、基板２０の一主面２０Ｘ上に実装された複数の
半導体チップ５０と、各半導体チップ５０に夫々積層さ
れた複数の半導体チップ１０とを、基板２０と共に成形
金型２０のキャビティ３１の内部に配置し、その後、ポ
ット３８から、カル３５、メインランナー３４、サブラ
ンナー３３及びゲート３２を通してキャビティ３１の内
部に樹脂を注入して、基板２０の一主面２０Ｘに実装さ
れた複数の半導体チップ５０及び１０を一括封止する樹
脂封止体を形成する。
【００７７】この後、前述の実施形態１と同様の工程を
施すことにより、図２０に示す半導体装置１Ｃが形成さ
れる。本実施形態の半導体装置１Ｃの製造において、基
板２０の一主面２０Ｘ上に２つの半導体チップ（５０，
１０）が積層されているので、樹脂２４Ａの注入方向Ｓ
に対して半導体チップ５０及び１０によって影となる部
分にボイドが発生し易いが、樹脂封止体を形成する工程
の前に、基板２０の一主面２０Ｘにプラズマクリーニン
グ法で洗浄処理を施すことにより、前述の実施形態１と
同様の効果が得られる。
【００７８】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。例えば、本発明は、ＣＳＰ構造の半導体装置の製
造技術に適用することができる。また、本発明は、基板
上に複数の半導体チップを実装したＭＣＭ構造の半導体
装置の製造技術に適用することができる。
【００７９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、半導体装置の歩留
まりの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の概略構
成を示す図（（Ａ）は樹脂封止体を除去した状態の模式
的平面図，（Ｂ）は（Ａ）のａ−ａ線に沿う模式的断面
図）である。
【図２】図１（Ｂ）の一部を拡大した模式的断面図であ
る。
【図３】実施形態１である半導体装置の製造に用いられ
る基板（分割用基板）の模式的平面図である。
【図４】図３の一部を拡大した模式的断面図である。
【図５】図４のｂ−ｂ線に沿う模式的断面図である。
【図６】実施形態１である半導体装置の製造に用いられ
る成形金型の上型の概略構成を示す模式的平面図であ
る。
【図７】実施形態１である半導体装置の製造に用いられ
る成形金型の下型の概略構成を示す模式的平面図であ
る。
【図８】実施形態１である半導体装置の製造に用いられ
る成形金型の概略構成を示す模式的断面図である。
【図９】（Ａ），（Ｂ）は実施形態１である半導体装置
の製造を説明するための模式的断面図である。
【図１０】（Ａ），（Ｂ）は実施形態１である半導体装
置の製造を説明するための模式的断面図である。
【図１１】実施形態１である半導体装置の製造を説明す
るための模式的断面図である。
【図１２】実施形態１である半導体装置の製造におい
て、樹脂封止工程を説明するための図（（Ａ）は模式的
平面図，（Ｂ）は模式的断面図）である。
【図１３】実施形態１である半導体装置の製造におい
て、樹脂封止工程を説明するための図（（Ａ）は模式的
平面図，（Ｂ）は模式的断面図）である。
【図１４】実施形態１である半導体装置の製造におい
て、樹脂封止工程を説明するための図（（Ａ）は模式的
平面図，（Ｂ）は模式的断面図）である。
【図１５】実施形態１である半導体装置の製造におい
て、樹脂封止工程を説明するための図（（Ａ）は模式的
平面図，（Ｂ）は模式的断面図）である。
【図１６】（Ａ），（Ｂ）は実施形態１である半導体装
置の製造を説明するための模式的断面図である。
【図１７】本発明の実施形態２である半導体装置の概略
構成を示す模式的断面図である。
【図１８】（Ａ），（Ｂ）は実施形態２である半導体装
置の製造を説明するための模式的断面図である。
【図１９】（Ａ），（Ｂ）は実施形態２である半導体装
置の製造を説明するための模式的断面図である。
【図２０】本発明の実施形態３である半導体装置の概略
構成を示す模式的断面図である。
【図２１】（Ａ），（Ｂ）は実施形態３である半導体装
置の製造を説明するための模式的断面図である。
【図２２】実施形態３である半導体装置の製造を説明す
るための模式的断面図である。
【図２３】従来の半導体装置の製造において、樹脂封止
工程を説明するための図（（Ａ）は模式的平面図，
（Ｂ）は模式的断面図）である。
【図２４】従来の半導体装置の製造において、樹脂封止
工程を説明するための図（（Ａ）は模式的平面図，
（Ｂ）は模式的断面図）である。
【図２５】従来の半導体装置の製造において、樹脂封止
工程を説明するための図（（Ａ）は模式的平面図，
（Ｂ）は模式的断面図）である。
【図２６】従来の半導体装置の製造において、樹脂封止
工程を説明するための図（（Ａ）は模式的平面図，
（Ｂ）は模式的断面図）である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ…半導体装置、２，２０…基板、３…
接続部、４，６…樹脂層、５…電極パッド、１０…半導
体チップ、１１…電極パッド、１２…接着層、１３…ボ
ンディングワイヤ、１４…樹脂封止体、２１…樹脂封止
体形成領域、２２…製品形成領域、２３…チップ搭載領
域、３０…成形金型、３２…キャビティ、３３…ゲー
ト、３３…サブランナー、３４…メインランナー、３５
…カル、３６…連結ランナー、３７…エアーベント、３
８…ポット、３９…基板搭載領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 葛西 紀彦 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F061 AA01 BA03 CA21 CB02 CB12 CB13

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 基板の一主面上に前記一主面の第１辺側
    から前記第１辺と対向する第２辺側に向かって所定の間
    隔を置いて実装された複数の半導体チップを、前記基板
    と共に成形金型のキャビティの内部に配置し、その後、
    前記キャビティの内部に前記基板の一主面の第１辺側か
    ら第２辺側に向かって樹脂を注入して、前記複数の半導
    体チップを一括封止する樹脂封止体を形成する工程を備
    え、 更に、前記樹脂封止体を形成する工程の前に、前記基板
    の一主面に残留する不純物を除去する工程を備えたこと
    を特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、 前記基板の一主面に残留する不純物を除去する工程は、
    プラズマクリーニング法で行うことを特徴とする半導体
    装置の製造方法。
  3. 【請求項３】 請求項３に記載の半導体装置の製造方法
    において、 前記プラズマクリーニング法は、前記基板の一主面に残
    留する不純物を除去すると共に、前記基板の一主面を粗
    面化するものであることを特徴とする半導体装置の製造
    方法。
  4. 【請求項４】 請求項１に記載の半導体装置の製造方法
    において、 更に、前記樹脂封止体を形成する工程の前に、前記基板
    の一主面上に前記複数の半導体チップを実装する工程を
    備え、 前記基板の一主面に残留する不純物を除去する工程は、
    前記複数の半導体チップを実装する工程の後であって、
    前記樹脂封止体を形成する工程の前に行うことを特徴と
    する半導体装置の製造方法。
  5. 【請求項５】 請求項４に記載の半導体装置の製造方法
    において、 前記複数の半導体チップを実装する工程は、前記配線基
    板の一主面に前記半導体チップを接着固定する工程と、
    前記半導体チップの一主面に形成された電極パッドと前
    記配線基板の一主面に形成された接続部とをボンディン
    グワイヤで電気的に接続する工程とを含むことを特徴と
    する半導体装置の製造方法。
  6. 【請求項６】 請求項５に記載の半導体装置の製造方法
    において、 更に、前記半導体チップを接着固定する工程の後であっ
    て、前記ボンディングワイヤで電気的に接続する工程の
    前に、前記半導体チップの電極パッドの表面及び前記基
    板の接続部の表面に残留する不純物をプラズマクリーニ
    ング法で除去する工程を備えたことを特徴とする半導体
    装置の製造方法。
  7. 【請求項７】 請求項１に記載の半導体装置の製造方法
    において、 前記基板は、樹脂基板であることを特徴とする半導体装
    置の製造方法。
  8. 【請求項８】 請求項１に記載の半導体装置の製造方法
    において、 前記基板は、その一主面に樹脂膜を有することを特徴と
    する半導体装置の製造方法。
  9. 【請求項９】 請求項１に記載の半導体装置の製造方法
    において、 前記半導体チップは、平面が方形状で形成され、 前記半導体チップの互いに対向する２つの辺は、前記樹
    脂の注入方向に対して交差していることを特徴とする半
    導体装置の製造方法。
  10. 【請求項１０】 請求項１に記載の半導体装置の製造方
    法において、 前記樹脂は、多数のフィラーが混入されていることを特
    徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項１に記載の半導体装置の製造方
    法において、 前記樹脂は、多数のフィラーが混入されたエポキシ系の
    熱硬化性樹脂であることを特徴とする半導体装置の製造
    方法。
  12. 【請求項１２】 請求項１に記載の半導体装置の製造方
    法において、 更に、前記樹脂封止体を形成する工程の後に、前記樹脂
    封止体及び前記基板を前記各半導体チップ毎に分割する
    工程を備えたことを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 基板の一主面上に前記一主面の第１辺
    側から前記第１辺と対向する第２辺側に向かって所定の
    間隔を置いて実装された複数の半導体チップを前記基板
    と共に成形金型のキャビティの内部に配置し、その後、
    前記キャビティの内部に前記基板の一主面の第１辺側か
    ら第２辺側に向かって樹脂を注入して、前記複数の半導
    体チップを一括封止する樹脂封止体を形成する工程を備
    え、 更に、前記樹脂封止体を形成する工程の前に、前記基板
    の一主面に粗面化処理を施す工程を備えたことを特徴と
    する半導体装置の製造方法。
  14. 【請求項１４】 請求項１３に記載の半導体装置の製造
    方法において、 前記粗面化処理は、プラズマクリーニング法で行うこと
    を特徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項１４に記載の半導体装置の製造
    方法において、 前記プラズマクリーニング法は、前記基板の一主面に残
    留する不純物を除去すると共に、前記基板の一主面を粗
    面化するものであることを特徴とする半導体装置の製造
    方法。
  16. 【請求項１６】 請求項１３に記載の半導体装置の製造
    方法において、 更に、前記樹脂封止体を形成する工程の前に、前記配線
    基板の一主面上に前記複数の半導体チップを実装する工
    程を備え、 前記粗面化処理を施す工程は、前記複数の半導体チップ
    を実装する工程の後であって、前記樹脂封止体を形成す
    る工程の前に行うことを特徴とする半導体装置の製造方
    法。
  17. 【請求項１７】 請求項１６に記載の半導体装置の製造
    方法において、 前記複数の半導体チップを実装する工程は、前記配線基
    板の一主面に前記半導体チップを接着固定する工程と、
    前記半導体チップの一主面に形成された電極パッドと前
    記配線基板の一主面に形成された接続部とをボンディン
    グワイヤで電気的に接続する工程とを含むことを特徴と
    する半導体装置の製造方法。
  18. 【請求項１８】 請求項１７に記載の半導体装置の製造
    方法において、 更に、前記半導体チップを接着固定する工程の後であっ
    て、前記ボンディングワイヤで電気的に接続する工程の
    前に、前記半導体チップの電極パッドの表面及び前記基
    板の接続部の表面にプラズマクリーニング法で洗浄処理
    を施す工程を備えたことを特徴とする半導体装置の製造
    方法。
  19. 【請求項１９】 請求項１３に記載の半導体装置の製造
    方法において、 前記基板は、樹脂基板であることを特徴とする半導体装
    置の製造方法。
  20. 【請求項２０】 請求項１３に記載の半導体装置の製造
    方法において、 前記基板は、その一主面に樹脂層を有することを特徴と
    する半導体装置の製造方法。
  21. 【請求項２１】 請求項１３に記載の半導体装置の製造
    方法において、 前記半導体チップは、平面が方形状で形成され、 前記半導体チップの互いに対向する２つの辺は、前記樹
    脂の注入方向に対して交差していることを特徴とする半
    導体装置の製造方法。
  22. 【請求項２２】 請求項１３に記載の半導体装置の製造
    方法において、 前記樹脂は、多数のフィラーが混入されていることを特
    徴とする半導体装置の製造方法。
  23. 【請求項２３】 請求項１３に記載の半導体装置の製造
    方法において、 前記樹脂は、多数のフィラーが混入されたエポキシ系の
    熱硬化性樹脂であることを特徴とする半導体装置の製造
    方法。
  24. 【請求項２４】 請求項１３に記載の半導体装置の製造
    方法において、 更に、前記樹脂封止体を形成する工程の後に、前記樹脂
    封止体及び前記基板を前記各半導体チップ毎に分割する
    工程を備えたことを特徴とする半導体装置の製造方法。
  25. 【請求項２５】 基板の一主面上に前記一主面の第１辺
    側から前記第１辺と対向する第２辺側に向かって所定の
    間隔を置いて実装された複数の第１半導体チップと、前
    記各第１半導体チップ上に夫々積層された複数の第２半
    導体チップとを、前記基板と共に成形金型のキャビティ
    の内部に配置し、その後、前記キャビティの内部に前記
    基板の一主面の第１辺側から第２辺側に向かって樹脂を
    注入して、前記複数の半導体チップを一括封止する樹脂
    封止体を形成する工程を備え、 更に、前記樹脂封止体を形成する工程の前に、前記基板
    の一主面に残留する不純物を除去する工程を備えたこと
    を特徴とする半導体装置の製造方法。
  26. 【請求項２６】 請求項２５に記載の半導体装置の製造
    方法において、 前記基板の一主面に残留する不純物を除去する工程はプ
    ラズマクリーニング法で行うことを特徴とする半導体装
    置の製造方法。
  27. 【請求項２７】 基板の一主面上に前記一主面の第１辺
    側から前記第１辺と対向する第２辺側に向かって所定の
    間隔を置いて実装された複数の第１半導体チップと、前
    記各第１半導体チップ上に夫々積層された複数の第２半
    導体チップとを、前記基板と共に成形金型のキャビティ
    の内部に配置し、その後、前記キャビティの内部に前記
    基板の一主面の第１辺側から第２辺側に向かって樹脂を
    注入して、前記複数の半導体チップを一括封止する樹脂
    封止体を形成する工程を備え、 更に、前記樹脂封止体を形成する工程の前に、前記基板
    の一主面に粗面化処理を施す工程を備えたことを特徴と
    する半導体装置の製造方法。
  28. 【請求項２８】 請求項２７に記載の半導体装置の製造
    方法において、 前記粗面化処理は、プラズマクリーニング法で行うこと
    を特徴とする半導体装置の製造方法。
JP2000301952A 2000-10-02 2000-10-02 半導体装置の製造方法 Expired - Fee Related JP3621034B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000301952A JP3621034B2 (ja) 2000-10-02 2000-10-02 半導体装置の製造方法
TW090123961A TW516133B (en) 2000-10-02 2001-09-27 Method of manufacturing semiconductor device
KR1020010060371A KR20020026838A (ko) 2000-10-02 2001-09-28 반도체 장치의 제조 방법
US09/965,221 US6835596B2 (en) 2000-10-02 2001-09-28 Method of manufacturing a semiconductor device
KR1020080036385A KR20080036980A (ko) 2000-10-02 2008-04-18 반도체 장치의 제조 방법
KR1020080073112A KR20080075482A (ko) 2000-10-02 2008-07-25 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000301952A JP3621034B2 (ja) 2000-10-02 2000-10-02 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004074475A Division JP2004186707A (ja) 2004-03-16 2004-03-16 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2002110721A true JP2002110721A (ja) 2002-04-12
JP3621034B2 JP3621034B2 (ja) 2005-02-16
JP2002110721A5 JP2002110721A5 (ja) 2005-02-24

Family

ID=18783401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000301952A Expired - Fee Related JP3621034B2 (ja) 2000-10-02 2000-10-02 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6835596B2 (ja)
JP (1) JP3621034B2 (ja)
KR (3) KR20020026838A (ja)
TW (1) TW516133B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
JP2008112928A (ja) * 2006-10-31 2008-05-15 Sanyo Electric Co Ltd 回路装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7495344B2 (en) * 2004-03-18 2009-02-24 Sanyo Electric Co., Ltd. Semiconductor apparatus
KR101497936B1 (ko) * 2007-08-28 2015-03-03 에이전시 포 사이언스, 테크놀로지 앤드 리서치 유기 전자 소자 또는 광전자 소자의 제조 방법
US8541263B1 (en) * 2008-08-22 2013-09-24 Altera Corporation Thermoset molding for on-package decoupling in flip chips
US20120154974A1 (en) * 2010-12-16 2012-06-21 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing
JP5708815B2 (ja) * 2011-09-29 2015-04-30 トヨタ自動車株式会社 半導体装置
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11049898B2 (en) 2017-04-01 2021-06-29 Ningbo Sunny Opotech Co., Ltd. Systems and methods for manufacturing semiconductor modules
KR102334464B1 (ko) 2017-04-12 2021-12-02 닝보 써니 오포테크 코., 엘티디. 카메라 모듈, 이의 성형된 감광성 어셈블리 및 제조 방법, 그리고 전자 장치
US10804305B2 (en) 2018-04-23 2020-10-13 Sunny Opotech North America Inc. Manufacture of semiconductor module with dual molding
JP7284514B2 (ja) * 2020-05-11 2023-05-31 アピックヤマダ株式会社 樹脂モールド装置及びクリーニング方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243627A (ja) * 1986-04-14 1987-10-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 有機表面の粗面化方法
JPS63128014U (ja) * 1987-02-17 1988-08-22
JPH0673167A (ja) * 1992-08-27 1994-03-15 Hitachi Chem Co Ltd 電子部品封止用エポキシ樹脂成形材料及びその製造方法
JPH06151477A (ja) * 1992-11-04 1994-05-31 Clarion Co Ltd 半導体装置
JPH08153742A (ja) * 1992-10-20 1996-06-11 M Tex Matsumura Kk 電子部品樹脂モールド方法
JPH10270476A (ja) * 1997-03-27 1998-10-09 Matsushita Electric Ind Co Ltd チップの片面モールド装置
JP2000012578A (ja) * 1998-06-25 2000-01-14 Nec Corp 半導体パッケージの製造方法およびその成形用金型
JP2000025074A (ja) * 1998-07-14 2000-01-25 Aoi Denshi Kk モールド装置、モールド方法、モールドされた半導体装置の切断方法及び半導体装置の作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3541491B2 (ja) 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JPH10116940A (ja) * 1996-10-09 1998-05-06 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
US5969427A (en) * 1998-02-05 1999-10-19 Micron Technology, Inc. Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device
US6344162B1 (en) * 1998-07-10 2002-02-05 Apic Yamada Corporation Method of manufacturing semiconductor devices and resin molding machine
US6338813B1 (en) * 1999-10-15 2002-01-15 Advanced Semiconductor Engineering, Inc. Molding method for BGA semiconductor chip package
US6462421B1 (en) * 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243627A (ja) * 1986-04-14 1987-10-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 有機表面の粗面化方法
JPS63128014U (ja) * 1987-02-17 1988-08-22
JPH0673167A (ja) * 1992-08-27 1994-03-15 Hitachi Chem Co Ltd 電子部品封止用エポキシ樹脂成形材料及びその製造方法
JPH08153742A (ja) * 1992-10-20 1996-06-11 M Tex Matsumura Kk 電子部品樹脂モールド方法
JPH06151477A (ja) * 1992-11-04 1994-05-31 Clarion Co Ltd 半導体装置
JPH10270476A (ja) * 1997-03-27 1998-10-09 Matsushita Electric Ind Co Ltd チップの片面モールド装置
JP2000012578A (ja) * 1998-06-25 2000-01-14 Nec Corp 半導体パッケージの製造方法およびその成形用金型
JP2000025074A (ja) * 1998-07-14 2000-01-25 Aoi Denshi Kk モールド装置、モールド方法、モールドされた半導体装置の切断方法及び半導体装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
US7105384B2 (en) 2002-12-04 2006-09-12 Sanyo Electric Co., Ltd Circuit device manufacturing method including mounting circuit elements on a conductive foil, forming separation grooves in the foil, and etching the rear of the foil
JP2008112928A (ja) * 2006-10-31 2008-05-15 Sanyo Electric Co Ltd 回路装置の製造方法

Also Published As

Publication number Publication date
KR20080036980A (ko) 2008-04-29
JP3621034B2 (ja) 2005-02-16
US20020038918A1 (en) 2002-04-04
KR20020026838A (ko) 2002-04-12
TW516133B (en) 2003-01-01
US6835596B2 (en) 2004-12-28
KR20080075482A (ko) 2008-08-18

Similar Documents

Publication Publication Date Title
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7445957B2 (en) Method for fabricating wafer level semiconductor package with build-up layer
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US7776648B2 (en) High thermal performance packaging for circuit dies
KR20080075482A (ko) 반도체 장치의 제조 방법
JP2003077946A (ja) 半導体装置の製造方法
US8815645B2 (en) Multi-chip stacking method to reduce voids between stacked chips
JP5543086B2 (ja) 半導体装置及びその製造方法
US20020056570A1 (en) Molded stiffener for flexible circuit molding
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
JP2001144230A (ja) 半導体装置及びその製造方法
US20180261574A1 (en) Semiconductor device and manufacturing method thereof
US6514797B2 (en) Underfill applications using film technology
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP2003258158A (ja) 半導体装置の製造方法
JP3404438B2 (ja) 半導体装置及びその製造方法
JP2003124431A (ja) ウェーハ状シート、チップ状電子部品、およびそれらの製造方法
JP2005142452A (ja) 半導体装置及びその製造方法
TWI234213B (en) Chip package structure and process for fabricating the same
JP2011009774A (ja) 半導体装置の製造方法
JP3881189B2 (ja) 半導体装置の製造方法
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
JP2004015015A (ja) 半導体装置及びその製造方法
JP2004186707A (ja) 半導体装置の製造方法
US20060091567A1 (en) Cavity-down Package and Method for Fabricating the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees