JP2000012578A - 半導体パッケージの製造方法およびその成形用金型 - Google Patents

半導体パッケージの製造方法およびその成形用金型

Info

Publication number
JP2000012578A
JP2000012578A JP10179179A JP17917998A JP2000012578A JP 2000012578 A JP2000012578 A JP 2000012578A JP 10179179 A JP10179179 A JP 10179179A JP 17917998 A JP17917998 A JP 17917998A JP 2000012578 A JP2000012578 A JP 2000012578A
Authority
JP
Japan
Prior art keywords
cavity
resin
semiconductor
semiconductor package
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10179179A
Other languages
English (en)
Other versions
JP3127889B2 (ja
Inventor
Hisayuki Tsuruta
久幸 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10179179A priority Critical patent/JP3127889B2/ja
Priority to US09/337,609 priority patent/US6200121B1/en
Publication of JP2000012578A publication Critical patent/JP2000012578A/ja
Priority to US09/680,915 priority patent/US6315540B1/en
Application granted granted Critical
Publication of JP3127889B2 publication Critical patent/JP3127889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/2669—Moulds with means for removing excess material, e.g. with overflow cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • B29C45/2708—Gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 複数の半導体パッケージを構成する板状のパ
ッケージパネルを、樹脂の未充填箇所がなく、ワイヤ流
れ、倒れ等のワイヤへの悪影響がない状態で成形できる
ようにする。 【解決手段】 多数の半導体素子１２を実装した絶縁フ
レーム１１の主面上に全面にわたって一連に樹脂封止す
るための成形用金型２０において、キャビティ２３の長
辺部分にその長さをほぼ等しい長さでゲート３１を設け
る。このゲートに対して成形用金型の一部に設けたポッ
ト２７からロングゲルタイプの熱硬化性樹脂による溶融
樹脂２６をカル２９、ランナ３０を介して供給すること
により、前記ゲートを介してキャビティの長辺部分から
溶融樹脂を全面にわたって均一に充填する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はたとえばＴＢＧＡ
（tapeＢＧＡ；ball grid array ）、ＰＢＧＡ（plasti
cＢＧＡ）、ＦＰＢＧＡ（fine pitchＢＧＡ）あるいは
ＣＳＰ（chip size package）等の半導体パッケージの
製造方法およびその成形用金型に関する。
【０００２】
【従来の技術】半導体装置のうち、たとえばＰＢＧＡや
ＣＳＰ等のようにボールグリッドによる表面実装タイプ
の半導体パッケージが、電子機器の小型、薄型、軽量化
の要求から近年盛んに採用されるようになっている。こ
の種の半導体パッケージは、たとえば特開平９ー２５２
０６５号公報や特開平９−３６１５５号公報に示される
ように、ガラエポ基板（ガラス繊維入りエポキシ樹脂基
板；絶縁基板）またはポリイミドテープ（絶縁テープ）
等の長尺な絶縁フレーム上に多数の半導体素子（半導体
チップ）を配列して実装し、一つまたは複数個の半導体
素子毎に封止樹脂で樹脂封止し、外部との接続用のボー
ルバンプをフレームの裏面に付設したものを、ポンチと
ダイとからなる切断金型で切断することによって製造さ
れていた。
【０００３】上述した従来の半導体パッケージの製造時
において、絶縁フレーム上に配列した半導体素子の樹脂
封止は、上述したように一つまたは複数個の半導体素子
を半導体パッケージとして樹脂封止する複数のキャビテ
ィを有する成形用金型を用いて行われている。上述した
成形用金型では、一つの半導体パッケージを構成するキ
ャビティに対して一つのゲートを設けるとともに、この
ゲートに対し溶融樹脂を供給するポットがランナを介し
て接続されている。
【０００４】従来の半導体パッケージを樹脂封止する成
形用金型では、各キャビティのコーナ部あるいはキャビ
ティの一辺のセンタ部等に、たとえば１〜２ｍｍ程度の
幅でゲートを設けていた。
【０００５】また、たとえば特開平６ー２４４３１３号
公報に示すように、複数の半導体素子を一方向に並んで
連設させ、これらの半導体素子を外部接続用のリード材
とともに一括して樹脂封止するようにしたＳＯＪ型の半
導体パッケージも提案されている。そして、この半導体
パッケージでは、一方向に並べた半導体素子を、分割領
域に相当する封止樹脂の肉厚を薄くし、全体にわたって
一括して樹脂封止することが記載されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た特開昭９−２５２０６５号公報、特開平９−３６１５
５号公報に記載されている半導体パッケージによれば、
製造時において絶縁フレーム上に半導体素子を配列する
際に、ポンチとダイとによる切断代を設ける必要があ
り、絶縁フレームに無駄な部分が多く生じるばかりでな
く、切断部位にチッピングを生じたり、切断屑による汚
れを生じたりすることがあった。そして、このような従
来の半導体パッケージの製造にあたっては、絶縁フレー
ム上に多数の半導体素子を並べ、これらを一括して樹脂
封止することができないものであった。
【０００７】また、上述した半導体パッケージにおいて
製造コストは、従来一般的であった金属製リードフレー
ムを用いたＱＦＰやＴＳＯＰのような半導体パッケージ
に比べて、資材コスト（特にガラエポ基板、ポリイミド
テープ等の基材の資材コスト）が大きく相違しているこ
とによって、かなりコスト高となっている。したがっ
て、ＢＧＡ、ＣＳＰ等の半導体パッケージでは、上述し
た基材の使用効率を向上させることにより資材コストを
低減することが重要課題となっている。たとえば上述し
た従来例では、基材の使用効率（製品として有効な領
域）は約５０％程度のものが多い。
【０００８】このような成形用金型構造を簡素化し、ま
た絶縁フレーム基材の使用効率を向上させるために、後
で述べるように、本発明者らは絶縁フレーム上に多数の
半導体素子をマトリックス状に実装し、これらを全面に
わたって一連に樹脂封止することにより面方向に連続す
る平らな面をもった板状のパッケージパネルを形成し、
このパッケージパネルを切断することにより半導体パッ
ケージを製造する方法を考えている。
【０００９】しかし、上述した絶縁フレーム上に実装し
た多数の半導体素子を一括して樹脂封止することによ
り、面方向に連続する封止樹脂を成形するにあたって、
従来から知られている成形用金型をそのまま採用するこ
とができなかった。すなわち、前述した従来の半導体パ
ッケージの成形用金型では、キャビティ（半導体パッケ
ージ）のサイズが、ゲートの接続部に対して大き過ぎる
ことから、封止樹脂の充填時にキャビティ内の全面にわ
たって樹脂を充填することが難しく、未充填部分が生じ
たり、ボイドを生じたりするという不具合がある。ま
た、樹脂の射出圧力を高圧にして充填した場合、ワイヤ
流れを生じたりするおそれもあった。
【００１０】また、上述した従来の成形用金型におい
て、キャビティに対してゲートを数カ所に設けた場合に
おいても、それぞれのゲートから流入した樹脂どおしが
合流する部分において、ボイドの発生、樹脂フローマー
ク痕などの外観面での不具合が発生している。さらに、
各ゲートから流入した樹脂の合流部分でワイヤ流れによ
るワイヤショートが発生するおそれもあった。
【００１１】また、ＰＢＧＡ、ＣＳＰ等の半導体パッケ
ージは、パッケージの標準化が充分に確立しておらず、
製品のバリエーションが多岐にわたっている。このた
め、従来の成形用金型において、各キャビティに樹脂封
止を行うにあたって製品品質を維持するためには、半導
体パッケージの配列に合わせてその都度ゲート位置の設
計を行う必要がある。したがって、絶縁フレームサイズ
が同じであっても、半導体パッケージの配列、半導体素
子のサイズ、取り数等が異なると、金型を共通に使用す
ることは不可能であった。
【００１２】したがって、上述した従来から知られてい
る成形用金型では、この金型を含めた専用の設備を半導
体パッケージの種類毎に準備しなければならず、多大な
設備投資が必要であり、汎用性を有する半導体パッケー
ジの製造方法および設備の開発が要請されている。
【００１３】一方、特開平６ー２４４３１３号公報に記
載された半導体パッケージでは、上述した通り、一列に
並べた半導体素子の連結部において切断により分割する
部分に薄肉部を形成し、さらに封止樹脂の該当部分も薄
肉部を形成している。したがって、半導体素子の連結部
への切削加工が必要となり、加工性の面で問題となるば
かりでなく、樹脂封止時に全面にわたっての樹脂の充填
を確実に行うことが難しいという問題があった。
【００１４】このような樹脂封止時の問題は、前記薄肉
部に相当する部分を成形するために封止金型のキャビテ
ィ内に突部が形成されるため、樹脂の流れが遮られるこ
とにより、樹脂の充填を確実に行えない場合があるから
である。また、この特開平６ー２４４３１３号公報に記
載された半導体パッケージは基本的にＳＯＪ型のもので
あって、各半導体パッケージの両側部に外部接続用のリ
ード材を張り出させて形成することが必要であり、この
ため半導体素子を一列に並べて連設しているだけのもの
で、一括して樹脂封止することにより形成できる半導体
パッケージの大きさや数量に限界がある。
【００１５】本発明はこのような事情に鑑みてなされた
ものであり、封止樹脂により全面にわたって一連に樹脂
封止することにより面方向に連続する平らな面をもち複
数の半導体パッケージを形成する板状のパッケージパネ
ルを、封止樹脂の未充填箇所がなく、またワイヤ流れ、
倒れ等のワイヤへの不具合をなくし、さらに絶縁フレー
ムのサイズが同じであれば、製造する半導体パッケージ
の大きさが異なっても封入金型を共用化することができ
る半導体パッケージの製造方法およびその成形用金型を
得ることを目的とする。
【００１６】
【課題を解決するための手段】このような目的に応える
ために本発明の請求項１に係る半導体パッケージの製造
方法は、絶縁フレームの主面上にマトリックス状に実装
した多数の半導体素子をトランスファ成形により樹脂封
止することにより、複数の半導体パッケージを形成する
半導体パッケージの製造方法であって、半導体素子を実
装した絶縁フレームを成形用金型の同一キャビティ内に
配置し、前記成形用金型に設けたポットから溶融樹脂を
ランナを介して供給し、前記キャビティの長辺部分にそ
の長さとほぼ等しい長さで設けたゲートを介して前記溶
融樹脂を充填することにより、面方向に連続する平らな
面をもった板状のパッケージパネルを成形し、このパッ
ケージパネルを前記半導体パッケージ毎に切断すること
を特徴とする。
【００１７】ここで、前記半導体素子を実装する絶縁フ
レームとしては、絶縁基板または絶縁テープのいずれか
を用いる。
【００１８】また、本発明の請求項３または請求項４に
係る半導体パッケージの成形用金型は、絶縁フレームの
主面上にマトリックス状に実装した多数の半導体素子を
トランスファ成形により樹脂封止することにより、面方
向に連続する平らな面をもち複数の半導体パッケージを
構成する板状のパッケージパネルを製造する半導体パッ
ケージの成形用金型であって、前記半導体素子を実装し
た絶縁フレームを配置するキャビティと、このキャビテ
ィ内に複数のランナおよびゲートを介して溶融樹脂を供
給する一個または複数個のポットとを備え、前記ゲート
を、前記キャビティの長辺部分に沿ってその長さとほぼ
等しくかつ長さ方向に連続した平行な隙間によって形成
したことを特徴とする。
【００１９】また、本発明の請求項５に係る半導体パッ
ケージの成形用金型は、前記キャビティのゲートと反対
側の長辺部分にダミーキャビティを設けたことを特徴と
する。ここで、上述した成形用金型は、キャビティとダ
ミーキャビティとの間に、前記キャビティの長辺部分に
沿ってその長さとほぼ等しくかつ長さ方向に連続した平
行な隙間を設けている。
【００２０】請求項１に係る発明によれば、成形用金型
のキャビティサイズの長辺部分の長さと同じ長さをもつ
ゲートから溶融樹脂を一辺の全域からキャビティ内に流
入させることができるから、溶融樹脂をキャビティ内に
全面にわたってほぼ均一に流動させて充填することがで
き、複数の半導体パッケージを形成する板状のパッケー
ジパネルの樹脂封止を確実に行える。
【００２１】また、上述したゲートによれば、このゲー
ト部分に一旦蓄えた溶融樹脂に射出圧力を作用させるこ
とにより、キャビティの長辺部分の全域からキャビティ
内の全面にわたってほぼ均一に注入して充填することが
できる。したがって、絶縁フレーム上の半導体素子の配
置による影響を受けることがなくキャビティ内への溶融
樹脂の充填を均一に行えるから、絶縁フレームのサイズ
を統一すれば、異なる半導体パッケージの製造工程に成
形用金型を共用化することができる。
【００２２】また、請求項３に係る発明によれば、ゲー
トに対してその幅方向に分配させて接続した複数のラン
ナから溶融樹脂を流入させ、一旦蓄えてからキャビティ
内に長辺部分の全域から全面にわたって均等に注入させ
ることができる。
【００２３】さらに、請求項５または請求項６に係る発
明によれば、キャビティ内にゲートから充填する溶融樹
脂が、ダミーキャビティ内に入るからダミーキャビティ
側からの跳ね返りがなく円滑に流れるため、キャビティ
内の全面にわたっての溶融樹脂のほぼ均一な充填をより
確実に行える。
【００２４】ポットは、キャビティの長辺部分に沿って
ほぼ等しい長尺なゲートに対して複数個を並設するとよ
いが、これに限らず、サイズによっては一個のポットを
ゲートに対して設けてもよい。また、上述したポットか
ら供給する樹脂としては、熱硬化性樹脂、特にロングゲ
ルタイプの熱硬化性樹脂を用いるとよい。
【００２５】
【発明の実施の形態】図１ないし図６は本発明に係る半
導体パッケージの製造方法およびその成形用金型の一つ
の実施の形態を示すものである。これらの図において、
本発明を特徴づける半導体パッケージ１０は、図４に示
すように、ポリイミドテープ等による絶縁フレーム１１
の主面上に実装した半導体素子１２と、これらをトラン
スファ成形により樹脂封止することにより絶縁フレーム
１１の主面の全面を面方向に連続する平らな面をもつよ
うに覆う封止樹脂１３と、半導体素子１２を外部に接続
するように前記絶縁フレーム１１の裏面に形成した複数
のボールバンプ１４とから構成されている。
【００２６】ここで、上述した半導体パッケージ１０に
よれば、半導体パッケージ１０の外周面すなわち四つの
側面を、主面に垂直な切断面１０ａにより形成してい
る。なお、図４中１５は前記絶縁フレーム１１上に所要
の配線パターンで形成された銅箔、１６はこの銅箔１５
と前記半導体素子１２の電極とを接続するワイヤ、１７
は半導体素子１２を絶縁フレーム１１の主面上に搭載す
るための接着剤である。
【００２７】このような半導体パッケージ１０の製造方
法を、図５および図６を用いて説明する。絶縁フレーム
１１の主面上に、図４および図５（ａ）に示すように銅
箔１５、接着剤１７を介して多数の半導体素子１２をマ
トリックス状に配列して実装する。
【００２８】このとき、隣接する半導体素子１２間の間
隔は従来のパッケージ構造のように切断代を必要とする
ものとは異なり、たとえばワイヤ７による配線が行える
等のように半導体パッケージ１０を構成するに充分な封
止樹脂の厚みが両側に得られる程度の間隔であればよ
い。なお、絶縁フレーム１１上の配線パターンと半導体
素子１２との接続をバンプで行うフェースダウンタイプ
では、それぞれのパッケージ１０における半導体素子１
２の側部を樹脂封止するに必要な間隔をおいて配列する
ことができる。
【００２９】上述した絶縁フレーム１１上の多数の半導
体素子を、図５（ｂ）に示すように、半導体素子１２，
１２間を仕切ることなく表面が平らな面をもつように封
止樹脂１３により一括して樹脂封止する。この結果、周
縁部にわずかに絶縁フレーム１１が露呈するが、全体と
して面方向に連続する平らな面をもった板状のパッケー
ジパネル１８を形成することができる。
【００３０】次に、この樹脂封止することによって得ら
れた板状のパッケージパネル１８において、絶縁フレー
ム１１の裏面で各半導体素子１２に対応する位置に、半
田ボールを搭載することによりボールバンプ１４を設け
る。
【００３１】そして、このように板状に形成したパッケ
ージパネル１８を、ダイシング装置の作業台上にマウン
トし、円形ブレード１９により、図５（ｃ）中一点鎖線
で示すような切断線に沿って、半導体素子１２，１２間
をダイシング切断することにより、個々の半導体パッケ
ージ１０に個片化される。そして、各半導体パッケージ
１０では、その四つの側面が主面に対して垂直な切断面
１０ａとなる。
【００３２】ここで、このようなパッケージパネル１８
の切断は、図６に示すように、円形ブレード１９の回転
により砥粒加工切断を行うダイシング装置を用いて行
う。このような円形ブレード１９の切断刃の刃幅は約１
５０μｍ程度であり、従来のパンチとダイとによる切断
金型のような切断代は必要ない。なお、図６では切断線
を二本の線によって積極的に図示しているが、実際には
切断幅はほとんど必要ない。
【００３３】なお、上述したパッケージパネル１８のダ
イシング切断時には冷却水が供給される。この冷却水に
よってフラックス洗浄が行われることになる。このこと
は、従来の半導体パッケージの製造工程において、切断
工程とは別に必要であったフラックス洗浄工程を、切断
工程と同時に行えるということを意味する。その後は、
各半導体パッケージ１０に捺印等が行われ、製品とな
る。
【００３４】上述した構成による半導体パッケージ１０
の製造方法によれば、面方向に連続する平らな面をもっ
た板状のパッケージパネル１８を樹脂封止によって形成
し、この板状のパッケージパネル１８を半導体パッケー
ジ１０毎に切断手段（円形ブレード１９）により切断す
るだけで、四側面が主面に垂直な切断面となるように製
造された半導体パッケージ１０を、簡単にしかも確実に
個片化して形成することができる。
【００３５】上述した半導体パッケージ１０の製造工程
において、絶縁フレーム１１の主面上にマトリックス状
に実装した多数の半導体素子１２をトランスファ成形に
より樹脂封止することにより、面方向に連続する平らな
面をもち複数の半導体パッケージ１０を構成する板状の
パッケージパネル１８を製造するにあたって、以下のよ
うな成形用金型２０を用いている。
【００３６】半導体パッケージ１０の成形用金型２０
は、図１（ａ），（ｂ）に示すような構造を有する。こ
れらの図において、成形用金型２０は上型２１と下型２
２とを備え、これらの上型２１と下型２２とによって、
前記板状パッケージパネル１８における封止樹脂１３の
樹脂封止を行うキャビティ２３が形成されている。な
お、図１（ａ）に示すように、下型２２のキャビティ２
３ｂが、前記絶縁フレーム１１を配置する部分であり、
上型２１のキャビティ２３ａが前記絶縁フレーム１１上
に実装した半導体素子１２を配置するとともにこれらを
覆う封止樹脂１３を成形する部分である。
【００３７】前記上型２１と下型２２の図１（ａ）中右
側部分には、上型センタブロック２４と下型センタブロ
ック２５とが設けられている。なお、半導体パッケージ
１０の樹脂封止装置では、一般的に上述したセンタブロ
ック２４，２５の図中右側にも、前述したと同様の上型
２１と下型２２とを配置し、前記ポット２７からの溶融
樹脂を充填するように構成されるが、ここでの説明は省
略する。
【００３８】前記下型センタブロック２５には、樹脂２
６を装填するポット２７と、このポット２７内の樹脂２
６に加圧力を与えるプランジャ２８とが設けられてい
る。また、前記上型センタブロック２４の前記ポット２
７に対向する位置にはカル２９が設けられている。この
カル２９の両側には前記キャビティ２３側に溶融樹脂２
６を流し込む流路となるランナ３０が形成され、このラ
ンナ３０は前記キャビティ２３への注入口であるゲート
３１に接続されている。
【００３９】本発明によれば、上述した板状パッケージ
パネル１８を樹脂封止によって形成するように面方向
（幅方向および奥行き方向）に広がりをもつキャビティ
２３に対して溶融樹脂２６を全面にわたって均一に流入
させて充填するために、キャビティ２３の長辺部分に沿
ってその長さとほぼ等しくかつ長さ方向に連続する平行
な隙間３１ａを有するゲート３１を設けている。
【００４０】このようなゲート３１を用いると、ポット
２７からカル２９、ランナ３０を介して供給されてくる
溶融樹脂２６を一旦蓄え、射出圧力がこの溶融樹脂２６
に作用すると同時にキャビティ２３の長辺部分の全域か
らキャビティ２３内にほぼ均一に注入され、キャビティ
２３の全面にわたってほぼ均一に充填することができ
る。したがって、絶縁フレーム１１上の半導体素子１２
の配置による影響を受けることがなくキャビティ２３内
への溶融樹脂２６の充填を均一に行える。本発明に係る
成型用金型２０によれば、絶縁フレーム１１のサイズを
統一すれば、半導体素子の数や大きさが異なっている半
導体パッケージの製造にあたっても、この成形用金型２
０を共用化することができる。
【００４１】また、本発明によれば、図１（ｂ）に示す
ように、このゲート３１の長手方向（幅方向）に対して
複数のランナ３０を分配して接続している。なお、この
実施の形態によれば、複数個のポット２７とこれに対向
する複数個のカル２９とを前記ゲート３１の長手方向に
沿って等間隔に配設し、それぞれのポット２７（カル２
９）から二本ずつのランナ３０，３０を前記ゲート３１
の長手方向に対して等配させた状態で連結している。
【００４２】このように複数のランナ３０をゲート３１
の長手方向に対してほぼ等配させた位置に連結すること
により、長尺なゲート３１の全体にわたっての溶融樹脂
２６の注入をほぼ均一に行なえ、このゲート３１からの
キャビティ２３への均一な注入を適切に行うことが可能
となる。
【００４３】したがって、従来の成形用金型においてた
とえば複数のゲートをキャビティに設けるにあたって、
絶縁フレーム１１上の半導体素子１２間に対向する位置
にゲートを設けたりした場合に、半導体素子１２間の間
隙での樹脂の充填が進み、半導体素子１２の上面には樹
脂の未充填といった不具合を発生するおそれがあった
が、本発明のような長尺なゲート３１ではこのような問
題は発生しない。また、上述した本発明によれば、溶融
樹脂２６の充填をパッケージパネル１８の幅方向の全面
にわたって均一に充填することができるから、従来問題
であった封入樹脂２６のキャビティ２３内への未充填や
ワイヤ流れ、ワイヤの倒れ等のワイヤ１６への不具合を
低減することができる。
【００４４】さらに、この実施の形態では、上述したキ
ャビティ２３の長尺なゲート３１と反対側の長辺部分
に、ダミーキャビティ３２を設けている。前記キャビテ
ィ２３とこのダミーキャビティ３２との間には、前記キ
ャビティ２３の長辺部分に沿ってその長さとほぼ等しく
かつ長さ方向に連続する平行な隙間を設けている。
【００４５】このようなダミーキャビティ３２を設ける
と、キャビティ２３内にゲート３１から充填する溶融樹
脂２６が、充填時においてダミーキャビティ３２内に入
るから、このダミーキャビティ３２側からの跳ね返りが
なく円滑に流れるため、キャビティ２３内の全面にわた
っての溶融樹脂２６のほぼ均一な充填をより確実に行え
る。したがって、樹脂封止時において、絶縁フレーム１
１上に実装した半導体素子１２やワイヤ１６によって樹
脂の流れが遮られたり、未充填、あるいはワイヤ流れ等
の問題はない。このようなダミーキャビティ３２がない
とゲート３１の対向辺部分に先に到達した樹脂が跳ね返
って樹脂の充填が遅れている部分に逆流し、正規の流れ
と衝突したところでワイヤ変形やボイドが発生すること
を避けられないもので、ダミーキャビティ３２を設ける
とこのような問題を解消することができる。
【００４６】なお、上述した成形用金型２０による樹脂
封止は、図２および図３に示すように行われる。図２
（ａ）に示すように、上、下型２１，２２（センタブロ
ック２４，２５を含む）を型開きし、キャビティ２３内
に半導体素子１２を実装した絶縁フレーム１１を配置
し、またポット２７部分に固形または顆粒タイプの樹脂
２６を入れる。
【００４７】そして、図２（ｂ）に示すように、上、下
型２１，２２を型締めし、この状態で前記ポット２７に
装填した固形の樹脂２６を図示しない加熱源で加熱した
状態でプランジャ２８を押し上げると、図２（ｃ）に示
すように、溶融した樹脂２６は前記カル２９に流入し、
さらにこのカル２９からランナ３０を経てゲート３１に
達する。
【００４８】この溶融樹脂２６は、長尺なゲート３１の
隙間３１ａに流れを阻止される状態となり、長辺方向に
拡がり一旦蓄えられたような状態を経て、所定の射出圧
力が作用することにより、キャビティ２３内に長辺部分
から一斉に注入されて、図２（ｄ）および図３（ｂ）に
示すようにキャビティ２３の全面にわたってほぼ均一に
充填されることになる。
【００４９】以上のような本発明に係る半導体パッケー
ジの製造方法によれば、従来と同じ大きさの絶縁フレー
ム１１上に半導体素子１２を実装するにあたって、余分
な切断代を設ける必要がないから、従来よりも高密度に
実装することができる。そして、このような構成では、
板状のパッケージパネル１８から多数の半導体パッケー
ジ１０を形成することができるものであり、多数個取り
による量産効果を発揮させることができる。
【００５０】従来は絶縁フレーム１１上に３列１８行の
マトリックス配列で半導体素子１２を設けていたのに対
し、本発明によれば、同じ大きさの絶縁フレーム１１上
に５列２７行のマトリックス配列で半導体素子１２を並
べて実装することができる。このことは本発明によれ
ば、従来のような切断代は不要であり、比較的高価な絶
縁フレーム１１の材料費を無駄なく使用することができ
ることを意味する。
【００５１】このような本発明によれば、従来と同じ大
きさの絶縁フレーム１１から約２〜３倍程度多くの半導
体パッケージ１０が得られることが試作により確認され
ている。また、従来のように一つまたは複数個の半導体
素子１２毎に封止樹脂１３を樹脂封止する場合に比べ
て、樹脂封止処理がきわめて簡単に行なえ、しかも樹脂
封止用の金型も簡単な構造でよい。
【００５２】なお、本発明は上述した実施の形態で説明
した構造には限定されず、各部の形状、構造等を適宜変
形、変更し得ることはいうまでもない。たとえば上述し
た実施の形態では、面方向に連続する平らな面をもった
板状のパッケージパネル１８を所定の大きさに切断する
ために、ダイシング装置の円形ブレード１９を用いた
が、本発明はこれに限定されず、切断手段としてレーザ
加工や放電加工等を利用してもよい。
【００５３】また、上述した実施の形態では、絶縁フレ
ーム１１としてポリイミドテープ等の絶縁テープを用い
た場合を例示したが、本発明はこれに限定されず、ガラ
エポ基板等の絶縁基板を用いてもよい。さらに、上述し
た実施の形態では、樹脂封止をトランスファ成形によっ
て行っているが、これに限定されない。
【００５４】また、上述した実施の形態では、半導体パ
ッケージの四側面を主面に垂直な切断面とした場合を説
明したが、この切断面の角部に面取りが形成されるよう
に、樹脂封止によって得られる封止樹脂１３の表面にお
いて、円形ブレード等の切断手段による切断線部分に浅
いＶ溝、その他の凹溝を形成し、切断したときに面取り
が残るように構成してもよい。要するに、切断によって
得られる半導体パッケージにおいて、四側面のほとんど
が主面に実質的に垂直な切断面であって、余分な切断代
がなく、結果として半導体素子を絶縁フレーム上に高密
度に実装できる構成であればよい。
【００５５】また、上述した実施の形態では、成型用金
型２０において、キャビティ２３の長辺部分にほぼ等し
い長さをもつ長尺なゲート３１を設けているが、本発明
はこれに限らず、長辺部分の長さと短辺部分の長さとの
比率が小さいときには、短辺部分に沿ってその長さとほ
ぼ等しくかつ長さ方向に連続した平行な隙間をもつゲー
トを設け、このゲートから樹脂を充填することにより絶
縁フレーム１１上に実装した半導体素子１２の樹脂封止
を行ってもよい。
【００５６】
【実施例】絶縁フレーム１１上に実装した半導体素子１
２を樹脂封止する封止樹脂１３として、たとえばエポキ
シ系樹脂のような熱硬化性樹脂を用いる。特に、ロング
ゲルタイプの熱硬化性樹脂を用いると、樹脂のキャビテ
ィ２３内への充填時間や熱硬化時間を長くすることがで
きるから、面方向に拡がりをもった絶縁フレーム１１の
全面にわたって一連に樹脂封止することがよい一層確実
に行える。
【００５７】
【発明の効果】以上説明したように本発明（請求項１）
に係る半導体パッケージの製造方法によれば、複数の半
導体パッケージを形成する板状パッケージパネルにおい
て、面方向に連続する平らな面をもつ封止樹脂を樹脂封
止するための成形用金型におけるキャビティの長辺部分
にほぼ等しい長さで設けた長尺なゲートから溶融樹脂を
注入することができるから、たとえばロングゲルタイプ
の熱硬化性樹脂等による溶融樹脂を一辺の全域からキャ
ビティ内に全面にわたってほぼ均一に流動させて充填す
ることができる。
【００５８】そして、このような本発明によれば、溶融
樹脂の充填をパッケージパネルの幅方向の全面にわたっ
て均一に充填することができるから、従来問題であった
封入樹脂のキャビティ内への未充填やボイド、あるいは
ワイヤ流れ、ワイヤの倒れ等のワイヤへの不具合を低減
することができる。
【００５９】さらに、このような本発明によれば、上述
した長尺なゲートに一旦蓄えた溶融樹脂に射出圧力を作
用させることにより、キャビティの長辺部分の全域から
キャビティ内の全面にわたってほぼ均一に注入して充填
することができる。したがって、絶縁フレーム上の半導
体素子の配置による影響を受けることがなくキャビティ
内への溶融樹脂の充填を均一に行えるから、絶縁フレー
ムのサイズを統一すれば、異なる半導体パッケージの製
造工程に成形用金型を共用化し、半導体パッケージの製
造コストを低減することができる。
【００６０】また、本発明（請求項３）に係る半導体パ
ッケージの成形用金型によれば、キャビティの長辺部分
に沿って設けた長尺なゲートとその幅方向に対して分配
して接続した複数のランナとによって、ゲートに対して
複数のランナから溶融樹脂をほぼ均等に流入させ、一旦
蓄えてからキャビティ内に長辺部分の全域から全面にわ
たって均一に注入させることができる。これによって、
キャビティ内への溶融樹脂の充填をキャビティ全面に対
してほぼ均一に行える。
【００６１】さらに、本発明（請求項５または請求項
６）に係る半導体パッケージの成形用金型によれば、キ
ャビティ内にゲートから供給される溶融樹脂が、長尺な
ゲートの反対側に設けたダミーキャビティ内に入るか
ら、ダミーキャビティ側からの跳ね返りがなく円滑に流
れるため、キャビティ内の全面にわたっての溶融樹脂の
ほぼ均一な充填をより一層確実に行える。
【図面の簡単な説明】
【図１】 （ａ），（ｂ）は本発明に係る半導体パッケ
ージの製造方法およびその成形用金型の一つの実施の形
態を示し、成形用金型の要部平面図およびそのＩ−Ｉ線
断面図である。
【図２】 （ａ），（ｂ），（ｃ），（ｄ）は図１
（ｂ）に示す成形用金型における溶融樹脂の充填過程を
説明する断面図である。
【図３】 （ａ），（ｂ）は図１（ａ）に示す成形用金
型における溶融樹脂の充填過程を説明する平面図であ
る。
【図４】 本発明で製造する半導体パッケージを例示す
る断面図である。
【図５】 （ａ），（ｂ），（ｃ）は本発明に係る製造
方法により半導体パッケージを形成するパッケージパネ
ルの製造工程を説明する説明図である。
【図６】 本発明に係る半導体パッケージの製造方法に
おいて、パッケージパネルの切断によって半導体パッケ
ージを得る状態を説明する斜視図である。
【符号の説明】
１０…半導体パッケージ、１１…絶縁フレーム、１２…
半導体素子、１３…封止樹脂、１４…ボールバンプ、１
８…パッケージパネル、１９…円形ブレード（切断手
段）、２０…成形用金型、２１…上型、２２…下型、２
３（２３ａ，２３ｂ）…キャビティ、２４…上型センタ
ブロック、２５…下型センタブロック、２６…溶融樹
脂、２７…ポット、２８…プランジャ、２９…カル、３
０…ランナ、３１…ゲート、３２…ダミーキャビティ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 絶縁フレームの主面上にマトリックス状
    に実装した多数の半導体素子をトランスファ成形により
    樹脂封止することにより、複数の半導体パッケージを形
    成する半導体パッケージの製造方法であって、 前記半導体素子を実装した絶縁フレームを成形用金型の
    キャビティ内に配置し、 前記成形用金型に設けたポットから溶融樹脂をランナを
    介して供給し、 前記キャビティの長辺部分にその長さとほぼ等しい長さ
    で設けたゲートを介して前記溶融樹脂を充填することに
    より、面方向に連続する平らな面をもった板状のパッケ
    ージパネルを成形し、 このパッケージパネルを前記半導体パッケージ毎に切断
    することを特徴とする半導体パッケージの製造方法。
  2. 【請求項２】 請求項１に記載の半導体パッケージの製
    造方法において、 前記絶縁フレームとして、絶縁基板または絶縁テープの
    いずれかを用いたことを特徴とする半導体パッケージの
    製造方法。
  3. 【請求項３】 絶縁フレームの主面上にマトリックス状
    に実装した多数の半導体素子をトランスファ成形により
    樹脂封止することにより、面方向に連続する平らな面を
    もち複数の半導体パッケージを構成する板状のパッケー
    ジパネルを製造する半導体パッケージの成形用金型であ
    って、 前記半導体素子を実装した絶縁フレームを配置するキャ
    ビティと、 このキャビティ内に複数のランナおよびゲートを介して
    溶融樹脂を供給するポットとを備え、 前記ゲートを、前記キャビティの長辺部分に沿ってその
    長さとほぼ等しくかつ長さ方向に連続した平行な隙間に
    よって形成したことを特徴とする半導体パッケージの成
    形用金型。
  4. 【請求項４】 請求項３に記載の半導体パッケージの成
    形用金型において、 前記溶融樹脂を供給するポットが複数個であることを特
    徴とする半導体パッケージの成形用金型。
  5. 【請求項５】 請求項３または請求項４に記載の半導体
    パッケージの成形用金型において、 前記キャビティのゲートと反対側の長辺部分にダミーキ
    ャビティを設けたことを特徴とする半導体パッケージの
    成形用金型。
  6. 【請求項６】 請求項５に記載の半導体パッケージの成
    形用金型において、 前記キャビティとダミーキャビティとの間に、前記キャ
    ビティの長辺部分に沿ってその長さとほぼ等しくかつ長
    さ方向に連続した平行な隙間を設けたことを特徴とする
    半導体パッケージの成形用金型。
JP10179179A 1998-06-25 1998-06-25 半導体パッケージの製造方法およびその成形用金型 Expired - Fee Related JP3127889B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10179179A JP3127889B2 (ja) 1998-06-25 1998-06-25 半導体パッケージの製造方法およびその成形用金型
US09/337,609 US6200121B1 (en) 1998-06-25 1999-06-21 Process for concurrently molding semiconductor chips without void and wire weep and molding die used therein
US09/680,915 US6315540B1 (en) 1998-06-25 2000-10-06 Molding die for concurrently molding semiconductor chips without voids and wire weep

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10179179A JP3127889B2 (ja) 1998-06-25 1998-06-25 半導体パッケージの製造方法およびその成形用金型

Publications (2)

Publication Number Publication Date
JP2000012578A true JP2000012578A (ja) 2000-01-14
JP3127889B2 JP3127889B2 (ja) 2001-01-29

Family

ID=16061328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10179179A Expired - Fee Related JP3127889B2 (ja) 1998-06-25 1998-06-25 半導体パッケージの製造方法およびその成形用金型

Country Status (2)

Country Link
US (2) US6200121B1 (ja)
JP (1) JP3127889B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001085415A1 (en) * 2000-05-08 2001-11-15 Micron Technology, Inc. Method and apparatus for distributing mold material in a mold for packaging microelectronic devices
JP2002110721A (ja) * 2000-10-02 2002-04-12 Hitachi Ltd 半導体装置の製造方法
JP2002254481A (ja) * 2001-03-01 2002-09-11 Nec Corp 樹脂モールド金型及び樹脂モールドパッケージの製造方法
US6596561B2 (en) 2000-12-20 2003-07-22 Hitachi, Ltd. Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture
JP2004186707A (ja) * 2004-03-16 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
US6767767B2 (en) * 2001-08-31 2004-07-27 Renesas Technology Corp. Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate
US6815746B2 (en) 2001-10-18 2004-11-09 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6853089B2 (en) 2001-09-18 2005-02-08 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2006303503A (ja) * 2005-04-19 2006-11-02 Asml Netherlands Bv インプリント・リソグラフィ
WO2008015895A1 (fr) * 2006-08-04 2008-02-07 Towa Corporation Dispositif de coupe et procédé de coupe
JP2008112924A (ja) * 2006-10-31 2008-05-15 Denso Corp 半導体装置の製造方法
JP2011159915A (ja) * 2010-02-03 2011-08-18 Daiichi Seiko Kk 樹脂封止金型装置
US8029720B2 (en) 2005-11-25 2011-10-04 Dai-Ichi Seiko Co., Ltd. Resin sealing apparatus and resin sealing method
JP2018202794A (ja) * 2017-06-08 2018-12-27 株式会社黒岩 樹脂成形品の成形方法
JP2021030515A (ja) * 2019-08-21 2021-03-01 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法
KR20220006117A (ko) 2019-09-18 2022-01-14 토와 가부시기가이샤 성형 몰드, 수지 성형 장치 및 수지 성형품의 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344162B1 (en) * 1998-07-10 2002-02-05 Apic Yamada Corporation Method of manufacturing semiconductor devices and resin molding machine
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
US6544816B1 (en) * 1999-08-20 2003-04-08 Texas Instruments Incorporated Method of encapsulating thin semiconductor chip-scale packages
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6257857B1 (en) * 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
DE10014380A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
FR2809229B1 (fr) * 2000-05-22 2002-12-13 St Microelectronics Sa Moule d'injection anti-bavure d'un materiau d'encapsulation d'une puce de circuits integres
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
US20030118680A1 (en) * 2001-12-20 2003-06-26 Chief Lin Jig structure for an integrated circuit package
TW533560B (en) * 2002-01-07 2003-05-21 Advanced Semiconductor Eng Semiconductor package mold
US7114939B2 (en) * 2002-04-11 2006-10-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulating brittle substrates using transfer molding
NL1022323C2 (nl) * 2003-01-08 2004-07-09 Fico Bv Inrichting en werkwijze voor het met omhulmateriaal omhullen van een op een drager bevestigde elektronische component.
JP4430898B2 (ja) * 2003-07-24 2010-03-10 パナソニック株式会社 隔壁転写用型、プラズマディスプレイパネル、および転写隔壁形成方法
JP4426880B2 (ja) * 2004-03-12 2010-03-03 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
US7212699B2 (en) * 2005-03-25 2007-05-01 Hewlett-Packard Development Company, L.P. Fabricating a photonic die
US7618249B2 (en) * 2006-09-22 2009-11-17 Asm Technology Singapore Pte Ltd. Memory card molding apparatus and process
US9129978B1 (en) * 2014-06-24 2015-09-08 Stats Chippac Ltd. Integrated circuit packaging system with void prevention mechanism and method of manufacture thereof
KR102412611B1 (ko) 2015-08-03 2022-06-23 삼성전자주식회사 인쇄회로기판(pcb)과 그 제조방법, 및 그 pcb를 이용한 반도체 패키지 제조방법
JP6647151B2 (ja) * 2016-06-15 2020-02-14 株式会社 日立パワーデバイス 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724491B2 (ja) 1989-02-01 1998-03-09 株式会社日立製作所 成形装置
JPH03290217A (ja) 1990-03-15 1991-12-19 Fujitsu Miyagi Electron:Kk 樹脂封止用金型装置
US5169586A (en) * 1990-05-21 1992-12-08 Nec Corporation Method of manufacturing resin-sealed type semiconductor device
JPH04132234A (ja) * 1990-09-25 1992-05-06 Nec Corp 樹脂封止型半導体集積回路の樹脂封止装置
JPH04147814A (ja) * 1990-10-11 1992-05-21 Daiichi Seiko Kk 樹脂封入成形用金型
JP3142398B2 (ja) * 1992-11-06 2001-03-07 三菱電機株式会社 携帯用半導体装置及びその製造方法
JPH06244313A (ja) 1993-02-18 1994-09-02 Matsushita Electric Ind Co Ltd 半導体パッケージ及び実装方法
JP2524955B2 (ja) * 1993-04-22 1996-08-14 トーワ株式会社 電子部品の樹脂封止成形方法及び装置
US5460502A (en) * 1993-09-15 1995-10-24 Majercak; Michael L. Plunger apparatus used in a resin molding device for encapsulating electronic components
JP3305842B2 (ja) * 1993-12-15 2002-07-24 住友ベークライト株式会社 半導体部品の樹脂封止方法、半導体封止装置および樹脂封止半導体部品
JPH08139218A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 混成集積回路装置およびその製造方法
JPH08264577A (ja) * 1995-03-24 1996-10-11 Nitto Denko Corp 半導体パッケージの製造方法およびこれに用いられる金型
JPH08241901A (ja) * 1995-03-03 1996-09-17 Nitto Denko Corp 半導体パッケージの製造方法
NL9500238A (nl) * 1995-02-09 1996-09-02 Fico Bv Omhulinrichting met compensatie-element.
JPH0936155A (ja) 1995-07-18 1997-02-07 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP3170199B2 (ja) 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
JP2982730B2 (ja) * 1997-01-27 1999-11-29 株式会社日立製作所 半導体装置の製造方法
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
US6173490B1 (en) * 1997-08-20 2001-01-16 National Semiconductor Corporation Method for forming a panel of packaged integrated circuits
US5886398A (en) * 1997-09-26 1999-03-23 Lsi Logic Corporation Molded laminate package with integral mold gate
US6033202A (en) * 1998-03-27 2000-03-07 Lucent Technologies Inc. Mold for non - photolithographic fabrication of microstructures
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656769B2 (en) 2000-05-08 2003-12-02 Micron Technology, Inc. Method and apparatus for distributing mold material in a mold for packaging microelectronic devices
WO2001085415A1 (en) * 2000-05-08 2001-11-15 Micron Technology, Inc. Method and apparatus for distributing mold material in a mold for packaging microelectronic devices
JP2002110721A (ja) * 2000-10-02 2002-04-12 Hitachi Ltd 半導体装置の製造方法
US6835596B2 (en) 2000-10-02 2004-12-28 Renesas Technology Corp. Method of manufacturing a semiconductor device
US6596561B2 (en) 2000-12-20 2003-07-22 Hitachi, Ltd. Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture
US6723583B2 (en) 2000-12-20 2004-04-20 Renesas Technology Corp. Method of manufacturing a semiconductor device using a mold
US6872597B2 (en) 2000-12-20 2005-03-29 Renesas Technology Corp. Method of manufacturing a semiconductor device and a semiconductor device
US7015069B2 (en) 2000-12-20 2006-03-21 Renesas Technology Corp. Method of manufacturing a semiconductor device and a semiconductor device
JP4658353B2 (ja) * 2001-03-01 2011-03-23 ルネサスエレクトロニクス株式会社 樹脂モールド金型及び樹脂モールドパッケージの製造方法
JP2002254481A (ja) * 2001-03-01 2002-09-11 Nec Corp 樹脂モールド金型及び樹脂モールドパッケージの製造方法
US6767767B2 (en) * 2001-08-31 2004-07-27 Renesas Technology Corp. Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate
US6853089B2 (en) 2001-09-18 2005-02-08 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6815746B2 (en) 2001-10-18 2004-11-09 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2004186707A (ja) * 2004-03-16 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
US8349238B2 (en) 2005-04-19 2013-01-08 Asml Netherlands B.V. Imprint lithography
JP2006303503A (ja) * 2005-04-19 2006-11-02 Asml Netherlands Bv インプリント・リソグラフィ
US7762186B2 (en) 2005-04-19 2010-07-27 Asml Netherlands B.V. Imprint lithography
JP4695009B2 (ja) * 2005-04-19 2011-06-08 エーエスエムエル ネザーランズ ビー．ブイ． インプリント・リソグラフィ
US8029720B2 (en) 2005-11-25 2011-10-04 Dai-Ichi Seiko Co., Ltd. Resin sealing apparatus and resin sealing method
WO2008015895A1 (fr) * 2006-08-04 2008-02-07 Towa Corporation Dispositif de coupe et procédé de coupe
JP2008112924A (ja) * 2006-10-31 2008-05-15 Denso Corp 半導体装置の製造方法
JP2011159915A (ja) * 2010-02-03 2011-08-18 Daiichi Seiko Kk 樹脂封止金型装置
JP2018202794A (ja) * 2017-06-08 2018-12-27 株式会社黒岩 樹脂成形品の成形方法
JP2021030515A (ja) * 2019-08-21 2021-03-01 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法
KR20210023664A (ko) 2019-08-21 2021-03-04 토와 가부시기가이샤 성형형, 수지 성형 장치 및 수지 성형품의 제조 방법
JP7134930B2 (ja) 2019-08-21 2022-09-12 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法
KR20220006117A (ko) 2019-09-18 2022-01-14 토와 가부시기가이샤 성형 몰드, 수지 성형 장치 및 수지 성형품의 제조 방법
US11938660B2 (en) 2019-09-18 2024-03-26 Towa Corporation Mold die, resin molding apparatus, and method for producing resin molded product

Also Published As

Publication number Publication date
US6315540B1 (en) 2001-11-13
JP3127889B2 (ja) 2001-01-29
US6200121B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
JP3127889B2 (ja) 半導体パッケージの製造方法およびその成形用金型
US10998288B2 (en) Method of manufacturing a semiconductor device
US9793197B2 (en) Low profile leaded semiconductor package
JP5479247B2 (ja) 半導体装置の製造方法
JP3194917B2 (ja) 樹脂封止方法
US7214562B2 (en) Method for encapsulating lead frame packages
JP2000208540A (ja) 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
JPH10284525A (ja) 半導体装置の製造方法
US20020039811A1 (en) A method of manufacturing a semiconductor device
US20130005087A1 (en) Method and apparatus for molding semiconductor device
US9177941B2 (en) Semiconductor device with stacked semiconductor chips
SG176512A1 (en) Thermally enhanced semiconductor package and method of producing the same
JP4451338B2 (ja) 樹脂封止金型、それを用いた樹脂封止装置、および、樹脂封止方法
EP0980305B1 (en) Apparatus for molding plastic packages
JP4477976B2 (ja) 半導体装置の製造方法
JP2007095964A (ja) 半導体装置の製造方法
JP2000124236A (ja) 半導体装置の製造方法
JPH09129661A (ja) 成形装置および成形方法
JPH05291349A (ja) 半導体チップを実装するためのフレキシブルな基材及びこのフレキシブルな基材に実装した半導体の樹脂封止に用いるための金型
JP2003258010A (ja) サブストレート上のｉｃチップ配列構造及びそのサブストレートを用いた半導体装置の製造方法
KR19980086768A (ko) 플라스틱 패키지를 성형하기 위한 장치 및 방법
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees