JP2008112924A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008112924A
JP2008112924A JP2006296198A JP2006296198A JP2008112924A JP 2008112924 A JP2008112924 A JP 2008112924A JP 2006296198 A JP2006296198 A JP 2006296198A JP 2006296198 A JP2006296198 A JP 2006296198A JP 2008112924 A JP2008112924 A JP 2008112924A
Authority
JP
Japan
Prior art keywords
resin
protrusion
path
mold
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006296198A
Other languages
English (en)
Other versions
JP4872605B2 (ja
Inventor
Tetsuto Yamagishi
哲人 山岸
Yoshiharu Harada
嘉治 原田
Shinichi Hirose
伸一 広瀬
Norihisa Imaizumi
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006296198A priority Critical patent/JP4872605B2/ja
Publication of JP2008112924A publication Critical patent/JP2008112924A/ja
Application granted granted Critical
Publication of JP4872605B2 publication Critical patent/JP4872605B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】リードフレーム上に配列された複数個の半導体素子を樹脂で封止してなる半導体装置の製造方法において、素子上経路と素子外経路との間の樹脂の流速差による半導体素子間のボイドの発生や、半導体素子間に位置するワイヤの流れを極力防止する。
【解決手段】金型500に対し、素子上経路601を流れる樹脂50の流速が素子外経路602を流れる樹脂50の流速に対して同等以上の大きさとなるように、キャビティ503の内面の素子外経路602に対応する部位から突出する突起700を設け、この突起700を備える金型500を用いて樹脂50による封止を行う。
【選択図】図5

Description

本発明は、基板上に搭載された複数個の半導体素子を樹脂で封止してなる半導体装置の製造方法に関する。
従来より、この種の半導体装置は、ワークとして、リードフレームなどよりなる基板の一面上に複数個の半導体素子が間隔を空けて平面的に配列され、個々の半導体素子が基板の一面にボンディングワイヤなどを介して接続されたものを用意し、このワークにおける基板の一面側にて複数個の半導体素子を樹脂で封止した後、半導体素子の間に位置するダイシングラインにて、カットすることにより製造されていた。
ここで、樹脂封止は、ワークを樹脂成形用の金型のキャビティ内に設置し、キャビティ内に樹脂を注入することにより行うが、従来の成形用金型では、キャビティのサイズが、ゲートの接続部に対して大き過ぎることから、樹脂の充填時にキャビティ内全面にわたって樹脂を充填することが難しく、未充填部分が生じたり、ボイドを生じたりする不具合がある。また、樹脂の射出圧力を高圧にして充填した場合、ワイヤ流れによるワイヤショートが発生する恐れがあった。
これに対して、キャビティに対してゲートを数箇所設けることが提案されているが、この場合においても、それぞれのゲートから流入した樹脂が合流する部分において、ボイドの発生、ワイヤ流れによるワイヤショートが発生する恐れがあった。
このような樹脂封止における問題に対して、たとえば特許文献1では、ゲート付近に樹脂ダムを設け、樹脂が長手方向に広がり、ダムにいったん蓄えられるような状態を経て、一斉に注入させることで均質に樹脂を流そうとしている。
また、特許文献2に記載されているように、キャビティ内に案内板を入れ、流速を制御する方法や、特許文献3に記載されているように、注入ゲートに付近に稼動ピンを設け、樹脂の流動バランスをとる技術が提案されている。
特開2000−12578号公報 特開平10−340976号公報 特開平6−37130号公報
本発明者は、上記したような従来の半導体装置の製造方法について鋭意検討を行った。図14〜図16は、本発明者が従来の一般的な製造方法に準じて行った試作的な製造方法を示す図である。
ここで、図14は、金型500にワーク400を設置した状態を示す図であり、(a)は平面図、(b)は断面図である。また、図15は、樹脂封止工程における樹脂50の進行を示す平面図であり、図16は、樹脂封止工程におけるワイヤ流れを示す図であり、図14(a)中の丸Kで囲んだ部分の拡大図である。
図14に示されるように、ワーク400を樹脂成形用の金型500のキャビティ503内に設置する。このワーク400は、基板200の一面上に、複数個の半導体素子30が間隔を空けて平面的に配列されたものである。ここで、個々の半導体素子30は、基板200の一面に対して、図16に示されるように、ボンディングワイヤ40を介して接続されている。
ここで、金型500には、4個のゲート505がある。図15に示されるように、このゲート505からキャビティ503内に樹脂50を注入することにより、基板200の一面側にて複数個の半導体素子30を、樹脂50で封止する。
このとき、この樹脂封止工程では、図14や図15に示されるように、金型500内を流れる樹脂50の経路として、基板200の一面上のうち半導体素子30の直上を樹脂50が流れる素子上経路601と、基板200の一面上のうち半導体素子30の存在しない部位のみを樹脂50が流れる素子外経路602とが同一方向に沿って並列に存在する。
ここで、素子外経路602についてさらに言うならば、素子外経路602は、基板200の一面上のうち半導体素子30間の部位およびワーク400の両側の半導体素子30の存在しない部位を、樹脂50が流れる経路である。
図14(b)に示されるように、ワーク400における基板200の一面側は、半導体素子30の部分が凸、半導体素子30の存在しない部分が凹となっており、半導体素子30間の方が隙間が広い。そのため、樹脂封止工程においては、図15に示されるように、素子外経路602の方が樹脂50が速く流れる。
そして、この素子上経路601を流れる樹脂50の流速と素子外経路602を流れる樹脂50の流速との差により、図16に示されるように、流れの速い素子外経路602の部分では、ワイヤ40の流れが生じる。あるいは、この流速の差により、樹脂50の未充填部分が生じたり、ボイドが生じたりする。
このように、基板200上に搭載された複数個の半導体素子30を樹脂50で封止してなる半導体装置を製造するにあたっては、素子上経路601の流速と素子外経路602の流速との差が問題となることが、本発明者の検討の結果、わかった。そして、上記した各特許文献1〜3に記載されている手法では、このような樹脂流れの差を解消することはできない。
本発明は、上記問題に鑑みてなされたものであり、基板上に配列された複数個の半導体素子を樹脂で封止してなる半導体装置の製造方法において、素子上経路と素子外経路との間の樹脂の流速差による半導体素子間のボイドの発生や、半導体素子間に位置するワイヤの流れを極力防止できるようにすることを目的とする。
上記目的を達成するため、本発明は、金型(500)に対し、素子上経路(601)を流れる樹脂(50)の流速が素子外経路(602)を流れる樹脂(50)の流速に対して同等以上の大きさとなるように、キャビティ(503)の内面の素子外経路(602)に対応する部位から突出する突起(700)を設け、この突起(700)を備える金型(500)を用いて樹脂(50)による封止を行うことを特徴とする。
それによれば、樹脂封止時には、金型(500)のキャビティ(503)内において半導体素子(30)上の空間つまり素子上経路(601)と半導体素子(30)の存在しない部位上の空間つまり素子外経路(602)とで、樹脂(50)の流速が同一、もしくは素子上経路(601)の流速の方が速くなるため、これら両経路(601、602)間の樹脂の流速差による半導体素子(30)間のボイドの発生や、半導体素子(30)間に位置するワイヤの流れを極力防止することができる。
また、素子上経路(601)において、半導体素子(30)が、素子上経路(601)に沿って間隔を空けて複数個配列され、樹脂(50)で封止された後のワーク(400)が、素子上経路(601)における半導体素子(30)間の位置を通り且つ素子上経路(601)および素子外経路(602)と直交するライン(A)にて、ダイシングカットされるようになっている場合、突起(700)を、キャビティ(503)の内面の素子外経路(602)に対応する部位のうちダイシングカットされるライン(A)に対応した部位に、設けることが好ましい。
それによれば、ダイシングカット後の半導体装置において、上記突起(700)によるパッケージ形状への影響を極力少ないものにできる。
また、キャビティ(503)にワーク(400)が設置された状態を、素子上経路(601)および素子外経路(602)と直交する断面と正対する方向から眺めたとき、素子上経路(601)における半導体素子(30)とこれに対向するキャビティ(503)の内面との最大距離(h1)が、素子外経路(602)における突起(700)の先端部とこれに対向するキャビティ(503)の内面との距離(h2)よりも大きくなるように、突起(700)を設けることが、好ましい。
さらに、この場合、突起(700)の突出高さを、突起(700)と隣り合う素子上経路(601)における半導体素子(30)の厚さよりも大きいものにできる。
また、突起(700)に、樹脂(50)が通り抜ける通路(701)を樹脂(50)の流れ方向に沿って設ければ、樹脂封止工程における樹脂(50)の流れをスムーズにすることができる。
また、金型(500)が、ワーク(400)における基板(200)の他面側に位置する下型(501)と、ワーク(400)における基板(200)の一面側に位置する上型(502)とを合致させ、これら下型(501)と上型(502)との間にキャビティ(503)が形成されるものである場合には、突起(700)は、上型(502)の内面の素子外経路(602)に対応する部位に、設けてもよい。
また、ワーク(400)における基板(200)として、素子外経路(602)に対応する部位にて厚さ方向に貫通する開口部(201)を有するものを用いれば、突起(700)は、下型(501)の内面の素子外経路(602)に対応する部位から開口部(201)を通して基板(200)の一面上に突出するように、設けることもできる。
また、樹脂封止工程中に、キャビティ(503)内における突起(700)の突出高さを可変とすれば、素子外経路(602)に位置するワイヤ(40)などを樹脂(50)で封止した後に、さらに突起(700)の突出高さを変えて樹脂封止を続けることで、突起(700)による樹脂(50)の未充填部分を樹脂(50)で埋めることができる。その結果、平坦なパッケージ形状を得ることも可能である。
また、金型(500)のうち突起(700)が設けられる部位に、当該金型(500)の外側からキャビティ(503)へ貫通する貫通穴(510)を設け、突起(700)を、金型(500)の外側から貫通穴(510)に挿入してキャビティ(503)内に突出させるものとすることによって、突起(700)を取り替え可能とすれば、ワーク(400)の種類に応じて、樹脂封止工程における突起(700)の突出高さや幅、位置などを設定できる。
また、突起(700)を、樹脂(50)と同じ材質の樹脂よりなるものとすれば、突起(700)によるパッケージ形状への影響を極力少ないものにできる。
また、複数個の半導体素子(30)は、基板(200)の一面において格子状に配列されたものであり、この格子状配列における複数個の半導体素子(30)の列に対応して素子上経路(601)が構成され、当該複数個の半導体素子(30)の列の間の部位に対応して素子外経路(602)が構成されるものにできる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略断面構成を示す図である。本実施形態の半導体装置100は、大きくは、アイランド10と、アイランド10上に搭載された半導体素子30と、アイランド10の周囲に配置され半導体素子30とボンディングワイヤ40を介して電気的に接続されたリード端子20と、これらアイランド10、リード端子20、ワイヤ40および半導体素子30を封止する樹脂50とを備えて構成されている。
本実施形態では、アイランド10とリード端子20とは、後述する基板としての1枚のリードフレーム200(後述の図2参照)から分離形成されたものである。ここで、リードフレーム200は、Cuや42アロイなどの通常のリードフレーム材料からなるものであり、1枚の板材をプレスやエッチング加工することなどによってアイランド10とリード端子20とのパターンが形成されたものである。
また、本実施形態では、アイランド10は矩形板状のものであり、リード端子20は、アイランド10の4辺の外周において複数本のものが配列されている。また、図1に示されるように、アイランド10の上には、Agペーストや導電性接着剤などよりなる図示しないダイマウント材を介して半導体素子30が搭載され、接着されている。
この半導体素子30は、シリコン半導体などの半導体基板を用いて半導体プロセスにより形成されたICチップなどである。ここで、半導体素子30は複数個の素子の集合体であってもよい。
そして、図1に示されるように、半導体素子30の上面と各リード端子20の上面とは、同一方向に面しており、これらの上面同士は、Au(金)やアルミニウムなどからなるボンディングワイヤ40を介して結線されて互いに電気的に接続されている。
そして、樹脂50は、エポキシ樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成されるもので、アイランド10、リード端子20、半導体素子30およびボンディングワイヤ40を包み込むように封止している。
ここでは、樹脂50は矩形板状のものである。そして、図1において、アイランド10の上面とは反対側の下面、および、リード端子20の上面とは反対側の下面が、樹脂50の下面から露出している。
そして、本実施形態の半導体装置100では、これらアイランド10の下面およびリード端子20の下面が、プリント基板などの外部基材と、はんだ付けがなされるようになっている。
次に、本実施形態の半導体装置100の製造方法について、図2〜図5を参照して述べる。
図2(a)〜(f)は、本製造方法を工程順に示す工程図であり、図3(a)は図2(e)の上面図、図3(b)は図2(f)の上面図である。また、図4は本製造方法の樹脂封止工程に用いる金型500にワーク400を設置した状態の概略断面を示す図であり、図5(a)は図4の概略上面図、図5(b)は図5(a)の一点鎖線Aに沿った概略断面図である。
まず、図2、図3を参照して、本製造方法の全体的な流れを述べる。図2(a)に示されるように、上記基板としてのリードフレーム200を用意し、このリードフレーム200における半導体素子30が搭載される一面とは反対側の他面に粘着シート300を貼り付ける。
ここで、リードフレーム200は、上記した半導体装置100の1個分に相当するアイランド10およびリード端子20が、複数個の単位で一体に連結されたもので、いわゆる多連のリードフレームである。また、粘着シート300は、ポリイミド樹脂などよりなるもので、リードフレーム200を金型400内に固定するとともに、リードフレーム200の他面に樹脂50が付着しないようにするためのものである。
次に、図2(b)に示されるように、リードフレーム200の各アイランド10の上に半導体素子30を、上記ダイマウント材を介して搭載し、接着固定する。さらに、各半導体素子30とリードフレーム200のリード端子20との間でワイヤボンディングを行い、当該間をボンディングワイヤ40により結線する。
これにより、図2(c)に示されるように、リードフレーム200の一面上に複数個の半導体素子30が間隔を空けて平面的に配列されたワーク400が形成される。なお、上述したように、このワーク400における1個の半導体素子30は、1個の半導体装置100を構成するのに必要な分の半導体素子を意味しており、上述したように、複数個の素子の集合体でもよい。
次に、図2(d)に示される樹脂封止工程を行う。まず、樹脂封止工程では、このワーク400を、樹脂成形用の金型500のキャビティ503内に設置する。
この金型500は、ワーク400におけるリードフレーム200の他面側に位置する下型501と、ワーク400におけるリードフレーム200の一面側に位置する上型502とを合致させ、これら下型501と上型502との間にキャビティ503が形成されるものである。また、ワーク400は、粘着シート300を介して下型501の内面に貼り付けられる。
そして、このようにキャビティ503内にワーク400を設置した状態で、キャビティ503内に樹脂50を注入することにより、リードフレーム200の一面側にて複数個の半導体素子30およびボンディングワイヤ40を、樹脂50で封止する。
ここまでの状態が、図2(d)に示される。次に、図2(e)、図3(a)に示されるように、樹脂50で封止されたワーク400を金型500から取り出し、ダイシングラインDLに沿ってカットする。それにより、図2(f)、図3(b)に示されるように、ワーク400が個片化され、複数個の半導体装置100ができあがる。
このような工程流れを有する本実施形態の製造方法においては、樹脂封止工程およびそれに用いる金型500に独自の工夫を施している。この工夫点について、図4、図5を参照して述べる。
金型500は、下型501と上型502とが合致し、その間にキャビティ503が形成されるものであることは、上述したとおりである。ここで、図4に示されるように、金型500には、溜まり部504、ゲート505、プランジャ506が設けられている。
溜まり部504は樹脂50を溜めておく空間であり、プランジャ506は、この溜まり部504の樹脂50に圧力を加えてゲート505からキャビティ503へ樹脂50を注入するためのものである。
ゲート505は、キャビティ503への樹脂50の注入口であり、ここでは、図5(a)に示されるように、4個のゲート505が設けられている。そして、キャビティ503内には、ワーク400が設置されている。なお、図4、図5では、粘着シート300やボンディングワイヤ40などの細部は省略してある。
そして、上記樹脂封止工程では、この状態で、4つのゲート505からキャビティ503内に樹脂50が注入され、ワーク400における基板としてのリードフレーム200の一面上を、樹脂50が流れる。
このとき、本実施形態の樹脂封止工程では、図5(a)に示されるように、金型500内を流れる樹脂50の経路として、リードフレーム200の一面上のうち半導体素子30の直上を樹脂50が流れる素子上経路601と、リードフレーム200の一面上のうち半導体素子30の存在しない部位のみを樹脂50が流れる素子外経路602とが同一方向(図5(a)の上下方向)に沿って並列に存在する。
ここで、素子外経路602は、リードフレーム200の一面上のうち半導体素子30間の部位およびワーク400の両側の半導体素子30の存在しない部位であり、上記したボンディングワイヤ40が位置する経路である。さらに言うならば、素子外経路602は、半導体素子30の部分が凸、半導体素子30の存在しない部分が凹となっているワーク400の表面において、凹となっている部分を樹脂50が流れる経路である。
そして、本実施形態では、図5に示されるように、金型500に対して、キャビティ503の内面の素子外経路602に対応する部位から突出する突起700を設けている。ここでは、突起700は、金型500における上型502の内面の素子外経路602に対応する部位に、設けられている(図5(b)参照)。このような突起700は金型500と一体に加工されたものであり、切削や型加工などにより形成される。
そして、この突起700を備える金型500を用いて樹脂封止工程を行うことにより、樹脂封止工程では、素子上経路601を流れる樹脂50の流速を、素子外経路602を流れる樹脂50の流速に対して、同等か、もしくはそれ以上の大きさとしている。
また、本実施形態では、図5に示されるように、素子上経路601において、半導体素子30は、素子上経路601に沿って間隔を空けて複数個(図5では2個)配列されている。そして、樹脂50で封止された後のワーク400は、上記図2にも示したように、各半導体素子30の間の部位にてダイシングカットされる。
ここで、図5における一点鎖線Aで示されるラインAは、素子上経路601における半導体素子30間の位置を通り且つ素子上経路601および素子外経路602(つまり樹脂50の流れ)と直交するラインであるが、このラインAは、上記製造工程におけるダイシングカットがなされるラインすなわちダイシングラインに相当するものである。
そして、本実施形態では、突起700は、キャビティ503における上型502の内面の素子上経路602に対応する部位のうち当該ダイシングラインAに対応した部位に、設けられている。ここでは、図5に示されるように、突起700は、平面および断面ともに矩形をなしている。
また、図5(b)は、キャビティ503にワーク400が設置された状態を、素子上経路601および素子外経路602と直交する断面(図5(a)のA−A断面)と正対する方向から眺めた図であるが、これからわかるように、素子上経路601における半導体素子30とこれに対向するキャビティ503の内面との最大距離h1が、素子外経路602における突起700の先端部とこれに対向するキャビティ503の内面との距離h2よりも大きくなっている。
なお、上記最大距離h1は、半導体素子30とこれに正対するキャビティ503の内面との間で最も両者が離れている部分の距離を意味し、一方、距離h2は、突起700とこれに正対するキャビティ503の内面との間で最も両者が近づいている部分の距離を意味する。
また、突起700は樹脂の流れ方向に幅を持っているが、最大距離h1>距離h2の関係は、樹脂の流れ方向における突起700の全体に渡って成立するものでなくてもよく、一部分にて上記関係が成立していればよい。
本実施形態では、この最大距離h1が距離h2よりも大きくなるように、突起700を設けることにより、キャビティ503における素子上経路601の流路断面積を、素子外経路602の流路断面積と同等かそれ以上のものとしている。それにより、素子上経路601の流速が、素子外経路602の流速に対して同等以上となるようにしている。
なお、このような最大距離h1と距離h2との大小関係を実現するために、突起700の突出高さを、当該突起700と隣り合う素子上経路601における半導体素子30の厚さよりも大きいものすることが好ましい。また、半導体素子30が複数個の素子の集合体であるときは、この集合体としての半導体素子30の平均厚さを半導体素子30の厚さとすればよい。
このように、本実施形態の半導体装置100の製造方法によれば、上記突起700を備える金型500を用いて樹脂封止工程を行うことにより、キャビティ503内において半導体素子30上の空間つまり素子上経路601と半導体素子30の存在しない部位上の空間つまり素子外経路602とで、樹脂50の流速が同一、もしくは素子上経路601の流速の方が速くなる。
そのため、従来の製造方法において問題となっていたこれら両経路601、602間の樹脂の流速差による半導体素子30間のボイドの発生や、半導体素子30間に位置するワイヤ40の流れといった不具合を、極力防止することができる。
また、このような突起700を設けた場合、この突起700の分、できあがりのパッケージ形状において樹脂50に凹みが発生すると考えられるが、本実施形態の製造方法によれば、上述したように、突起700を、ダイシングカットされるラインAに対応した部位に、設けている。
この場合、樹脂封止後のワーク400においては、突起700に対応した部分は突起の形状に合わせて変形したものとなるが、突起700がダイシングラインAにあるため、この変形部分は、ダイシングによって削られる。そのため、本実施形態では、ダイシングカット後の半導体装置100において、上記突起700によるパッケージ形状への影響を極力少ないものにできる。
(第2実施形態)
図6は、本発明の第2実施形態に係る半導体装置の製造方法の要部を示す図であって、樹脂封止工程に用いる金型500にワーク400を設置した状態の概略断面を示す図であり、(a)は本実施形態の第1の例、(b)は第2の例を示す。
上記第1実施形態では、上記図5(b)に示したように、突起700は、断面矩形をなすものとしたが、その突出形状は、これに限定されるものではない。本実施形態は、上記第1実施形態に対して突起700の断面形状を変形したものであり、図6に示されるように、突起700としては、(a)断面波形のものや(b)断面三角形のものであってもよい。
なお、突起700は、その一部が素子上経路601まではみ出して存在するものであってもよい。そして、これらの突起700によっても、上記第1実施形態と同様の効果が得られる。
(第3実施形態)
図7は、本発明の第3実施形態に係る半導体装置の製造方法の要部を示す図であって、本実施形態の突起700の種々の例を示す概略断面図である。
本実施形態は、上記各実施形態に適用可能なものであり、上記各実施形態における突起700に、樹脂50が通り抜ける通路701を樹脂50の流れ方向に沿って設けたものである。ここで、図7においては、樹脂50の流れ方向は紙面垂直方向である。
この通路701としては、突起700の先端部に設けられたスリット(図7(a)参照)や、突起700の内部を貫通する穴(図7(b)、(d)参照)や、突起700の側面に設けられたスリット(図7(c)参照)が挙げられる。本実施形態によれば、上記各実施形態の効果を奏することに加えて、樹脂封止工程において、この通路701を樹脂50が通過するため、樹脂50の流れをスムーズにすることができる。
また、樹脂50は突起700内の通路701を通るため、当該通路701を通る樹脂50が、最終的なパッケージ形状に影響を及ぼすことはない。
また、この場合には、上記素子上経路601における半導体素子30とこれに対向するキャビティ503の内面との最大距離h1が、素子外経路602における突起700の先端部とこれに対向するキャビティ503の内面との距離h2よりも大きいものでなくてもよい。つまり、本実施形態では、距離h1の方が距離h2よりも小さくてもよい。
なぜならば、突起700の一部が素子情景路601にまで存在するとき、この部分に、これらスリットや穴などの通路701を設ければ、これら通路701が半導体素子30の直上すなわち素子上経路601に位置することになる。そうすれば、その通路701の分、半導体素子30の直上を樹脂50が流れる面積が増えて、実質的に素子上経路601における樹脂50の流速を速めることができるためである。
(第4実施形態)
図8は、本発明の第4実施形態に係る半導体装置の製造方法の要部を示す図であって、樹脂封止工程に用いる金型500にワーク400を設置した状態の概略断面を示す図である。
上記第1実施形態では、金型500は、下型501と上型502とが合致し、その間にキャビティ503が形成されるものであり、突起700は、金型500における上型502の内面の素子外経路602に対応する部位に、設けていた(図5(b)参照)。
それに対して、本実施形態では、図8に示されるように、突起700を、金型500における下型501の内面の素子外経路602に対応する部位に、設けている。この場合、基板としてのリードフレーム200には、素子外経路602に対応する部位にて厚さ方向に貫通する開口部201を有するものを用いる。
この開口部201は、基板200に対して穴あけ加工により設けてもよいが、リードフレーム200の場合には、通常、素子外経路602には、上記リード端子20が位置するものであり、このパターニングされたリード端子20の隙間が、当該開口部201として構成される。
そして、突起700は、下型501の内面の素子外経路602に対応する部位から開口部201を通してリードフレーム200の一面上に突出している。なお、この場合、突起700は、図示しない上記粘着シートを突き破ってリードフレーム200の一面上に突出している。
本実施形態では、上記第1実施形態に比べて、突起700が上型502ではなく下型501に設けられているという違いはあるものの、上記第1〜第3実施形態と同様の突起の形状や配置を採用することができ、その作用効果も同様である。
(第5実施形態)
図9は、本発明の第5実施形態に係る半導体装置の製造方法の要部を示す図であって、樹脂封止工程に用いる金型500にワーク400を設置した状態の概略平面を示す図である。
上記第1実施形態では、上記図5(a)に示したように、素子上経路601において、半導体素子30は、素子上経路601に沿って間隔を空けて2個配列されており、素子上経路601における半導体素子30間の位置を通り且つ素子上経路601および素子外経路602と直交するダイシングラインAは、1本であった。そして、この1本のダイシングラインAに対して突起700を設けていた。
それに対して、図9では、素子上経路601において、半導体素子30が素子上経路601に沿って間隔を空けて3個以上配列され、ダイシングラインA、B、C、Dも複数本存在する。このような場合には、各ダイシングラインA〜Dに対応して、複数箇所、突起700を設けてもよい。
本実施形態によれば、上記第1実施形態と同様の作用効果を発揮できる。そして、本実施形態においても、上記した各実施形態のような種々の突起700の形状を採用することができ、また、上型502だけでなく、下型501へ突起700を配置することも可能である。
(第6実施形態)
図10は、本発明の第6実施形態に係る半導体装置の製造方法の要部を示す図であって、樹脂封止工程に用いる金型500にワーク400を設置した状態の概略断面を示す図である。本実施形態では、上型502側に突起700を設けている。
本実施形態の製造方法では、図10(a)に示されるように、金型500の上型502のうち突起700が設けられる部位に、当該上型502の外側からキャビティ503へ貫通する貫通穴510を設けている。
そして、図10(b)に示されるように、突起700が設けられている部材702を、上型502の外側から貫通穴510に挿入して、キャビティ503内に突起700を突出させる。
このとき、当該部材702は貫通穴510に対して、樹脂50の漏れがないように隙間なく挿入されるとともに、貫通穴510に対して摺動可能となっており、樹脂封止工程中に、キャビティ503内における突起700の突出高さを可変としている。
そして、樹脂封止工程では、部材702を貫通穴501に摺動させ、上方へ引き上げるように移動させる。それによって、樹脂封止工程中は、キャビティ503内の突起700の突出高さが、時間経過とともに低くなっていく。そして、樹脂50の注入終了後には、図10(c)に示されるように、部材702を完全に引き上げる。この部材702の移動はサーボモータなどにより可能である。
本実施形態の製造方法によれば、素子外経路602に位置するボンディングワイヤ40を樹脂50で封止するまでは、突起700を上記各実施形態と同様の突出状態としておき、ワイヤ40の封止後には、突起700を引き上げながら樹脂封止を続けることで、突起700による樹脂50の未充填部分を樹脂50で埋めることができる。その結果、図10(c)に示されるように、平坦なパッケージ形状を実現できる。
なお、上記図10では、上型502に貫通穴510を設け、この貫通穴510を介して上型502において突起700を可変とした例を示したが、下型501においても同様に本実施形態が適用できることは、いうまでもない。
また、本実施形態においては、樹脂封止工程中に樹脂50の流れを圧力センサなどで検出し、この樹脂50の流れに応じて突起700の位置を移動させることで、より精密に流れを制御することも可能である。また、このことは、金型500におけるプランジャの圧力制御と同時に行うと、なお良い。
(第7実施形態)
図11は、本発明の第7実施形態に係る半導体装置の製造方法の要部を示す図であって、(a)は樹脂封止工程に用いる金型500の概略平面図、(b)および(c)は、本実施形態における突起700が設けられている部材702の概略側面図である。本実施形態では、上型502側に突起700を設けている。
図11に示されるように、本実施形態では、金型500の上型502うち突起700が設けられる部位に、上型502の外側からキャビティ(図11では図示せず)へ貫通する貫通穴510を設けている。
この貫通穴510は、上記第6実施形態の貫通穴510と同様であり、突起700が設けられている部材702を、上型502の外側から貫通穴510に挿入して突起700をキャビティ内に突出させるようになっている。
もちろん本実施形態においても、部材702は貫通穴510に対して、樹脂50の漏れがないように隙間なく挿入される。このようにすることにより、本実施形態では、突起700を取り替え可能としている。たとえば、図11(b)、(c)に示されるような、異なる突起700を有する部材702同士を互いに取り替えることができる。
それにより、上記第1実施形態と同様の効果が発揮できるとともに、ワーク400の種類に応じて、樹脂封止工程における突起700の突出高さや幅、位置などを設定でき、一つの金型500で様々な形状のパッケージに対応することが可能となる。
なお、上記図11では、上型502に貫通穴510を設け、この貫通穴510を介して上型502において突起700を取り替え可能とした例を示したが、下型501においても同様に本実施形態が適用できることは、いうまでもない。
(第8実施形態)
上記各実施形態では、突起700は、金型500と同様の金属などよりなるものであったが、上記した第1〜第5の各実施形態における突起700を、半導体装置100における樹脂50と同じ材質の樹脂よりなるものとしてもよい。
たとえば、突起700としては、樹脂50を構成するエポキシ樹脂よりなるものにできる。それによれば、このような樹脂よりなる突起700が樹脂封止中に、流動する樹脂50の熱によって当該樹脂50中に溶け込んだり、または、樹脂封止後のワーク400を金型500から取り出すときに、樹脂よりなる突起700が、ワーク400と一緒に金型500から外され樹脂50と一体化したりする。
また、この樹脂よりなる突起700はダイシングで切ることが可能なため、ダイシングへの影響はない。こうして、本実施形態によれば、上記各実施形態の効果に加えて、突起700によるパッケージ形状への影響を極力少ないものにできる。
また、本実施形態においては、突起700の全体を、樹脂50と同じ材質の樹脂よりなるものとしなくてもよく、その先端部側の部分のみを樹脂50と同じ材質の樹脂よりなるものとしてもよい。その例を図12に示す。
図12は、本実施形態の製造方法における樹脂封止工程の一例を示す工程図であり、(a)は樹脂50の注入前の状態を示す概略断面図、(b)は樹脂50の充填後の状態を示す概略断面図である。ここでは、上記図8と同様に、下型501側に突起700を設けている。
この場合、図12(a)に示されるように、突起700の先端部を、樹脂50と同じ材質の樹脂よりなる樹脂部700aとして構成している。この樹脂部700aは、金属製の突起700の先端に樹脂の塊を載せることにより形成することができる。
そして、樹脂封止工程を行うと、流動する樹脂50の熱により、樹脂部700aが樹脂50中に溶け込み、一体化する。そのため、図12(b)に示されるように、樹脂封止の終了後は、樹脂部700aは無くなる。なお、上記図12では、下型501に突起700を設けた例を示したが、上型502においても同様に、樹脂部700aを適用できることは、いうまでもない。
(第9実施形態)
上記実施形態では、実質的に素子外経路602にのみ突起700を設けたが、素子上経路601にも突起を設けてもよい。ただし、この場合は、素子上経路601に突起が存在しても、素子上経路601の流速が素子外経路602の流速に対して同等以上の大きさとなるようにすることが肝要である。
図13は、本発明の第9実施形態に係る半導体装置の製造方法の要部を示す図であって、(a)は樹脂封止工程に用いる金型500にワーク400を設置した状態の概略断面図、(b)は(a)中の突起700、700bの概略平面図である。
図13に示されるように、素子上経路にも突起700bが存在するが、ここでは、この素子上経路の突起700bには、スリット700cが設けられ、このスリット700cは半導体素子30の直上に樹脂50を案内するガイド700cとして構成されている。これにより、素子上経路に突起700bが存在しても、素子上経路の流速を遅くすることなく、素子外経路の流速と同等以上にできる。
(他の実施形態)
なお、上記各実施形態では、突起700は、素子上経路601における半導体素子30間の位置を通り且つ素子上経路601および素子外経路602と直交するラインA〜Dに部分的に位置したが、素子外経路602の全域に渡って延びるように配置されていてもよい。
また、基板としては、上記のリードフレーム200以外にも、半導体素子30が搭載される部分がヒートシンクであり、このヒートシンクをリードフレームにかしめなどによって固定したもの等であってもよい。
また、上記各実施形態では、図5などに示したように、複数個の半導体素子30は、基板としてのリードフレーム200の一面において格子状に配列されたものであり、この格子状配列における複数個の半導体素子30の列に対応して素子上経路601が構成され、当該複数個の半導体素子30の列の間の部位に対応して素子外経路602が構成されている。
ここにおいて、基板の一面上に複数個の半導体素子が間隔を空けて平面的に配列されたワークを封止するものであって、金型内を流れる樹脂の経路として上記素子上経路と、上記素子外経路とが同一方向に沿って並列に存在するものであるならば、上記した格子状の半導体素子の配列でなくてもよい。
また、ワークとしては、個々の半導体素子が基板の一面にボンディングワイヤ40を介して接続されたものでなくてもよく、たとえば、ボンディングワイヤに代えて、バンプなどを用い、フリップチップ実装による半導体素子の搭載を行ってもよい。
また、金型としては、上記各実施形態に示されるように、下型501と上型502とを合致させ、これら下型501と上型502との間にキャビティ503が形成されるものに限定されるものではない。
本発明の第1実施形態に係る半導体装置の概略断面図である。 (a)〜(f)は第1実施形態の半導体装置の製造方法を工程順に示す工程図である。 (a)は上記図2(e)の上面図、(b)は上記図2(f)の上面図である。 第1実施形態の製造方法の樹脂封止工程に用いる金型にワークを設置した状態を示す概略断面である。 (a)は上記図4の概略上面図、(b)は(a)の一点鎖線Aに沿った概略断面図である。 本発明の第2実施形態に係る半導体装置の製造方法の要部を示す図であって、(a)は第1の例、(b)は第2の例を示す。 本発明の第3実施形態に係る半導体装置の製造方法の要部を示す図である。 本発明の第4実施形態に係る半導体装置の製造方法の要部を示す図である。 本発明の第5実施形態に係る半導体装置の製造方法の要部を示す図である。 本発明の第6実施形態に係る半導体装置の製造方法の要部を示す図である。 図11は、本発明の第7実施形態に係る半導体装置の製造方法の要部を示す図であって、(a)は樹脂封止工程に用いる金型の概略平面図、(b)および(c)は、本実施形態における突起が設けられている部材の概略側面図である。 本発明の第8実施形態の製造方法における樹脂封止工程の一例を示す工程図であり、(a)は樹脂の注入前の状態を示す概略断面図、(b)は樹脂の充填後の状態を示す概略断面図である。 本発明の第9実施形態に係る半導体装置の製造方法の要部を示す図であって、(a)は樹脂封止工程に用いる金型にワークを設置した状態の概略断面図、(b)は(a)中の突起の概略平面図である。 本発明者の試作としての製造方法における金型にワークを設置した状態を示す図であり、(a)は平面図、(b)は断面図である。 上記図14に示される製造方法の樹脂封止工程における樹脂の進行を示す平面図である。 上記図14に示される製造方法の樹脂封止工程におけるワイヤ流れを示す図である。
符号の説明
30…半導体素子、50…樹脂、200…基板としてのリードフレーム、
201…リードフレームの開口部、400…ワーク、
500…金型、501…金型の下型、502…金型の上型、503…キャビティ、
510…金型の貫通穴、601…素子上経路、602…素子外経路、700…突起、
A…素子上経路における半導体素子間の位置を通り且つ素子上経路および素子外経路と直交するダイシングライン、
h1…素子上経路における半導体素子とこれに対向するキャビティの内面との最大距離、h2…素子外経路における突起の先端部とこれに対向するキャビティの内面との距離。

Claims (11)

  1. 基板(200)の一面上に複数個の半導体素子(30)が間隔を空けて平面的に配列されたワーク(400)を用意し、
    このワーク(400)を樹脂成形用の金型(500)のキャビティ(503)内に設置し、前記キャビティ(503)内に樹脂(50)を注入することにより、前記基板(200)の一面側にて前記複数個の半導体素子(30)を、前記樹脂(50)で封止する樹脂封止工程を備え、
    この樹脂封止工程では、前記キャビティ(503)内を流れる前記樹脂(50)の経路として、前記基板(200)の一面上のうち前記半導体素子(30)の直上を前記樹脂(50)が流れる素子上経路(601)と、前記基板(200)の一面上のうち前記半導体素子(30)の存在しない部位のみを前記樹脂(50)が流れる素子外経路(602)とが同一方向に沿って並列に存在する半導体装置の製造方法において、
    前記金型(500)に対し、前記素子上経路(601)を流れる前記樹脂(50)の流速が前記素子外経路(602)を流れる前記樹脂(50)の流速に対して同等以上の大きさとなるように、前記キャビティ(503)の内面の前記素子外経路(602)に対応する部位から突出する突起(700)を設け、
    この突起(700)を備える前記金型(500)を用いて前記樹脂(50)による封止を行うことを特徴とする半導体装置の製造方法。
  2. 前記素子上経路(601)において、前記半導体素子(30)は、前記素子上経路(601)に沿って間隔を空けて複数個配列されており、
    前記樹脂(50)で封止された後の前記ワーク(400)は、前記素子上経路(601)における前記半導体素子(30)間の位置を通り且つ前記素子上経路(601)および前記素子外経路(602)と直交するライン(A)にて、ダイシングカットされるようになっており、
    前記突起(700)は、前記キャビティ(503)の内面の前記素子外経路(602)に対応する部位のうち前記ダイシングカットされるライン(A)に対応した部位に、設けることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記キャビティ(503)に前記ワーク(400)が設置された状態を、前記素子上経路(601)および前記素子外経路(602)と直交する断面と正対する方向から眺めたとき、
    前記素子上経路(601)における前記半導体素子(30)とこれに対向する前記キャビティ(503)の内面との最大距離(h1)が、前記素子外経路(602)における前記突起(700)の先端部とこれに対向する前記キャビティ(503)の内面との距離(h2)よりも大きくなるように、前記突起(700)を設けることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記突起(700)の突出高さは、前記突起(700)と隣り合う前記素子上経路(601)における前記半導体素子(30)の厚さよりも大きいものであることを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記突起(700)には、前記樹脂(50)が通り抜ける通路(701)が前記樹脂(50)の流れ方向に沿って設けられていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
  6. 前記金型(500)は、前記ワーク(400)における前記基板(200)の一面とは反対側の他面側に位置する下型(501)と、前記ワーク(400)における前記基板(200)の一面側に位置する上型(502)とを合致させ、これら下型(501)と上型(502)との間に前記キャビティ(503)が形成されるものであり、
    前記突起(700)は、前記上型(502)の内面の前記素子外経路(602)に対応する部位に、設けることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。
  7. 前記金型(500)は、前記ワーク(400)における前記基板(200)の一面とは反対側の他面側に位置する下型(501)と、前記ワーク(400)における前記基板(200)の一面側に位置する上型(502)とを合致させ、これら下型(501)と上型(502)との間に前記キャビティ(503)が形成されるものであり、
    前記ワーク(400)における前記基板(200)として、前記素子外経路(602)に対応する部位にて厚さ方向に貫通する開口部(201)を有するものを用い、
    前記突起(700)は、前記下型(501)の内面の前記素子外経路(602)に対応する部位から前記開口部(201)を通して前記基板(200)の一面上に突出するように、設けることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。
  8. 前記樹脂封止工程中に、前記キャビティ(503)内における前記突起(700)の突出高さを可変としたことを特徴とする請求項1に記載の半導体装置の製造方法。
  9. 前記金型(500)のうち前記突起(700)が設けられる部位に、当該金型(500)の外側から前記キャビティ(503)へ貫通する貫通穴(510)を設け、
    前記突起(700)を、前記金型(500)の外側から前記貫通穴(510)に挿入して前記キャビティ(503)内に突出させるものとすることによって、前記突起(700)を取り替え可能としたことを特徴とする請求項1に記載の半導体装置。
  10. 前記突起(700)を、前記樹脂(50)と同じ材質の樹脂よりなるものとしたことを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置の製造方法。
  11. 前記複数個の半導体素子(30)は、前記基板(200)の一面において格子状に配列されたものであり、
    この格子状配列における複数個の前記半導体素子(30)の列に対応して前記素子上経路(601)が構成され、当該複数個の前記半導体素子(30)の列の間の部位に対応して前記素子外経路(602)が構成されることを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置の製造方法。
JP2006296198A 2006-10-31 2006-10-31 半導体装置の製造方法 Expired - Fee Related JP4872605B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006296198A JP4872605B2 (ja) 2006-10-31 2006-10-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006296198A JP4872605B2 (ja) 2006-10-31 2006-10-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008112924A true JP2008112924A (ja) 2008-05-15
JP4872605B2 JP4872605B2 (ja) 2012-02-08

Family

ID=39445270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006296198A Expired - Fee Related JP4872605B2 (ja) 2006-10-31 2006-10-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4872605B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923666B1 (ko) 2009-03-26 2009-10-28 주식회사 세웅 마이크로휴즈 커버 박판 및 그의 제조방법
JP2012059885A (ja) * 2010-09-08 2012-03-22 Denso Corp 半導体装置の製造方法および半導体装置
WO2013073542A1 (ja) * 2011-11-18 2013-05-23 日本電気株式会社 電子モジュールおよび電子モジュールの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136191A (ja) * 1991-11-13 1993-06-01 Sony Corp 半導体素子樹脂封止用金型
JP2000012578A (ja) * 1998-06-25 2000-01-14 Nec Corp 半導体パッケージの製造方法およびその成形用金型
JP2003115505A (ja) * 2001-10-04 2003-04-18 Mitsubishi Electric Corp 樹脂パッケージ型半導体装置の製造方法
JP2004118511A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp メモリカード及びその製造方法
JP2007081153A (ja) * 2005-09-14 2007-03-29 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136191A (ja) * 1991-11-13 1993-06-01 Sony Corp 半導体素子樹脂封止用金型
JP2000012578A (ja) * 1998-06-25 2000-01-14 Nec Corp 半導体パッケージの製造方法およびその成形用金型
JP2003115505A (ja) * 2001-10-04 2003-04-18 Mitsubishi Electric Corp 樹脂パッケージ型半導体装置の製造方法
JP2004118511A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp メモリカード及びその製造方法
JP2007081153A (ja) * 2005-09-14 2007-03-29 Renesas Technology Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923666B1 (ko) 2009-03-26 2009-10-28 주식회사 세웅 마이크로휴즈 커버 박판 및 그의 제조방법
JP2012059885A (ja) * 2010-09-08 2012-03-22 Denso Corp 半導体装置の製造方法および半導体装置
WO2013073542A1 (ja) * 2011-11-18 2013-05-23 日本電気株式会社 電子モジュールおよび電子モジュールの製造方法

Also Published As

Publication number Publication date
JP4872605B2 (ja) 2012-02-08

Similar Documents

Publication Publication Date Title
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
JP4740765B2 (ja) 半導体装置及びその製造方法
JP5618873B2 (ja) 半導体装置の製造方法
KR100690247B1 (ko) 이중 봉합된 반도체 패키지 및 그의 제조 방법
KR20060042872A (ko) 반도체장치의 실장 방법
JP2001053094A (ja) 樹脂封止方法及び装置
CN102709259B (zh) 非数组凸块的覆晶模封构造与方法
JP4502204B2 (ja) 半導体装置
JP4872605B2 (ja) 半導体装置の製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
TWI452660B (zh) 非陣列凸塊之覆晶模封構造
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP5205173B2 (ja) 半導体装置及びその製造方法
JP4967610B2 (ja) 半導体装置
JP5686653B2 (ja) 複合配線基板の製造方法
KR100963151B1 (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
JP4708090B2 (ja) 半導体装置およびその製造方法
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP5328837B2 (ja) 非アレイバンプのフリップチップモールドの構造体
JP5170122B2 (ja) 半導体装置の製造方法
JP5271982B2 (ja) 半導体装置
KR101412913B1 (ko) 반도체 패키지, 반도체 패키지 제조 방법 및 반도체 패키지 제조 금형
JP4840305B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees