JP2008112924A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008112924A JP2008112924A JP2006296198A JP2006296198A JP2008112924A JP 2008112924 A JP2008112924 A JP 2008112924A JP 2006296198 A JP2006296198 A JP 2006296198A JP 2006296198 A JP2006296198 A JP 2006296198A JP 2008112924 A JP2008112924 A JP 2008112924A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- protrusion
- path
- mold
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】金型500に対し、素子上経路601を流れる樹脂50の流速が素子外経路602を流れる樹脂50の流速に対して同等以上の大きさとなるように、キャビティ503の内面の素子外経路602に対応する部位から突出する突起700を設け、この突起700を備える金型500を用いて樹脂50による封止を行う。
【選択図】図5
Description
図1は、本発明の第1実施形態に係る半導体装置100の概略断面構成を示す図である。本実施形態の半導体装置100は、大きくは、アイランド10と、アイランド10上に搭載された半導体素子30と、アイランド10の周囲に配置され半導体素子30とボンディングワイヤ40を介して電気的に接続されたリード端子20と、これらアイランド10、リード端子20、ワイヤ40および半導体素子30を封止する樹脂50とを備えて構成されている。
図6は、本発明の第2実施形態に係る半導体装置の製造方法の要部を示す図であって、樹脂封止工程に用いる金型500にワーク400を設置した状態の概略断面を示す図であり、(a)は本実施形態の第1の例、(b)は第2の例を示す。
図7は、本発明の第3実施形態に係る半導体装置の製造方法の要部を示す図であって、本実施形態の突起700の種々の例を示す概略断面図である。
図8は、本発明の第4実施形態に係る半導体装置の製造方法の要部を示す図であって、樹脂封止工程に用いる金型500にワーク400を設置した状態の概略断面を示す図である。
図9は、本発明の第5実施形態に係る半導体装置の製造方法の要部を示す図であって、樹脂封止工程に用いる金型500にワーク400を設置した状態の概略平面を示す図である。
図10は、本発明の第6実施形態に係る半導体装置の製造方法の要部を示す図であって、樹脂封止工程に用いる金型500にワーク400を設置した状態の概略断面を示す図である。本実施形態では、上型502側に突起700を設けている。
図11は、本発明の第7実施形態に係る半導体装置の製造方法の要部を示す図であって、(a)は樹脂封止工程に用いる金型500の概略平面図、(b)および(c)は、本実施形態における突起700が設けられている部材702の概略側面図である。本実施形態では、上型502側に突起700を設けている。
上記各実施形態では、突起700は、金型500と同様の金属などよりなるものであったが、上記した第1〜第5の各実施形態における突起700を、半導体装置100における樹脂50と同じ材質の樹脂よりなるものとしてもよい。
上記実施形態では、実質的に素子外経路602にのみ突起700を設けたが、素子上経路601にも突起を設けてもよい。ただし、この場合は、素子上経路601に突起が存在しても、素子上経路601の流速が素子外経路602の流速に対して同等以上の大きさとなるようにすることが肝要である。
なお、上記各実施形態では、突起700は、素子上経路601における半導体素子30間の位置を通り且つ素子上経路601および素子外経路602と直交するラインA〜Dに部分的に位置したが、素子外経路602の全域に渡って延びるように配置されていてもよい。
201…リードフレームの開口部、400…ワーク、
500…金型、501…金型の下型、502…金型の上型、503…キャビティ、
510…金型の貫通穴、601…素子上経路、602…素子外経路、700…突起、
A…素子上経路における半導体素子間の位置を通り且つ素子上経路および素子外経路と直交するダイシングライン、
h1…素子上経路における半導体素子とこれに対向するキャビティの内面との最大距離、h2…素子外経路における突起の先端部とこれに対向するキャビティの内面との距離。
Claims (11)
- 基板(200)の一面上に複数個の半導体素子(30)が間隔を空けて平面的に配列されたワーク(400)を用意し、
このワーク(400)を樹脂成形用の金型(500)のキャビティ(503)内に設置し、前記キャビティ(503)内に樹脂(50)を注入することにより、前記基板(200)の一面側にて前記複数個の半導体素子(30)を、前記樹脂(50)で封止する樹脂封止工程を備え、
この樹脂封止工程では、前記キャビティ(503)内を流れる前記樹脂(50)の経路として、前記基板(200)の一面上のうち前記半導体素子(30)の直上を前記樹脂(50)が流れる素子上経路(601)と、前記基板(200)の一面上のうち前記半導体素子(30)の存在しない部位のみを前記樹脂(50)が流れる素子外経路(602)とが同一方向に沿って並列に存在する半導体装置の製造方法において、
前記金型(500)に対し、前記素子上経路(601)を流れる前記樹脂(50)の流速が前記素子外経路(602)を流れる前記樹脂(50)の流速に対して同等以上の大きさとなるように、前記キャビティ(503)の内面の前記素子外経路(602)に対応する部位から突出する突起(700)を設け、
この突起(700)を備える前記金型(500)を用いて前記樹脂(50)による封止を行うことを特徴とする半導体装置の製造方法。 - 前記素子上経路(601)において、前記半導体素子(30)は、前記素子上経路(601)に沿って間隔を空けて複数個配列されており、
前記樹脂(50)で封止された後の前記ワーク(400)は、前記素子上経路(601)における前記半導体素子(30)間の位置を通り且つ前記素子上経路(601)および前記素子外経路(602)と直交するライン(A)にて、ダイシングカットされるようになっており、
前記突起(700)は、前記キャビティ(503)の内面の前記素子外経路(602)に対応する部位のうち前記ダイシングカットされるライン(A)に対応した部位に、設けることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記キャビティ(503)に前記ワーク(400)が設置された状態を、前記素子上経路(601)および前記素子外経路(602)と直交する断面と正対する方向から眺めたとき、
前記素子上経路(601)における前記半導体素子(30)とこれに対向する前記キャビティ(503)の内面との最大距離(h1)が、前記素子外経路(602)における前記突起(700)の先端部とこれに対向する前記キャビティ(503)の内面との距離(h2)よりも大きくなるように、前記突起(700)を設けることを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記突起(700)の突出高さは、前記突起(700)と隣り合う前記素子上経路(601)における前記半導体素子(30)の厚さよりも大きいものであることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記突起(700)には、前記樹脂(50)が通り抜ける通路(701)が前記樹脂(50)の流れ方向に沿って設けられていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
- 前記金型(500)は、前記ワーク(400)における前記基板(200)の一面とは反対側の他面側に位置する下型(501)と、前記ワーク(400)における前記基板(200)の一面側に位置する上型(502)とを合致させ、これら下型(501)と上型(502)との間に前記キャビティ(503)が形成されるものであり、
前記突起(700)は、前記上型(502)の内面の前記素子外経路(602)に対応する部位に、設けることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。 - 前記金型(500)は、前記ワーク(400)における前記基板(200)の一面とは反対側の他面側に位置する下型(501)と、前記ワーク(400)における前記基板(200)の一面側に位置する上型(502)とを合致させ、これら下型(501)と上型(502)との間に前記キャビティ(503)が形成されるものであり、
前記ワーク(400)における前記基板(200)として、前記素子外経路(602)に対応する部位にて厚さ方向に貫通する開口部(201)を有するものを用い、
前記突起(700)は、前記下型(501)の内面の前記素子外経路(602)に対応する部位から前記開口部(201)を通して前記基板(200)の一面上に突出するように、設けることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。 - 前記樹脂封止工程中に、前記キャビティ(503)内における前記突起(700)の突出高さを可変としたことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記金型(500)のうち前記突起(700)が設けられる部位に、当該金型(500)の外側から前記キャビティ(503)へ貫通する貫通穴(510)を設け、
前記突起(700)を、前記金型(500)の外側から前記貫通穴(510)に挿入して前記キャビティ(503)内に突出させるものとすることによって、前記突起(700)を取り替え可能としたことを特徴とする請求項1に記載の半導体装置。 - 前記突起(700)を、前記樹脂(50)と同じ材質の樹脂よりなるものとしたことを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置の製造方法。
- 前記複数個の半導体素子(30)は、前記基板(200)の一面において格子状に配列されたものであり、
この格子状配列における複数個の前記半導体素子(30)の列に対応して前記素子上経路(601)が構成され、当該複数個の前記半導体素子(30)の列の間の部位に対応して前記素子外経路(602)が構成されることを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006296198A JP4872605B2 (ja) | 2006-10-31 | 2006-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006296198A JP4872605B2 (ja) | 2006-10-31 | 2006-10-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112924A true JP2008112924A (ja) | 2008-05-15 |
JP4872605B2 JP4872605B2 (ja) | 2012-02-08 |
Family
ID=39445270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006296198A Expired - Fee Related JP4872605B2 (ja) | 2006-10-31 | 2006-10-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4872605B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100923666B1 (ko) | 2009-03-26 | 2009-10-28 | 주식회사 세웅 | 마이크로휴즈 커버 박판 및 그의 제조방법 |
JP2012059885A (ja) * | 2010-09-08 | 2012-03-22 | Denso Corp | 半導体装置の製造方法および半導体装置 |
WO2013073542A1 (ja) * | 2011-11-18 | 2013-05-23 | 日本電気株式会社 | 電子モジュールおよび電子モジュールの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136191A (ja) * | 1991-11-13 | 1993-06-01 | Sony Corp | 半導体素子樹脂封止用金型 |
JP2000012578A (ja) * | 1998-06-25 | 2000-01-14 | Nec Corp | 半導体パッケージの製造方法およびその成形用金型 |
JP2003115505A (ja) * | 2001-10-04 | 2003-04-18 | Mitsubishi Electric Corp | 樹脂パッケージ型半導体装置の製造方法 |
JP2004118511A (ja) * | 2002-09-26 | 2004-04-15 | Renesas Technology Corp | メモリカード及びその製造方法 |
JP2007081153A (ja) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2006
- 2006-10-31 JP JP2006296198A patent/JP4872605B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136191A (ja) * | 1991-11-13 | 1993-06-01 | Sony Corp | 半導体素子樹脂封止用金型 |
JP2000012578A (ja) * | 1998-06-25 | 2000-01-14 | Nec Corp | 半導体パッケージの製造方法およびその成形用金型 |
JP2003115505A (ja) * | 2001-10-04 | 2003-04-18 | Mitsubishi Electric Corp | 樹脂パッケージ型半導体装置の製造方法 |
JP2004118511A (ja) * | 2002-09-26 | 2004-04-15 | Renesas Technology Corp | メモリカード及びその製造方法 |
JP2007081153A (ja) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100923666B1 (ko) | 2009-03-26 | 2009-10-28 | 주식회사 세웅 | 마이크로휴즈 커버 박판 및 그의 제조방법 |
JP2012059885A (ja) * | 2010-09-08 | 2012-03-22 | Denso Corp | 半導体装置の製造方法および半導体装置 |
WO2013073542A1 (ja) * | 2011-11-18 | 2013-05-23 | 日本電気株式会社 | 電子モジュールおよび電子モジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4872605B2 (ja) | 2012-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
JP4740765B2 (ja) | 半導体装置及びその製造方法 | |
JP5618873B2 (ja) | 半導体装置の製造方法 | |
KR100690247B1 (ko) | 이중 봉합된 반도체 패키지 및 그의 제조 방법 | |
KR20060042872A (ko) | 반도체장치의 실장 방법 | |
JP2001053094A (ja) | 樹脂封止方法及び装置 | |
CN102709259B (zh) | 非数组凸块的覆晶模封构造与方法 | |
JP4502204B2 (ja) | 半導体装置 | |
JP4872605B2 (ja) | 半導体装置の製造方法 | |
JP2012028513A (ja) | 半導体装置及びその製造方法 | |
TWI452660B (zh) | 非陣列凸塊之覆晶模封構造 | |
KR100591718B1 (ko) | 수지-밀봉형 반도체 장치 | |
JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP2009188275A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール | |
JP5205173B2 (ja) | 半導体装置及びその製造方法 | |
JP4967610B2 (ja) | 半導体装置 | |
JP5686653B2 (ja) | 複合配線基板の製造方法 | |
KR100963151B1 (ko) | 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법 | |
JP4708090B2 (ja) | 半導体装置およびその製造方法 | |
JP2017038051A (ja) | 半導体パッケージ及びその製造方法 | |
JP5328837B2 (ja) | 非アレイバンプのフリップチップモールドの構造体 | |
JP5170122B2 (ja) | 半導体装置の製造方法 | |
JP5271982B2 (ja) | 半導体装置 | |
KR101412913B1 (ko) | 반도체 패키지, 반도체 패키지 제조 방법 및 반도체 패키지 제조 금형 | |
JP4840305B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |