JP2004118511A - メモリカード及びその製造方法 - Google Patents

メモリカード及びその製造方法 Download PDF

Info

Publication number
JP2004118511A
JP2004118511A JP2002280752A JP2002280752A JP2004118511A JP 2004118511 A JP2004118511 A JP 2004118511A JP 2002280752 A JP2002280752 A JP 2002280752A JP 2002280752 A JP2002280752 A JP 2002280752A JP 2004118511 A JP2004118511 A JP 2004118511A
Authority
JP
Japan
Prior art keywords
memory card
manufacturing
resin
cavity
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002280752A
Other languages
English (en)
Inventor
Yukinori Tashiro
田代 幸典
Yosuke Yugawa
湯川 洋介
Kazuhiko Obata
小畑 和彦
Tamaki Wada
和田 環
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP2002280752A priority Critical patent/JP2004118511A/ja
Publication of JP2004118511A publication Critical patent/JP2004118511A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】メモリカードの反りを抑制する。
【解決手段】メモリカードの製造において、キャビティの中に突出する突出量の調節が可能な調節体を有する成形型を準備する工程と、
前記キャビティの中に前記調節体を突出させた状態で前記キャビティの中に樹脂を注入して、基板上に配置された半導体チップを樹脂封止する工程とを有する。
【選択図】    図11

Description

【0001】
【発明の属する技術分野】
本発明は、メモリカード及びその製造技術に関し、特に、基板上に配置された半導体チップを樹脂封止するメモリカードに適用して有効な技術に関するものである。
【0002】
【従来の技術】
メモリカードの一つに、例えばマルチメディアカードと呼称されるメモリカードが知られている。マルチメディアカードとは、MMCA(Multi Media Card Association)から発行されている規格に準拠するメモリカードの総称である。
【0003】
マルチメディアカード(MMC)は、主に、配線基板と、制御回路が内蔵され、かつ配線基板の主面に実装された半導体チップ(制御用チップ)と、記憶回路が内蔵され、かつ配線基板の主面に実装された半導体チップ(メモリ用チップ)と、配線基板の主面に形成され、かつ制御用チップ及びメモリ用チップを封止した樹脂封止体と、配線基板の主面と反対側の裏面に配置された複数の外部接続用端子と、配線基板を収納する凹部及び樹脂封止体を収納する凹部が設けられたカード状のキャップとを有する構成になっている。
【0004】
制御用チップは配線基板の主面の一辺側に配置され、メモリ用チップは制御用チップと隣り合って配置されている。複数の外部接続用端子は、配線基板の裏面上に配置されており、配線基板の主面の一辺と同じ側の、配線基板の裏面の一辺に沿って配列されている。複数の外部接続用端子は、配線基板の配線及びボンディングワイヤを介して制御用チップの回路と電気的に接続されている。また、制御用チップの回路は、配線基板の配線及びボンディングワイヤを介してメモリ用チップの回路と電気的に接続されている。キャップは、接着材を介在して樹脂封止体に接着固定されている。
【0005】
配線基板の反りを制御しながらマルチメディアカードを製造する方法が、国際公開番号WO02/062588号公報に記載されている。
【0006】
【発明が解決しようとする課題】
本発明者は、前述のマルチメディアカードについて、検討した結果、以下の問題点を見出した。
【0007】
マルチメディアカードにおいては、メモリ容量が異なる多種類のものが製品化されている。例えば、8メガバイト品、16メガバイト品、32メガバイト品、64メガバイト品、128メガバイト品等がある。64メガバイト品においては、32メガバイトのメモリ用チップを2枚重ねている。128メガバイト品においては、64メガバイトのメモリ用チップを2枚重ねている。
【0008】
メモリ用チップは、メモリ容量が大きくなるに従って、平面サイズが大きくなる。例えば、8メガバイトでは4mm×8mm、16メガバイトでは7mm×10mm、32メガバイトでは8mm×9mm、64メガバイトでは8mm×15mmである。
一方、樹脂封止体は、トランスファモールディング法に基づく片面モールドによって形成されている。
【0009】
メモリ容量が異なる製品を製造する場合に、品種切り替えに伴う製造ラインでの煩雑な手間を省き、かつ低コストで製造するためには、配線基板、使用する封止樹脂の材料、及び成形金型を共用することが有効である。しかしながら、メモリ用チップの平面サイズや搭載枚数に応じて樹脂封止体の体積が変化するため、配線基板、メモリ用チップ及び樹脂の熱膨張係数の違いや樹脂の収縮・膨張に起因して樹脂封止体及び配線基板(樹脂封止体及び配線基板を含む実装構造体)に発生する封止体及び配線基板の反りを緩和するために、個々の品種に最適な対策が必要となる。例えば、128メガバイト品に成形金型のキャビティの大きさを合わせた場合、64メガバイト品、32メガバイト品、16メガバイト品、8メガバイト品では128メガバイト品よりも樹脂封止体の体積が大きくなる。特に、8メガバイト品では樹脂封止体の体積が極端に大きくなる。樹脂封止体及び配線基板の反りとしては、配線基板の主面側が凸となる反り又は裏面側が凸となる反りが発生する。このような反りが樹脂封止体及び配線基板に発生した場合、樹脂封止体にキャップを接着固定する工程において、キャップも反ってしまうため、製品の外形寸法規格を満たせなくなる。
【0010】
また、メモリ用チップの平面サイズやメモリ用チップの重ね枚数によって、樹脂注入時にメモリ用チップ上を流れる樹脂の流速よりもメモリ用チップの周囲を流れる樹脂の流速が極端に速くなり、この樹脂の流速差に起因して巻き込みボイドが発生し易くなる。
【0011】
このような反り及びボイドを抑制する方法としては、例えば国際公開番号WO02/062588号公報に記載されている様に、メモリ用チップの大きさや重ね枚数に応じて樹脂の特性(熱膨張係数)を変える方法があるが、この場合、品種切り替えに伴い、使用する樹脂を変更するという製造ラインでの煩雑な手間が発生するため好ましくない。また、メモリ用チップの平面サイズや重ね枚数(製品の種類)に応じて樹脂の種類をある程度用意する必要があるため、製造コストが増大してしまう。
そこで、本発明者は、樹脂の特性を変えるのではなく、成形金型の構造に着眼し、本発明をなした。
【0012】
本発明の目的は、メモリカードの反りを抑制することが可能な技術を提供することにある。
本発明の他の目的は、巻き込みボイドの発生を抑制することが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)メモリカードの製造において、キャビティの中に突出する突出量の調節が可能な調節体を有する成形型を準備する工程と、
前記キャビティの中に前記調節体を突出させた状態で前記キャビティの中に樹脂を注入して、基板上に配置された半導体チップを樹脂封止する工程とを有する。
【0014】
(2)前記手段(1)に記載のメモリカードの製造において、前記調節体は、複数設けられている。
(3)前記手段(1)に記載のメモリカードの製造において、前記調節体は、油圧制御、又はモータ制御による可動構造になっている。
(4)前記手段(1)に記載のメモリカードの製造において、前記調節体は、ネジ止め構造、又は差し込み構造になっている。
【0015】
(5)制御回路が内蔵された第1の半導体チップであって、前記配線基板の主面の一辺側に配置された第1の半導体チップと、
メモリ回路が内蔵された第2の半導体チップであって、前記配線基板の主面に前記第1半導体チップと隣り合って配置された第2の半導体チップと、
前記配線基板の主面に形成され、かつ前記第1及び第2の半導体チップを封止した樹脂封止体と、
前記配線基板の主面と反対側の裏面であって、前記配線基板の主面の一辺と同じ辺側に配置された外部接続用端子とを有し、
前記外部接続用端子と前記第1半導体チップの制御回路とが前記配線基板の配線を介して電気的に接続され、
前記第1半導体チップの制御回路と前記第2半導体チップのメモリ回路とが前記配線基板の配線を介して電気的に接続されたメモリカードにおいて、
前記樹脂封止体の上面に凹部が設けられている。
【0016】
(6)前記手段(5)に記載のメモリカードにおいて、前記凹部は、複数設けられている。
(7)前記手段(5)に記載のメモリカードにおいて、
前記樹脂封止体に接着材を介在して接着固定されたキャップを更に有し、
前記キャップは、前記樹脂封止体の凹部に嵌め込まれる凸部を有する。
【0017】
(8)メモリカードの製造において、キャビティの中に突出する突出量の調節が可能な調節体で前記キャビティの中に注入される樹脂の流動抵抗の調節が可能な成形型を準備する工程と、
前記キャビティの中に前記調節体を突出させた状態で前記キャビティの中に樹脂を注入して、基板上に配置された半導体チップを樹脂封止する工程とを有する。
【0018】
(9)前記手段(8)に記載のメモリカードの製造において、前記調節体は、複数設けられている。
(10)前記手段(8)に記載のメモリカードの製造において、前記調節体は、油圧制御、又はモータ制御による可動構造になっている。
(11)前記手段(8)に記載のメモリカードの製造において、前記調節体は、ネジ止め構造、又は差し込み構造になっている。
【0019】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0020】
(実施形態1)
本実施形態では、32メガバイトのメモリ用チップを搭載するメモリカードに本発明を適用した例について説明する。
図1は、本実施形態1のメモリカードの外観(主面側)を示す平面図、
図2は、本実施形態1のメモリカードの外観(裏面側)を示す底面図、
図3は、本実施形態1のメモリカードの内部構造(キャップを除去した状態)を示す平面図、
図4は、本実施形態1のメモリカードの内部構造(キャップ及び樹脂封止体を除去した状態)を示す平面図、
図5は、本実施形態1のメモリカードの内部構造を示す図であって、(a)は図3のa−a線に沿う断面図、(b)は図3のb−b線に沿う断面図、(c)は図3のc−c線に沿う断面図である。
【0021】
本実施形態1のメモリカード1は、図1乃至図5に示すように、主に、配線基板2と、集積回路として例えば制御回路が内蔵され、かつ配線基板2の主面に実装された半導体チップ(制御用チップ)6と、集積回路として例えば32メガバイトのフラッシュEEPROM(Electrically Erasable Programmable Read Only Memory)からなる記憶回路が内蔵され、かつ配線基板2の主面に実装された半導体チップ(メモリ用チップ)7と、配線基板2の主面に形成され、かつ制御用チップ6及びメモリ用チップ7を封止した樹脂封止体9と、配線基板2を収納する凹部13及び樹脂封止体9を収納する凹部14が設けられたカード状のキャップ12とを有する構成になっている。
【0022】
メモリカード1は、その板厚方向と直行する平面形状が方形状になっており、本実施形態においては、長さL×幅W=32mm×24mmの長方形(図1参照)になっている。また、厚さT(図5(a)参照)は、1.4mm±0.1のMMCA規格の範囲内に収まっている。
【0023】
配線基板2は、その板厚方向と直行する平面形状が方形状になっており、本実施形態では、例えば長さ×幅=30mm×21mmの長方形(図2乃至図4参照)になっている。また、厚さは、約0.3mmになっている。配線基板2は、例えば熱膨張係数が1.3×10−5/℃〜1.6×10−5/℃のガラスエポキシ樹脂基板で形成されている。
【0024】
配線基板2の主面には配線の一部からなる複数の電極3及び4が配置され(図4及び図5参照)、主面と反対側の裏面には複数の外部接続用端子5が配置されている(図2及び図5参照)。複数の電極3は、配線基板2主面の第1の辺2aの側にこの第1の辺2aに沿って配置され、複数の電極4は、配線基板2の第1の辺2aから電極3よりも遠い位置において、電極3の配列方向に沿って配置されている。複数の外部接続用端子5は、配線基板2の第1の辺2aと同じ側の配線基板の裏面の辺に沿って配置されている。この複数の外部接続用端子5は、メモリカード1をデジタルカメラ等のスロットに挿入した際、スロット内の電極と接触し、電気的に接続される。
【0025】
制御用チップ6及びメモリ用チップ7は、その板厚方向と直行する平面形状が方形状になっており(図3及び図4参照)、本実施形態において、制御用チップ6は例えば4mm×8mmの長方形、メモリ用チップ7は例えば8mm×9mmの長方形になっている。また、これらのチップの厚さは、例えば0.2mmになっている。制御用チップ6及びメモリ用チップ7は、例えば熱膨張係数が3.0×10−6/℃のシリコン基板を主体に形成されている。
【0026】
図4に示すように、制御用チップ6は、配線基板2の主面の第1の辺2a側に配置されている。メモリ用チップ7は、制御用チップ6と隣り合って配置されている。制御用チップ6と配線基板2の第1の辺2aとの間には複数の電極3が配置され、制御用チップ6とメモリ用チップ7との間には複数の電極4が配置されている。
【0027】
図4に示すように、制御用チップ6の主面には、その互いに反対側に位置する2つの長辺側に夫々の長辺に沿って複数の電極6aが配置され、メモリ用チップ7の主面には、その互いに反対側に位置する2つの短辺のうちの一方の短辺側にその短辺に沿って複数の電極7aが配置されている。図4及び図5(a)に示すように、制御用チップ6の一方の長辺側に配置された複数の電極6aは、ボンディングワイヤ8を介して複数の電極3と夫々電気的に接続され、制御用チップ6の他方の長辺側に配置された複数の電極6aは、ボンディングワイヤ8を介して複数の電極4と夫々電気的に接続され、メモリ用チップ7の一方の短辺側に配置された複数の電極7aは、ボンディングワイヤ8を介して複数の電極4と夫々電気的に接続されている。複数の電極3と複数の外部接続用端子(電極)5は、配線基板2の配線を介して夫々電気的に接続されている。即ち、外部接続用端子5は、配線基板2の配線、電極(3,6a)、ボンディングワイヤワイヤ8等を介在して制御用チップ6の制御回路と電気的に接続され、また、制御用チップ6の制御回路は、電極(6a,5,7a)、ボンディングワイヤ8等を介在してメモリ用チップ7の記憶回路と電気的に接続されている。
【0028】
図3に示すように、樹脂封止体9は、その厚さ方向と直行する平面形状が方形状になっており、本実施形態では、例えば18mm×25mmの長方形になっている。また、厚さは、例えば0.6mm程度になっている。樹脂封止体9は、低応力化を図るため、例えばフェノール系硬化剤、シリコーンゴム及びフィラーが添加されたエポキシ系の樹脂で形成されている。このエポキシ系の樹脂は、例えば8〜16×10−6/℃程度の熱膨張係数を有する。樹脂封止体9は、トランスファモールディング法で形成され、配線基板2の互いに反対側に位置する2つの面のうちの一方の面側のみを樹脂封止する片面封止になっている(図5参照)。
【0029】
キャップ12は、樹脂ケース(例えば、PPE:polyphenylether)からなり、縦(長さ)32mm、横(幅)24mm、厚さ1.4mmとなっている。キャップ12は、図5に示すように、接着材15を介在して樹脂封止体9に接着固定されており、配線基板2はキャップ12の凹部13の中に収納され、樹脂封止体9はキャップ12の凹部14の中に収納されている。
【0030】
図3及び図5に示すように、樹脂封止体9の上面には、その上面から深さ方向に向かって窪む凹部10が複数設けられている。本実施形態において、凹部10は、例えば配線基板2の第1の辺2a側にその辺に沿って3つ設けられ、更に配線基板2の第1の辺2aと反対側に位置する第2の辺2b側にその辺に沿って3つ設けられている。
【0031】
図6は、本実施形態1のメモリカードの製造に用いられる個片化前基板(複数装置用基板)の全体を示す平面図である。
図6に示すように、個片化前基板16は、一方向に所定の間隔を置いて複数の配線基板2を配置した多連構造になっている。各配線基板2は、連結部17を介してフレーム部18に連結され、支持されている。各配線基板2は、キャップ12を貼り付ける工程の後、連結部17を切断することによってフレーム部18から分離される。
【0032】
図7は、本実施形態1のメモリカードの製造に用いられる成形金型の概略構成を示す図((a)は上型の合わせ面を示す平面図、(b)は下型の合わせ面を示す平面図)であり、
図8は、図7(a)に示すキャビティの部分を拡大した要部平面図であり、
図9は、本実施形態1のメモリカードの製造工程を示す図であって、(a)はダイボンディング工程を示す断面図、(b)はワイヤボンディング工程を示す断面図であり、
図10及び図11は、本実施形態1であるメモリカードの製造において、樹脂封止工程を示す断面図であり、
図12は、本実施形態1のメモリカードの製造における樹脂封止工程において、成形金型のキャビティの中に突出する突出量の調節が可能な突出体の配置状態を示す平面図であり、
図13乃至図15は、本実施形態1のメモリカードの製造において、樹脂封止工程を示す断面図である。
【0033】
図7、図8及び図10示すように、成形型20は、これに限定されないが、上型20a、下型20、複数のキャビティ21、各キャビティ21毎に設けられた樹脂注入ゲート22及びランナー23、複数のカル24、複数の連結ランナー25、各キャビティ21毎に設けられたエアベント(図示せず)、複数のポット26及び複数の基板収納部27等を備え、更に、各キャビティ21毎に複数設けられた調節体30を備えている。21〜25及びエアベントの各構成部は上型20aに設けられ、26及び27の各構成部は下型20bに設けられている。キャビティ21は上型20aの合わせ面から深さ方向に窪み、基板収納部27は下型20bの合わせ面から深さ方向に窪んでいる。
【0034】
キャビティ21は、上型20aと下型20bとの間に個片化前基板16を位置決めした時に配線基板2の主面(チップ搭載面)と向かい合い、平面が方形状で形成された主面(凹部の底面)と、この主面の各辺に対応する4つの側面とを有する多面体で規定されている。基板収納部27は、上型20aと下型20bとの間に個片化前基板16を位置決めした時に個片化前基板16が収納され、平面が方形状で形成された主面(凹部の底面)と、この主面の各辺に対応する4つの側面とを有する多面体で構成されている。キャビティ21の平面形状は各配線基板2上の樹脂封止体を形成する位置に対応して形成され、基板収納部27の平面形状は個片化前基板16の平面形状に対応して形成されている。本実施形態において、配線基板2及び個片化前基板16の平面形状は長方形になっているので、これに対応してキャビティ21及び基板収納部27の平面形状も長方形になっている。樹脂は、ポット26からカル24、ランナー23、及びゲート22を通してキャビティ21の内部に注入される。隣り合うカル24は連結ランナー25で連結されている。
【0035】
各キャビティ21における複数の調節体30は、図8、図10及び図11に示すように、キャビティ21の主面(凹部の底面)からその中に突出する突出量の調節が可能な構造になっている。本実施形態において、調節体30は、例えばピン形状で形成され、油圧によって突出量を制御する可動構造になっている。また、図8に示すように、可動部30は例えば15本設けられ、行列状に配置されている。
【0036】
成形金型20は、キャビティ21の中に配置されるメモリ用チップの平面サイズや重ね枚数に応じて、キャビティ21の中に突出させる調節体30の本数や、調節体30の突出量を調節することが可能な構造になっている。
【0037】
本実施形態において、成型金型20は、32メガバイトのメモリ用チップ7よりも平面サイズが大きい64メガバイトのメモリ用チップ41を2枚重ねて搭載する128メガバイトのメモリカード40にキャビティ21の大きさを合わせた構成になっている。
【0038】
図16は、成形金型20を用いて製造された128メガバイトのメモリカード40の内部構造(キャップを除去した状態)を示す平面図であり、
図17は、図16のd−d線に沿う断面図であり、
図18は、図16に示す128メガバイトのメモリカードの製造における樹脂封止工程において、成形金型のキャビティの中に突出する突出量の調節が可能な調節体の配置状態を示す平面図であり、
図19は、図16に示す128メガバイトのメモリカードの製造における樹脂封止工程を示す断面図である。
【0039】
図16及び図17に示すように、128メガバイトのメモリカード40は、基本的に32メガバイトのメモリカード1と同様の構成になっている。メモリカード1と異なる点は、32メガバイトのメモリ用チップ7よりも平面サイズが大きい64メガバイトのメモリ用チップ41を2枚重ねて配線基板2の主面に実装した構成になっている。64メガバイトのメモリ用チップ41は、例えば平面サイズが8mm×15mm、厚さが0.4mmになっている。この128メガバイトのメモリカード40においては、図18及び図19に示すように、成形金型20のキャビティ21の中に調節体30を突出させない状態(調節体30の突出量がゼロの状態)でキャビティ21の中に樹脂を注入することによって樹脂封止、即ち樹脂封止体9の形成が行われる。従って、32メガバイトのメモリカード1の場合と異なり、128メガビットのメモリカード40の樹脂封止体9には、調節体30の突出による凹部が形成されない。
なお、成形金型20は、例えば上型20aと下型20bとの間に2枚の個片化前基板16を位置決めできる構成になっている。
【0040】
次に、メモリカード1の製造について、図9乃至図15を用いて説明する。
まず、図6に示す個片化前基板16を準備し、その後、図9(a)に示すように、配線基板2の主面に接着材を介在して制御用チップ6及びメモリ用チップ7を接着固定し、その後、図9(b)に示すように、制御用チップ6の電極6a及びメモリ用チップ7の電極7aと配線基板2の電極(3,4)とをボンディングワイヤ8で夫々電気的に接続する。チップ搭載工程(ダイボンディング工程)において、制御用チップ6は配線基板2の第1の辺2a側に配置され、メモリ用チップ7は制御用チップ6よりも配線基板2の第1の辺2aから遠い位置において制御用チップ6と隣り合うように配置される。ワイヤボンディング工程において、制御用チップ6の一方の長辺側に配置された電極6aは配線基板2の電極3とボンディングワイヤ8を介して電気的に接続され、制御用チップ6の他方の長辺側に配置された電極6a及びメモリ用チップ7の一方の短辺側に配置された電極7aは、配線基板2の電極4とボンディングワイヤ8を介して夫々電気的に接続される。
【0041】
次に、図10に示すように、成形金型20の上型20aと下型20bとの間に個片化前基板16を位置決めする。この時、個片化前基板16は、下型20bの基板収納部27の中に収納される。また、個片化前基板16は、その主面がキャビティ21と向かい合う状態で位置決めされる。
【0042】
次に、図11に示すように、キャビティ21の中に突出する突出量の調節が可能な調節体30を油圧制御によってキャビティ21の中に突出させる。本実施形態では、図12に示すように、15本の調節体30を行列状に配置している。キャビティ21の中に突出させる調節体30の本数、調節体30の突出量はメモリ用チップの平面サイズや重ね枚数に応じて選定する。本実施形態では、制御用チップ6及びメモリ用チップ7の周囲における12本の調節体30のうち、図12に斜線で示した6本の調節体30をキャビティ21の中に突出させている。
【0043】
次に、調節体30をキャビティ21の中に突出させた状態で、図13に示すように、キャビティ21の中に樹脂9aを注入して、配線基板2の主面に配置された制御用チップ6及びメモリ用チップ7を樹脂封止する。この工程において、配線基板2の主面上に、制御用チップ6、メモリ用チップ7及びボンディングワイヤ8等を樹脂封止した樹脂封止体9であって、上面からその深さ方向に窪む凹部10を有する樹脂封止体9が形成される。凹部10は調節体30の突出によって形成され、凹部10の深さは調節体30の突出量によって制御される。
【0044】
次に、図14に示すように、キャビティ21の中に突出した調節体30を上昇させて、キャビティ21の中における調節体30の突出量をゼロにする。
次に、形成金型20から個片化前基板16を取り出す。個片化前基板16の取り出しは、樹脂封止時に使用しなかった調節体30をイジェクタピンとして使用し、図15に示すように、キャビティ21から樹脂封止体9を押し出す。
【0045】
次に、ランナー23内で硬化した樹脂を樹脂封止体9から切断して分離し、その後、連結部17を切断して個片化前基板16のフレーム部18から配線基板2を分離し、その後、樹脂封止体9に接着材15を介在してキャップ12を接着固定する。これにより、本実施形態1のメモリカード1がほぼ完成する。
【0046】
本実施形態1において、成形金型20のキャビティ21の大きさは、64メガバイトのメモリ用チップ41を2枚重ねて実装する128メガバイトのメモリカード40(図16参照)に合わせている。32メガバイトのメモリ用チップ7は64メガバイトのメモリ用チップ41よりも平面サイズが小さく、また、1枚の32メガバイトのメモリ用チップ7が単層で実装されている。128メガバイトのメモリカード40に合わせた成形金型であって、キャビティ21の中に突出する突出量の調節が可能な調節体30を持たない成型金型で32メガバイトのメモリカード1を製造した場合、樹脂封止体9の大きさは変わらないが、128メガバイトのメモリカード40と比較して、樹脂の量が増加する。樹脂の量が増加すると、配線基板2、制御用チップ6、メモリ用チップ7及び樹脂の熱膨張係数の違いや、樹脂の収縮・膨張に起因して樹脂封止体9及び配線基板2(樹脂封止体及び配線基板を含む実装構造体)に反りが発生し易くなる。
【0047】
これに対し、キャビティ21の中に突出する突出量の調節が可能な調節体30を持つ成型金型20では、キャビティ21の中に突出させる調節体30の本数や突出量を選択することができるため、メモリ用チップの平面サイズや重ね枚数に応じて樹脂封止体9の樹脂量を制御することができる。従って、128メガバイトのメモリカード40に合わせた成形金型20で32メガバイトのメモリカード1を製造しても、メモリ用チップ7の大きさに合わせて樹脂封止体9の樹脂量を最適化できるため、封止金型及び封止樹脂の材料を品種間で共用した場合でも樹脂封止体9及び配線基板2の反り、即ち32メガバイトのメモリカード1の反りを抑制できる。本実施形態の32メガバイトのメモリカード1は、MMCAの外形寸法規格(厚さ1.4mm±0.1)を満たすことができた。
【0048】
図20は、成形金型20を用いて製造した16メガバイトのメモリカードの内部構造(キャップを除去した状態)を示す平面図であり、
図21は、図20のe−e線に沿う断面図であり、
図22は、図20に示す16メガバイトのメモリカードの製造における樹脂封止工程において、成形金型のキャビティの中に突出する突出量の調節が可能な調節体の配置状態を示す平面図である。
【0049】
図20及び図21に示すように、メモリカード43は、基本的にメモリカード1と同様の構成になっている。メモリカード1と異なる点は、メモリ用チップ7よりも平面サイズが小さい16メガバイトのメモリ用チップ44を配線基板2の主面に実装した構成になっている。16メガバイトのメモリ用チップ44は、例えば平面サイズが約7mm×10mm、厚さが約0.4mmになっている。16メガバイトのメモリ用チップ44は、32メガバイトのメモリ用チップ7よりも更に平面サイズが小さくなっている。
【0050】
メモリカード43の樹脂封止体9の形成は、メモリカード1と同様に、成形金型20のキャビティ21の中に調節体30を突出させた状態でキャビティ21の中に樹脂を注入することによって行われる。この樹脂封止工程において、キャビティ21の中に突出させる調節体30の本数、調節体30の突出量はメモリ用チップの平面サイズや重ね枚数に応じて選定する。メモリカード43の製造では、図22に示すように、15本の調節体30のうち、制御用チップ6よりも配線基板2の第1の辺2a側に位置する3本の調節体30、メモリ用チップ44と配線基板2の第2の辺2bの間に位置する6本の調節体30、合計9本の調節体30(図中斜線で示した調節体30)をキャビティ21の中に突出させた状態で樹脂封止が行われる。
【0051】
このように、メモリカード43の製造においても、メモリ用チップ44の平面サイズや重ね枚数に応じてキャビティ21の中に突出させる調節体30の本数や突出量を選択することにより、反りを抑制し、MMCAの外形寸法規格(厚さ1.4mm±0.1)を満たすことができた。
【0052】
図23は、成形金型20を用いて製造した8メガバイトのメモリカードの内部構造を示す平面図であり、
図24は、図23のf−f線に沿う断面図であり、
図25は、図23に示す8メガバイトのメモリカードの製造における樹脂封止工程において、成形金型のキャビティの中に突出する突出量の調節が可能な調節体の配置状態を示す平面図である。
【0053】
図23及び図24に示すように、メモリカード45は、基本的にメモリカード1と同様の構成になっている。メモリカード1と異なる点は、メモリ用チップ7よりも平面サイズが小さい8メガバイトのメモリ用チップ46を配線基板2の主面に実装した構成になっている。8メガバイトのメモリ用チップ46は、例えば平面サイズが約4mm×8mm、厚さが約0.4mmになっている。8メガバイトのメモリ用チップ46は、16メガバイトのメモリ用チップ44よりも更に平面サイズが小さくなっている。
【0054】
メモリカード45の樹脂封止体9の形成は、メモリカード1と同様に、成形金型20のキャビティ21の中に調節体30を突出させた状態でキャビティ21の中に樹脂を注入することによって行われる。この樹脂封止工程において、キャビティ21の中に突出させる調節体30の本数、調節体30の突出量はメモリ用チップの平面サイズや重ね枚数に応じて選定する。メモリカード45の製造では、図25に示すように、15本の調節体30のうち、メモリ用チップ46よりも配線基板2の第2の辺2b側に位置する6本の調節体30(図中斜線で示した調節体30)をキャビティ21の中に突出させた状態で樹脂封止が行われる。
【0055】
このように、メモリカード45の製造においても、メモリ用チップ46の平面サイズや重ね枚数に応じてキャビティ21の中に突出させる調節体30の本数や突出量を選択することにより、反りを抑制し、MMCAの外形寸法規格(厚さ1.4mm±0.1)を満たすことができた。
【0056】
なお、前述の実施形態1では、油圧制御による調節体30の可動構造について説明したが、これに限定されず、例えば調節体30の可動構造としてはモータ制御による可動構造にしてもよい。また、調節体30は、ネジ止め構造、又は差し込み構造にしてもよい。
【0057】
また、前述の実施形態1では、キャビティ21の中に樹脂を注入する前にキャビティの中に調節体30を突出させて樹脂封止を行う例について説明したが、調節体30の突出は、樹脂の注入途中で行ってもよい。即ち、キャビティ21における樹脂の充填が完了する前の段階においてキャビティ21の中に調節体30を突出させることも可能である。
【0058】
(実施形態2)
図26は、本実施形態2のメモリカードの概略構成を示す断面図である。
図26に示すように、本実施形態2のメモリカード47は、基本的に実施形態1のメモリカード1と同様の構成になっており、以下の構成が異なっている。即ち、本実施形態のキャップ12は、樹脂封止体9の凹部10に嵌め込まれる凸部48を有する構成になっている。このような構成にすることにより、樹脂封止体9とキャップ12との接着面積が増加するため、キャップ12の接着性の向上を図ることができる。
【0059】
(実施形態3)
前述の実施形態1ではメモリカードの反り対策について説明したが、本実施形態では巻き込みボイドについて説明する。
図27は、本実施形態3のメモリカードの内部構造(キャップを除去した状態)を示す平面図であり、
図28は本実施形態3のメモリカードの概略構成を示す図であって、(a)は図27のg−g線に沿う断面図であり、(b)は図27のh−h線に沿う断面図であり、
図29は、本実施形態3のメモリカードの製造における樹脂封止工程において、成型金型のキャビティの中に突出する突出量の調節が可能な調節体の配置状態を示す平面図であり、
図30は、本実施形態3のメモリカードの製造における樹脂封止工程を示す断面図である。
【0060】
図27及び図28に示すように、本実施形態3のメモリカード42は、32メガバイトのメモリ用チップ7を2枚重ねて配線基板2の実装面上に実装した構成になっている。このメモリカード42の場合、樹脂封止工程において、図29及び図30に示すように、2枚のメモリ用チップ7が重なって配線基板2の主面に実装されているため、メモリ用チップ7上を流れる樹脂の流速よりもメモリチップ7の周囲を流れる樹脂の流速が極端に速くなり、この樹脂の流速差に起因して巻き込みボイドが発生し易くなる。そこで、成形金型20の調節体30をキャビティ21の中を流れる樹脂の流速制御として使用する。即ち、キャビティ21の中を流れる樹脂の流速が均一となるように樹脂の流速が速い部分に調節体30を突出させる。成形金型20は、15本の調節体30を行列状に配置している。キャビティ21の中に突出させる調節体30の本数、調節体30の突出量はメモリ用チップの平面サイズや重ね枚数に応じて選定する。本実施形態では、制御用チップ6及びメモリ用チップ7の周囲における12本の調節体30のうち、図29に斜線で示した6本の調節体30をキャビティ21の中に突出させている。
【0061】
このように、キャビティ21の中に突出する突出量の調節が可能な調節体30でキャビティ21の中に注入される樹脂の流動抵抗の調節が可能な成形型30を使用し、キャビティ21の中に調節体30を突出させた状態でキャビティ21の中に樹脂を注入して、配線基板2上に配置された制御用チップ6及びメモリ用チップ7を樹脂封止することにより、メモリ用チップ7上を流れる樹脂の流速とメモリ用チップ7の周囲を流れる樹脂の流速との差を小さくできるため、樹脂の流速差に起因するボイドの発生を抑制することができる。
なお、キャビティ21の中における樹脂の流動抵抗の制御に調節体30を使用する場合、樹脂の注入途中で調節体30の突出量を調節しても良く、また、突出量がゼロになるようにしても良い。
【0062】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0063】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、メモリカードの反りを抑制することができる。
本発明によれば、配線基板に配置された半導体チップを樹脂封止する時に発生する巻き込みボイドを抑制することができる。
【図面の簡単な説明】
【図1】本発明の実施形態1であるメモリカードの外観(主面側)を示す平面図である。
【図2】本発明の実施形態1であるメモリカードの外観(裏面側)を示す底面図である。
【図3】本発明の実施形態1であるメモリカードの内部構造(キャップを除去した状態)を示す平面図である。
【図4】本発明の実施形態1であるメモリカードの内部構造(キャップ及び樹脂封止体を除去した状態)を示す平面図である。
【図5】本発明の実施形態1であるメモリカードの内部構造を示す図であって、(a)は図3のa−a線に沿う断面図、(b)は図3のb−b線に沿う断面図、(c)は図3のc−c線に沿う断面図である。
【図6】本発明の実施形態1であるメモリカードの製造に用いられる個片化前基板(複数装置用基板)の全体を示す平面図である。
【図7】本発明の実施形態1であるメモリカードの製造に用いられる成形金型の概略構成を示す図であり、(a)は上型の合わせ面を示す平面図、(b)は下型の合わせ面を示す平面図である。
【図8】図7(a)に示すキャビティの部分を拡大した要部平面図である。
【図9】本発明の実施形態1であるメモリカードの製造工程を示す図であり、(a)はダイボンディング工程を示す断面図、(b)はワイヤボンディング工程を示す断面図である。
【図10】本発明の実施形態1であるメモリカードの製造における樹脂封止工程を示す断面図である。
【図11】本発明の実施形態1であるメモリカードの製造における樹脂封止工程を示す断面図である。
【図12】本発明の実施形態1であるメモリカードの製造における樹脂封止工程において、成型金型のキャビティの中に突出する突出量の調節が可能な調節体の配置状態を示す平面図である。
【図13】本発明の実施形態1であるメモリカードの製造における樹脂封止工程を示す断面図である。
【図14】本発明の実施形態1であるメモリカードの製造における樹脂封止工程を示す断面図である。
【図15】本発明の実施形態1であるメモリカードの製造における樹脂封止工程を示す断面図である。
【図16】図10に示す成形金型を用いて製造された128メガバイトのメモリカードの内部構造(キャップを除去した状態)を示す平面図である。
【図17】図16のd−d線に沿う断面図である。
【図18】図16に示す128メガバイトのメモリカードの製造における樹脂封止工程において、成型金型のキャビティの中に突出する突出量の調節が可能な調節体の配置を示す平面図である。
【図19】図16に示す128メガバイトのメモリカードの製造において、樹脂封止工程を示す断面図である。
【図20】図10に示す成形金型を用いて製造された16メガバイトのメモリカードの内部構造(キャップを除去した状態)を示す平面図である。
【図21】図20のe−e線に沿う断面図である。
【図22】図20に示す16メガバイトのメモリカードの製造における樹脂封止工程において、成型金型のキャビティの中に突出する突出量の調節が可能な調節体の配置状態を示す平面図である。
【図23】図10に示す成形金型を用いて製造された8メガバイトのメモリカードの内部構造(キャップを除去した状態)を示す平面図である。
【図24】図23のf−f線に沿う断面図である。
【図25】図23に示す8メガバイトのメモリカードの製造における樹脂封止工程において、成型金型のキャビティの中に突出する突出量の調節が可能な調節体の配置状態を示す平面図である。
【図26】本発明の実施形態2であるメモリカードの概略構成を示す断面図である。
【図27】本発明の実施形態3であるメモリカードの内部構造(キャップを除去した状態)を示す平面図である。
【図28】本発明の実施形態3であるメモリカードの内部構造を示す図であって、(a)は図27のg−g線に沿う断面図、(b)は図27のh−h線に沿う断面図である。
【図29】本発明の実施形態3であるメモリカードの製造における樹脂封止工程において、成型金型のキャビティの中に突出する突出量の調節が可能な調節体の配置状態を示す平面図である。
【図30】本発明の実施形態3であるメモリカードの製造における樹脂封止工程を示す断面図である。
【符号の説明】
1…メモリカード、2…配線基板、3,4…電極、5…外部接続用端子、6…制御用チップ、7…メモリ用チップ、8…ボンディングワイヤ、9…樹脂封止体、10…凹部、12…キャップ、13,14…凹部、15…接着材、16…個片化前基板、17…連結部、18…フレーム本体、
20…成形金型、20a…上型、20b…下型、21…キャビティ、22…注入ゲート、30…調節体、
40,42,43,45,47,…メモリカード、41,44,46…メモリ用チップ。

Claims (16)

  1. キャビティの中に突出する突出量の調節が可能な調節体を有する成形型を準備する工程と、
    前記成形型のキャビティの中に樹脂を注入して、基板上に配置された半導体チップを樹脂封止する工程とを有し、
    前記樹脂封止工程は、前記キャビティの中に前記調節体を突出させた状態で行うことを特徴とするメモリカードの製造方法。
  2. 請求項1に記載のメモリカードの製造方法において、
    前記調節体は、複数設けられていることを特徴とするメモリカードの製造方法。
  3. 請求項1に記載のメモリカードの製造方法において、
    前記調節体は、油圧制御、又はモータ制御による可動構造になっていることを特徴とするメモリカードの製造方法。
  4. 請求項1に記載のメモリカードの製造方法において、
    前記調節体は、ネジ止め構造、又は差し込み構造になっていることを特徴とするメモリカードの製造方法。
  5. 請求項1に記載のメモリカードの製造方法において、
    前記樹脂封止工程は、前記基板の互いに反対側に位置する2つの面のうちの一方の面側のみを樹脂封止することを特徴とするメモリカードの製造方法。
  6. 請求項1に記載のメモリカードの製造方法において、
    前記樹脂の注入途中で前記調節体を突出させることを特徴とするメモリカードの製造方法。
  7. 配線基板と、
    制御回路が内蔵された第1の半導体チップであって、前記配線基板の主面の一辺側に配置された第1の半導体チップと、
    メモリ回路が内蔵された第2の半導体チップであって、前記配線基板の主面に前記第1半導体チップと隣り合って配置された第2の半導体チップと、
    前記配線基板の主面に形成され、かつ前記第1及び第2の半導体チップを封止した樹脂封止体と、
    前記配線基板の主面と反対側の裏面であって、前記配線基板の主面の一辺と同じ辺側に配置された外部接続用端子とを有し、
    前記外部接続用端子と前記第1半導体チップの制御回路とが前記配線基板の配線を介して電気的に接続され、
    前記第1半導体チップの制御回路と前記第2半導体チップのメモリ回路とが前記配線基板の配線を介して電気的に接続されたメモリカードにおいて、
    前記樹脂封止体の上面に凹部が設けられていることを特徴とするメモリカード。
  8. 請求項7に記載のメモリカードにおいて、
    前記凹部は、複数設けられていることを特徴とするメモリカード。
  9. 請求項7に記載のメモリカードにおいて、
    前記樹脂封止体に接着材を介在して接着固定されたキャップを更に有し、
    前記キャップは、前記樹脂封止体の凹部に嵌め込まれる凸部を有することを特徴とするメモリカード。
  10. 請求項7に記載のメモリカードにおいて、
    前記キャップは、前記配線基板を収納する第1の凹部と、前記樹脂封止体を収納する第2の凹部を有することを特徴とするメモリカード。
  11. キャビティの中に突出する突出量の調節が可能な調節体で前記キャビティの中に注入される樹脂の流動抵抗の調節が可能な成形型を準備する工程と、
    前記キャビティの中に前記調節体を突出させた状態で前記キャビティの中に樹脂を注入して、基板上に配置された半導体チップを樹脂封止する工程とを有することを特徴とするメモリカードの製造方法。
  12. 請求項11に記載のメモリカードの製造方法において、
    前記調節体は、複数設けられていることを特徴とするメモリカードの製造方法。
  13. 請求項11に記載のメモリカードの製造方法において、
    前記調節体は、油圧制御、又はモータ制御による可動構造になっていることを特徴とするメモリカードの製造方法。
  14. 請求項11に記載のメモリカードの製造方法において、
    前記調節体は、ネジ止め構造、又は差し込み構造になっていることを特徴とするメモリカードの製造方法。
  15. 請求項11に記載のメモリカードの製造方法において、
    前記樹脂封止工程は、前記基板の互いに反対側に位置する2つの面のうちの一方の面側のみを樹脂封止することを特徴とするメモリカードの製造方法。
  16. 請求項11に記載のメモリカードの製造方法において、
    前記樹脂の注入途中で前記調節体の突出量を小さくすることを特徴とするメモリカードの製造方法。
JP2002280752A 2002-09-26 2002-09-26 メモリカード及びその製造方法 Pending JP2004118511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002280752A JP2004118511A (ja) 2002-09-26 2002-09-26 メモリカード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002280752A JP2004118511A (ja) 2002-09-26 2002-09-26 メモリカード及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004118511A true JP2004118511A (ja) 2004-04-15

Family

ID=32275373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002280752A Pending JP2004118511A (ja) 2002-09-26 2002-09-26 メモリカード及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004118511A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1591949A2 (en) * 2004-04-26 2005-11-02 Renesas Technology Corp. Memory card
JP2008112924A (ja) * 2006-10-31 2008-05-15 Denso Corp 半導体装置の製造方法
JP2010153784A (ja) * 2008-11-26 2010-07-08 Kyocera Corp ターミナルボックスおよび該ターミナルボックスを備える太陽電池モジュール
JP2010232208A (ja) * 2009-03-25 2010-10-14 Denso Corp 電子装置の製造方法及び電子装置
US7969027B2 (en) 2006-05-31 2011-06-28 Shin-Etsu Chemical Co., Ltd. Semiconductor device encapsulated with resin composition
CN101620687B (zh) * 2004-04-26 2011-07-13 瑞萨电子株式会社 存储卡
JP2012508968A (ja) * 2008-11-13 2012-04-12 モサイド・テクノロジーズ・インコーポレーテッド 封止された複数の半導体チップを備えたソリッドステートドライブまたは他の記憶装置
US8300419B2 (en) 2007-10-01 2012-10-30 Denso Corporation Electronic circuit device and method of making the same
US8310833B2 (en) 2007-10-01 2012-11-13 Denso Corporation Electronic circuit device and electronic key transceiver
JP2014049501A (ja) * 2012-08-29 2014-03-17 Renesas Electronics Corp 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1591949A3 (en) * 2004-04-26 2008-06-18 Renesas Technology Corp. Memory card
EP1591949A2 (en) * 2004-04-26 2005-11-02 Renesas Technology Corp. Memory card
CN101620687B (zh) * 2004-04-26 2011-07-13 瑞萨电子株式会社 存储卡
US7969027B2 (en) 2006-05-31 2011-06-28 Shin-Etsu Chemical Co., Ltd. Semiconductor device encapsulated with resin composition
JP2008112924A (ja) * 2006-10-31 2008-05-15 Denso Corp 半導体装置の製造方法
US8310833B2 (en) 2007-10-01 2012-11-13 Denso Corporation Electronic circuit device and electronic key transceiver
US8300419B2 (en) 2007-10-01 2012-10-30 Denso Corporation Electronic circuit device and method of making the same
US8582308B2 (en) 2007-10-01 2013-11-12 Denso Corporation Method of making an electronic circuit device
JP2012508968A (ja) * 2008-11-13 2012-04-12 モサイド・テクノロジーズ・インコーポレーテッド 封止された複数の半導体チップを備えたソリッドステートドライブまたは他の記憶装置
US8908378B2 (en) 2008-11-13 2014-12-09 Conversant Intellectual Property Management Inc. System including a plurality of encapsulated semiconductor chips
JP2010153784A (ja) * 2008-11-26 2010-07-08 Kyocera Corp ターミナルボックスおよび該ターミナルボックスを備える太陽電池モジュール
JP2010232208A (ja) * 2009-03-25 2010-10-14 Denso Corp 電子装置の製造方法及び電子装置
JP2014049501A (ja) * 2012-08-29 2014-03-17 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4227808B2 (ja) メモリカード及びその製造方法
CA1237825A (en) Plastic resin and fibre encapsulation of electronic circuit device and method and apparatus for making same
KR100996320B1 (ko) 탈착식 주변 카드의 효율적 제작 방법
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
US8258613B1 (en) Semiconductor memory card
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
JP4827593B2 (ja) 半導体装置およびその製造方法
CN109727947B (zh) 一种引脚、引脚组合结构、封装体及其制作方法
US20080286990A1 (en) Direct Package Mold Process For Single Chip SD Flash Cards
US7719585B2 (en) Solid-state imaging device
JP4094957B2 (ja) メモリカード
JP2006252390A (ja) Icカードの製造方法およびicカード
JP2004118511A (ja) メモリカード及びその製造方法
KR20040012896A (ko) 플라스틱 패키지, 배선 보드, 주입 몰드, 전자 구성 요소,플라스틱 패키지 생성 방법
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP2005161695A (ja) 樹脂封止装置及び樹脂封止方法
CN110828432A (zh) 功率半导体模块
CN115799210A (zh) 陶瓷覆铜板及功率模块的制备方法
JP3226244B2 (ja) 樹脂封止型半導体装置
JP4889359B2 (ja) 電子装置
JP4296685B2 (ja) 半導体パッケージとその製造方法
JPH1187433A (ja) 半導体装置およびその製造方法
CN107195621A (zh) 半导体装置及其制造方法
JPH08213418A (ja) 半導体装置の製造方法およびその製造方法に用いるモールド金型

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318