JP2003115505A - 樹脂パッケージ型半導体装置の製造方法 - Google Patents
樹脂パッケージ型半導体装置の製造方法Info
- Publication number
- JP2003115505A JP2003115505A JP2001308602A JP2001308602A JP2003115505A JP 2003115505 A JP2003115505 A JP 2003115505A JP 2001308602 A JP2001308602 A JP 2001308602A JP 2001308602 A JP2001308602 A JP 2001308602A JP 2003115505 A JP2003115505 A JP 2003115505A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- semiconductor device
- resin package
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
(57)【要約】
【課題】 リードフレームの第１ダイパッドの表面及び
裏面にそれぞれ電力用半導体チップ及びヒートスプレッ
ダが接合され、第２ダイパッドの表面に能動体素子チッ
プが接合された樹脂パッケージ型半導体装置のトランス
ファーモールドにおいて、ヒートスプレッダ直下の絶縁
層部への樹脂の注入性を向上させる。 【解決手段】 両チップ１、５間であって且つ両配線用
ワイヤ４Ａ、４Ｂ間に位置するリードフレーム２のイン
ナーリード部の先端部を上側に折り曲げて成るフレーム
加工部７を、リードフレーム２に予め形成する。その上
で、成形用金型のキャビティ内に樹脂を注入し、モール
ド成形を行う。その際、フレーム加工部７は、リードフ
レーム上部に流れようとする樹脂の注入量を規制する絞
り部として機能し、リードフレーム下部からヒートスプ
レッダ６直下の絶縁層１１の形成部分に流れ込む樹脂の
量が増大する。
裏面にそれぞれ電力用半導体チップ及びヒートスプレッ
ダが接合され、第２ダイパッドの表面に能動体素子チッ
プが接合された樹脂パッケージ型半導体装置のトランス
ファーモールドにおいて、ヒートスプレッダ直下の絶縁
層部への樹脂の注入性を向上させる。 【解決手段】 両チップ１、５間であって且つ両配線用
ワイヤ４Ａ、４Ｂ間に位置するリードフレーム２のイン
ナーリード部の先端部を上側に折り曲げて成るフレーム
加工部７を、リードフレーム２に予め形成する。その上
で、成形用金型のキャビティ内に樹脂を注入し、モール
ド成形を行う。その際、フレーム加工部７は、リードフ
レーム上部に流れようとする樹脂の注入量を規制する絞
り部として機能し、リードフレーム下部からヒートスプ
レッダ６直下の絶縁層１１の形成部分に流れ込む樹脂の
量が増大する。
Description
【０００１】
【発明の属する技術分野】この発明は、電力制御用に使
用される樹脂パッケージ型半導体装置の製造技術に関す
るものである。
用される樹脂パッケージ型半導体装置の製造技術に関す
るものである。
【０００２】
【従来の技術】樹脂パッケージ型電力用半導体装置に対
する要求としては、放熱特性の向上がある。この要求に
応えて放熱性の向上を図るべく、リードフレームのダイ
パッドの裏面上にヒートスプレッダを接着し、且つ、ヒ
ートスプレッダ直下の絶縁層部に高熱伝導樹脂を用いる
構造の樹脂パッケージ型半導体装置が提案されている
（但し、未公知の技術である）。
する要求としては、放熱特性の向上がある。この要求に
応えて放熱性の向上を図るべく、リードフレームのダイ
パッドの裏面上にヒートスプレッダを接着し、且つ、ヒ
ートスプレッダ直下の絶縁層部に高熱伝導樹脂を用いる
構造の樹脂パッケージ型半導体装置が提案されている
（但し、未公知の技術である）。
【０００３】
【発明が解決しようとする課題】この様な構造を有する
樹脂パッケージ型半導体装置の製造に際して、低コスト
化を図ることが更に求められている。そのためには、製
造プロセスの簡略化を図ることが有効であり、同一樹脂
を用いた同一工程において、チップ上封止及びヒートス
プレッダ直下の絶縁層部の成形を行うことが望ましい。
そして、絶縁層部の絶縁性を確保するためには一定以上
の厚さが必要となる一方で、放熱性を良くするためには
絶縁層部は薄い方が望ましい。エポキシ樹脂の熱伝導率
は小さく、わずかに絶縁層部の厚さが大きくなっても放
熱性が大きく損なわれるため、より効率の良い放熱を実
現させるためには、最低限の厚さで絶縁を保ちつつ一定
の厚さにコントロールすることが必要である。
樹脂パッケージ型半導体装置の製造に際して、低コスト
化を図ることが更に求められている。そのためには、製
造プロセスの簡略化を図ることが有効であり、同一樹脂
を用いた同一工程において、チップ上封止及びヒートス
プレッダ直下の絶縁層部の成形を行うことが望ましい。
そして、絶縁層部の絶縁性を確保するためには一定以上
の厚さが必要となる一方で、放熱性を良くするためには
絶縁層部は薄い方が望ましい。エポキシ樹脂の熱伝導率
は小さく、わずかに絶縁層部の厚さが大きくなっても放
熱性が大きく損なわれるため、より効率の良い放熱を実
現させるためには、最低限の厚さで絶縁を保ちつつ一定
の厚さにコントロールすることが必要である。
【０００４】しかしながら、絶縁層部の厚みと比較して
チップ上部の厚みが格段に大きいため、絶縁層部に樹脂
が充填されにくいと言う問題点があった。
チップ上部の厚みが格段に大きいため、絶縁層部に樹脂
が充填されにくいと言う問題点があった。
【０００５】本発明はこの様な懸案事項を解決するべく
成されたものであり、リードフレームのダイパッドの裏
面上に接着されたヒートスプレッダを有する樹脂パッケ
ージ型半導体装置のトランスファーモールドにおいて、
樹脂パッケージの表面とヒートスプレッダの底面との間
に形成されるべき絶縁層の部分に十分に樹脂が充填され
る様にする製造方法を提供することを目的としている。
成されたものであり、リードフレームのダイパッドの裏
面上に接着されたヒートスプレッダを有する樹脂パッケ
ージ型半導体装置のトランスファーモールドにおいて、
樹脂パッケージの表面とヒートスプレッダの底面との間
に形成されるべき絶縁層の部分に十分に樹脂が充填され
る様にする製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】請求項１に係る発明は、
その表面上に形成された複数の電極に第１配線用ワイヤ
がボンディングされる電力用半導体チップの裏面をリー
ドフレームの第１ダイパッドの表面に接合し、前記第１
ダイパッドの裏面にヒートスプレッダを接合し、その表
面上に形成された複数の電極に第２配線用ワイヤがボン
ディングされる能動体素子チップの裏面を前記リードフ
レームの第２ダイパッドの表面に接合すると共に、少な
くとも前記第１及び第２ダイパッドと前記電力用半導体
チップと前記ヒートスプレッダと前記第１及び第２配線
用ワイヤと前記能動体素子チップとをトランスファーモ
ールドにより樹脂パッケージ内に封止する樹脂パッケー
ジ型半導体装置の製造方法であって、前記第１及び第２
ダイパッドの表面側の樹脂の注入を絞る絞り部を、前記
電力用半導体チップと前記能動体素子チップとの間であ
り且つ前記第１配線用ワイヤと前記第２配線用ワイヤと
の間に配設したことを特徴とする。
その表面上に形成された複数の電極に第１配線用ワイヤ
がボンディングされる電力用半導体チップの裏面をリー
ドフレームの第１ダイパッドの表面に接合し、前記第１
ダイパッドの裏面にヒートスプレッダを接合し、その表
面上に形成された複数の電極に第２配線用ワイヤがボン
ディングされる能動体素子チップの裏面を前記リードフ
レームの第２ダイパッドの表面に接合すると共に、少な
くとも前記第１及び第２ダイパッドと前記電力用半導体
チップと前記ヒートスプレッダと前記第１及び第２配線
用ワイヤと前記能動体素子チップとをトランスファーモ
ールドにより樹脂パッケージ内に封止する樹脂パッケー
ジ型半導体装置の製造方法であって、前記第１及び第２
ダイパッドの表面側の樹脂の注入を絞る絞り部を、前記
電力用半導体チップと前記能動体素子チップとの間であ
り且つ前記第１配線用ワイヤと前記第２配線用ワイヤと
の間に配設したことを特徴とする。
【０００７】請求項２に係る発明は、請求項１記載の樹
脂パッケージ型半導体装置の製造方法であって、前記絞
り部は、前記リードフレームの一部を上側に折り曲げ加
工したもの、又は、前記リードフレームの表面に形成し
た突起物より成り、前記樹脂パッケージ内に封止され得
る寸法を有していることを特徴とする。
脂パッケージ型半導体装置の製造方法であって、前記絞
り部は、前記リードフレームの一部を上側に折り曲げ加
工したもの、又は、前記リードフレームの表面に形成し
た突起物より成り、前記樹脂パッケージ内に封止され得
る寸法を有していることを特徴とする。
【０００８】請求項３に係る発明は、請求項１記載の樹
脂パッケージ型半導体装置の製造方法であって、前記絞
り部は成形用金型の一部から突出する突起で形成されて
おり、前記突起の先端の角部が所定の曲率半径で形成さ
れる形状より成ることを特徴とする。
脂パッケージ型半導体装置の製造方法であって、前記絞
り部は成形用金型の一部から突出する突起で形成されて
おり、前記突起の先端の角部が所定の曲率半径で形成さ
れる形状より成ることを特徴とする。
【０００９】
【発明の実施の形態】（実施の形態１）図１は、本実施
の形態に係る樹脂パッケージ型半導体装置のトランスフ
ァーモールド完了後の内部構造を示す縦断面図である。
の形態に係る樹脂パッケージ型半導体装置のトランスフ
ァーモールド完了後の内部構造を示す縦断面図である。
【００１０】図１において、電力用半導体チップ１の裏
面は、リードフレーム２の第１ダイパッド３Ａの表面上
に、半田８を介して、接合されている。そして、第１配
線用ワイヤ４Ａの一端が電力用半導体チップ１の表面上
に形成された複数の電極（図示せず）にボンディングさ
れており、同ワイヤ４Ａの他端はリードフレーム２のイ
ンナーリード部等にボンディングされている。又、ヒー
トスプレッダ６が、その上部の凸部が電力用半導体チッ
プ１に対向する様に、半田９を介して、第１ダイパッド
３Ａの裏面上に接合されている。
面は、リードフレーム２の第１ダイパッド３Ａの表面上
に、半田８を介して、接合されている。そして、第１配
線用ワイヤ４Ａの一端が電力用半導体チップ１の表面上
に形成された複数の電極（図示せず）にボンディングさ
れており、同ワイヤ４Ａの他端はリードフレーム２のイ
ンナーリード部等にボンディングされている。又、ヒー
トスプレッダ６が、その上部の凸部が電力用半導体チッ
プ１に対向する様に、半田９を介して、第１ダイパッド
３Ａの裏面上に接合されている。
【００１１】他方、電力用半導体チップ１の駆動ＩＣチ
ップ（能動体素子チップ）５の裏面は、半田１０を介し
て、リードフレーム２の第２ダイパッド３Ｂの表面上に
接合されている。そして、第２配線用ワイヤ４Ｂの一端
が駆動ＩＣチップ５の表面上に形成された複数の電極
（図示せず）にボンディングされており、同ワイヤ４Ｂ
の他端はリードフレーム２のインナーリード部等にボン
ディングされている。
ップ（能動体素子チップ）５の裏面は、半田１０を介し
て、リードフレーム２の第２ダイパッド３Ｂの表面上に
接合されている。そして、第２配線用ワイヤ４Ｂの一端
が駆動ＩＣチップ５の表面上に形成された複数の電極
（図示せず）にボンディングされており、同ワイヤ４Ｂ
の他端はリードフレーム２のインナーリード部等にボン
ディングされている。
【００１２】本実施の形態の中核部は、フレーム加工部
７を樹脂注入絞り部として設けてモールド成形を行う点
にある。フレーム加工部７の形成は次の通りである。即
ち、両チップ１，５間であり且つ第１配線用ワイヤ４Ａ
と第２配線用ワイヤ４Ｂとの間に位置する、リードフレ
ーム２のインナーリード部の一つの先端部を上側に折り
曲げて、フレーム加工部７を形成する。その際、フレー
ム加工部７全体が樹脂パッケージ２０内に包含される様
に、同部７の折り曲げ寸法を設定する。
７を樹脂注入絞り部として設けてモールド成形を行う点
にある。フレーム加工部７の形成は次の通りである。即
ち、両チップ１，５間であり且つ第１配線用ワイヤ４Ａ
と第２配線用ワイヤ４Ｂとの間に位置する、リードフレ
ーム２のインナーリード部の一つの先端部を上側に折り
曲げて、フレーム加工部７を形成する。その際、フレー
ム加工部７全体が樹脂パッケージ２０内に包含される様
に、同部７の折り曲げ寸法を設定する。
【００１３】次に、図１を参照しつつ、本半導体装置の
製造方法について記述する。
製造方法について記述する。
【００１４】本半導体装置は、リードフレーム２の第１
ダイパッド３Ａの表面への電力用半導体チップ１の接合
工程と、第２ダイパッド３Ｂの表面への能動体素子チッ
プ５の接合工程と、第１配線用ワイヤ４Ａ及び第２配線
用ワイヤ４Ｂのボンディング工程と、高熱伝導性の接合
剤を用いた第１ダイパッド３Ａの裏面へのヒートスプレ
ッダ６の接合工程とを経た後に、トランスファーモール
ドされる。その際のモールド樹脂としては、例えば結晶
シリカをフィラーとしたエポキシ樹脂が使用される。こ
の様な樹脂は2W/mK程度の熱伝導率を有しており、高熱
伝導樹脂として一般に使用されているものであり、かか
る樹脂を用いることにより低コストで半導体装置を製造
することが可能である。
ダイパッド３Ａの表面への電力用半導体チップ１の接合
工程と、第２ダイパッド３Ｂの表面への能動体素子チッ
プ５の接合工程と、第１配線用ワイヤ４Ａ及び第２配線
用ワイヤ４Ｂのボンディング工程と、高熱伝導性の接合
剤を用いた第１ダイパッド３Ａの裏面へのヒートスプレ
ッダ６の接合工程とを経た後に、トランスファーモール
ドされる。その際のモールド樹脂としては、例えば結晶
シリカをフィラーとしたエポキシ樹脂が使用される。こ
の様な樹脂は2W/mK程度の熱伝導率を有しており、高熱
伝導樹脂として一般に使用されているものであり、かか
る樹脂を用いることにより低コストで半導体装置を製造
することが可能である。
【００１５】ヒートスプレッダ６直下の絶縁層１１は上
記の樹脂で成形されるが、絶縁層１１の絶縁性を確保す
るためには一定以上の厚さが必要となる一方で、放熱性
を良くするためには絶縁層１１は薄い方が望ましい。エ
ポキシ樹脂の熱伝導率は小さく、わずかに絶縁層１１の
厚さが大きくなっても放熱性が大きく損なわれるため、
より効率の良い放熱を実現させるためには、最低限の厚
さで絶縁を保ちつつ一定の厚さにコントロールすること
が必要である。
記の樹脂で成形されるが、絶縁層１１の絶縁性を確保す
るためには一定以上の厚さが必要となる一方で、放熱性
を良くするためには絶縁層１１は薄い方が望ましい。エ
ポキシ樹脂の熱伝導率は小さく、わずかに絶縁層１１の
厚さが大きくなっても放熱性が大きく損なわれるため、
より効率の良い放熱を実現させるためには、最低限の厚
さで絶縁を保ちつつ一定の厚さにコントロールすること
が必要である。
【００１６】ここで、絶縁層１１の厚みは例えば0.5mm
であり、リードフレーム２の上部側のモールド厚みは数
mmもあり、厚さのバランスが取れないため、モールド樹
脂のリードフレーム上部への充填性と絶縁層１１の部分
への充填性との間に差が生じる。絶縁層１１の部分への
モールド樹脂の充填性が相対的に低いと、絶縁層１１の
部分に気泡が生じて、一定の厚みの絶縁層１１を実現す
ることが不可能となる。リードフレーム上部のモールド
厚みが数mmであるのは、配線用ワイヤに大電流を流すた
め、ワイヤ径も例えば0.5mmと大きく、チップからルー
プを形成した場合、ワイヤは数mmの高さになるためであ
る。
であり、リードフレーム２の上部側のモールド厚みは数
mmもあり、厚さのバランスが取れないため、モールド樹
脂のリードフレーム上部への充填性と絶縁層１１の部分
への充填性との間に差が生じる。絶縁層１１の部分への
モールド樹脂の充填性が相対的に低いと、絶縁層１１の
部分に気泡が生じて、一定の厚みの絶縁層１１を実現す
ることが不可能となる。リードフレーム上部のモールド
厚みが数mmであるのは、配線用ワイヤに大電流を流すた
め、ワイヤ径も例えば0.5mmと大きく、チップからルー
プを形成した場合、ワイヤは数mmの高さになるためであ
る。
【００１７】絶縁層部への樹脂の充填性を向上させてリ
ードフレーム上部への注入性と絶縁層部への注入性との
差を解消すべく、本実施の形態では、リードフレーム上
部側に上記のフレーム加工部７を予め抵抗体として設け
ている。そこで、既述した複数のチップ１，５及びヒー
トスプレッダ６が接合されたリードフレーム２を図示し
ない成形用金型にセッティングした上で、当該成形用金
型のキャビティ内に注入口からモールド樹脂を注入する
と、フレーム加工部７はリードフレーム上部側の樹脂流
動の経路を部分的に狭めることとなり、これによりリー
ドフレーム上部側へのモールド樹脂の流れ量を抑制す
る。その結果、抑制した分だけ、リードフレーム下部か
ら絶縁層部へ向けて流れる樹脂の量が逆に増大し、絶縁
層部への注入性の向上が図られる。これにより、相対的
に薄く且つ一定の厚みを有する絶縁層１１が、モールド
成形工程完了後に得られる。
ードフレーム上部への注入性と絶縁層部への注入性との
差を解消すべく、本実施の形態では、リードフレーム上
部側に上記のフレーム加工部７を予め抵抗体として設け
ている。そこで、既述した複数のチップ１，５及びヒー
トスプレッダ６が接合されたリードフレーム２を図示し
ない成形用金型にセッティングした上で、当該成形用金
型のキャビティ内に注入口からモールド樹脂を注入する
と、フレーム加工部７はリードフレーム上部側の樹脂流
動の経路を部分的に狭めることとなり、これによりリー
ドフレーム上部側へのモールド樹脂の流れ量を抑制す
る。その結果、抑制した分だけ、リードフレーム下部か
ら絶縁層部へ向けて流れる樹脂の量が逆に増大し、絶縁
層部への注入性の向上が図られる。これにより、相対的
に薄く且つ一定の厚みを有する絶縁層１１が、モールド
成形工程完了後に得られる。
【００１８】以上の通り、フレーム加工部７は、リード
フレーム２の第１及び第２ダイパッド３Ａ、３Ｂの表面
側における樹脂の注入を絞る「絞り部」を成す。この
「絞り部」は配線用ワイヤ間に配置されているため、樹
脂パッケージの形状を変えることなく、装置の小型化を
図ることが可能である。
フレーム２の第１及び第２ダイパッド３Ａ、３Ｂの表面
側における樹脂の注入を絞る「絞り部」を成す。この
「絞り部」は配線用ワイヤ間に配置されているため、樹
脂パッケージの形状を変えることなく、装置の小型化を
図ることが可能である。
【００１９】又、フレーム加工部７に代えて、図２に示
す様に、リードフレーム２の表面上に接着剤１３を介し
て形成した突起物１２を、上記の「絞り部」に用いても
良い。この場合、突起物１２の高さは、モールド成形工
程完了後に樹脂パッケージ２０内に封止される様に設定
されている。突起物１２を用いたトランスファーモール
ドによっても、同様な効果が得られることは勿論であ
る。尚、突起物として、例えばチップコンデンサの様な
電子部品がフレーム上に搭載される場合も、「絞り部」
と同様の効果が得られる。
す様に、リードフレーム２の表面上に接着剤１３を介し
て形成した突起物１２を、上記の「絞り部」に用いても
良い。この場合、突起物１２の高さは、モールド成形工
程完了後に樹脂パッケージ２０内に封止される様に設定
されている。突起物１２を用いたトランスファーモール
ドによっても、同様な効果が得られることは勿論であ
る。尚、突起物として、例えばチップコンデンサの様な
電子部品がフレーム上に搭載される場合も、「絞り部」
と同様の効果が得られる。
【００２０】尚、図１及び図２では、能動体素子チップ
として、電力用半導体チップ１の駆動ＩＣチップ５がリ
ードフレーム２に接合されている例を示しているが、こ
れに代えて、別の電力用半導体チップが能動体素子チッ
プとして第２ダイパッド３Ｂの表面上に接合されている
場合（この場合には第２ダイパッド３Ｂの裏面上に別の
ヒートスプレッダが接合される）にも、本方法を適用す
ることが出来る。
として、電力用半導体チップ１の駆動ＩＣチップ５がリ
ードフレーム２に接合されている例を示しているが、こ
れに代えて、別の電力用半導体チップが能動体素子チッ
プとして第２ダイパッド３Ｂの表面上に接合されている
場合（この場合には第２ダイパッド３Ｂの裏面上に別の
ヒートスプレッダが接合される）にも、本方法を適用す
ることが出来る。
【００２１】（実施の形態２）図３は、本実施の形態に
係る樹脂パッケージ型半導体装置のトランスファーモー
ルド完了後の内部構造を示す縦断面図である。図３中、
図１と同一符号のものは同一のものを示す。
係る樹脂パッケージ型半導体装置のトランスファーモー
ルド完了後の内部構造を示す縦断面図である。図３中、
図１と同一符号のものは同一のものを示す。
【００２２】本実施の形態の特徴点は、樹脂注入方向に
並んだチップ間に、即ち、両配線用ワイヤ４Ａ、４Ｂ間
に位置する樹脂パッケージ２０の部分にトランスファー
モールド完了後に溝１４が形成される様に、一対の成形
用金型の上部金型に溝１４の形状に対応した突起部（図
示せず）を予め設けた上で、この突起部を利用してトラ
ンスファーモールド成形を行う点にある。この場合、上
部金型に形成される上記突起部が、リードフレーム２の
第１及び第２ダイパッド３Ａ、３Ｂの表面側における樹
脂の注入を絞る「絞り部」を成す。
並んだチップ間に、即ち、両配線用ワイヤ４Ａ、４Ｂ間
に位置する樹脂パッケージ２０の部分にトランスファー
モールド完了後に溝１４が形成される様に、一対の成形
用金型の上部金型に溝１４の形状に対応した突起部（図
示せず）を予め設けた上で、この突起部を利用してトラ
ンスファーモールド成形を行う点にある。この場合、上
部金型に形成される上記突起部が、リードフレーム２の
第１及び第２ダイパッド３Ａ、３Ｂの表面側における樹
脂の注入を絞る「絞り部」を成す。
【００２３】本実施の形態におけるトランスファーモー
ルド時の作用・効果は、実施の形態１のそれらと同様で
あり、その説明を割愛する。
ルド時の作用・効果は、実施の形態１のそれらと同様で
あり、その説明を割愛する。
【００２４】変形例として、図４に示す様な複数のヒー
トスプレッダ６，６Ａを有する場合にも、同様な作用・
効果が得られる。尚、図４中の参照符号５Ａは、能動体
素子チップとしての別の電力用半導体チップを示す。
トスプレッダ６，６Ａを有する場合にも、同様な作用・
効果が得られる。尚、図４中の参照符号５Ａは、能動体
素子チップとしての別の電力用半導体チップを示す。
【００２５】又、別の変形例として、図５に示す様な、
樹脂の注入方向（紙面の下から上に向かう方向）に垂直
な方向に配列した複数のヒートスプレッダを有する装置
において、絶縁層部への樹脂注入性向上のために、リー
ドフレーム上部のチップ間ないしは両配線ワイヤ間に窪
みないしは溝１４が成形される様に、上部金型の対応部
分に突起部を設けてトランスファーモールド成形を行う
様にしても良い。この場合にも、同様な作用・効果が得
られる。
樹脂の注入方向（紙面の下から上に向かう方向）に垂直
な方向に配列した複数のヒートスプレッダを有する装置
において、絶縁層部への樹脂注入性向上のために、リー
ドフレーム上部のチップ間ないしは両配線ワイヤ間に窪
みないしは溝１４が成形される様に、上部金型の対応部
分に突起部を設けてトランスファーモールド成形を行う
様にしても良い。この場合にも、同様な作用・効果が得
られる。
【００２６】更なる変形例として、上部金型の対応部分
に形成される突起部の先端の角部を、所定の曲率半径で
形成される形状に加工したものを用いることとしても良
い。この様なＲ形状加工された突起部を有する上部金型
を用いてトランスファーモールド成形を行うことにより
得られる本半導体装置の縦断面構造を、図６に示す。本
変形例によれば、絞り部を構成する金型の、樹脂注入時
の損耗による形状変化を低減することが出来るので、長
期に渡り絞り量を安定させて、成形用金型の長寿命化を
図ることが出来る。しかも、モールド成形完了後の半導
体装置を放熱フィン(図示せず)に締め付けた際に、樹脂
パッケージ２０の溝１４の角部への応力集中を低減させ
て、締め付け時の樹脂パッケージ２０の損傷を低減させ
ることも出来る。
に形成される突起部の先端の角部を、所定の曲率半径で
形成される形状に加工したものを用いることとしても良
い。この様なＲ形状加工された突起部を有する上部金型
を用いてトランスファーモールド成形を行うことにより
得られる本半導体装置の縦断面構造を、図６に示す。本
変形例によれば、絞り部を構成する金型の、樹脂注入時
の損耗による形状変化を低減することが出来るので、長
期に渡り絞り量を安定させて、成形用金型の長寿命化を
図ることが出来る。しかも、モールド成形完了後の半導
体装置を放熱フィン(図示せず)に締め付けた際に、樹脂
パッケージ２０の溝１４の角部への応力集中を低減させ
て、締め付け時の樹脂パッケージ２０の損傷を低減させ
ることも出来る。
【００２７】（変形例１）図７は、本変形例に係る樹脂
パッケージ型半導体装置のトランスファーモールド完了
後の内部構造を示す縦断面図である。図７中、図１と同
一符号のものは同一のものを示す。但し、３はダイパッ
ド、４は配線用ワイヤである。
パッケージ型半導体装置のトランスファーモールド完了
後の内部構造を示す縦断面図である。図７中、図１と同
一符号のものは同一のものを示す。但し、３はダイパッ
ド、４は配線用ワイヤである。
【００２８】本変形例では、モールド工程完了後に樹脂
の注入口近傍に注入方向と垂直な方向に窪み部１５が形
成される様に、成形用金型の上部金型の対応部分に突起
部を設けて、トランスファーモールドを行う。この様な
金型を用いることによって、樹脂の注入口において、リ
ードフレーム２上部への樹脂の流れを抑制し、絶縁層１
１の部分への樹脂の注入性を高めることが出来る。尚、
窪み部１５における樹脂厚Ａは絶縁層１１の厚みの概ね
２倍未満、好ましくは絶縁層厚以下である。
の注入口近傍に注入方向と垂直な方向に窪み部１５が形
成される様に、成形用金型の上部金型の対応部分に突起
部を設けて、トランスファーモールドを行う。この様な
金型を用いることによって、樹脂の注入口において、リ
ードフレーム２上部への樹脂の流れを抑制し、絶縁層１
１の部分への樹脂の注入性を高めることが出来る。尚、
窪み部１５における樹脂厚Ａは絶縁層１１の厚みの概ね
２倍未満、好ましくは絶縁層厚以下である。
【００２９】（変形例２）図８は、本変形例に係る樹脂
パッケージ型半導体装置のトランスファーモールド完了
後の内部構造を示す縦断面図である。図８中、図７と同
一符号のものは同一のものを示す。
パッケージ型半導体装置のトランスファーモールド完了
後の内部構造を示す縦断面図である。図８中、図７と同
一符号のものは同一のものを示す。
【００３０】本変形例では、モールド工程完了後に電力
用半導体チップ１の上方に溝１４が形成される様に、予
め成形用金型の上部金型の対応部分に突起部を設けた上
で、トランスファーモールドを行う。この様な金型を用
いることによって、上記突起部が注入される樹脂の抵抗
となり、リードフレーム２上部への樹脂の流れを抑制
し、絶縁層１１の部分への樹脂の注入性が高められる。
尚、溝１４における樹脂厚Ａは絶縁層１１の厚みの概ね
２倍未満、好ましくは絶縁層厚以下である。
用半導体チップ１の上方に溝１４が形成される様に、予
め成形用金型の上部金型の対応部分に突起部を設けた上
で、トランスファーモールドを行う。この様な金型を用
いることによって、上記突起部が注入される樹脂の抵抗
となり、リードフレーム２上部への樹脂の流れを抑制
し、絶縁層１１の部分への樹脂の注入性が高められる。
尚、溝１４における樹脂厚Ａは絶縁層１１の厚みの概ね
２倍未満、好ましくは絶縁層厚以下である。
【００３１】尚、図９に示す様に、溝１４に対応する上
記突起部の先端の角部を、所定の曲率半径で形成される
形状に加工しておいても良い。この場合には、金型の樹
脂注入時の損耗による形状変化を低減することが出来る
ので、長期に渡り絞り量を安定させて、成形用金型の長
寿命化を図ることが出来る。
記突起部の先端の角部を、所定の曲率半径で形成される
形状に加工しておいても良い。この場合には、金型の樹
脂注入時の損耗による形状変化を低減することが出来る
ので、長期に渡り絞り量を安定させて、成形用金型の長
寿命化を図ることが出来る。
【００３２】
【発明の効果】請求項１記載の発明によれば、絞り部は
チップ上部側に注入される樹脂の流動を妨げる抵抗体と
して機能するので、チップ上部側の樹脂の注入量が規制
される分だけ、ヒートスプレッダ下方に注入される樹脂
の充填量を格段に増大させることが出来、その結果、必
要な厚みの絶縁層をヒートスプレッダ下方に確実に実現
することが出来るという効果が得られる。しかも、本発
明によれば、絞り部が配線用ワイヤ間に配置されている
ので、本半導体装置の小型化をも図ることが出来る。
チップ上部側に注入される樹脂の流動を妨げる抵抗体と
して機能するので、チップ上部側の樹脂の注入量が規制
される分だけ、ヒートスプレッダ下方に注入される樹脂
の充填量を格段に増大させることが出来、その結果、必
要な厚みの絶縁層をヒートスプレッダ下方に確実に実現
することが出来るという効果が得られる。しかも、本発
明によれば、絞り部が配線用ワイヤ間に配置されている
ので、本半導体装置の小型化をも図ることが出来る。
【００３３】請求項２記載の発明によれば、樹脂パッケ
ージの形状を変えることなく、上記の効果を実現するこ
とが出来る実用性に富んだ半導体装置を提供することが
可能である。
ージの形状を変えることなく、上記の効果を実現するこ
とが出来る実用性に富んだ半導体装置を提供することが
可能である。
【００３４】請求項３記載の発明によれば、絞り部を構
成する金型の、樹脂注入時の損耗による形状変化を低減
することが出来るので、長期に渡り絞り量を安定させ
て、成形用金型の長寿命化を図ることが出来る。
成する金型の、樹脂注入時の損耗による形状変化を低減
することが出来るので、長期に渡り絞り量を安定させ
て、成形用金型の長寿命化を図ることが出来る。
【図１】 この発明の実施の形態１に係る樹脂パッケー
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
【図２】 この発明の実施の形態１に係る樹脂パッケー
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
【図３】 この発明の実施の形態２に係る樹脂パッケー
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
【図４】 この発明の実施の形態２に係る樹脂パッケー
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
【図５】 この発明の実施の形態２に係る樹脂パッケー
ジ型半導体装置のトランスファーモールド完了後の構造
を示す平面図である。
ジ型半導体装置のトランスファーモールド完了後の構造
を示す平面図である。
【図６】 この発明の実施の形態２に係る樹脂パッケー
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
ジ型半導体装置のトランスファーモールド完了後の内部
構造を示す縦断面図である。
【図７】 この発明の変形例に係る樹脂パッケージ型半
導体装置のトランスファーモールド完了後の内部構造を
示す縦断面図である。
導体装置のトランスファーモールド完了後の内部構造を
示す縦断面図である。
【図８】 この発明の変形例に係る樹脂パッケージ型半
導体装置のトランスファーモールド完了後の内部構造を
示す縦断面図である。
導体装置のトランスファーモールド完了後の内部構造を
示す縦断面図である。
【図９】 この発明の変形例に係る樹脂パッケージ型半
導体装置のトランスファーモールド完了後の内部構造を
示す縦断面図である。
導体装置のトランスファーモールド完了後の内部構造を
示す縦断面図である。
１ 電力用半導体チップ、２ リードフレーム、３Ａ
第１ダイパッド、３Ｂ第２ダイパッド、４Ａ 第１配線
用ワイヤ、４Ｂ 第２配線用ワイヤ、５ 能動体素子チ
ップ、６ ヒートスプレッダ、７ フレーム加工部、１
１ 絶縁層、１２ 絶縁突起物、１４ 溝。
第１ダイパッド、３Ｂ第２ダイパッド、４Ａ 第１配線
用ワイヤ、４Ｂ 第２配線用ワイヤ、５ 能動体素子チ
ップ、６ ヒートスプレッダ、７ フレーム加工部、１
１ 絶縁層、１２ 絶縁突起物、１４ 溝。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 25/18 Ｈ０１Ｌ 25/04 Ｚ
// Ｂ２９Ｋ 105:20
(72)発明者 芳原 弘行
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 鹿野 武敏
福岡県福岡市西区今宿東一丁目１番１号
福菱セミコンエンジニアリング株式会社内
Ｆターム(参考） 4F202 AG26 AG28 AH37 CA12 CB01
CB17 CK11
4F206 JA02 JB17 JF05
4M109 AA01 BA02 DB04 FA01 GA05
5F061 AA01 BA02 CA21 DD12 FA05
Claims (3)
- 【請求項１】 その表面上に形成された複数の電極に第
１配線用ワイヤがボンディングされる電力用半導体チッ
プの裏面をリードフレームの第１ダイパッドの表面に接
合し、前記第１ダイパッドの裏面にヒートスプレッダを
接合し、その表面上に形成された複数の電極に第２配線
用ワイヤがボンディングされる能動体素子チップの裏面
を前記リードフレームの第２ダイパッドの表面に接合す
ると共に、少なくとも前記第１及び第２ダイパッドと前
記電力用半導体チップと前記ヒートスプレッダと前記第
１及び第２配線用ワイヤと前記能動体素子チップとをト
ランスファーモールドにより樹脂パッケージ内に封止す
る樹脂パッケージ型半導体装置の製造方法であって、 前記第１及び第２ダイパッドの表面側の樹脂の注入を絞
る絞り部を、前記電力用半導体チップと前記能動体素子
チップとの間であり且つ前記第１配線用ワイヤと前記第
２配線用ワイヤとの間に配設したことを特徴とする、樹
脂パッケージ型半導体装置の製造方法。 - 【請求項２】 請求項１記載の樹脂パッケージ型半導体
装置の製造方法であって、 前記絞り部は、前記リードフレームの一部を上側に折り
曲げ加工したもの、又は、前記リードフレームの表面に
形成した突起物より成り、前記樹脂パッケージ内に封止
され得る寸法を有していることを特徴とする、樹脂パッ
ケージ型半導体装置の製造方法。 - 【請求項３】 請求項１記載の樹脂パッケージ型半導体
装置の製造方法であって、 前記絞り部は成形用金型の一部から突出する突起で形成
されており、 前記突起の先端の角部が所定の曲率半径で形成される形
状より成ることを特徴とする、樹脂パッケージ型半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308602A JP3784684B2 (ja) | 2001-10-04 | 2001-10-04 | 樹脂パッケージ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308602A JP3784684B2 (ja) | 2001-10-04 | 2001-10-04 | 樹脂パッケージ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115505A true JP2003115505A (ja) | 2003-04-18 |
| JP3784684B2 JP3784684B2 (ja) | 2006-06-14 |
Family
ID=19127889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001308602A Expired - Lifetime JP3784684B2 (ja) | 2001-10-04 | 2001-10-04 | 樹脂パッケージ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3784684B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190798A (ja) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007069602A (ja) * | 2005-08-08 | 2007-03-22 | Sumitomo Chemical Co Ltd | 固体撮像素子収納用ケース、その製造方法、及び、固体撮像装置 |
| JP2008112924A (ja) * | 2006-10-31 | 2008-05-15 | Denso Corp | 半導体装置の製造方法 |
| CN100446246C (zh) * | 2003-09-30 | 2008-12-24 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| KR100950378B1 (ko) | 2007-01-31 | 2010-03-29 | 야마하 가부시키가이샤 | 반도체 장치와 패키징 구조체 |
| JP2010212727A (ja) * | 2010-05-20 | 2010-09-24 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012146745A (ja) * | 2011-01-07 | 2012-08-02 | Denso Corp | 半導体モジュール |
| JP2013074035A (ja) * | 2011-09-27 | 2013-04-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| DE102017203361A1 (de) | 2016-03-18 | 2017-09-21 | Fuji Electric Co., Ltd. | Verfahren zum herstellen eines formprodukts und formprodukt |
| JP2018081947A (ja) * | 2016-11-14 | 2018-05-24 | 三菱電機株式会社 | パワーモジュールおよびその製造方法 |
| US10043680B2 (en) | 2014-05-14 | 2018-08-07 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
-
2001
- 2001-10-04 JP JP2001308602A patent/JP3784684B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446246C (zh) * | 2003-09-30 | 2008-12-24 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| JP2006190798A (ja) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP4533152B2 (ja) * | 2005-01-06 | 2010-09-01 | 三菱電機株式会社 | 半導体装置 |
| JP2007069602A (ja) * | 2005-08-08 | 2007-03-22 | Sumitomo Chemical Co Ltd | 固体撮像素子収納用ケース、その製造方法、及び、固体撮像装置 |
| JP2008112924A (ja) * | 2006-10-31 | 2008-05-15 | Denso Corp | 半導体装置の製造方法 |
| KR100950378B1 (ko) | 2007-01-31 | 2010-03-29 | 야마하 가부시키가이샤 | 반도체 장치와 패키징 구조체 |
| JP2010212727A (ja) * | 2010-05-20 | 2010-09-24 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012146745A (ja) * | 2011-01-07 | 2012-08-02 | Denso Corp | 半導体モジュール |
| JP2013074035A (ja) * | 2011-09-27 | 2013-04-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US10043680B2 (en) | 2014-05-14 | 2018-08-07 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| DE112014006653B4 (de) | 2014-05-14 | 2023-06-29 | Mitsubishi Electric Corporation | Verfahren zum Herstellen einer Halbleiteranordnung |
| DE102017203361A1 (de) | 2016-03-18 | 2017-09-21 | Fuji Electric Co., Ltd. | Verfahren zum herstellen eines formprodukts und formprodukt |
| JP2018081947A (ja) * | 2016-11-14 | 2018-05-24 | 三菱電機株式会社 | パワーモジュールおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3784684B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5782618B2 (ja) | パッケージ回路、及び集積回路をパッケージングする方法 | |
| JP3334864B2 (ja) | 電子装置 | |
| US6600232B2 (en) | Flip-chip semiconductor package structure and process for fabricating the same | |
| US7696003B2 (en) | Microelectronic component assemblies with recessed wire bonds and methods of making same | |
| JPH11260987A (ja) | ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ | |
| US6844615B1 (en) | Leadframe package for semiconductor devices | |
| JP4146785B2 (ja) | 電力用半導体装置 | |
| JP2003115505A (ja) | 樹脂パッケージ型半導体装置の製造方法 | |
| JP2003031736A (ja) | 半導体装置およびその製造方法 | |
| US20030228720A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US7001799B1 (en) | Method of making a leadframe for semiconductor devices | |
| US8377753B2 (en) | Method of fabricating a semiconductor device having a resin with warpage compensated structures | |
| US20070132111A1 (en) | Fine-sized chip package structure | |
| US20180025965A1 (en) | WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor | |
| US20040000703A1 (en) | Semiconductor package body having a lead frame with enhanced heat dissipation | |
| KR20010061847A (ko) | 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈 | |
| JPH0494153A (ja) | 樹脂封止型半導体パッケージ | |
| JP2004193628A (ja) | 半導体装置 | |
| TW495941B (en) | Method for packaging BGA for a voiding molding flash | |
| JP2004158896A (ja) | 半導体装置 | |
| KR20020088270A (ko) | 업셋형 리드를 갖는 이엘피 | |
| JPH0817988A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0837270A (ja) | 半導体装置およびその製造方法 | |
| JP2000332163A (ja) | 半導体装置及びその製造方法 | |
| JPH0637210A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060315 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3784684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |