KR20020088270A - 업셋형 리드를 갖는 이엘피 - Google Patents

Abstract

본 발명은 업셋형 리드(up-set type)를 갖는 이엘피(ELP; exposed lead-frame package)에 대한 것이다. 종래 기술에 따른 이엘피는 본딩 패드와 리드간의 거리가 길어지므로 와이어의 스위핑(sweeping) 또는 뒤틀림(tilting), 와이어 푸프 높이(wire loop height) 증가 등의 문제가 발생된다. 또한 종래 기술에 따른 리드는 하프 에칭법(half etching method)에 의해 가공되므로, 대량 생산 시 그 비용이 증가되고 생산성이 저하되고, 가공될 수 있는 형상이 제한된다.

본 발명에 따른 이엘피는 스템핑법(stemping method)으로 제조된 업셋형 리드를 사용함으로써, 와이어의 길이가 감소되므로 와이어 스위핑이나 뒤틀림 등의 발생이 감소될 수 있고, 와이어 루프 높이의 감소로 인하여 패키지의 두께가 감소될 수 있다. 또한 스템핑법으로 제조된 리드를 사용함으로써, 생산성이 증대되고, 대량 생산 시 원가가 절감될 수 있다.

Description

업셋형 리드를 갖는 이엘피{ELP having up-set type lead}

본 발명은 이엘피(ELP; exposed lead-frame package, 또는 엠엘피(MLP; micro lead-frame package)라고 명칭하기도 함)에 대한 것으로, 더욱 상세하게는 업셋형의 리드를 포함하는 이엘피에 대한 것이다.

오늘날 반도체 칩 패키지의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화, 고신뢰성의 제품을 경제적으로 제조하는 것이다. 그 예로써, 반도체 칩이 실장되는 다이 패드와 리드의 하부가 외부로 노출되도록 패키지 몸체가 형성된 이엘피가 있다.

이엘피는 패키지 몸체 저면으로 노출된 리드의 하부가 외부 기판과 직접 연결되므로 리드의 길이가 감소되므로, 신호 전달 경로의 감소 및 패키지의 크기 감소가 가능해진다. 또한 작동 시 발생되는 반도체 칩의 열이 다이 패드를 통해 외부로 직접 발산되므로 반도체 칩 패키지의 열방출이 효율적으로 신속하게 이루질 수 있다.

반도체 칩 패키지의 리드와 다이 패드를 포함하는 리드 프레임의 가공 방법에는 크게 하프 에칭법(half etching method)과 스템핑법(stamping method)이 있다.

하프 에칭법은 리드 프레임에 소정의 마스크를 형성하여 부분적으로 화학적 에칭을 실시하는 방법으로, 리드의 식각 두께의 조절이 비교적 용이하다. 그러나 초기 투자 비용이 저렴하지만 대량 생산 시 부가 비용이 증대되고, 가공 할 수 있는 리드 프레임의 형상이 제한적인 단점이 있다. 반면에, 스템핑법은 임의의 형상을 갖는 틀에 리드를 넣고 압력을 가해 가공하는 방법으로, 비교적 다양한 형상의 리드 프레임을 가공 할 수 있는 반면, 초기 투자 비용이 높다는 단점이 있다. 그러나 대량 생산 시, 추가의 비용이 거의 없으므로 대량 생산 시 유리하다.

이하, 도면을 참조하여 종래 기술에 따른 이엘피를 설명하겠다.

도 1은 종래 기술에 따른 이엘피의 단면도이다.

종래 기술에 따른 이엘피(300)는, 본딩 패드(11)가 형성된 활성면과 활성면과 반대되고 접착 수단(15)에 의해 다이 패드(305)과 부착된 비활성면을 갖는 반도체 칩(1)과, 반도체 칩(1) 주변에 배열된 복수개의 리드(303)와 본딩 패드(11)와 리드(303)를 전기적으로 연결하는 와이어(13) 및 다이 패드(305)과 리드(303)의 하부면을 노출시키고, 반도체 칩(1), 와이어(13)를 봉지하여 형성된 패키지 몸체(16)를 포함하는 것을 특징으로 한다.

일반적으로 종래 기술에 따른 리드(303)는 하프 에칭법에 의해 가공되므로, 그 제조 공정에서 초기 투자 비용은 비교적 저렴하지만, 대량 생산 시 그 비용이 증가되고 생산성이 저하된다. 더불어 하프 에칭법에 의해 가공할 수 있는 리드(303)의 형상이 제한된다.

또한 이와 같은 종래 기술에 따른 이엘피(300)는 본딩 패드(11)와 리드(303)간의 거리가 길어지므로 와이어(13)의 길이가 증가되고, 센터 본딩 패드형(center bonding pad type)의 반도체 칩(1)인 경우 그 길이가 더욱 증가된다. 따라서 와이어(13)의 스위핑(sweeping) 또는 뒤틀림(tilt), 와이어 루프 높이(wire loop height) 증가 등의 문제가 발생된다.

본 발명의 목적은 스템핑법으로 제조된 리드를 사용하는 이엘피를 구현하는데 있다.

본 발명의 또 다른 목적은 업셋형의 리드를 사용하는 이엘피를 구현하는데 있다.

도 1은 종래 기술에 따른 이엘피의 단면도,

도 2는 본 발명에 따른 이엘피의 단면도,

도 3은 본 발명에 따른 또 다른 이엘피의 단면도이다.

* 도면의 주요 부분에 대한 설명 *

1 : 반도체 칩11 : 본딩 패드

13 : 와이어15 : 접착 수단

16 : 패키지 몸체100, 200, 300 : 이엘피

103, 203, 303 : 리드105, 205, 305 : 다이 패드

상기 목적을 달성하기 위하여, 본 발명에 따른 업셋형의 리드를 갖는 이엘피는 본딩 패드가 형성된 활성면과, 활성면과 반대되고 다이 패드와 부착된 비활성면을 포함하는 반도체 칩;과 반도체 칩 주변에 배열되고 업셋형으로 형성된 복수개의 리드;와 본딩 패드와 리드를 전기적으로 연결하는 와이어; 및 다이 패드와 리드의 하부면을 노출시키고, 반도체 칩과 와이어를 봉지하여 형성된 패키지 몸체;를 포함하는 것을 특징으로 한다.

여기서, 다이 패드는 하부면 모서리에 단차가 형성된 것과, 업셋된 부분의 두께가 그 이외의 부분보다 얇게 형성된 리드를 포함하는 것이 바람직하다.

본 발명의 또 다른 실시예에 따른 업셋형의 리드를 갖는 이엘피는, 본딩 패드가 형성된 활성면과 활성면과 반대되는 비활성면을 갖는 반도체 칩;과 업셋형으로 형성되고, 업셋된 부분의 하부가 활성면과 부착된 복수개의 리드;와 본딩 패드와 리드를 전기적으로 연결하는 와이어; 및 리드의 하부면을 노출시키고, 반도체 칩과 와이어를 봉지하여 형성된 패키지 몸체;를 포함하는 것을 특징으로 한다.

여기서, 본 발명의 또 다른 실시예의 이엘피는 업셋된 부분의 두께가 그 이외의 부분보다 얇게 형성된 리드를 포함하는 것이 바람직하다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 2는 본 발명에 따른 업셋형의 리드를 갖는 이엘피의 단면도이다.

본 발명에 따른 업셋형의 리드를 갖는 이엘피(100)는, 본딩 패드(11)가 형성된 활성면과, 활성면과 반대되고 접착 수단(15)에 의해 다이 패드(105)과 부착된비활성면을 포함하는 반도체 칩(1)을 포함한다. 반도체 칩(1) 주변에 배열되고 업셋형으로 형성된 복수개의 리드(103)와, 반도체 칩(1)에 형성된 본딩 패드(11)와 리드(103)를 전기적으로 연결하는 와이어(13)를 포함한다. 또한 다이 패드(105)과 리드(103)의 하부면을 노출시키고 반도체 칩(1)과 와이어(13)를 봉지하여 형성된 패키지 몸체(16)를 포함하며, 이와 같은 패키지 몸체(16)는 에폭시 몰딩 수지(epoxy molding compound)와 같은 플라스틱 봉지 수지로 형성된다.

업셋형의 리드(103)와 다이 패드(105)은 스템핑법에 의해 제조하는 것이 바람직하다. 업셋형의 리드(103)는 패키지의 전체 두께가 증가되지 않도록 업셋된 높이를 조절하여 형성된다. 또한 업셋된 부분의 두께는 얇게 가공함으로써, 리드의 하부 체적을 증가시켜, 패키지 몸체 형성 시 봉지 수지의 유동성을 증가시킨다. 다이 패드(105)의 하부면에는 단차를 형성시킴으로써, 패키지 몸체(16) 형성 시 다이 패드(105)과 패키지 몸체(16)의 접촉 부위가 증가되도록 한다.

또한 업셋형 리드를 갖는 이엘피(100)는, 본딩 패드(11)와 리드(103)간의 거리가 짧아지므로, 와이어(13)의 길이가 감소된다. 따라서 와이어 루프 높이(wire loop height)가 현저히 감소하므로, 와이어 스위핑(wire sweeping)이나 처짐 등의 발생이 감소된다. 더불어 와이어 루프 높이의 감소로 인하여 패키지의 두께가 감소될 수 있다.

도 3은 본 발명의 또 다른 실시예에 따른 업셋형의 리드를 갖는 이엘피의 단면도이다.

본 발명의 또 다른 실시예의 이엘피(200)는, 본딩 패드(11)가 형성된 활성면과 활성면과 반대되는 비활성면을 갖는 반도체 칩(1)과, 업셋형으로 형성되며 그 업셋된 부분의 하부가 접착 수단(15)에 의해 활성면과 부착된 복수개의 리드(203)를 포함한다. 또한 반도체 칩(1)의 본딩 패드(11)와, 리드(203)를 전기적으로 연결하는 와이어(13) 및, 리드(203)의 하부면을 노출시키고 반도체 칩(1)과 와이어(13)를 봉지하여 형성된 패키지 몸체(16)를 포함한다.

업셋형의 리드(203)는 제 1실시예와 같이 스템핑법으로 형성되는 것이 바람직하다. 또한 제 1실시예와 같이 리드의 업셋된 부분의 두께는 얇게 형성함으로써, 봉지 수지의 유동성을 증가시킬 수 있고, 궁극적으로 패키지의 두께를 감소시킬 수 있다.

제 2실시예에 따른 이엘피(200)는, 패키지 몸체 내부에 위치하는 리드(내부 리드)의 일부가 반도체 칩에 부착되므로 패키지의 크기가 더욱 작아질 수 있다. 또한 리드(203)가 반도체 칩(1)의 활성면에 직접 부착되므로 본딩 패드(11)와 리드(203)간의 거리가 짧아지므로, 와이어(13)의 길이가 감소된다. 특히 반도체 칩(1)이 센터 본딩 패드형(center bonding pad type)인 경우, 종래 기술에 따른 이엘피(300)는 물론 상술한 제 1실시예의 이엘피(100)보다 와이어 루프 높이(wire loop height)가 현저히 감소하므로, 와이어 스위핑이나 처짐 등의 발생이 감소된다. 또한 와이어 루프 높이의 감소로 인하여 패키지의 두께가 감소될 수 있다.

또한 패키지 몸체(16) 형성 시, 종래 기술 또는 제 1실시예와 달리 봉지 수지가 반도체 칩(1)의 하부와 상부 모두에서 유동할 수 있으므로, 봉지 수지의 유압차에 의해 반도체 칩 등이 뒤틀리거나 위치를 벗어나는 등의 문제가 감소 될 수 있다.

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

따라서, 본 발명의 구조를 따르면 업셋형의 리드를 사용하는 이엘피를 구현함으로써, 와이어의 길이가 감소되므로 와이어 스위핑이나 처짐 등의 발생이 감소될 수 있고, 와이어 루프 높이의 감소로 인하여 패키지의 두께가 감소될 수 있다.

또한 스템핑법으로 제조된 리드를 사용하는 이엘피를 구현함으로써, 생산성이 증대되고, 대량 생산 시 원가가 절감될 수 있다.

Claims (4)

1. 본딩 패드가 형성된 활성면과, 상기 활성면과 반대되고 다이 패드와 부착된 비활성면을 포함하는 반도체 칩;과

   상기 반도체 칩 주변에 배열되고 업셋형으로 형성된 복수개의 리드;와

   상기 본딩 패드와 리드를 전기적으로 연결하는 와이어; 및

   상기 다이 패드와 리드의 하부면을 노출시키고, 상기 반도체 칩과 와이어를 봉지하여 형성된 패키지 몸체;를 포함하는 업셋형 리드를 갖는 이엘피.
2. 제 1항에 있어서, 상기 다이 패드는 하부면 모서리에 단차가 형성된 것을 특징으로 하는 업셋형 리드를 갖는 이엘피.
3. 본딩 패드가 형성된 활성면과 상기 활성면과 반대되는 비활성면을 갖는 반도체 칩;과

   업셋형으로 형성되고, 업셋된 부분의 하부가 상기 활성면과 부착된 복수개의 리드;와

   상기 본딩 패드와 리드를 전기적으로 연결하는 와이어; 및

   상기 리드의 하부면을 노출시키고, 상기 반도체 칩과 와이어를 봉지하여 형성된 패키지 몸체;를 포함하는 업셋형 리드를 갖는 이엘피.
4. 제 1항 또는 3항에 있어서, 업셋된 부분의 두께가 그 이외의 부분보다 얇게 형성된 리드를 포함하는 업셋형 리드를 갖는 이엘피.