JP3222955U - 予備成形リードフレーム - Google Patents

予備成形リードフレーム Download PDF

Info

Publication number
JP3222955U
JP3222955U JP2019002345U JP2019002345U JP3222955U JP 3222955 U JP3222955 U JP 3222955U JP 2019002345 U JP2019002345 U JP 2019002345U JP 2019002345 U JP2019002345 U JP 2019002345U JP 3222955 U JP3222955 U JP 3222955U
Authority
JP
Japan
Prior art keywords
lead frame
chip
leads
molded
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019002345U
Other languages
English (en)
Inventor
チア ノン ホアン
チア ノン ホアン
Original Assignee
長華科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長華科技股▲ふん▼有限公司 filed Critical 長華科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3222955U publication Critical patent/JP3222955U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】成形樹脂層と金属基板との間に高密着性を有する密着力強化層が形成されている予備成形リードフレームを提供する。【解決手段】外枠１０と互いにアレイ配置されている複数のリードフレームユニットとから構成される高密着性の予備成形リードフレームであって、各リードフレームユニットは、底部２１と、ダイパッド部２２と、複数の柱部２３と、から構成されるチップ設置部２と、互いに隔たると共に、チップ設置部と隙間を有するように、それぞれ外枠からチップ設置部に向って延伸する複数のリード３と、チップ設置部及び複数のリードにおける部分の表面に形成される密着力強化層４（金属酸化物）と、各柱部２３の間にある隙間と、チップ設置部の周縁部と、各リードの間にある隙間と、各リードとチップ設置部の間にある隙間と、に充填される成形樹脂層５１〜５３と、を備える。【選択図】図５

Description

本考案は予備成形リードフレームに関し、特に密着力強化層を有する予備成形リードフレームに関する。
現在、半導体デバイスは、更なる多機能化や高集積度化による超小型化、製造コストの低下が望まれている。なお、ＱＦＮ（Quad Flat No-lead）型パッケージは、外部と電気的な接続を行うリードフレームが外側に延出しない構成を有する半導体デバイスパッケージの１種である。その特徴によって、ＱＦＮ型パッケージを利用した半導体パッケージデバイスは、高集積度化、薄型化、小型化に対応することができる。
図１及び図２を参照して従来のＱＦＮ型リードフレーム９の構成を説明する。ここで、図１は従来のＱＦＮ型リードフレーム９の構成が示される模式的上面図であり、また、図２は図１におけるＩＩ−ＩＩ線に沿った断面を示すと共に、チップ９７を従来のＱＦＮ型リードフレーム９にパッケージする状態を説明する断面図である。
図１に示されるように、従来のＱＦＮ型リードフレーム９は、外枠９１と、外枠９１に囲まれている金属ダイパッド９２と、金属ダイパッド９２と外枠９１とを連結している連結部９３と、互いに隔てられると共に、金属ダイパッド９２と隙間を有するように、それぞれ外枠９１から金属ダイパッド９２に向って延伸している複数のリード９４と、を備えている。
図２に示されるように、従来のＱＦＮ型リードフレーム９を用いて、例えば、発光ダイオード（light emitting diode、略称：ＬＥＤ）、又は、集積回路チップ（integrated circuit、略称：ＩＣ）などの半導体チップであることができるチップ９７をパッケージする場合に、まず、チップ９７が金属ダイパッド９２上に配置され、次に、複数のワイヤ９５によりチップ９７及びそれぞれのリード９４と電気的に接続され、そして、チップ９７、金属ダイパッド９２と外枠９１との間にある隙間、外枠９１と金属ダイパッド９２と複数のリード９４との上面へ露出された部分の表面、をポリマー封止材料で被覆及び充填し、該ポリマー封止材料を固めてから封止層９６を形成する。それによって、半導体パッケージデバイスが得られる。
しかしながら、上記した従来のＱＦＮ型リードフレームにおいて、一般的に封止層９６と金属ダイパッド９２との間に密着性が強化されていないため、封止層９６を形成するためのポリマー封止材料の操作性（即ち、封止工程を実行する操作性）、及び、半導体パッケージデバイスの信頼性に影響を与える恐れがある。
そのため、半導体パッケージデバイスに係る歩留まりの向上、及び、信頼性の確保を図るために、従来のＱＦＮ型リードフレームの金属ダイパッド９２と封止層９６との異種界面の密着性を改善する余地がある。
よって、本考案は上記問題点に鑑みて、上記欠点を解決できる予備成形リードフレームを提供することを目的とする。
上記目的を達成すべく、本考案は以下の予備成形リードフレームを提供する。
即ち、それぞれ外枠により囲まれていると共に、互いにアレイ配置されている複数のリードフレームユニットから構成されている高密着性の予備成形リードフレームであって、
各前記リードフレームユニットは、
底部と、前記底部の一部分の表面から上方に向って延伸しているダイパッド部と、それぞれ前記底部における前記ダイパッド部の周りの部分の表面から互いに間隔をあけるように上方に向って延伸している複数の柱部と、から構成され、且つ、前記ダイパッド部及び前記複数の柱部が上方に向かう第１の頂面を有し、前記底部が下方に向かう底面を有するチップ設置部と、
前記チップ設置部と隙間を有するように互いに隔てられて設けられ、且つそれぞれ前記外枠から前記チップ設置部に向って延伸している前記外枠から前記チップ設置部に向って延伸している複数のリードと、
前記チップ設置部及び前記複数のリードにおける、前記ダイパッド部及び前記複数の柱部の前記第１の頂面と、前記底部の前記底面と、前記複数のリードの上方に向かっている第２の頂面と、の以外の表面に形成されている密着力強化層と、
高分子材料により形成されていると共に、各前記柱部の間にある隙間に充填されている第１の成形部と、前記チップ設置部の周縁部にあって前記第１の成形部を囲むように充填されている第２の成形部と、それぞれ前記複数のリードの間にある隙間、及び、各前記リードと前記チップ設置部の間にある隙間に充填されている第３の成形部と、から構成されている成形樹脂層と、を備え、
また、前記第１の成形部が上方に向かっている第１の表面を有し、前記第２の成形部が上方に向かっている第２の表面を有し、前記ダイパッド部及び前記複数の柱部の前記第１の頂面が前記第１の成形部の前記第１の表面と面一であり、前記第２の成形部の前記第２の表面と前記第１の成形部の前記第１の表面とが高低差を有し、且つ、前記第１の頂面と前記第１の表面と前記第２の表面とが露出されている。
上記構成により、本考案に係る予備成形リードフレームは、密着力強化層を利用して、高分子材料である成形樹脂層が形成されると、チップ設置部または複数のリードと成形樹脂層との間の密着性を改善させることで、半導体デバイスパッケージの信頼性をも向上させることができる。
従来のＱＦＮ型リードフレームの構成が示される模式的上面図である。 図１におけるＩＩ−ＩＩ線に沿った断面を示すと共に、チップを従来のＱＦＮ型リードフレームにパッケージする状態を説明する断面図である。 本考案に係る予備成形リードフレームの第１の実施形態が示される模式的上面図である。 該第１の実施形態のリードフレームユニットが示される模式的上面図である。 図４におけるＶ−Ｖ線に沿った断面が示される断面図である。 該第１の実施形態の他の構成が示される断面図である。 本考案に係る予備成形リードフレームのリードフレームユニットの第２の実施形態が示される断面図である。
図３〜図６を参照して本考案の第１の実施形態を説明する。ここで、図３は、本考案に係る予備成形リードフレーム１００の第１の実施形態が示される模式的上面図であり、図４は該第１の実施形態のリードフレームユニット１が示される模式的上面図であり、図５は図４におけるＶ−Ｖ線に沿った断面が示される断面図であり、また、図６は該第１の実施形態の他の構成が示される断面図である。
本考案に係る予備成形リードフレーム１００は、例えば発光ダイオード（ＬＥＤ）、又は、集積回路（ＩＣ）チップなどの半導体チップの実装に応用されるものである。なお、図３に示されるように、該予備成形リードフレーム１００は、例えば銅、鉄ニッケル合金又は銅合金から選ばれた１種の金属材料又は合金材料で構成された外枠１０と、それぞれ該外枠１０により囲まれていると共に、互いに所定の間隔をおいてアレイ状に配置されている複数のリードフレームユニット１と、から構成されている。
各リードフレームユニット１は、半導体チップ（図示せず）がパッケージされる場合に、半導体チップを収容するものであり、且つ、図４に示されるように、金属材料から作成されていると共に、半導体チップを支えることができる箇所であるチップ設置部２と、金属材料から作成されていると共に、ワイヤ（図示せず）によって半導体チップと電気的に接続をすることができる複数のリード３と、チップ設置部２及び複数のリード３を形成する金属材料の酸化物からなる密着力強化層４と、絶縁高分子材料からなる成形樹脂層５と、を備えている。
チップ設置部２は、図５に示されるように、底部２１と、底部２１の一部分の表面から上方に向って延伸しているダイパッド部２２と、それぞれ底部２１におけるダイパッド部２２の周りの部分の表面から互いに間隔をあけるように上方に向って延伸している複数の柱部２３と、底部２１の周縁における表面から上方に向って延伸している接地部２４と、外枠１０とチップ設置部２とを連結すると共に、チップ設置部２を支持している連結部２５と、から構成されている。そして、ダイパッド部２２及び複数の柱部２３が、上方に向かう第１の頂面２２１を有する一方、底部２１が、下方に向かう底面２１１を有する。
また、接地部２４は、予備成形リードフレーム１００にパッケージされた半導体チップが接地できるようにするものである。
複数のリード３は、図４に示されるように、互いに隔たると共に、チップ設置部２と隙間を有するように、それぞれ外枠１０からチップ設置部２に向って延伸している。
また、本実施形態では、該複数のリード３は、図４に示されるように、二列排列である。勿論、ここで二列排列に限定されず、単列、或いは、三以上の列に排列しても良い。
また、本実施形態では、外枠１０とチップ設置部２と複数のリード３とは、同じ金属材料（ここでは、銅である）により形成されている。なお、他の本実施形態において、該金属材料は、鉄ニッケル合金、銅合金などであることができる。
密着力強化層４は、チップ設置部２及び複数のリード３を形成する金属材料の酸化物により形成されていると共に、図４及び図５に示されるように、チップ設置部２及び複数のリード３における、ダイパッド部２２及び複数の柱部２３の第１の頂面２２１と、底部２１の底面２１１と、複数のリード３の上方に向かっている第２の頂面３１と、以外の表面に形成されている。
また、本実施形態では、チップ設置部２及び複数のリード３は、銅から作成されていることで、密着力強化層４は、酸化銅(ＩＩ)（ＣｕＯ）、及び、酸化銅(Ｉ)（Ｃｕ２Ｏ）のいずれかの１種から形成されているものである。なお、他の本実施形態において、外枠１０とチップ設置部２と複数のリード３とを形成する金属材料に従って、該金属材料の酸化物であることができる。
成形樹脂層５は、図５に示されるように、例えばエポキシ樹脂またはシリコン樹脂などの合成樹脂である高分子材料により形成されていると共に、第１の成形部５１と、第２の成形部５２と、第３の成形部５３と、から構成されている。
具体的には、第１の成形部５１は、各柱部２３の間にある隙間に充填されているものである。第２の成形部５２は、チップ設置部２の周縁部にあって第１の成形部５１を囲むように充填されているものである。そして、第３の成形部５３は、それぞれ複数のリード３の間にある隙間、及び、各リード３とチップ設置部２の間にある隙間に充填されているものである。
また、図５に示されるように、第１の成形部５１が上方に向かっている第１の表面５１１を有することに加え、第２の成形部５２が上方に向かっている第２の表面５２１を有し、さらに、ダイパッド部２２及び複数の柱部２３の第１の頂面２２１が第１の成形部５１の第１の表面５１１と面一である。また、第２の成形部５２の第２の表面５２１と第１の成形部５１の第１の表面５１１とが高低差を有し、且つ、第１の頂面２２１と第１の表面５１１と第２の表面５２１とが外部環境に露出されている。
また、図５に示されるように、第３の成形部５３は、上方に向かっていると共に、第１の表面５１１と面一である第３の表面５３１を有している。
より詳しく言うと、ダイパッド部２２及び複数の柱部２３の第１の頂面２２１、及び、複数のリード３の第２の頂面３１は、成形樹脂層５により被覆されずに、露出されていることで、半導体チップをパッケージする際に、半導体チップと電気的に接続することができる。
本考案に係るリードフレームユニット１は、チップ設置部２と成形樹脂層５との間、及び、複数のリード３と成形樹脂層５との間に介在している密着力強化層４によって、チップ設置部２及び複数のリード３を形成する金属材料と、成形樹脂層５を形成する高分子材料と、の密着性を向上させることができる。そのため、異質材料(本実施形態では、銅及び高分子材料)の非相溶性による低密着性からなる問題を解決することができる。
一般的には、半導体チップをリードフレームユニット１にパッケージする際に、半導体チップとチップ設置部２との間に発生される異質材料の非相溶性による半導体デバイスパッケージの信頼性の低下に対して、半導体チップの面積とチップ設置部２の面積との面積比（約０．６〜０．８）を控えることによって解決することができる。
そのため、本考案に係る予備成形リードフレーム１００のリードフレームユニット１は、ダイパッド部２２を半導体チップに対応する最小限のサイズに設計して、複数の柱部２３によって半導体チップを収容する面積を拡張して、異なるサイズの半導体チップを支えることができる。
さらに、本実施形態では、該成形樹脂層５は、図５に示されるように、第１の成形部５１の第１の表面５１１が第２の成形部５２の第２の表面５２１より低く形成されている。すなわち、第２の成形部５２は、堤防状に構成されている。このような構成によって、本考案に係る予備成形リードフレーム１００を利用して、半導体チップをパッケージする際に、突出された第２の成形部５２によって半導体チップとチップ設置部２とを接合するためのはんだを止めて複数のリード３に溢れ出ることなく、半導体チップと複数のリード３との間に短絡が生じることを防止することができる。
一方、図６に示されるように、第１の成形部５１の第１の表面５１１が第２の成形部５２の第２の表面５２１より高く形成されている。すなわち、第２の成形部５２は、窪んだ溝に構成されている。このような構成によって、本考案に係る予備成形リードフレーム１００を利用して、半導体チップをパッケージする際に、窪んだ第２の成形部５２によって、半導体チップとチップ設置部２とを接合するためのはんだを窪んだ溝に構成されている第２の成形部５２に導いて、該はんだを収容して、同じく複数のリード３に溢れ出ることなく、半導体チップと複数のリード３との間に短絡が生じることを防止することができる。
＜予備成形リードフレーム１００の製造方法＞
以下、本考案の予備成形リードフレーム１００の第１の実施形態の製造方法について説明する。
第１に、金属材料や合金材料により作成された導電基板を準備して、該導電基板の表面に対して、フォトレジストを塗布する。また、該金属材料又は合金材料は、例えば銅、鉄ニッケル合金又は銅合金から選ばれたものである。
第２に、表面にフォトレジストが塗布された導電基板に対して、所定のパターン（すなわち、図４に示されているようなパターンである）を有するフォトマスクを用いて露光工程を行う。
第３に、露光工程を行ったフォトレジストにおける不要な部分を除去して、フォトレジストで被覆されていない導電基板の部分に対して、エッチング工程を実行して、図５に示されるように、各柱部２３の間にある隙間、それぞれ複数のリード３の間にある隙間、各リード３とチップ設置部２の間にある隙間、などが形成されるようになる。
それによって、外枠１０とチップ設置部２と複数のリード３が形成されたリードフレームの仕掛け品を得る。
第４に、該リードフレームの仕掛け品に対して、フォトレジストによって、底部２１とダイパッド部２２と複数の柱部２３と接地部２４と連結部２５となどが形成されたチップ設置部２における第１の頂面２２１と底面２１１、及び、複数のリード３における第２の頂面３１、を覆うように塗布する。
そして、フォトレジストが塗布されたチップ設置部２及び複数のリード３を、例えば、硫酸銅（ＩＩ）、チオ硫酸ナトリウム、クエン酸ナトリウム、酒石酸カリウムナトリウムといった酸性溶液から選択された化学処理液において化学処理を行う。
それによって、図５に示されるように、チップ設置部２及び複数のリード３における、第１の頂面２２１と底面２１１と第２の頂面３１以外の表面において、導電基板を作成する金属材料の酸化物を形成して、表面密着性を強化することができる密着力強化層４を得る。
第５に、密着力強化層４が形成されたリードフレームの仕掛け品を、本考案の第１の実施形態に係る成形樹脂層５の形状に対応するモールドに放置して、例えばエポキシ樹脂またはシリコン樹脂などの合成樹脂である高分子封止材料を用いて、上記した各柱部２３の間にある隙間、チップ設置部２の周縁部にある箇所、複数のリード３の間にある隙間、を充填する。そして、該高分子封止材料を固めて、密着力強化層４の上に成形樹脂層５が形成される。
それによって、図３に示されるような複数のリードフレームユニット１がアレイ配置された予備成形リードフレーム１００を得ることができる。
図７を参照して本考案の第２の実施形態を説明する。ここで、図７は、本考案に係る予備成形リードフレーム１００のリードフレームユニット１の第２の実施形態が示される断面図である。
本考案に係る予備成形リードフレーム１００の第２の実施形態は、第１の実施形態と多くの構成が共通する。本実施形態では、図７に示されるように、外枠１０は、成形樹脂層５を形成するための高分子材料により成形樹脂層５と一体であることができる。
該外枠１０は、高分子材料から作成されていることで、複数の個々のリードフレームユニット１になるように、予備成形リードフレーム１００を分割する際に、カッターが消耗することを軽減することができる。
さらに、本考案に係る第２の実施形態の予備成形リードフレーム１００は、二次エッチング工程を実行することによって作成されている。ここでは、該二次エッチング工程については、台湾実用新案第Ｍ５２３１８９号明細書に開示されているので、その説明を省略する。
総括すると、形成された密着力強化層４によって、その後の半導体チップの実装に関するワイヤボンディング工程と封止工程において、成形樹脂層５とチップ設置部２との密着性、及び、成形樹脂層５と複数のリード３との密着性を改善させることができる。
また、成形樹脂層５における第２の成形部５２の第２の表面５２１と第１の成形部５１の第１の表面５１１とが高低差を有する設計によって、半導体チップが予備成形リードフレーム１００への実装を実行する際に、はんだが複数のリード３に溢れ出ることを防止することができる。
よって、半導体デバイスパッケージにおける、ワイヤ、封止材料の予備成形リードフレーム１００への装着、封止、予備成形リードフレーム１００などの信頼性の向上を図ることができる。
以上、本考案の好ましい実施形態を説明したが、本考案はこれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本考案に係る予備成形リードフレームは、チップ設置部または複数のリードと成形樹脂層との間の密着性を改善させることで、半導体デバイスパッケージの信頼性をも向上させることに有用である。
９ 従来のＱＦＮ型リードフレーム
９１ 外枠
９２ 金属ダイパッド
９３ 連結部
９４ リード
９５ ワイヤ
９６ 封止層
９７ チップ
１００ 予備成形リードフレーム
１０ 外枠
１ リードフレームユニット
２ チップ設置部
２１ 底部
２１１ 底面
２２ ダイパッド部
２２１ 第１の頂面
２３ 柱部
２４ 接地部
２５ 連結部
３ リード
３１ 第２の頂面
４ 密着力強化層
５ 成形樹脂層
５１ 第１の成形部
５１１ 第１の表面
５２ 第２の成形部
５２１ 第２の表面
５３ 第３の成形部
５３１ 第３の表面

Claims (9)

  1. 外枠と、それぞれ該外枠により囲まれていると共に、互いにアレイ配置されている複数のリードフレームユニットと、から構成されている高密着性の予備成形リードフレームであって、
    各前記リードフレームユニットは、
    底部と、前記底部の一部分の表面から上方に向って延伸しているダイパッド部と、それぞれ前記底部における前記ダイパッド部の周りの部分の表面から互いに間隔をあけるように上方に向って延伸している複数の柱部と、から構成され、且つ、前記ダイパッド部及び前記複数の柱部が上方に向かう第１の頂面を有し、前記底部が下方に向かう底面を有するチップ設置部と、
    前記チップ設置部と隙間を有するように互いに隔てられて設けられ、且つそれぞれ前記外枠から前記チップ設置部に向って延伸している複数のリードと、
    前記チップ設置部及び前記複数のリードにおける、前記ダイパッド部及び前記複数の柱部の前記第１の頂面と、前記底部の前記底面と、前記複数のリードの上方に向かっている第２の頂面と、の以外の表面に形成されている密着力強化層と、
    高分子材料により形成されていると共に、各前記柱部の間にある隙間に充填されている第１の成形部と、前記チップ設置部の周縁部にあって前記第１の成形部を囲むように充填されている第２の成形部と、それぞれ前記複数のリードの間にある隙間、及び、各前記リードと前記チップ設置部の間にある隙間に充填されている第３の成形部と、から構成されている成形樹脂層と、を備え、
    前記第１の成形部が上方に向かっている第１の表面を有し、前記第２の成形部が上方に向かっている第２の表面を有し、前記ダイパッド部及び前記複数の柱部の前記第１の頂面が前記第１の成形部の前記第１の表面と面一であり、前記第２の成形部の前記第２の表面と前記第１の成形部の前記第１の表面とが高低差を有し、且つ、前記第１の頂面と前記第１の表面と前記第２の表面とが露出されている
    ことを特徴とする予備成形リードフレーム。
  2. 前記チップ設置部及び前記複数のリードは、同じ金属材料により形成されている
    ことを特徴とする請求項１に記載の予備成形リードフレーム。
  3. 前記密着力強化層は、前記金属材料の酸化物により形成されている
    ことを特徴とする請求項２に記載の予備成形リードフレーム。
  4. 前記金属材料は、銅であり、前記密着力強化層は、酸化銅（ＩＩ)、及び、酸化銅(Ｉ)のいずれかの１種から形成されている
    ことを特徴とする請求項３に記載の予備成形リードフレーム。
  5. 前記第１の成形部の前記第１の表面が前記第２の成形部の前記第２の表面より低く形成されている
    ことを特徴とする請求項１に記載の予備成形リードフレーム。
  6. 前記第１の成形部の前記第１の表面が前記第２の成形部の前記第２の表面より高く形成されている
    ことを特徴とする請求項１に記載の予備成形リードフレーム。
  7. 前記第３の成形部は、上方に向かっていると共に、前記第１の表面と面一である第３の表面を有している
    ことを特徴とする請求項１に記載の予備成形リードフレーム。
  8. 前記外枠及び前記チップ設置部は、同じ金属材料により形成されている
    ことを特徴とする請求項１に記載の予備成形リードフレーム。
  9. 前記外枠は、前記高分子材料により前記成形樹脂層と一体である
    ことを特徴とする請求項１に記載の予備成形リードフレーム。
JP2019002345U 2019-04-17 2019-06-27 予備成形リードフレーム Active JP3222955U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108204696 2019-04-17
TW108204696U TWM588888U (zh) 2019-04-17 2019-04-17 高密著性預成型基板

Publications (1)

Publication Number Publication Date
JP3222955U true JP3222955U (ja) 2019-09-05

Family

ID=67841404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019002345U Active JP3222955U (ja) 2019-04-17 2019-06-27 予備成形リードフレーム

Country Status (3)

Country Link
US (1) US10607926B1 (ja)
JP (1) JP3222955U (ja)
TW (1) TWM588888U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486065B1 (ja) 2022-11-16 2024-05-17 大日本印刷株式会社 リードフレーム及びその製造方法
WO2024106469A1 (ja) * 2022-11-16 2024-05-23 大日本印刷株式会社 リードフレーム及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM523189U (zh) 2016-03-14 2016-06-01 Chang Wah Technology Co Ltd 導線架預成形體及導線架封裝結構
US9934989B1 (en) * 2016-09-30 2018-04-03 Texas Instruments Incorporated Process for forming leadframe having organic, polymerizable photo-imageable adhesion layer
TWM551755U (zh) * 2017-06-20 2017-11-11 Chang Wah Technology Co Ltd 泛用型導線架

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486065B1 (ja) 2022-11-16 2024-05-17 大日本印刷株式会社 リードフレーム及びその製造方法
WO2024106469A1 (ja) * 2022-11-16 2024-05-23 大日本印刷株式会社 リードフレーム及びその製造方法

Also Published As

Publication number Publication date
TWM588888U (zh) 2020-01-01
US10607926B1 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
US9842792B2 (en) Method of producing a semiconductor package
KR100930841B1 (ko) 멀티-열 리드프레임
US8278150B2 (en) Stackable packages for three-dimensional packaging of semiconductor dice
US8106492B2 (en) Semiconductor package and manufacturing method thereof
TWI474455B (zh) 先進四方扁平無引腳封裝結構
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
TWI455213B (zh) 無外引腳封裝結構及其製作方法
US8105881B2 (en) Method of fabricating chip package structure
US20060273458A1 (en) Substrate structure of semiconductor package
JP3222955U (ja) 予備成形リードフレーム
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP4547086B2 (ja) 半導体装置
TWI462192B (zh) 半導體封裝件及其製法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
US20080185698A1 (en) Semiconductor package structure and carrier structure
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
US11817375B2 (en) High I/O density flip-chip QFN
JP2005191158A (ja) 半導体装置及びその製造方法
US20090004782A1 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
CN209766412U (zh) 高密着性预成型基板
TWI718947B (zh) 半導體封裝元件及其製造方法
KR100473336B1 (ko) 반도체패키지
KR20090012378A (ko) 반도체 패키지
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3222955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250