DE112013007390B4 - Halbleitermodul, Halbleitervorrichtung und Fahrzeug - Google Patents

Halbleitermodul, Halbleitervorrichtung und Fahrzeug Download PDF

Info

Publication number
DE112013007390B4
DE112013007390B4 DE112013007390.0T DE112013007390T DE112013007390B4 DE 112013007390 B4 DE112013007390 B4 DE 112013007390B4 DE 112013007390 T DE112013007390 T DE 112013007390T DE 112013007390 B4 DE112013007390 B4 DE 112013007390B4
Authority
DE
Germany
Prior art keywords
semiconductor module
resin
base plate
semiconductor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013007390.0T
Other languages
English (en)
Other versions
DE112013007390T5 (de
Inventor
Tatsuya Kawase
Noboru Miyamoto
Mikio Ishihara
Junji Fujino
Yuji Imoto
Naoki Yoshimatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112013007390T5 publication Critical patent/DE112013007390T5/de
Application granted granted Critical
Publication of DE112013007390B4 publication Critical patent/DE112013007390B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L50/00—Electric propulsion with power supplied within the vehicle
    • B60L50/50—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells
    • B60L50/51—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells characterised by AC-motors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

Halbleitermodul (27), aufweisend:eine Basisplatte (1), die eine fixierte Oberfläche und eine abstrahlende Oberfläche, welche eine der fixierten Oberfläche gegenüberliegende Oberfläche ist, aufweist;ein isolierendes Substrat (3), das mit der fixierten Oberfläche der Basisplatte (1) verbunden ist;erste und zweite leitfähige Muster (4, 5) auf dem isolierenden Substrat (3);einen Halbleiter-Chip (7 bis 10) auf dem ersten leitfähigen Muster (4);ein Verdrahtungsteil (12, 40), das den Halbleiter-Chip (7 bis 10) mit dem zweiten leitfähigen Muster (5) verbindet; undein Harz (16, 43, 44), das die fixierte Oberfläche der Basisplatte (1), das isolierende Substrat (3), das erste und zweite leitfähige Muster (4, 5), den Halbleiter-Chip (7 bis 10) und das Verdrahtungsteil (12, 40) einschließt,wobei die Basisplatte (1) ein Metallteil (19) und ein verstärkendes Teil (20) aufweist, das in dem Metallteil (19) vorhanden ist und einen Youngschen Modul aufweist, der größer ist als ein Youngscher Modul des Metallteils (19),wobei der lineare Ausdehnungskoeffizient des Harzes (16, 43, 44) zwischen dem linearen Ausdehnungskoeffizienten des Metallteils (19) und dem linearen Ausdehnungskoeffizienten des verstärkenden Teils (20) liegt und wobei das Material des verstärkenden Teils (20) eine Keramik ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleitermodul und eine Halbleitervorrichtung, die zum Beispiel zum Steuern eines auf einem Fahrzeug angebrachten Motors verwendet werden, und ein Fahrzeug, welches dieselben verwendet.
  • Stand der Technik
  • In Halbleitermodulen einer mit einem Gießharz umschlossenen Art sind ein isolierendes Substrat, ein leitfähiges Muster und ein Halbleiter-Chip in einer Reihenfolge auf einer Basisplatte umgeben von einem Gehäuse angeordnet, und das Innere des Gehäuses ist mit einem Gießharz verschlossen (siehe z.B. Patentliteratur 1).
  • Patent Literatur 2 beschreibt eine Halbleitervorrichtung mit einer Basisplatte, die hauptsächlich aus Aluminium geformt ist und auf deren Oberfläche ein isolierendes Substrat gebildet ist. Die Basisplatte hat ein Durchgangsloch, um darin eine Schraube zu befestigen, um die Basisplatte mit einer Wärmequelle zu verbinden. Die Basisplatte umfasst ferner eine Hülse, die in Verbindung mit dem Durchgangsloch steht und hauptsächlich aus Kupfer oder Eisen gebildet ist.
  • Patentliteratur 3 beschreibt eine Basis für ein Energiemodul, die ein wärmableitendes Substrat, das aus einem hoch wärmeleitenden Material besteht, einem isolierenden Substrat, das an eine Seite des wärmeableitenden Substrats gebunden ist und eine Leistungsschicht umfasst, die auf der anderen Seite des wärmeableitenden Substrats angeordnet ist. Durch die Verwendung der Basis kann die Haltbarkeit des Energiemoduls verbessert und eine Reduzierung der Wärmeableitungsleistung verhindert werden.
  • Patentliteratur 4 offenbart ein Verfahren zum Umhüllen von Chips mit einem Kunststoffgehäuse, wobei die Chips mittels einer Befestigungsschicht auf einem Trägerrahmen befestigt sind und über Kontaktdrähte mit Außenanschlüssen verbunden sind, wobei zwischen Trägerrahmen bzw. Chip und Kunststoffgehäuse eine haftunterstützende Schicht aufgebracht ist.
  • Patentliteratur 5 beschreibt ein Energiemodul für elektrische Energie, das einen Wärmeverteiler mit wärmeleitenden Eigenschaften und wärmeabstrahlenden Eigenschaften, ein Halbleiterelement, das an den Wärmeverteiler gebunden ist und ein Elektrodenterminal umfasst, das mit dem Halbleiterelement über den Wärmeverteiler verbunden ist.
  • Patentliteratur 6 offenbart eine Halbleitervorrichtung mit einer ersten metallischen Stromkreisfolie, die an Oberflächen von isolierenden Substraten gebunden ist; einem Halbleiterelement, dessen Bodenfläche an die erste metallische Stromkreisfolie mittels eines Lots gebunden ist; einer zweiten metallischen Stromkreisfolie, die an die anderen Oberflächen der isolierenden Substrate gebunden ist und mit dem Halbleiterelement über metallische Drähte verbunden ist; einem ersten isolierenden Harz, das den Verbindungsbereich zwischen den Metalldrähten und dem Halbleiterelement bedeckt; einem zweiten isolierenden Harz, das die Seitenflächen der ersten metallischen Stromkreisfolie bedeckt; einem dritten isolierenden Harz, zum Bedecken der ersten metallischen Stromkreisfolie. Das dritte Harz ist dabei härter als das erste und zweite Harz und hat einen linearen Expansionskoeffizienten, der im Wesentlichen gleich demjenigen des Lots ist.
  • Literaturliste
  • Patentliteratur
    • Patentliteratur 1: Offengelegtes, japanisches Patent Nr. H05-304248 ( JP H05- 304 248 A )
    • Patentliteratur 2: JP 2006-114641 A
    • Patentliteratur 3: WO 2008/075409 A1
    • Patentliteratur 4: DE 19638669 A1
    • Patentliteratur 5: JP 2012-164697 A
    • Patentliteratur 6: JP 2012-015222 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • In einem Halbleitermodul einer mit einem Gießharz umschlossenen Art sind eine Basisplatte und eine Metallplatte über ein isolierendes Substrat miteinander verbunden. Wenn die Basisplatte und ein leitfähiges Muster aus unterschiedlichen Materialien bestehen, weisen beide unterschiedliche lineare Ausdehnungskoeffizienten auf, und dies verursacht eine erhebliche Verformung aufgrund von Wärme. Selbst wenn beide Komponenten aus dem gleichen Material bestehen, tritt immer noch eine Verformung auf, weil ein großer Unterschied in einer Form beider Komponenten besteht. Wenn das Gehäuse unter dieser Bedingung mit der Basisplatte verbunden und mit einem Gießharz umschlossen ist, ist es schwierig eine Verformung des Produkts zu kontrollieren. Dies führt zu einem Problem, dass sich eine Zuverlässigkeit in P/C- (Power-Cycle-), H/C- (Heat-Cycle-) Eigenschaften oder Ähnliches verschlechtert.
  • Die vorliegende Erfindung ist verwirklicht worden, um das vorstehend beschriebene Problem zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleitermodul, eine Halbleitervorrichtung und ein Fahrzeug zur Verfügung zu stellen, welche in der Lage sind, eine Zuverlässigkeit zu verbessern.
  • Mittel zum Lösen der Probleme
  • Ein Halbleitermodul gemäß der vorliegenden Erfindung weist auf: eine Basisplatte, die eine fixierte Oberfläche und eine abstrahlende Oberfläche, welche eine der fixierten Oberfläche gegenüberliegende Oberfläche ist, aufweist; ein isolierendes Substrat, das mit der fixierten Oberfläche der Basisplatte verbunden ist; erste und zweite leitfähige Muster auf dem isolierenden Substrat; einen Halbleiter-Chip auf dem ersten leitfähigen Muster; ein Verdrahtungsteil, das den Halbleiter-Chip mit dem zweiten leitfähigen Muster verbindet; und ein Harz, das die fixierte Oberfläche der Basisplatte, das isolierende Substrat, das erste und zweite leitfähige Muster, den Halbleiter-Chip und das Verdrahtungsteil umschließt, wobei die Basisplatte ein Metallteil und ein verstärkendes Teil aufweist, das in dem Metallteil vorhanden ist und einen Youngschen Modul aufweist, der höher ist als ein Youngscher Modul des Metallteils, wobei der lineare Ausdehnungskoeffizient des Harzes zwischen dem linearen Ausdehnungskoeffizienten des Metallteils und dem linearen Ausdehnungskoeffizienten des verstärkenden Teils liegt und wobei das Material des verstärkenden Teils eine Keramik ist.
  • Vorteilhafte Wirkungen der Erfindung
  • Die vorliegende Erfindung macht es möglich, eine Zuverlässigkeit zu verbessern.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 2 ist eine Draufsicht, die das Innere des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 3 ist ein Schaltbild, welches das Halbleitermodul gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 5 ist eine schematische Darstellung, die ein Fahrzeug gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 6 ist eine Querschnittsansicht, die Herstellungsschritte des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 7 ist eine Draufsicht, die Herstellungsschritte des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 8 ist eine Querschnittsansicht, die Herstellungsschritte des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 9 ist eine Querschnittsansicht, die Herstellungsschritte des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 10 ist eine Querschnittsansicht, die Herstellungsschritte des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 11 ist eine Querschnittsansicht, die Herstellungsschritte des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
    • 12 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 2 der vorliegenden Erfindung darstellt.
    • 13 ist eine Draufsicht, die das Innere des Halbleitermoduls gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt.
    • 14 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 3 der vorliegenden Erfindung darstellt.
    • 15 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 4 der vorliegenden Erfindung darstellt.
    • 16 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 5 der vorliegenden Erfindung darstellt.
  • Beschreibung der Ausführungsformen
  • Ein Halbleitermodul, eine Halbleitervorrichtung und ein Fahrzeug gemäß den Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Bezugszeichen gekennzeichnet, und die wiederholte Beschreibung derselben kann weggelassen sein.
  • Ausführungsform 1
  • 1 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 1 der vorliegenden Erfindung darstellt. Eine Basisplatte 1 weist eine fixierte Oberfläche (obere Oberfläche) und eine abstrahlende Oberfläche (untere Oberfläche), die eine der fixierten Oberfläche gegenüberliegende Oberfläche ist, auf. Die Basisplatte 1 weist mindestens eine vorstehende Struktur 2 auf der abstrahlenden Oberfläche auf. Die vorstehende Struktur 2 ist eine Abstrahllamelle, die eine Kühleffizienz der abstrahlenden Oberfläche der Basisplatte 1 erhöht. Die Materialien der Basisplatte 1 und der vorstehenden Struktur 2 können identisch oder unterschiedlich sein. Um eine Wärmeableitung zu erhöhen, kann zum Beispiel ein Material, das eine höhere thermische Leitfähigkeit als die der Basisplatte 1 aufweist, für die vorstehende Struktur 2 verwendet werden.
  • Ein isolierendes Substrat 3 ist mit der fixierten Oberfläche der Basisplatte 1 schmelzverbunden. Das Material des isolierenden Substrats 3 ist Keramik wie SiN, AlN oder AlO3. Die Basisplatte 1 weist eine äußere Form von 70mm x 100mm und eine Dicke von 3mm auf. Die äußere Form des isolierenden Substrats 3 ist eine Größe, die kleiner ist als die Basisplatte 1, und weist eine Dicke von 0,635mm auf.
  • Leitfähige Muster 4 und 5 sind auf dem isolierenden Substrat 3 vorgesehen. Für eine Verbesserung von Wärmeableitungseigenschaften ist die Dicke des isolierenden Substrats 3 vorzugsweise kleiner als die Dicke der Basisplatte 1 und der leitfähigen Muster 4 und 5. Halbleiter-Chips 7 und 8 sind über ein Lötmittel 6 mit dem leitfähigen Muster 4 verbunden, und Halbleiter-Chips 9 und 10 sind über ein Lötmittel 6 mit dem leitfähigen Muster 5 verbunden. Ein AI-Draht 11 verbindet obere Oberflächen der Halbleiter-Chips 7 und 8, ein AI-Draht 12 verbindet die obere Oberfläche des Halbleiter-Chips 8 und das leitfähige Muster 5, und ein AI-Draht 13 verbindet obere Oberflächen der Halbleiter-Chips 9 und 10.
  • Ein auf einem Harz basierendes Gehäuse 14, welches das isolierende Substrat 3, die leitfähigen Muster 4 und 5, die Halbleiter-Chips 7 bis 10 und die AI-Drähte 11 bis 13 umgibt, ist unter Verwendung eines Klebstoffs 15 mit der fixierten Oberfläche der Basisplatte 1 verbunden. Die Innenseite des Gehäuses 14 ist mit einem Harz 16 versiegelt. Eine Öffnung 17, die einen Umfangsbereich der Basisplatte 1 und einen Umfangsbereich des Harzes 16 durchdringt, ist vorgesehen. Eine Manschette 18, die aus einem Material (Fe oder Ähnlichem) besteht, das widerstandsfähiger ist als die Basisplatte 1, ist in die Öffnung 17 des Harzes 16 eingeführt.
  • Die Basisplatte 1 weist ein Metallteil 19 und ein in dem Metallteil 19 vorgesehenes verstärkendes Teil 20 auf. Das Material des Metallteils 19 ist ein Metall wie Al oder Cu, und das Material des verstärkenden Teils 20 ist Keramik wie SiN, AlN oder AlO3. Ein Youngscher Modul des verstärkenden Teils 20 ist 100GPa oder höher, was höher ist als ein Youngscher Modul des Metallteils 19 (70GPa in dem Fall von AI).
  • Ein linearer Ausdehnungskoeffizient des Metallteils 19 ist 22 ppm/°C, ein linearer Ausdehnungskoeffizient des verstärkenden Teils 20 ist 4 ppm/°C, und ein linearer Ausdehnungskoeffizient der gesamten Basisplatte 1 einschließlich beider ist 10 bis 20 ppm/°C. Im Gegensatz dazu ist ein linearer Ausdehnungskoeffizient des Harzes 16 8 bis 16 ppm/°C, was ein numerischer Wert zwischen dem linearen Ausdehnungskoeffizienten des Metallteils 19 und dem linearen Ausdehnungskoeffizienten des verstärkenden Teils 20 ist, und liegt deshalb auf dem gleichen Niveau mit dem linearen Ausdehnungskoeffizienten der gesamten Basisplatte 1. Es ist zu beachten, dass der lineare Ausdehnungskoeffizient der Halbleiter-Chips 7 bis 10 2,6 ppm/°C beträgt.
  • 2 ist eine Draufsicht, die das Innere des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. 3 ist ein Schaltbild, welches das Halbleitermodul gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. Das Harz 16 ist in der Draufsicht weggelassen. Das Halbleitermodul weist eine 6-in-1-Struktur auf, das heißt, eine Struktur, in der sechs Schaltelemente auf einem Modul aufgebaut sind. Hierin sind die Schaltelemente IGBTs. Es ist zu beachten, dass Gate-Elektroden der Schaltelemente und damit verbundene Anschlüsse zur Vereinfachung weggelassen sind.
  • Schaltelemente 7a bis 7c korrespondieren zu dem Halbleiter-Chip 7, Dioden 8a bis 8c korrespondieren zu dem Halbleiter-Chip 8, Dioden 9a bis 9c korrespondieren zu dem Halbleiter-Chip 9 und Schaltelemente 10a bis 10c korrespondieren zu dem Halbleiter-Chip 10. Metallrahmen 21a bis e korrespondieren jeweils zu einer U-Elektrode, einer V-Elektrode, einer W-Elektrode, einer P-Elektrode und einer N-Elektrode.
  • Untere Oberflächen der Schaltelemente 7a bis 7c und der Dioden 8a bis 8c sind mit dem leitfähigen Muster 4 verbunden. Untere Oberflächen der Diode 9a und des Schaltelements 10a sind mit dem leitfähigen Muster 5a verbunden, untere Oberflächen der Diode 9b und des Schaltelements 10b sind mit dem leitfähigen Muster 5b verbunden, und untere Oberflächen der Diode 9c und des Schaltelements 10c sind mit dem leitfähigen Muster 5c verbunden.
  • Ein AI-Draht 11a verbindet obere Oberflächen des Schaltelements 7a und der Diode 8a, ein AI-Draht 11b verbindet obere Oberflächen des Schaltelements 7b und der Diode 8b, und ein AI-Draht 11c verbindet obere Oberflächen des Schaltelements 7c und der Diode 8c.
  • AI-Drähte 12a bis 12c verbinden jeweils obere Oberflächen der Dioden 8a bis 8c und die leitfähigen Muster 5a bis 5c. Ein AI-Draht 13a verbindet obere Oberflächen der Diode 9a und des Schaltelements 10a, ein AI-Draht 13b verbindet obere Oberflächen der Diode 9b und des Schaltelements 10b, und ein AI-Draht 13c verbindet obere Oberflächen der Diode 9c und des Schaltelements 10c.
  • Ein AI-Draht 22 verbindet obere Oberflächen der Schaltelemente 10a und 10b und ein AI-Draht 23 verbindet obere Oberflächen der Schaltelemente 10b und 10c. AI-Drähte 24a bis 24c verbinden jeweils obere Oberflächen der Schaltelemente 7a bis 7c und die Metallrahmen 21a bis 21c. Ein AI-Draht 25 verbindet das leitfähige Muster 4 und den Metallrahmen 21d. Ein AI-Draht 26 verbindet eine obere Oberfläche des Schaltelements 10c und den Metallrahmen 21e.
  • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. Um ein in 1 bis 3 gezeigtes Halbleitermodul 27 zu kühlen, ist eine Kühlummantelung 28 an der abstrahlenden Oberflächenseite der Basisplatte 1 des Halbleitermoduls 27 angebracht. Genauer ist die Kühlummantelung 28 an dem Halbleitermodul 27 durch Hindurchführen einer Schraube 29 durch die Öffnung 17 des Halbleitermoduls 27 und Einführen der Schraube 29 in eine Schraubenbohrung der Kühlummantelung 28 angebracht. Ein Verschlussmittel 30 wie ein O-Ring ist in einer Nut der Kühlummantelung 28 angeordnet. Da eine reaktive Kraft, die von einem Anziehen der Schraube 29 herrührt, von der Manschette 18 aufgenommen wird, die eine höhere Widerstandsfähigkeit aufweist, ist es möglich, eine Deformierung der Basisplatte 1 um die Öffnung 17 und das Harz 16 zu unterdrücken.
  • 5 ist eine schematische Darstellung, die ein Fahrzeug gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. Das Fahrzeug ist ein Hybrid-Fahrzeug oder ein elektrisches Fahrzeug. In diesem Fahrzeug konvertiert ein Inverter 31 einen Gleichstrom einer Batterie 32 in einen Drei-Phasen-Wechselstrom und liefert den Wechselstrom an einen Motor 33. In diesem Fall steuert eine Steuervorrichtung 34 den Inverter 31, um den Wechselstrom zu steuern, und kann dadurch den Ausgang des Motors 33 steuern. Das vorstehend beschriebene Halbleitermodul 27 korrespondiert zu dem Inverter 31. Da der Inverter 31, der eine große Leistung verarbeitet, einen hohen Wärmewert aufweist, wird ein wassergekühltes System 35 verwendet, um den Inverter 31 zu kühlen. Die vorstehend beschriebene Kühlummantelung 28 ist ein Teil des wassergekühlten Systems 35.
  • Als Nächstes wird ein Herstellungsverfahren für das Halbleitermodul gemäß der vorliegenden Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. 6, 8 und 11 sind Querschnittsansichten, die Herstellungsschritte des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellen, und 7 ist eine Draufsicht, die Herstellungsschritte des Halbleitermoduls gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
  • Zuerst wird, wie in 6 und 7 gezeigt, eine Carbon-Gussform 36 vorgesehen, die in eine obere Gussform und eine untere Gussform getrennt werden kann. Ein Vertiefungsteil 37 ist in der Gussform 36 ausgebildet, ein konkaves Teil 38 ist in einer unteren Oberfläche des Vertiefungsteils 37 ausgebildet, und ein konkaves Teil 39 ist in einer unteren Oberfläche des konkaven Teils 38 ausgebildet. Das isolierende Substrat 3 ist in dem konkaven Teil 38 der Gussform 36 angeordnet, das verstärkende Teil 20 ist so angeordnet, dass es das Vertiefungsteil 37 durchquert, und beide Enden des verstärkenden Teils 20 sind zwischen der oberen und unteren Gussform der Gussform 36 eingebettet. In diesem Zustand wird ein geschmolzenes Metall wie Al in die erhitzte Gussform 36 gegossen, dann abgekühlt und zum Verfestigen gebracht, um das Metallteil 19 in dem Vertiefungsteil 37 zu formen und die leitfähigen Muster 4 und 5 in dem konkaven Teil 39 zu formen. Wenn das Metallteil 19 und die leitfähigen Muster 4 und 5 aus dem gleichen Material bestehen, können auf diese Weise beide als ein einziger Körper hergestellt werden. Andererseits werden, wenn beide aus unterschiedlichen Materialien bestehen, die jeweiligen Metalle in unterschiedlichen Schritten und unter Verwendung unterschiedlicher Gussformen jeweils auf die obere Oberfläche und die untere Oberfläche des isolierenden Substrats 3 gegossen.
  • Als Nächstes werden, wie in 8 gezeigt, die Basisplatte 1 und das isolierende Substrat 3, die durch ein Schmelzverbinden direkt miteinander verbunden sind, aus der Gussform 36 herausgenommen. Beide Enden des verstärkenden Teils 20, die aus der Basisplatte 1 herausragen, werden durch Brechen oder Ähnliches abgetrennt oder entfernt. Öffnungen 17 werden unter Verwendung eines Bohrers oder Ähnlichem in den vier Ecken der Basisplatte 1 ausgebildet. Wie vorstehend beschrieben, ist es durch Stützen des verstärkenden Teils 20 mit der Gussform 36 möglich, die Position des verstärkenden Teils 20 in der Basisplatte 1 in der Ebenenrichtung und der Tiefenrichtung präzise zu steuern und dadurch Verformungsveränderungen zu unterdrücken. Es ist zu beachten, dass bestätigt wurde, dass es in dem Übergang zwischen der Basisplatte 1 und dem isolierenden Substrat 3, die unter Verwendung des vorstehend beschriebenen Herstellungsverfahrens gebildet wurden, kein Brechen oder Ablösen gibt.
  • Als Nächstes werden, wie in 9 gezeigt, die leitfähigen Muster 4 und 5 durch Spritzen auf dem isolierenden Substrat 3 gebildet. Eine Ni-Beschichtung (nicht gezeigt) wird durch stromloses Beschichten auf die leitfähigen Muster 4 und 5 aufgebracht. Die Halbleiter-Chips 7 und 8 werden über das Lötmittel 6 an die Ni-Beschichtung des leitfähigen Musters 4 verbunden, und die Halbleiter-Chips 9 und 10 werden über das Lötmittel 6 an die Ni-Beschichtung des leitfähigen Musters 5 verbunden.
  • Als Nächstes werden, wie in 10 gezeigt, die oberen Oberflächen der Halbleiter-Chips 7 und 8 unter Verwendung des AI-Drahts 11 verbunden, die obere Oberfläche des Halbleiter-Chips 8 und das leitfähige Muster 5 werden unter Verwendung des AI-Drahts 12 verbunden, und die oberen Oberflächen der Halbleiter-Chips 9 und 10 werden unter Verwendung des AI-Drahts 13 verbunden.
  • Als Nächstes wird, wie in 11 gezeigt, das harzbasierte Gehäuse 14, welches das isolierende Substrat 3, die leitfähigen Muster 4 und 5, die Halbleiter-Chips 7 bis 10 und die AI-Drähte 11 bis 13 umgibt, unter Verwendung des Klebstoffs 15 an die fixierte Oberfläche der Basisplatte 1 verbunden. Das Harz 16 wird unter Verwendung dieses Gehäuses 14 als Gussform gegossen. Das Gehäuse 14 wird unverändert als Teil des Halbleitermoduls 27 belassen.
  • Wie vorstehend beschrieben ist in der vorliegenden Ausführungsform das verstärkende Teil 20 in der Basisplatte 1 vorgesehen, und eine Verformung der Basisplatte 1 aufgrund einer Temperaturänderung kann dadurch deutlich reduziert werden. Aus diesem Grund kann auch eine Verformung des gesamten Halbleitermoduls 27, in dem die Basisplatte 1 mit dem Harz 16 eingeschlossen ist, reduziert werden. Als ein Ergebnis ist es möglich, da außerdem ein Ablösen des Harzes 16 von dem Gehäuse 14 oder Ähnliches unterdrückt wird, eine Zuverlässigkeit wie P/C- oder H/C-Eigenschaften zu verbessern. Da eine Verformung des Halbleitermoduls 27 so gering ist, besteht keine Notwendigkeit, die Schraube 29 mit einer so starken Kraft festzuziehen, dass die Verformung bezwungen wird, und es ist möglich, eine dem Gehäuse 14 zugefügte Beanspruchung zu reduzieren. Es ist zu beachten, dass bestätigt wurde, dass, selbst wenn ein Bruch in dem verstärkenden Teil 20 auftritt, es im Wesentlichen keine Veränderung einer Festigkeit und thermischer Eigenschaften der Basisplatte 1 gibt.
  • Weiter eliminiert ein Einschließen und Fixieren der Halbleiter-Chips 7 bis 10 und der Basisplatte 1 unter Verwendung des Harzes 16 die Notwendigkeit für Hinzufügungen wie die Schraube, ein Plattenteil zum Verhindern eines Verformens des Moduls, das zum Fixieren beider Komponenten verwendet wird, Fett, und kann dadurch die Anzahl von Teilen reduzieren. Weiter können, da keine Notwendigkeit besteht, ein Fett zwischen die Halbleiter-Chips 7 bis 10 und die Basisplatte 1 einzufügen, Wärmeableitungseigenschaften sichergestellt werden. Somit ist es möglich, eine durch Anlegen eines Stroms an die Halbleiter-Chips 7 bis 10 erzeugte Wärme effektiv abzuleiten und die Größe des wassergekühlten Systems 35 zu reduzieren.
  • Wenn der Unterschied des linearen Ausdehnungskoeffizienten zwischen der Basisplatte 1 und dem Harz 16 ansteigt, tritt jedoch eine Verformung in dem gesamten Halbleitermodul 27 auf. Somit wird ein solches Harz 16 ausgewählt, dessen linearer Ausdehnungskoeffizient ein numerischer Wert ist, der zwischen dem linearen Ausdehnungskoeffizienten des Metallteils 19 und dem linearen Ausdehnungskoeffizienten des verstärkenden Teils 20 liegt. Dies bewirkt, dass sich der lineare Ausdehnungskoeffizient der gesamten Basisplatte 1 einschließlich des Metallteils 19 und des verstärkenden Teils 20 dem linearen Ausdehnungskoeffizienten des Harzes 16 nähert. Deshalb verringert sich der Unterschied des linearen Ausdehnungskoeffizienten zwischen Teilen über und unter dem isolierenden Substrat 3, und es ist dadurch möglich, eine Verformung des gesamten Halbleitermoduls 27 aufgrund einer Temperaturänderung nach dem Einschließen mit Harz weiter zu reduzieren.
  • Weiter ist das Material des verstärkenden Teils 20 vorzugsweise das gleiche wie das Material des isolierenden Substrats 3. Auf diese Weise ist es möglich, eine Verformung der Struktur einschließlich der Basisplatte 1 und des isolierenden Substrats 3, die miteinander verbunden sind, zu reduzieren. Wenn die Dicke des verstärkenden Teils 20 die gleiche ist wie die Dicke des isolierenden Substrats 3, ist es möglich, eine Verformung der Struktur weiter zu reduzieren.
  • Weiter kann ein Verwenden eines kostengünstigen AI-Drahts als das Verdrahtungsteil die Herstellungskosten reduzieren. Ein Verwenden des Gehäuses 14 als eine Gussform, wenn das Harz 16 gegossen wird, und ein Verwenden des Gehäuses 14 als ein Teil des Halbleitermoduls 27 kann einen Schritt des Abziehens der Gussform einsparen.
  • Da mindestens eine vorstehende Struktur 2 auf der abstrahlenden Oberfläche der Basisplatte 1 vorgesehen ist, wird eine Wärmeableitungsfähigkeit der Basisplatte 1 verbessert und ein Temperaturanstieg des Halbleitermoduls 27 wird unterdrückt. Als ein Ergebnis wird die Lebensdauer des Halbleitermoduls 27 verlängert.
  • Weiter sind, da die Basisplatte 1 und das isolierende Substrat 3 schmelzverbunden sind, beide fest miteinander verbunden, und eine H/C- oder P/C-Festigkeit verbessert sich. Die Basisplatte 1 und das isolierende Substrat 3 können jedoch auch unter Verwendung eines Verbindungsmittels wie eines Lötmittels miteinander verbunden sein. In diesem Fall wird, da das Verbindungsteil als ein Pufferteil zwischen der Basisplatte 1 und dem isolierenden Substrat 3 wirkt, eine auf das isolierende Substrat 3 wirkende Beanspruchung reduziert.
  • Weiter können die Halbleiter-Chips 7 bis 10 durch Ultraschall mit dem leitfähigen Muster 4 verbunden werden. Solch ein beschichtungsloses Verbinden mit AI-Hartlöten verbessert die Lebensdauer von PC oder HC. Mindestens eine Öffnung kann in dem verstärkenden Teil 20 vorgesehen sein. Dies kann das Material des verstärkenden Teils 20 reduzieren und Wärmeableitungseigenschaften der Basisplatte 1 verbessern.
  • Ausführungsform 2
  • 12 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 2 der vorliegenden Erfindung darstellt. Die vorliegende Ausführungsform verwendet Cu-Rahmen 40 und 41 als Verdrahtungsteile. Obere Oberflächen der Halbleiter-Chips 7 und 8 sind jeweils über das Lötmittel 6 mit dem Cu-Rahmen 40 verbunden. Obere Oberflächen der Halbleiter-Chips 9 und 10 sind jeweils über das Lötmittel 6 mit dem Cu-Rahmen 41 verbunden. Die Cu-Rahmen 40 und 41 sind aus dem Gehäuse 14 herausgeführt und dienen als Elektroden. Die Halbleiter-Chips 7 und 8 sind über den Cu-Rahmen 40 mit dem leitfähigen Muster 5 verbunden.
  • 13 ist eine Draufsicht, die das Innere des Halbleitermoduls gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt. Metallrahmen 21a bis 21c korrespondieren zu dem Cu-Rahmen 40 und ein Metallrahmen 21e korrespondiert zu dem Cu-Rahmen 41. Der Metallrahmen 21a ist mit einer oberen Oberfläche des Schaltelements 7a, einer oberen Oberfläche der Diode 8a und dem leitfähigen Muster 5a verbunden, der Metallrahmen 21b ist mit einer oberen Oberfläche des Schaltelements 7b, einer oberen Oberfläche der Diode 8b und dem leitfähigen Muster 5b verbunden, und der Metallrahmen 21c ist mit einer oberen Oberfläche des Schaltelements 7c, einer oberen Oberfläche der Diode 8c und dem leitfähigen Muster 5c verbunden. Ein Metallrahmen 21d ist mit dem leitfähigen Muster 5a verbunden. Ein Metallrahmen 21e ist mit oberen Oberflächen der Dioden 9a bis 9c und oberen Oberflächen der Schaltelemente 10a bis 10c verbunden.
  • Somit erhöht ein Verwenden der Cu-Rahmen 40 und 41 eine Stromquerschnittsfläche und kann dadurch eine Stromleitfähigkeit des Halbleitermoduls 27 verbessern. Da sich eine Verbindungsstärke zwischen der Verdrahtungsstruktur und dem Halbleiter-Chip verbessert, wird die Lebensdauer von H/C oder P/C des Halbleitermoduls 27 verlängert. Weiter erhöht sich, da die Cu-Rahmen 40 und 41 eine größere Wärmeleitfläche als die eines AI-Drahts aufweisen, die Höhe einer Wärmeableitung durch die Elektroden.
  • Ausführungsform 3
  • 14 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 3 der vorliegenden Erfindung darstellt. In der vorliegenden Ausführungsform ist mindestens ein Teil des isolierenden Substrats 3, der Cu-Rahmen 40 und 41 und der leitfähigen Muster 4 und 5 mit einer Polyimid-Schicht 42 bedeckt. Da die Polyimid-Schicht 42 eine Haftung zwischen dem isolierenden Substrat 3, dem Verdrahtungsteil, den leitfähigen Mustern 4 und 5 und dem Harz 16 verbessert, wird die HC-, PC-Lebensdauer des Halbleitermoduls 27 verlängert.
  • Ausführungsform 4
  • 15 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 4 der vorliegenden Erfindung darstellt. Anstelle des Harzes 16 verwendet die vorliegende Ausführungsform ein erstes Harz 43, das die Peripherie der Halbleiter-Chips 7 bis 10 und das Verdrahtungsteil umschließt, und ein zweites Harz 44, das die Außenseite des ersten Harzes 43 umschließt.
  • Ein Youngscher Modul des ersten Harzes 43 ist 100 MPa oder größer und ist größer als der Youngsche Modul des zweiten Harzes 44. Ein Einschließen der Halbleiter-Chips 7 bis 10 oder Ähnliches mit solch einem harten ersten Harz 43 ermöglicht, dass eine kleine Menge des ersten Harzes 43 die P/C-, H/C-Lebensdauer des Halbleitermoduls wirksam erhöht. Es ist zu beachten, dass das zweite Harz 44 ein Gel sein kann.
  • Im Gegensatz zu der vorstehenden Beschreibung kann der Youngsche Modul des ersten Harzes 43 geringer sein als der Youngsche Modul des zweiten Harzes 44. In diesem Fall ist es möglich, durch Einstellen des linearen Ausdehnungskoeffizienten des ersten Harzes 43, welches Kontakt mit der Basisplatte 1 hat, auf 6 bis 16 ppm/°C, um auf dem gleichen Niveau wie der lineare Ausdehnungskoeffizient der Basisplatte 1 zu liegen, den Grad einer Verformung aufgrund einer Temperaturänderung zu reduzieren. Weiter kann ein Bedecken des ersten Harzes 43 mit dem zweiten Harz 44, das einen höheren Youngschen Modul aufweist, eine Festigkeit des gesamten Halbleitermoduls 27 verbessern und eine Verformung durch eine externe Kraft unterdrücken.
  • Ausführungsform 5
  • 16 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer Ausführungsform 5 der vorliegenden Erfindung darstellt. In der vorliegenden Ausführungsform ist das Harz 16 ein Gussformharz und es ist kein Gehäuse 14 oder Ähnliches vorhanden. Der Rest der Anordnung ist ähnlich derjenigen der Ausführungsform 2. Ähnliche Wirkungen können auch erreicht werden, wenn ein Gussformharz auf diese Weise verwendet wird. Es ist zu beachten, dass wie in dem Fall von Ausführungsform 1 ein AI-Draht als das Verdrahtungsteil verwendet werden kann und die Anordnungen in den Ausführungsformen 3 und 4 mit dieser kombiniert werden können.
  • In den vorstehenden Ausführungsformen 1 bis 5 sind die Schaltelemente 7a bis 7c, 10a bis 10c nicht auf IGBTs beschränkt sondern können auch MOSFETs sein. Die Halbleiter-Chips 7 bis 10 sind nicht auf aus Silizium gebildete Chips beschränkt sondern können jeder aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine breitere Bandlücke aufweist als Silizium. Beispiele des Halbleiters mit breiter Bandlücke schließen Silizium-Carbid, ein auf Gallium-Nitrid basierendes Material oder Diamant ein. Die Halbleiter-Chips 7 bis 10, die aus einem solchen Halbleiter mit breiter Bandlücke gebildet sind, weisen eine höhere Spannungsfestigkeit und maximale erlaubte Stromdichte auf und können dadurch verkleinert werden. Ein Verwenden eines solchen verkleinerten Halbleiter-Chips kann auch das Halbleitermodul 27 verkleinern, das diesen Halbleiter-Chip enthält. Weiter kann, da die Elemente höchst wärmebeständig sind, die vorstehende Struktur 2 eines Kühlkörpers verkleinert werden kann und das wassergekühlte System 35 als ein luftgekühltes System ausgelegt werden kann, das Halbleitermodul 27 weiter verkleinert werden. Da die Halbleiter-Chips 7 bis 10 einen geringen Leistungsverlust aufweisen und eine hohe Effizienz zeigen, kann das Halbleitermodul 27 eine höhere Effizienz aufweisen. Es ist zu beachten, dass, obwohl sowohl das Schaltelement als auch die Diode vorzugsweise aus Halbleitern mit breiter Bandlücke gebildet werden, jedes Element aus einem Halbleiter mit breiter Bandlücke gebildet sein kann.
  • Bezugszeichenliste
    • 1
    Basisplatte
    2
    vorstehende Struktur
    3
    isolierendes Substrat
    4
    leitfähiges Muster
    5
    leitfähiges Muster
    7-10
    Halbleiter-Chip
    12
    Al-Draht (Verdrahtungsteil, Metalldraht)
    14
    Gehäuse
    16
    Harz
    19
    Metallteil
    20
    verstärkendes Teil
    27
    Halbleitermodul
    28
    Kühlummantelung
    32
    Batterie
    33
    Motor
    40
    Cu-Rahmen (Verdrahtungsteil, Metallrahmen)
    42
    Polyimid-Schicht (Bedeckungsschicht)
    43
    erstes Harz
    44
    zweites Harz

Claims (17)

  1. Halbleitermodul (27), aufweisend: eine Basisplatte (1), die eine fixierte Oberfläche und eine abstrahlende Oberfläche, welche eine der fixierten Oberfläche gegenüberliegende Oberfläche ist, aufweist; ein isolierendes Substrat (3), das mit der fixierten Oberfläche der Basisplatte (1) verbunden ist; erste und zweite leitfähige Muster (4, 5) auf dem isolierenden Substrat (3); einen Halbleiter-Chip (7 bis 10) auf dem ersten leitfähigen Muster (4); ein Verdrahtungsteil (12, 40), das den Halbleiter-Chip (7 bis 10) mit dem zweiten leitfähigen Muster (5) verbindet; und ein Harz (16, 43, 44), das die fixierte Oberfläche der Basisplatte (1), das isolierende Substrat (3), das erste und zweite leitfähige Muster (4, 5), den Halbleiter-Chip (7 bis 10) und das Verdrahtungsteil (12, 40) einschließt, wobei die Basisplatte (1) ein Metallteil (19) und ein verstärkendes Teil (20) aufweist, das in dem Metallteil (19) vorhanden ist und einen Youngschen Modul aufweist, der größer ist als ein Youngscher Modul des Metallteils (19), wobei der lineare Ausdehnungskoeffizient des Harzes (16, 43, 44) zwischen dem linearen Ausdehnungskoeffizienten des Metallteils (19) und dem linearen Ausdehnungskoeffizienten des verstärkenden Teils (20) liegt und wobei das Material des verstärkenden Teils (20) eine Keramik ist.
  2. Halbleitermodul (27) gemäß Anspruch 1, wobei der lineare Ausdehnungskoeffizient des Harzes (16, 43, 44) 8 bis 16 ppm/°C ist und ein linearer Ausdehnungskoeffizient der Basisplatte (1) 10 bis 20 ppm/°C ist.
  3. Halbleitermodul (27) gemäß Anspruch 1 oder 2, wobei das Material des verstärkenden Teils (20) das gleiche ist wie ein Material des isolierenden Substrats (3).
  4. Halbleitermodul (27) gemäß Anspruch 3, wobei eine Dicke des verstärkenden Materials die gleiche ist wie eine Dicke des isolierenden Substrats (3).
  5. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 4, wobei das Verdrahtungsteil (12, 40) ein Metalldraht (12) ist.
  6. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 4, wobei das Verdrahtungsteil (12, 40) ein Metallrahmen (40) ist.
  7. Halbleitermodul (27) gemäß Anspruch 6, weiter aufweisend eine bedeckende Schicht (42), die mindestens einen Teil des isolierenden Substrats (3), des Verdrahtungsteils (12, 40) und des ersten und zweiten leitfähigen Musters (4, 5) bedeckt, um eine Haftung an dem Harz (16, 43, 44) zu verbessern.
  8. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 7, wobei das Harz (16, 43, 44) ein erstes Harz (43), das Umfangsbereiche des Halbleiter-Chips (7 bis 10) und des Verdrahtungsteils (12, 40) einschließt, und ein zweites Harz (44), das die Außenseite des ersten Harzes (43) einschließt, aufweist, und das erste Harz (43) einen Youngschen Modul aufweist, der größer ist als ein Youngscher Modul des zweiten Harzes (44).
  9. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 8, weiter aufweisend ein Gehäuse (14), welches das isolierende Substrat (3), das erste und zweite leitfähige Muster (4, 5), den Halbleiter-Chip (7 bis 10) und das Verdrahtungsteil (12, 40) umgibt und mit der fixierten Oberfläche der Basisplatte (1) verbunden ist, wobei das Harz (16, 43, 44) unter Verwendung des Gehäuses (14) als eine Gussform gegossen wird.
  10. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 8, wobei das Harz (16, 43, 44) ein Gussformharz ist.
  11. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 10, wobei die Basisplatte (1) mindestens eine vorstehende Struktur (2) auf der abstrahlenden Oberfläche aufweist.
  12. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 11, wobei die Basisplatte (1) und das isolierende Substrat (3) miteinander schmelzverbunden sind.
  13. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 11, wobei die Basisplatte (1) und das isolierende Substrat (3) unter Verwendung eines Verbindungsteils miteinander verbunden sind.
  14. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 13, wobei der Halbleiter-Chip (7 bis 10) durch Ultraschall mit dem ersten leitfähigen Muster (4) verbunden wird.
  15. Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 14, wobei mindestens eine Öffnung in dem verstärkenden Teil (20) vorhanden ist.
  16. Halbleitervorrichtung aufweisend: das Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 15; und eine Kühlummantelung (28), die an der abstrahlenden Oberflächenseite der Basisplatte (1) des Halbleitermoduls (27) befestigt ist und das Halbleitermodul (27) kühlt.
  17. Fahrzeug, aufweisend: das Halbleitermodul (27) gemäß einem der Ansprüche 1 bis 15; eine Batterie (32); und einen Motor (33), wobei das Halbleitermodul (27) einen Gleichstrom der Batterie (32) in einen Wechselstrom konvertiert und den Wechselstrom an den Motor (33) bereitstellt.
DE112013007390.0T 2013-08-29 2013-08-29 Halbleitermodul, Halbleitervorrichtung und Fahrzeug Active DE112013007390B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/073174 WO2015029186A1 (ja) 2013-08-29 2013-08-29 半導体モジュール、半導体装置、及び自動車

Publications (2)

Publication Number Publication Date
DE112013007390T5 DE112013007390T5 (de) 2016-05-12
DE112013007390B4 true DE112013007390B4 (de) 2020-06-25

Family

ID=52585802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013007390.0T Active DE112013007390B4 (de) 2013-08-29 2013-08-29 Halbleitermodul, Halbleitervorrichtung und Fahrzeug

Country Status (5)

Country Link
US (1) US11239123B2 (de)
JP (1) JP6020731B2 (de)
CN (1) CN105493272B (de)
DE (1) DE112013007390B4 (de)
WO (1) WO2015029186A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034245A1 (ja) * 2012-08-31 2014-03-06 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
KR20180008379A (ko) * 2015-03-11 2018-01-24 인텔 코포레이션 스트레인 재분배 층을 갖는 신장가능 전자 장치 제조 방법
JP6576108B2 (ja) * 2015-06-08 2019-09-18 三菱電機株式会社 電力用半導体装置
EP3358920B1 (de) * 2015-09-29 2021-04-28 Hitachi Automotive Systems, Ltd. Elektronische steuerungsvorrichtung und herstellungsverfahren für fahrzeugmontierte elektronische steuerungsvorrichtung
WO2017134799A1 (ja) * 2016-02-04 2017-08-10 三菱電機株式会社 半導体装置
JP6777148B2 (ja) * 2016-07-28 2020-10-28 三菱電機株式会社 半導体装置
JP6407216B2 (ja) * 2016-08-10 2018-10-17 株式会社東芝 半導体モジュールおよびその生産方法
US10504820B2 (en) * 2016-10-21 2019-12-10 Mitsubishi Electric Corporation Semiconductor module and electric power conversion device
WO2018087890A1 (ja) 2016-11-11 2018-05-17 三菱電機株式会社 半導体装置、インバータユニット及び自動車
JP6705393B2 (ja) * 2017-02-03 2020-06-03 三菱電機株式会社 半導体装置及び電力変換装置
CN110383467B (zh) * 2017-02-23 2022-12-30 三菱电机株式会社 半导体装置
JP2018163995A (ja) * 2017-03-27 2018-10-18 三菱電機株式会社 半導体実装用放熱ベース板及びその製造方法並びに製造装置
JP7170614B2 (ja) * 2019-09-18 2022-11-14 株式会社東芝 半導体装置
JP6841367B1 (ja) * 2020-07-14 2021-03-10 富士電機株式会社 半導体モジュール、電力変換装置及び半導体モジュールの製造方法
DE102021105264A1 (de) * 2021-03-04 2022-09-08 Infineon Technologies Ag Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
EP4060725B1 (de) * 2021-03-19 2023-07-26 Hitachi Energy Switzerland AG Kühlanordnung für mindestens ein halbleitermodul, leistungsmodul und verfahren zur herstellung eines leistungsmoduls
EP4307359A1 (de) * 2022-07-15 2024-01-17 Infineon Technologies AG Leistungshalbleitermodulanordnung und verfahren zur herstellung davon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304248A (ja) 1991-12-10 1993-11-16 Fuji Electric Co Ltd 半導体装置
DE19638669A1 (de) 1996-09-20 1998-04-02 Siemens Components A T Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips
JP2006114641A (ja) 2004-10-14 2006-04-27 Mitsubishi Electric Corp 半導体装置
WO2008075409A1 (ja) 2006-12-19 2008-06-26 Kabushiki Kaisha Toyota Jidoshokki パワーモジュール用ベース、パワーモジュール用ベースの製造方法及びパ ワーモジュール
JP2012015222A (ja) 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
JP2012164697A (ja) 2011-02-03 2012-08-30 Mitsubishi Electric Corp 電力用パワーモジュール及び電力用半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3218045A1 (de) * 1982-05-13 1983-11-17 M.A.N.- Roland Druckmaschinen AG, 6050 Offenbach Farbkasten fuer druckmaschinen
US5153385A (en) * 1991-03-18 1992-10-06 Motorola, Inc. Transfer molded semiconductor package with improved adhesion
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
WO2003021664A1 (fr) * 2001-08-31 2003-03-13 Hitachi, Ltd. Dispositif semiconducteur, corps structurel et dispositif electronique
JP3928488B2 (ja) 2002-06-04 2007-06-13 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP3885745B2 (ja) * 2003-02-28 2007-02-28 三菱マテリアル株式会社 放熱体並びにこの放熱体を用いたパワーモジュール用基板及びパワーモジュール並びに放熱体の製造方法
JP3885748B2 (ja) 2003-03-13 2007-02-28 日本電気株式会社 グループ単位ギャングスケジューリング方式
JP2005311019A (ja) 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
JP4319591B2 (ja) 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
WO2006059828A1 (en) * 2004-09-10 2006-06-08 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins
JP4492448B2 (ja) 2005-06-15 2010-06-30 株式会社日立製作所 半導体パワーモジュール
JP4569473B2 (ja) 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
JP5479665B2 (ja) * 2006-09-25 2014-04-23 ヘルスコート・クリアウェイ株式会社 室内環境改善方法
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
JP5619437B2 (ja) * 2010-03-12 2014-11-05 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板の製造方法
JP5534999B2 (ja) 2010-08-05 2014-07-02 三菱電機株式会社 半導体装置
JP2012089727A (ja) * 2010-10-21 2012-05-10 Sumitomo Bakelite Co Ltd 電子装置、その製造方法
JP5837754B2 (ja) * 2011-03-23 2015-12-24 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
JP2012248774A (ja) 2011-05-31 2012-12-13 Denso Corp 半導体装置およびその製造方法
JP5570476B2 (ja) * 2011-07-05 2014-08-13 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2013105789A (ja) 2011-11-10 2013-05-30 Sumitomo Electric Ind Ltd 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
JP5588956B2 (ja) * 2011-11-30 2014-09-10 株式会社 日立パワーデバイス パワー半導体装置
JP5661696B2 (ja) * 2012-08-07 2015-01-28 テイ・エス テック株式会社 乗り物用シート装置
WO2014034245A1 (ja) * 2012-08-31 2014-03-06 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
US9373558B2 (en) * 2013-02-22 2016-06-21 Hitachi, Ltd. Resin-sealed electronic control device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304248A (ja) 1991-12-10 1993-11-16 Fuji Electric Co Ltd 半導体装置
DE19638669A1 (de) 1996-09-20 1998-04-02 Siemens Components A T Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips
JP2006114641A (ja) 2004-10-14 2006-04-27 Mitsubishi Electric Corp 半導体装置
WO2008075409A1 (ja) 2006-12-19 2008-06-26 Kabushiki Kaisha Toyota Jidoshokki パワーモジュール用ベース、パワーモジュール用ベースの製造方法及びパ ワーモジュール
JP2012015222A (ja) 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
JP2012164697A (ja) 2011-02-03 2012-08-30 Mitsubishi Electric Corp 電力用パワーモジュール及び電力用半導体装置

Also Published As

Publication number Publication date
DE112013007390T5 (de) 2016-05-12
CN105493272A (zh) 2016-04-13
JPWO2015029186A1 (ja) 2017-03-02
US20160111345A1 (en) 2016-04-21
JP6020731B2 (ja) 2016-11-02
US11239123B2 (en) 2022-02-01
CN105493272B (zh) 2019-03-15
WO2015029186A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
DE112013007390B4 (de) Halbleitermodul, Halbleitervorrichtung und Fahrzeug
DE112013007047B4 (de) Halbleitermodul
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE112012006656B4 (de) Halbleitervorrichtung
DE112015000446B4 (de) Wasserdichte elektronische Vorrichtung und Verfahren zu ihrer Herstellung
DE102012211424B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102012218304B4 (de) Leistungshalbleitervorrichtungsmodul
DE102018116847B4 (de) Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE102016206865B4 (de) Halbleitervorrichtung
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE112014005694B4 (de) Halbleitermodul
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102007046021A1 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE112017002961T5 (de) Leistungs-halbleitereinheit
DE102016206542A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE112014001491T5 (de) Halbleitermodul
DE112017008226T5 (de) Halbleitervorrichtung
DE102013113464A1 (de) Chipmodul, Isoliermaterial und Verfahren zur Herstellung eines Chipmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final