DE19638669A1 - Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips - Google Patents

Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips

Info

Publication number
DE19638669A1
DE19638669A1 DE19638669A DE19638669A DE19638669A1 DE 19638669 A1 DE19638669 A1 DE 19638669A1 DE 19638669 A DE19638669 A DE 19638669A DE 19638669 A DE19638669 A DE 19638669A DE 19638669 A1 DE19638669 A1 DE 19638669A1
Authority
DE
Germany
Prior art keywords
chips
plastic housing
carrier frame
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19638669A
Other languages
English (en)
Inventor
John-Shil Lihdar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Malaysia Sdn Bhd
Original Assignee
Siemens Components Snd Bhd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Components Snd Bhd filed Critical Siemens Components Snd Bhd
Priority to DE19638669A priority Critical patent/DE19638669A1/de
Publication of DE19638669A1 publication Critical patent/DE19638669A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8392—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Die Erfindung betrifft ein Verfahren zum Umhüllen von Chips mit einem Kunststoffgehäuse, wobei die Chips mittels einer Befestigungsschicht auf einem Trägerrahmen befestigt sind und über Kontaktdrähte mit Außenanschlüssen verbunden sind.
Zum Umhüllen von Bauelementen bzw. Chips mit einem Kunst­ stoffgehäuse wird beispielsweise das Transfer-Molding Verfah­ ren angewendet. Dabei wird die erhitzte Kunststoffmasse di­ rekt auf den Chips bzw. den Trägerrahmen aufgebracht. Nach dem Erkalten des Kunststoffs kommt es häufig zum Ablösen des Kunststoffs von den Oberflächen der Trägerrahmen und der Chips. An den dabei entstehenden Spalten zwischen Kunststoff und Chip bzw. Trägerrahmen kann es zu thermischen bzw. korro­ sionsbedingten Problemen kommen. Teilweise entstehen Risse im Kunststoffgehäuse. Hier kann Feuchtigkeit eindringen. Durch die Feuchtigkeit können die Bond-Kontakte und Kontaktpads korrodieren, was zur Beeinträchtigung des Kontaktwiderstandes führt. Außerdem kann es beim Ablösen des Kunststoffes von der Oberfläche zu mechanischen Spannungen kommen. Das kann im Ex­ tremfall bis hin zum Ablösen der Bond-Kontakte von den Kon­ takt-Pads bzw. zum Zertrennen der dünnen Metalldrähten füh­ ren.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Umhüllen von auf einem Trägerrahmen befestigten Chips mit ei­ nem Kunststoffgehäuse anzugeben, bei dem diese Nachteile nicht auftreten.
Die Aufgabe wird durch ein Herstellungsverfahren gemäß Pa­ tentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend anhand des in der einzigen Figur der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
Die Figur zeigt einen Chip 3, der mittels einer Befestigungs­ schicht 6, beispielsweise einem Zinnlot oder leitfähigen Kle­ ber, auf einen Trägerrahmen 1 aufgebracht ist. Das Befestigen der Chips über ein Lot oder Kleber auf dem Trägerrahmen wird als Die-Bonding bezeichnet. Zusätzlich ist der Chip an seiner Oberseite über Kontaktdrähte 4 mit Außenanschlüssen 7, bei­ spielsweise über eine Metallspinne, verbunden. Zur Kontaktie­ rung der Chipoberseite mit den Außenanschlüssen über Kontakt­ drähte wird üblicherweise das Nailhead-Bonding Verfahren bzw. das Wedge-Bonding Verfahren bzw. eine Mischung von beiden an­ gewendet. Alternativ ist auch denkbar, die Außenanschlüsse direkt auf den Chips zu kontaktieren. Eine derartige Technik wird allgemein als Lead-On-Chip-(LOC-)Montage bezeichnet. Nach dem Bonden und noch vor dem Aufbringen des Kunststoffge­ misches wird eine haftunterstützende Schicht 5 auf die Chip­ oberfläche und auf die Oberfläche des Trägerrahmen aufge­ bracht. Als haftunterstützende Schicht wird hier ein Polyimid verwendet, welches mit einem Lösungsmittel in einem Verhält­ nis 1 : 9 verdünnt ist. Polyimid ist eine organische Verbin­ dung, die bei Raumtemperatur zähflüssig ist und überlicher­ weise als isolierende Passivierungsschicht oder zum Planari­ sieren verwendet wird. Es gibt auch photosensitive Polyimide, die sich ähnlich wie Photolacke strukturieren lassen. Das Po­ lyimid wird in einer Dicke von etwa 0,5 µm bis etwa 50 µm auf den Oberflächen aufgetragen und dann ausgehärtet. Anschlie­ ßend wird das Kunststoffgemisch für das Gehäuse auf den Trä­ gerrahmen und den Chips aufgebracht und ausgehärtet.
Die haftunterstützende Schicht erhöht die Haftungsfestigkeit des Kunststoffgemisches auf der Chipoberfläche und auf dem Trägerrahmen. Das Ablösen des Kunststoffs nach dem Erkalten von der Oberfläche des Chips und des Trägerrahmens wird somit verhindert. Korrosion von Anschlußdrähten, Bond-Kontakten und Kontaktpads findet nicht statt, da keine Feuchtigkeit ein­ dringen kann. Dadurch wird die Zuverlässigkeit und die Ro­ bustheit der Kunststoffgehäuse gegenüber Feuchtigkeit, ther­ mischen und korrosiv bedingten Außeneinflüssen verbessert, was zu einer längeren Lebensdauer des Gehäuses führt. Zudem wird eine mechanische Beanspruchung des Zinnlots zwischen Chip und Trägerrahmen bei einer thermischen Belastung eben­ falls verringert. Die Ausbeute von mit diesem Verfahren her­ gestellten Chips mit Kunststoffgehäusen ist deutlich größer. Somit lassen sich-diese Bauteile preisgünstiger fertigen.
Die Verwendung eines Polyimids als haftunterstützende Schicht ist auch für ähnliche Anwendungen möglich. Beispielsweise kann das Herstellungsverfahren auch zur Verbesserung der Haf­ tungsfestigkeit von Epoxidharz-Gehäusen verwendet werden. Statt eines Polyimids als haftunterstützendes Mittel ist auch die Verwendung einer Aminosilanverbindung möglich. Die Ver­ wendung eines Polyimids oder einer Aminosilanverbindung ist für Glas, Quarz, Nitrit, Aluminium sowie verschiedenen Metal­ len als Material von Trägerrahmen oder Chip möglich.
Bezugszeichenliste
1 Trägerrahmen
2 Kunststoffgehäuse
3 Chip
4 Drahtkontakte zwischen Chipoberseite und Außenanschlüssen
5 haftunterstützende Schicht/Mittel; Polyimid, Aminosilanverbindung
6 Befestigungsschicht; Zinnlot, leitfähiger Kleber
7 Außenanschlüsse

Claims (4)

1. Verfahren zum Umhüllen von Chips (3) mit einem Kunststoff­ gehäuse (2), wobei die Chips mittels einer Befestigungs­ schicht (6) auf einem Trägerrahmen (1) befestigt sind und über Kontaktdrähte (4) mit Außenanschlüssen (7) verbunden sind, wobei zwischen Trägerrahmen (1) bzw. Chip (3) und Kunststoffgehäuse (2) eine haftunterstützende Schicht (5) aufgebracht ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die haftunterstützende Schicht (5) aus einem Polyimid be­ steht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die haftunterstützende Schicht (5) aus einer Aminosilan-Ver­ bindung besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß dem haftunterstützenden Mittel (5) ein Lösungsmittel bei­ gemischt ist.
DE19638669A 1996-09-20 1996-09-20 Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips Ceased DE19638669A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19638669A DE19638669A1 (de) 1996-09-20 1996-09-20 Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19638669A DE19638669A1 (de) 1996-09-20 1996-09-20 Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips

Publications (1)

Publication Number Publication Date
DE19638669A1 true DE19638669A1 (de) 1998-04-02

Family

ID=7806402

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19638669A Ceased DE19638669A1 (de) 1996-09-20 1996-09-20 Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips

Country Status (1)

Country Link
DE (1) DE19638669A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007390B4 (de) 2013-08-29 2020-06-25 Mitsubishi Electric Corporation Halbleitermodul, Halbleitervorrichtung und Fahrzeug

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3788895A (en) * 1970-04-21 1974-01-29 Licentia Gmbh Method for producing a stable surface protection for semiconductor components
DE2347049A1 (de) * 1973-08-16 1975-02-27 Bbc Brown Boveri & Cie Verfahren zum einkapseln von miniaturisierten schaltungen, insbesondere hybridschaltungen, und danach hergestellte eingekapselte miniaturisierte schaltungen
DE2748523A1 (de) * 1977-10-28 1979-05-03 Siemens Ag Epoxid-niederdruckpressmasse
DE3137480A1 (de) * 1980-09-22 1982-04-15 Hitachi, Ltd., Tokyo In harz eingekapselte elektronische vorrichtung
DE4040822A1 (de) * 1990-12-20 1992-07-02 Bosch Gmbh Robert Duennschichtueberzug ueber chips
DE4424549A1 (de) * 1993-07-12 1995-01-19 Korea Electronics Telecomm Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3788895A (en) * 1970-04-21 1974-01-29 Licentia Gmbh Method for producing a stable surface protection for semiconductor components
DE2347049A1 (de) * 1973-08-16 1975-02-27 Bbc Brown Boveri & Cie Verfahren zum einkapseln von miniaturisierten schaltungen, insbesondere hybridschaltungen, und danach hergestellte eingekapselte miniaturisierte schaltungen
DE2748523A1 (de) * 1977-10-28 1979-05-03 Siemens Ag Epoxid-niederdruckpressmasse
DE3137480A1 (de) * 1980-09-22 1982-04-15 Hitachi, Ltd., Tokyo In harz eingekapselte elektronische vorrichtung
DE4040822A1 (de) * 1990-12-20 1992-07-02 Bosch Gmbh Robert Duennschichtueberzug ueber chips
DE4424549A1 (de) * 1993-07-12 1995-01-19 Korea Electronics Telecomm Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007390B4 (de) 2013-08-29 2020-06-25 Mitsubishi Electric Corporation Halbleitermodul, Halbleitervorrichtung und Fahrzeug
US11239123B2 (en) 2013-08-29 2022-02-01 Mitsubishi Electric Corporation Semiconductor module, semiconductor device, and vehicle

Similar Documents

Publication Publication Date Title
US6017776A (en) Method of attaching a leadframe to singulated semiconductor dice
KR100322825B1 (ko) 반도체장치
KR100236448B1 (ko) 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치
DE69824522T2 (de) Leitende Paste mit hoher Wärmeleitfähigkeit und diese enthaltende elektronische Teile
DE102013106932B4 (de) Leadframe-Gehäuse und Verfahren zu ihrer Herstellung
DE10048377A1 (de) Halbleiter-Leistungsmodul mit elektrisch isolierender Wärmesenke und Verfahren zu seiner Herstellung
US6387731B1 (en) Method and apparatus for reducing BGA warpage caused by encapsulation
CN1306300A (zh) 半导体器件及其制造方法
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
US20020050320A1 (en) Method of bonding a conductive adhesive and an electrode, and a bonded electrode obtained thereby
US5972735A (en) Method of preparing an electronic package by co-curing adhesive and encapsulant
DE10297642B4 (de) Verfahren zum Steuern der Höhe der Chiphalterandnaht, um Chipscherungsbelastungen zu reduzieren
DE102013108148A1 (de) Elektrische Vorrichtungspackung mit einem Laminat und Verfahren zur Herstellung einer elektrischen Vorrichtungspackung mit einem Laminat
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
US6084311A (en) Method and apparatus for reducing resin bleed during the formation of a semiconductor device
DE19638669A1 (de) Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips
US5113241A (en) Semiconductor device mounted upon an insulating adhesive with silicon dioxide and nickel chromium steel filling particles
JPH0445985B2 (de)
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
JPS5817646A (ja) 半導体装置の製造方法
JP2974840B2 (ja) 半導体素子の実装方法
DE4041224A1 (de) Chip-modul aus wenigstens zwei halbleiterchips
JPH0590957U (ja) フリップチップのコーティング構造
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
DE10325029A1 (de) Substratbasiertes Chip-Package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection