DE102012218304B4 - Leistungshalbleitervorrichtungsmodul - Google Patents

Leistungshalbleitervorrichtungsmodul Download PDF

Info

Publication number
DE102012218304B4
DE102012218304B4 DE102012218304.3A DE102012218304A DE102012218304B4 DE 102012218304 B4 DE102012218304 B4 DE 102012218304B4 DE 102012218304 A DE102012218304 A DE 102012218304A DE 102012218304 B4 DE102012218304 B4 DE 102012218304B4
Authority
DE
Germany
Prior art keywords
base plate
semiconductor device
power semiconductor
electrode layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012218304.3A
Other languages
English (en)
Other versions
DE102012218304A1 (de
Inventor
Kazuhiro Morishita
Masuo Koga
Yukimasa Hayashida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012218304A1 publication Critical patent/DE102012218304A1/de
Application granted granted Critical
Publication of DE102012218304B4 publication Critical patent/DE102012218304B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Leistungshalbleitervorrichtungsmodul mit:einer Grundplatte (1F);einem isolierenden Substrat (2), das auf die Grundplatte montiert ist, undeiner Leistungshalbleitervorrichtung (3, 4), die auf das isolierende Substrat (2) montiert ist,wobei das Vorrichtungsmodul erhalten wurde durch Modularisieren der Grundplatte (1F), des isolierenden Substrats (2) und der Leistungshalbleitervorrichtung (3, 4), wobeidas isolierende Substrat (2) eine erste Elektrodenschicht (11, 11A), die auf einer ersten Hauptoberfläche angeordnet ist, und eine zweite Elektrodenschicht (12D), die auf einer zweiten Hauptoberfläche angeordnet ist, aufweist,die Leistungshalbleitervorrichtung (3, 4) an die erste Elektrodenschicht (11, 11A) gefügt ist,die zweite Elektrodenschicht (12D) auf eine erste Hauptoberfläche der Grundplatte (1F) gefügt ist,ein Wärmewiderstandsreduzierungsabschnitt, der den thermischen Widerstand reduziert, in der zweiten Elektrodenschicht (12D) eines Abschnitts, der einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) entspricht, vorhanden ist,der Wärmewiderstandsreduzierungsabschnitt aus einem metallischen thermisch leitenden Block (7A) ausgebildet ist, der in einen Abschnitt der Grundplatte (1F) entsprechend einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) so eingelassen ist, dass ein Teil desselben vertikal von der ersten Hauptoberfläche der Grundplatte (1F) hervorragt,die zweite Elektrodenschicht (12D) einen konkaven Abschnitt (CP3) aufweist, der in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) vorgesehen ist, unddas isolierende Substrat (2) auf die Grundplatte (1F) so montiert ist, dass ein hervorragender Abschnitt des thermisch leitenden Blocks (7A) in den konkaven Abschnitt (CP3) eingeführt ist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Leistungshalbleitervorrichtungsmodul und insbesondere auf ein Leistungshalbleitervorrichtungsmodul für die Verwendung in einem Leistungswandler, der elektrische Geräte, wie z.B. einen Motor, steuert.
  • US 2004 / 0 150 956 A1 offenbart eine Wärmesenke mit Stiften, die in einer Basisplatte so angeordnet sind, dass das Ende jedes Stiftes freiliegt und durch ein wärmeleitendes Material an einer Wärmequelle angebracht ist.
  • US 2002 / 0 060 356 A1 offenbart eine Leistungshalbleitervorrichtung mit einer Metallbasisplatte und einem Substrat auf der Metallbasisplatte. Das Substrat weist ein isolierendes Substrat, ein Schaltungsmuster auf der oberen Oberfläche des isolierenden Substrats und ein unteres Muster auf der kompletten unteren Oberfläche des isolierenden Substrats auf. Das untere Muster ist durch eine Lotschicht mit der Metallbasisplatte verbunden. Verbindungsbälle sind zwischen dem unteren Muster und der Metallbasisplatte ausgebildet, um den Abstand zwischen der Metallbasisplatte und dem Substrat gleichmäßig zu halten.
  • JP 2005 - 142 323 A beschreibt ein Halbleitermodul mit einer Mehrzahl von Leistungshalbleiterelementen, Substraten und Wärmeabstrahlungselementen. Auf jedem Substrat ist ein Leistungshalbleiterelement angebracht. Auf jedem Wärmeabstrahlungselement ist ein Substrat angeordnet. Jedes Wärmeabstrahlungselement ist in einem Verbindungsloch einer Haltplatte angebracht. In diesem Zustand sind die Leistungshalbleiterelemente in ein Gehäuse eingebaut.
  • US 4 546 028 A beschreibt ein zusammengesetztes Substrat für ein Halbleiterschaltungsgehäuse. Das Substrat ist elektrisch isolierend und weist eine hohe Wärmeleitung auf. Das Substrat besteht aus einem isolierenden Material in einer wabenartigen Gestaltung mit Zellen und aus einem wärmeleitenden Material, das in den Zellen angeordnet ist.
  • US 5 616 886 A offenbart ein Modulgehäuse mit einer drahtfreien Verbindung. Das Modulgehäuse weist ein Substrat aus AlN mit Ausnehmungen auf, die mit Al gefüllt sind. Ein Halbleiterchip ist in einer der Ausnehmungen angeordnet. Eine dielektrische Schicht mit Öffnungen ist auf dem Al ausgebildet. Ein leitendes Material ist auf der dielektrischen Schicht ausgebildet und mit dem Halbleiterchip und dem Al verbunden.
  • US 5 944 097 A offenbart einen Substratträger für ein keramisches Substrat, das ein oder mehrere Hochleistungshalbleitervorrichtungen trägt. Das Substrat ist aus einem metallbasierten Gemisch hergestellt und weist einen kupferbasierten Einsatz mit hoher Wärmeleitung auf. Der Einsatz ist so angeordnet, dass eine effektive Wärmeleitung zu einer Wärmesenke vorgenommen wird.
  • DE 103 37 640 A1 beschreibt ein Leistungshalbleitermodul mit Grundplatte oder zur direkten Montage auf einem Kühlkörper. Das Leistungshalbleitermodul besteht aus einem Gehäuse, einem Leistungshalbleiterbauelement sowie einem beidseitig mit einer metallischen Schicht versehenen isolierenden Substrat. Das Leistungshalbleiterbauelement ist auf einer ersten metallischen Schicht angeordnet. Eine zweite metallische Schicht ist auf einer zweiten Hauptfläche des Substrates angeordnet und weist über ihre gesamte Fläche eine Vielzahl von Vertiefungen auf.
  • JP 2011 - 54 732 A offenbart ein Halbleitermodul, das ein Halbleiterelement, eine Wärmesenke und ein Isoliersubstrat, das zwischen dem Halbleiterelement und der Wärmesenke angeordnet ist. Das Isoliersubstrat weist Verdrahtungsschichten auf seinen beiden Seiten auf. Mit einer Verdrahtungsschicht des Isoliersubstrats ist das Halbleiterelement über Lot verbunden. Mit der anderen Verdrahtungsschicht des Isoliersubstrats ist die Wärmesenke über Lot verbunden. Beide Verdrahtungsschichten haben jeweils einen dicken Plattenabschnitt, der so ausgebildet ist, dass er dicker ist als die umgebenden Abschnitte im zentralen Teil des Isoliersubstrats.
  • JP 2010 - 62 203 A beschreibt eine Wärmeableitungs-Substrateinheit, die eine plattenartige Wärmesenke und ein Keramiksubstrat aufweist, das auf der Wärmesenke angeordnet ist. Ein erstes leitendes Muster und ein zweites leitendes Muster sind auf einer vorderen Oberfläche und einer hinteren Oberfläche des Keramiksubstrats ausgebildet. Lötpaste ist zwischen dem Keramiksubstrat und der Wärmesenke angeordnet. Die Wärmesenke umfasst eine Aussparung in einer oberen Oberfläche in einer Dickenrichtung, an die das zweite leitende Muster angepasst ist. Ein Vorsprung, der in der Dickenrichtung hervorragt, ist in der Mitte eines Bodens der Aussparung ausgebildet.
  • Bei einem bekannten Leistungshalbleitervorrichtungsmodul, speziell bei einem Leistungshalbleitervorrichtungsmodul für die Verwendung in Anwendungen, bei denen eine hohe Zuverlässigkeit erforderlich ist, wie beispielsweise einem Leistungshalbleitervorrichtungsmodul für die Verwendung bei Eisenbahnen, z.B. wie es in der japanischen Patentoffenlegungsschrift JP 2006 - 344 841 A offenbart ist, wurde ein Aufbau verwendet, bei dem ein Isolationssubstrat mit einer Elektrodenschicht, die auf jeder Oberfläche desselben vorhanden ist, mittels Lötens auf einer Grundplatte aus Kupfer oder dergleichen befestigt ist, und ein Halbleiterchip, wie z.B. ein IGBT (Bipolartransistor mit isoliertem Gate) oder eine Freilaufdiode, mittels Lötens auf das Isolationssubstrat gefügt wurde.
  • In dem Leistungshalbleitervorrichtungsmodul mit solch einem Aufbau sind sowohl die Grundplatte, als auch das isolierende Substrat, die Elektrodenschicht auf dem isolierenden Substrat und eine Lotdicke auf eine einheitliche Dicke festgelegt und das Modul ist so ausgelegt, dass der thermische Widerstand gleich gemacht wird.
  • In der letzten Zeit wurde eine Halbleitervorrichtung mittels eines Halbleitersubstrats mit einer großen Bandlücke, wie beispielsweise ein Halbleitersubstrat, das aus einem Siliziumcarbid (SiC)-basierenden Material, einem Galliumnitrid-basierenden Material oder Diamant ausgebildet ist, entwickelt als ein Halbleitersubstrat anstelle eines Siliziumsubstrats.
  • Beispielsweise kann eine Siliziumcarbid-Halbleitervorrichtung mit einer Stromdichte betrieben werden, die gegenüber jener der bekannten Silizium-Halbleitervorrichtung erhöht ist. Es gibt jedoch das Problem, dass, wenn ein Halbleiterchip (SiC-Halbleiterchip) aus der Siliziumcarbid-Halbleitervorrichtung in ein Gehäuse mit einem bekannten Aufbau montiert wird, ein Temperaturanstieg aufgrund der Wärmeerzeugung des Halbleiterchips nicht herabgedrückt werden kann, falls nicht ein Aufbau verwendet wird, bei dem der thermische Widerstand entsprechend einem Anstieg der Stromdichte verringert ist, so dass eine Produktlebensdauer verkürzt ist.
  • Eine Aufgabe der Erfindung ist es, ein Leistungshalbleitervorrichtungsmodul bereitzustellen, das in der Lage ist, einen Temperaturanstieg aufgrund der Wärmeentwicklung eines Halbleiterchips sogar in dem Fall der Montage eines Halbleiterchips, der eine Halbleitervorrichtung mit einer großen Bandlücke aufweist, wie z.B. eines SiC-Halbleiterchips, zu verhindern.
  • Die Aufgabe wird gelöst durch ein Leistungshalbleitervorrichtungsmodul nach einem der Ansprüche 1, 3, 5 und 7. Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Da gemäß dem Leistungshalbleitervorrichtungsmodul gemäß der vorliegenden Erfindung der Wärmewiderstandsreduzierungsabschnitt, der den Wärmewiderstand reduziert, in der zweiten Elektrodenschicht oder der Grundplatte jenes Abschnitts vorgesehen ist, der der Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung entspricht, ist eine Wärmeabführungswirkung verstärkt, wodurch ein Herabdrücken eines Temperaturanstiegs aufgrund der Wärmeerzeugung zur Zeit des Betriebs der Leistungshalbleitervorrichtung möglich ist.
  • Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen.
    • 1 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls einer ersten Ausführungsform zeigt.
    • 2 und 3 sind Ansichten, die ein Herstellungsverfahren für eine Grundplatte des Leistungshalbleitervorrichtungsmoduls der ersten Ausführungsform beschreiben.
    • 4 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls einer zweiten Ausführungsform zeigt.
    • 5 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls einer dritten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
    • 6 ist eine Ansicht, die ein Herstellungsverfahren für das Leistungshalbleitervorrichtungsmodul der dritten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
    • 7 ist eine Schnittansicht, die einen Aufbau eines abgewandelten Beispiels des Leistungshalbleitervorrichtungsmoduls der dritten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
    • 8 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls einer vierten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
    • 9 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls einer fünften Ausführungsform zeigt.
    • 10 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls einer sechsten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
    • 11 ist eine Schnittansicht, die einen Aufbau eines abgewandelten Beispiels des Leistungshalbleitervorrichtungsmoduls der sechsten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
    • 12 ist eine Schnittansicht, die einen Aufbau des Leistungshalbleitervorrichtungsmoduls einer siebten Ausführungsform zeigt.
    • 13 ist eine ebene Ansicht einer Grundplatte des Leistungshalbleitervorrichtungsmoduls der siebten Ausführungsform.
  • Erste Ausführungsform
  • Aufbau der Vorrichtung
  • Eine erste Ausführungsform eines Leistungshalbleitervorrichtungsmoduls wird unter Bezugnahme auf 1 und 2 beschrieben.
  • 1 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls 100 der ersten Ausführungsform zeigt. Wie in 1 gezeigt, hat das Leistungshalbleitervorrichtungsmodul 100 einen Aufbau, bei dem ein IGBT(Bipolartransistor mit isoliertem Gate)-Chip 3 und ein Diodenchip 4 auf einer Deckflächenelektrodenschicht 11, die auf einer oberen Hauptoberfläche eines isolierenden Substrats 2 vorhanden ist, mittels einer Lotschicht 5 befestigt sind, und das isolierende Substrat 2 hat einen Aufbau, bei dem eine Bodenflächenelektrodenschicht 12, die auf einer unteren Hauptoberfläche des isolierenden Substrats 2 vorgesehen ist, mittels einer Lotschicht 10 auf einer oberen Hauptoberfläche (Deckfläche) einer Grundplatte 1 befestigt ist. Es soll bemerkt werden, dass zumindest der IGBT-Chip 3 und/oder der Diodenchip 4 ein SiC-Halbleiterchip ist und 1 den Fall zeigt, in dem der Diodenchip 4 der SiC-Halbleiterchip ist.
  • Das isolierende Substrat 2 ist ein Substrat mit isolierenden Eigenschaften, welches aus AlN (Aluminiumnitrid), Al2O3 (Aluminiumoxid) oder Si2N3 besteht. Die Deckflächenelektrodenschicht 11 auf dem isolierenden Substrat 2 weist ein Muster auf mit einer elektrischen Trennung zwischen einem Bereich, in dem der IGBT-Chip 3, der Diodenchip 4 und die Anschlussplatte 13 montiert sind, und einem Bereich, in dem die Anschlussplatte 14 montiert ist. Die Anschlussplatten 13 und 14 sind mit den voneinander elektrisch getrennten Bereichen der Deckflächenelektrodenschicht 11 verbunden.
  • Beispielsweise Aluminiumdrähte WR verbinden eine Deckflächenelektrode des IGBT-Chip 3 und eine Deckflächenelektrode des Diodenchip 4 sowie die Deckflächenelektrode des Diodenchips 4 und die Anschlussplatte 14 elektrisch miteinander. Die Elektrodenschicht 11 verbindet eine Bodenflächenelektrode des IGBT-Chip 3 und eine Bodenflächenelektrode des Diodenchip 4 elektrisch miteinander.
  • Wenn beispielsweise der IGBT-Chip 3 eine Schaltvorrichtung ist, die einen Umrichter darstellt, dann ist er so ausgebildet, dass der Diodenchip 4 mit dem IGBT-Chip 3 in einer Umlaufrichtung eines Vorwärtsstroms in Reihe geschaltet ist, so dass der Diodenchip 4 als eine Freilaufdiode wirkt. Ein Emitter des IGBT-Chip 3 und eine Anode des Diodenchips 4 sind über den Draht WR elektrisch mit der Anschlussplatte 14 verbunden. Ein Kollektor des IGBT-Chip 3 und eine Kathode des Diodenchips 4 sind über die Deckflächenelektrodenschicht 11 elektrisch mit der Anschlussplatte 13 verbunden. Zusätzlich ist ein Gate des IGBT-Chip 3 über einen Draht mit der Gateanschlussplatte verbunden, eine entsprechende Darstellung ist jedoch weggelassen.
  • Die Deckflächenseite (Seite der oberen Hauptoberfläche) der Grundplatte 1, wo das isolierende Substrat 2 montiert ist, ist durch ein Gehäuse CS umgeben und das Gehäuse CS ist oben mit einem Deckel CV abgedeckt. Ein Silikongel SG ist in einen Bereich eingebracht, der durch die Grundplatte 1, das Gehäuse CS und den Deckel CV begrenzt wird und der IGBT-Chip 3 usw. sind zusammen mit dem isolierenden Substrat 2 dicht umschlossen.
  • Die Grundplatte 1 ist aus einem Metallmatrix-Komposit aus Aluminium und Keramik, beispielsweise aus Al-SiC (Aluminium-Siliziumcarbid) ausgebildet.
  • Al-SiC wird erhalten durch Imprägnieren (bzw. Infiltrieren) eines porösen SiC-Formkörpers (SiC-preform bzw. SiC-Vorkörper) 6 mit Aluminium, wobei der poröse SiC-Formkörper durch Urformen aus SiC-Pulver und einem Bindemittel erhalten wurde. Obwohl in 1 nicht dargestellt ist, dass die Oberfläche der SiC-preform 6 mit Aluminium 8 bedeckt ist, ist sie tatsächlich so ausgebildet, dass die poröse Struktur der SiC-preform 6 mit dem Aluminium imprägniert ist.
  • Die in 1 gezeigte Grundplatte 1 weist einen Aufbau auf, bei dem ein thermisch leitender Block 7, der aus einem Metallmaterial, wie beispielsweise Aluminium oder Kupfer, ausgebildet ist, das eine höhere Wärmeleitfähigkeit als die SiC-preform 6 aufweist, an einer Stelle eingelagert ist, die der Position unmittelbar unterhalb des auf das isolierende Substrat 2 montierten Diodenchips 4 entspricht.
  • Aus diesem Grund ist der Wärmewiderstand des Abschnitts, der der Stelle unmittelbar unterhalb des Diodenchips 4 entspricht, verglichen mit einem Aufbau ohne den thermisch leitenden Block 7 verringert. Der thermisch leitende Block 7 mit dieser Funktion wird als ein Wärmewiderstandsreduzierungsabschnitt bezeichnet.
  • In dem Diodenchip 4 erzeugte Wärme wird über die Deckflächenelektrodenschicht 11, das isolierende Substrat 2, die Bodenflächenelektrodenschicht 12 und die Lotschicht 10 in einer vertikalen Richtung des Substrats zu dem thermisch leitenden Block 7 geleitet und über den thermisch leitenden Block 7 mit einer hohen Wärmeleitfähigkeit nach außen abgegeben.
  • In dem so aufgebauten Leistungshalbleitervorrichtungsmodul 100 ist die Wärmeableitungswirkung für die zur Zeit des Betriebs des Diodenchips 4 erzeugte Wärme vergrößert, wodurch es möglich ist, thermische Spannungen, die aufgrund des Temperaturwechsels erzeugt werden, für jede Komponente innerhalb des Moduls zu reduzieren, während ein Temperaturanstieg verhindert wird, zum Unterdrücken einer Verkürzung der Produktlebensdauer.
  • Herstellungsverfahren
  • Als nächstes wird ein Herstellungsverfahren für die Grundplatte 1 unter Bezugnahme auf 2 und 3 beschrieben. Obwohl die Grundplatte 1 durch Imprägnieren (Infiltrieren) der SiC-preform 6 mit Aluminium erhalten wird, wie oben beschrieben, wird eine diesbezügliche Beschreibung unterlassen, da bekannte Techniken für ein Herstellungsverfahren für die SiC-preform 6 und ein Imprägnationsverfahren mit Aluminium verwendet werden können.
  • 2 zeigt in schematischer Weise das Herstellungsverfahren für die Grundplatte 1, wobei der Teil (a) von 2 eine ebene Ansicht zeigt und der Teil (b) von 2 eine Schnittansicht entlang der Linie A-A in der ebenen Ansicht zeigt.
  • Wie in Teil (a) von 2 gezeigt, wird als Erstes die SiC-preform 6 vorbereitet, bei der ein Abschnitt, der mit dem thermisch leitenden Block 7 ausgefüllt wird, als ein Durchgangsloch TH dient. Danach wird ein Metallblock, der den thermisch leitenden Block 7 darstellt, in das Durchgangsloch TH eingeführt.
  • Es wird bemerkt, dass eine Höhe des Metallblocks entsprechend der Dicke der Aluminiumschicht gewählt ist, da eine Dicke des thermischen leitenden Blocks 7 nahezu gleich einer Dicke der SiC-preform 6 ist und ein Metallblock auch durch eine Aluminiumschicht bei dem Aluminiumimprägnationsvorgang bedeckt wird. Dadurch liegt eine Endfläche des thermisch leitenden Blocks 7 in der gleichen Ebene wie die obere Hauptoberfläche (Deckfläche) der Grundplatte 1 und die andere Endfläche des thermisch leitenden Blocks 7 liegt in der gleichen Ebene wie die Bodenoberfläche (untere Hauptoberfläche) der Grundplatte 1. Es soll bemerkt werden, dass die Endflächen durch Polieren der oberen und unteren Hauptoberfläche der Grundplatte 1 planarisiert werden können, wenn die Endflächen nicht in denselben Ebenen liegen wie die obere und die untere Hauptoberfläche der Grundplatte 1.
  • Hier ist eine ebene Gestalt des Durchgangslochs TH eine Rechteckgestalt angepasst an eine ebene Gestalt des Diodenchips 4. Die Gestalt ist jedoch nicht auf die Rechteckgestalt begrenzt und kann eine Kreisgestalt oder eine elliptische Gestalt sein. Weiterhin ist eine Größe in der Ebene so gewählt, dass sie größer oder gleich der Größe des Diodenchips 4 in der Ebene ist.
  • Darüber hinaus sind das Durchgangsloch TH und der thermisch leitende Block 7 mit solch einer Größentoleranz ausgelegt, dass ein Spalt mit solch einer Größe ausgebildet wird, dass Aluminium zwischen dem Durchgangsloch TH und dem thermisch leitenden Block 7 bei dem Aluminiumimprägnationsvorgang eintreten kann, während der thermisch leitende Block 7 in das Durchgangsloch TH einführbar ist.
  • Da die Aluminiumimprägnation in dem Zustand durchgeführt wird, in dem der thermisch leitende Block 7 in das Durchgangsloch TH eingeführt ist, tritt Aluminium zwischen das Durchgangsloch TH und den thermisch leitenden Block 7 und eine poröse Struktur der SiC-preform 6 wird mit Aluminium imprägniert (bzw. infiltriert) zum Ausbilden einer Struktur, bei der der thermisch leitende Block 7 in die Grundplatte 1 eingelassen ist.
  • Obwohl oben das Beispiel beschrieben wurde, bei dem die Grundplatte 1 aus dem Metallmatrix-Verbundstoff aus Aluminium und Keramik, wie z.B. Al-SiC, ausgebildet ist, ist das Material für die Grundplatte 1 nicht hierauf beschränkt und die vorliegende Erfindung ist auch in dem Fall wirksam, in dem das Material beispielsweise aus Aluminiumoxidkeramik und dergleichen besteht.
  • Zweite Ausführungsform
  • Eine zweite Ausführungsform des Leistungshalbleitervorrichtungsmoduls wird unter Bezugnahme auf 4 beschrieben. 4 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls 100A bei der zweiten Ausführungsform zeigt. Es soll bemerkt werden, dass die gleiche Konfiguration wie bei dem Leistungshalbleitervorrichtungsmodul 100, das in 1 gezeigt ist, mit den gleichen Bezugszeichen versehen ist und eine Beschreibung derselben nicht wiederholt wird. Weiterhin sind in 4 lediglich eine Grundplatte 1A und das isolierende Substrat 2 gezeigt und eine Darstellung des Aufbaus des Gehäuses CS und dergleichen, welche sich nicht näher auf die Erfindung beziehen, sind weggelassen.
  • Die Grundplatte 1A ist aus dem Metallmatrix-Verbundstoff aus Aluminium und Keramik, wie z.B. Al-SiC, ausgebildet und ein konkaver Abschnitt CP ist auf der unteren und oberen Hauptoberfläche der SiC-preform 6 an einer Position entsprechend einer Stelle unmittelbar unterhalb des auf das isolierende Substrat 2 montierten Diodenchips 4 vorgesehen. Somit ist die SiC-preform 6 des obigen Abschnitts lokal dünn und der konkave Abschnitt CP ist mit einer Aluminiumschicht 80 ausgefüllt.
  • Der konkave Abschnitt CP wird mit Aluminium gefüllt, wenn sie SiC-preform 6 bei einem Herstellungsschritt für die Grundplatte 1A mit Aluminium imprägniert wird, wodurch die Aluminiumschicht 80 ausgebildet wird.
  • Es sollte bemerkt werden, dass das Vorsehen der konkaven Abschnitte CP auf der Deckflächenseite und der Bodenflächenseite zu dem Vorteil führt, dass eine Tiefe jedes konkaven Abschnitts CP klein gemacht werden kann und lediglich eine kurze Zeitdauer erforderlich ist zum Einfüllen des Aluminiums verglichen zu dem Fall, in dem der konkave Abschnitt CP lediglich auf einer Hauptoberflächenseite vorgesehen ist.
  • Da der Wärmewiderstand in der Aluminiumschicht 80 reduziert ist verglichen zu dem restlichen Teil der Grundplatte 1A, wird die Aluminiumschicht 80 mit solch einer Funktion als ein Wärmewiderstandsreduzierungsabschnitt bezeichnet.
  • Die in dem Diodenchip 4 erzeugte Wärme wird über die Deckflächenelektrodenschicht 11, das isolierende Substrat 2, die Bodenflächenelektrodenschicht 12 und die Lotschicht 10 in einer vertikalen Richtung des Substrats zu der Aluminiumschicht 80 übertragen und über die abgedünnte SiC-preform 6 und die Bodenflächenseite der Aluminiumschicht 80 nach außen abgegeben.
  • Bei dem so aufgebauten Leistungshalbleitervorrichtungsmodul 100A ist die Wärmeableitungswirkung für die zur Zeit des Betriebs des Diodenchips 4 erzeugte Wärme erhöht, wodurch es möglich ist, die thermische Spannung, die aufgrund des Temperaturwechsels erzeugt wird, für jede Komponente innerhalb des Moduls zu reduzieren, während ein Temperaturanstieg des Chips verhindert wird, so dass eine Verkürzung der Produktlebensdauer unterdrückt wird.
  • Die Grundplatte 1A hat weiterhin auch den Vorteil, dass nicht ein spezielles Material für sie erforderlich ist, wie z.B. der thermisch leitende Block 7, im Vergleich zu der Grundplatte 1 der ersten Ausführungsform, und dass sie durch ein Herstellungsverfahren herstellbar ist, das gleich dem bekannten Verfahren ist.
  • Es sollte bemerkt werden, dass die SiC-preform 6 in der Position entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 beispielsweise eine Dicke von ungefähr der Hälfte der Dicke der anderen Abschnitte der SiC-preform 6 aufweist. Wenn beispielsweise die Dicke des restlichen Abschnitts 5 mm beträgt, dann ist die Dicke an der Position entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 ungefähr 2,5 mm und die Tiefe des konkaven Abschnitts CP ist ungefähr 1,25 mm. Wenn der konkave Abschnitt CP vollständig mit dem Aluminium ausgefüllt ist, dann entspricht die Dicke der Aluminiumschicht 80 der Tiefe des konkaven Abschnitts CP.
  • Obwohl oben das Beispiel präsentiert wurde, bei dem die konkaven Abschnitte CP auf der Deckflächenseite und der Bodenflächenseite der Grundplatte 1A so ausgestaltet sind, dass sie die gleiche Tiefe aufweisen, kann der konkave Abschnitt CP so ausgestaltet sein, dass er auf der Deckflächenseite eine größere Tiefe aufweist und auf der Bodenflächenseite eine kleinere Tiefe aufweist oder so dass er lediglich auf der Deckflächenseite ausgebildet ist.
  • Dritte Ausführungsform
  • Eine dritte Ausführungsform des Leistungshalbleitervorrichtungsmoduls gemäß der vorliegenden Erfindung wird unter Bezugnahme auf 5 beschrieben. 5 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls 100B bei der dritten Ausführungsform zeigt. Es soll bemerkt werden, dass der gleiche Aufbau wie bei dem in 1 gezeigten Leistungshalbleitervorrichtungsmodul 100 mit den gleichen Bezugszeichen versehen ist und eine Beschreibung derselben nicht wiederholt wird. Weiterhin sind in 5 lediglich eine Grundplatte 1B und das isolierende Substrat 2 gezeigt und die Darstellung eines Aufbaus des Gehäuses CS und dergleichen, die nicht in enger Beziehung zu der Erfindung stehen, wird weggelassen.
  • Die Grundplatte 1B ist aus dem Metallmatrix-Verbundwerkstoff aus Aluminium und Keramik, wie beispielsweise Al-SiC, ausgebildet und ein Durchgangsloch TH1 ist an einer Position entsprechend einer Stelle unmittelbar unterhalb des auf das isolierende Substrat 2 montierten Diodenchips 4 vorhanden.
  • Weiterhin weist die Bodenflächenelektrodenschicht 12A auf dem isolierenden Substrat 2 einen vorspringenden Abschnitt 9A an der Position entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 auf. Der vorspringende Abschnitt 9A hat eine Höhe entsprechend einer Summe der Dicke der Lotschicht 10 und der Dicke der Grundplatte 1B, so dass eine Endfläche desselben eine Ebene mit der unteren Hauptoberfläche der Grundplatte 1B bildet, wenn der vorspringende Abschnitt 9A in das Durchgangsloch TH1 der Grundplatte 1B eingeführt ist.
  • Daher führt die Montage des isolierenden Substrats 2 auf der Grundplatte 1B dergestalt, dass der vorspringende Abschnitt 9A in das Durchgangsloch TH1 der Grundplatte 1B eingeführt ist, und das Befestigen derselben mittels der Lotschicht 10 dazu, dass ein mittels der Lotschicht 10 ausgebildeter Verbindungsabschnitt an dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 beseitigt wird.
  • Da die Bodenflächenelektrodenschicht 12A aus einem Metallmaterial, wie beispielsweise Aluminium oder Kupfer, mit einer hohen Wärmeleitfähigkeit ausgebildet ist, kann der Wärmewiderstand in dem Abschnitt, der mit dem vorspringenden Abschnitt 9A versehen ist, im Vergleich zu einem Abschnitt, der über die Lotschicht 10 befestigt ist, reduziert werden. Der vorspringende Abschnitt 9A mit solch einer Funktion wird als Wärmewiderstandsreduzierungsabschnitt bezeichnet.
  • In dem Diodenchip 4 erzeugte Wärme wird über die Deckflächenelektrodenschicht 11 und das isolierende Substrat 2 in einer vertikalen Richtung des Substrats zu dem vorspringenden Abschnitt 9A der Bodenflächenelektrodenschicht 12 geleitet und über den vorspringenden Abschnitt 9A mit einer hohen Wärmeleitfähigkeit nach außen abgegeben. Hier liegt die Endfläche des vorspringenden Abschnitts 9A in dem Durchgangsloch TH1 auf der unteren Oberfläche der Grundplatte 1B frei. Da die untere Hauptoberfläche der Grundplatte 1B auf einen Kühlkörper montiert ist, kommt die in dem Durchgangsloch TH1 frei liegende Endfläche des vorspringenden Abschnitts 9A in Kontakt mit dem Kühlkörper, um gekühlt zu werden.
  • Bei dem so aufgebauten Leistungshalbleitervorrichtungsmodul 100B ist es möglich, eine aufgrund von Temperaturwechseln erzeugte thermische Spannung für jede Komponente innerhalb des Moduls zu reduzieren, während ein Temperaturanstieg des Chips zur Zeit des Betriebs des Diodenchips 4 verhindert wird, so dass eine Verkürzung einer Produktlebensdauer unterdrückt wird.
  • Weiterhin hat das Leistungshalbleitervorrichtungsmodul 100B ebenfalls den Vorteil, dass die Positionierung des isolierenden Substrats 2 bezüglich der Grundplatte 1B erleichtert wird, da die Bodenflächenelektrodenschicht 12A auf dem isolierenden Substrat 2 den vorspringenden Abschnitt 9A aufweist.
  • Hier kann eine ebene Gestalt des Durchgangslochs TH1, das in der Grundplatte 1B vorhanden ist, eine Rechteckgestalt sein, angepasst an die ebene Gestalt des Diodenchips 4, oder eine kreisförmige Gestalt oder eine elliptische Gestalt. Weiterhin ist die Größe des Durchgangslochs TH1 in der Ebene so ausgestaltet, dass sie der Größe des Diodenchips 4 in der Ebene entspricht oder größer ist.
  • Was das Durchgangsloch TH1 und den vorspringenden Abschnitt 9A der Bodenflächenelektrodenschicht 12A des isolierenden Substrats 2 anbelangt, so ist der vorspringende Abschnitt 9A wünschenswerterweise in das Durchgangsloch TH1 einführbar und das Durchgangsloch TH1 und der vorspringende Abschnitt 9A haften wünschenswerterweise aneinander, um zu verhindern, dass Lot dazwischen eintritt zur Zeit des Verbindungsvorgangs mittels der Lotschicht 10.
  • Wenn jedoch die Größentoleranz so gewählt wird, dass nicht ein Spalt zwischen dem Durchgangsloch TH1 und dem vorspringenden Abschnitt 9A ausgebildet wird, dann wird der Vorgang des Ineinandergreifens derselben schwierig. Aus diesem Grund ist die Größentoleranz zwischen dem Durchgangsloch TH1 und dem vorspringenden Abschnitt 9A so gewählt, dass ein Spalt ausgebildet wird, um ein leichtes Ineinandergreifen zu gestatten. Weiterhin ist sie so gewählt, dass das Austreten von Lot durch den Spalt zu der Seite der unteren Hauptoberfläche der Grundplatte 1B verhindert wird.
  • Beispielsweise kann der vorspringende Abschnitt 9A mit aufgetragenem Silikongummi auf seiner Oberfläche in das Durchgangsloch TH1 eingeführt werden und mit dem Silikongummi daran befestigt werden. Mit dem zwischen dem Durchgangsloch TH1 und dem vorspringenden Abschnitt 9A vorhandenen Silikongummi ist es in diesem Fall möglich, das Austreten von Lot auf der unteren Hauptoberflächenseite der Grundplatte 1B zu verhindern.
  • Weiterhin kann ein Aufbau zum Verhindern des Austretens von Lot in einer Spannvorrichtung, die zur Zeit des Lötens verwendet wird, bereitgestellt werden. Als ein Beispiel wird solch ein Aufbau unter Bezugnahme auf 6 beschrieben.
  • 6 ist eine Schnittansicht, die einen Zustand zeigt, in dem das Leistungshalbleitervorrichtungsmodul 100B zur Zeit des Lötens in einer Spannvorrichtung JG montiert ist. Wie in 6 gezeigt, wird, wenn das isolierende Substrat 2 auf der Grundplatte 1B montiert wird und mit dieser mittels der Lotschicht 10 verbunden wird, die Grundplatte 1B in eine unten offene, oben geschlossene Spannvorrichtung JG mit einer Kastengestalt gesetzt. Dann wird ein Lotteil auf der Seite der oberen Hauptoberfläche der Grundplatte 1B angeordnet und eine Grundplatte 1F in der Spannvorrichtung JG wird als Ganzes aufgeheizt zum Schmelzen des Lotteils. Zu diesem Zeitpunkt ist das Lotteil so angeordnet, dass das geschmolzene Lotteil nicht in das Durchgangsloch TH1 der Grundplatte 1B fließt.
  • Nachfolgend wird das isolierende Substrat 2 so auf der Grundplatte 1B montiert, dass der vorspringende Abschnitt 9A in das Durchgangsloch TH1 der Grundplatte 1B eingeführt wird, wodurch das geschmolzene Lot sich zwischen der Bodenflächenelektrodenschicht 12 auf dem isolierenden Substrat 2 und der oberen Hauptoberfläche der Grundplatte 1B ausdehnt und das isolierende Substrat 2 auf die Grundplatte 1B gefügt wird.
  • Hier ist in einem Bodenflächenabschnitt der Spannvorrichtung JG eine mit einer Dichtung OR, wie beispielsweise einem O-Ring auszufüllende Kerbe GR in einem Abschnitt entsprechend einem äußeren Rand des Durchgangslochs TH1 der Grundplatte 1B vorgesehen, und die Dichtung OR ist darin eingebracht. Das Vorsehen dieser Dichtung OR an einer Position zum Verschließen eines Auslasses des Spalts zwischen dem Durchgangslochs TH1 und dem vorspringenden Abschnitt 9A kann verhindern, dass geschmolzenes Lot an der Seite der unteren Hauptoberfläche der Grundplatte 1B ausfließt, sogar wenn das geschmolzene Lot in den Spalt zwischen dem Durchgangsloch TH1 und dem vorspringenden Abschnitt 9A eindringt.
  • Das Entfernen der Grundplatte 1B von der Spannvorrichtung JG nach der Verfestigung des Lots liefert einen Aufbau, bei dem das isolierende Substrat 2 auf die Grundplatte 1B gefügt (daran befestigt) ist.
  • Obwohl oben das Beispiel beschrieben wurde, bei dem die Grundplatte 1B aus dem Metallmatrix-Komposit (Metallmatrix-Verbundwerkstoff) aus Aluminium und Keramik, wie beispielsweise Al-SiC ausgebildet ist, ist das Material für die Grundplatte 1B nicht hierauf beschränkt und die vorliegende Erfindung ist auch in dem Fall wirksam, in dem das Material beispielsweise aus Aluminiumoxidkeramik und dergleichen besteht.
  • Abgewandeltes Beispiel
  • Wie oben beschrieben, hat das Leistungshalbleitervorrichtungsmodul 100B der dritten Ausführungsform den Aufbau, bei dem der vorspringende Abschnitt 9A, der in der Bodenflächenelektrodenschicht 12A auf dem isolierenden Substrat 2 vorgesehen ist, in das Durchgangsloch TH1, das in der Grundplatte 1B vorgesehen ist, eingeführt ist und die Endfläche des vorspringenden Abschnitts 9A in dem Durchgangsloch TH1 auf der unteren Hauptoberfläche der Grundplatte 1B frei liegt. Es kann jedoch ebenfalls der in 7 gezeigte Aufbau angewendet werden.
  • Bei dem Leistungshalbleitervorrichtungsmodul 100C, das in 7 gezeigt ist, ist ein konkaver Abschnitt CP1 an der Position einer Grundplatte 1C vorgesehen, die der Stelle unmittelbar unterhalb des auf das isolierende Substrat 2 montierten Diodenchips entspricht und eine Bodenflächenelektrodenschicht 12B auf dem isolierenden Substrat 2 ist so ausgestaltet, dass sie einen vorspringenden Abschnitt 9B an der Position entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 aufweist.
  • Der vorspringende Abschnitt 9B der Bodenflächenelektrodenschicht 12B auf dem isolierenden Substrat 2 wird dann in einen konkaven Abschnitt CP1 der Grundplatte 1C eingeführt.
  • Hier weist der vorspringende Abschnitt 9B eine Dicke auf, die einer Summe einer Dicke der Lotschicht 10 und einer Dicke des konkaven Abschnitts CP1 entspricht. Es sollte bemerkt werden, dass der konkave Abschnitt CP1 eine Tiefe hat, die bis zu einer Hälfte der Dicke der Grundplatte 1C reicht.
  • Der konkave Abschnitt CP1 ist weiterhin so vorgesehen, dass eine Aluminiumschicht 81, die bei dem Aluminiuminfiltrationsschritt eingefüllt wurde, als ein Bodenflächenabschnitt in einem Durchgangsloch TH2 dient, das so vorgesehen ist, dass es die SiC-preform (den SiC-Vorkörper) 6 der Grundplatte 1C durchdringt, und die Bodenfläche des konkaven Abschnitts CP1 dient als die Oberfläche der Aluminiumschicht 81. Daher kommt die Endfläche des vorspringenden Abschnitts 9B, der in den konkaven Abschnitt CP1 eingeführt wurde, in Kontakt mit der Aluminiumschicht 81.
  • In der Aluminiumschicht 81, die wie oben beschrieben in der Grundplatte 1C vorhanden ist, ist der Wärmewiderstand im Vergleich zu dem restlichen Abschnitt der Grundplatte 1C reduziert. Deshalb wird die Aluminiumschicht 81 mit solch einer Funktion als Wärmewiderstandsreduzierungsabschnitt bezeichnet.
  • Hier kann eine ebene Gestalt des konkaven Abschnitts CP1, der in der Grundplatte 1C vorhanden ist, eine Rechteckgestalt angepasst an die ebene Gestalt des Diodenchips 4 sein oder eine Kreisgestalt oder eine elliptische Gestalt. Weiterhin ist eine Größe des konkaven Abschnitts CP1 in der Ebene so ausgestaltet, dass sie gleich der Größe des Diodenchips 4 in der Ebene oder größer ist.
  • Die Montage des isolierenden Substrats 2 auf der Grundplatte 1C dergestalt, dass der vorspringende Abschnitt 9B in den konkaven Abschnitt CP1 der Grundplatte 1C eingeführt wird und beide mittels der Lotschicht 10 miteinander verbunden werden, führt zu der Beseitigung eines Verbindungsabschnitts, der mittels der Lotschicht 10 in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 ausgebildet ist.
  • Da die Bodenflächenelektrodenschicht 12B aus einem Metallmaterial, wie beispielsweise Aluminium oder Kupfer, mit einer hohen Wärmeleitfähigkeit ausgebildet ist, kann der Wärmewiderstand in dem Abschnitt, der mit dem vorspringenden Abschnitt 9B vorgesehen ist, im Vergleich mit einem mittels der Lotschicht 10 befestigten Abschnitt reduziert werden. Der vorspringende Abschnitt 9B mit solch einer Funktion wird als ein Wärmewiderstandsreduzierungsabschnitt bezeichnet.
  • In dem Diodenchip 4 erzeugte Wärme wird über die Deckflächenelektrodenschicht 11 und das isolierende Substrat 2 in einer vertikalen Richtung des Substrats zu dem vorspringenden Abschnitt 9B der Bodenflächenelektrodenschicht 12 geleitet und über den vorspringenden Abschnitt 9B mit einer hohen Wärmeleitfähigkeit zu der Aluminiumschicht 81 geleitet, um dann nach außen abgegeben zu werden.
  • Da der vorspringende Abschnitt 9B der Bodenflächenelektrodenschicht 12 auf dem isolierenden Substrat 2 in den konkaven Abschnitt CP1 der Grundplatte 1C eingeführt ist, fließt kein Lot zu der Seite der unteren Hauptoberfläche der Grundplatte 1C, sogar wenn Lot in den Spalt zwischen dem konkaven Abschnitt CP1 und dem vorspringenden Abschnitt 9B der Bodenflächenelektrodenschicht 12B auf dem isolierenden Substrat 2 zur Zeit des Verbindungsvorgangs mittels der Lotschicht 10 eintritt. Somit gibt es kein Problem.
  • Aus diesem Grund ist es nicht notwendig, die Größentoleranz so einzustellen, dass kein Spalt zwischen dem konkaven Abschnitt CP1 und dem vorspringenden Abschnitt 9B ausgebildet wird. Sogar wenn die Größentoleranz so eingestellt ist, dass zwischen dem konkaven Abschnitt CP1 und dem vorspringenden Abschnitt 9B ein Spalt ausgebildet ist, um ein leichteres Ineinandergreifen zu gestatten, ist es nicht notwendig, einen Aufbau zu wählen, bei dem Lot daran gehindert wird, von der Seite der unteren Hauptoberfläche der Grundplatte 1C auszutreten. Dies führt zu dem Vorteil, dass der Herstellungsprozess vereinfacht werden kann.
  • Obwohl oben beschrieben wurde, dass der vorspringende Abschnitt 9B eine Dicke aufweist, die einer Summe aus der Dicke der Lotschicht 10 und der Hälfte der Dicke der Grundplatte 1C entspricht, und obwohl oben beschrieben wurde, dass der konkave Abschnitt CP1 eine Tiefe aufweist, die bis zur Hälfte der Dicke der Grundplatte 1C reicht, ist die vorliegende Erfindung nicht hierauf beschränkt.
  • Die Dicke des vorspringenden Abschnitts 9B kann beispielsweise auf 30 bis 70% der Dicke der Grundplatte 1C eingestellt werden und die Tiefe des konkaven Abschnitts CP1 kann ebenfalls auf 30 bis 70% der Dicke der Grundplatte 1C eingestellt werden.
  • Es sollte bemerkt werden, dass für ein Herstellungsverfahren für die Grundplatte 1C zunächst die SiC-preform 6 vorbereitet wird, bei der ein Abschnitt, der mit dem konkaven Abschnitt CP1 versehen ist, als ein Durchgangsloch TH2 dient. Dann wird die Aluminiuminfiltration (Imprägnation) durchgeführt zum Füllen des Durchgangslochs TH2 mit Aluminium. Danach wird durch eine mechanische Bearbeitung oder dergleichen auf der Seite der oberen Hauptoberfläche des Durchgangslochs TH2, das vollständig mit Aluminium ausgefüllt ist, der konkave Abschnitt CP1 ausgebildet zum Erhalt der Grundplatte 1C.
  • Vierte Ausführungsform
  • Eine vierte Ausführungsform des Leistungshalbleitervorrichtungsmoduls entsprechend der vorliegenden Erfindung wird unter Bezugnahme auf 8 beschrieben. 8 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls 100D in der vierten Ausführungsform zeigt. Es sollte bemerkt werden, dass der gleiche Aufbau wie bei dem Leistungshalbleitervorrichtungsmodul 100, das in 1 gezeigt ist, mit den gleichen Bezugszeichen versehen ist und eine Beschreibung desselben nicht wiederholt wird. Weiterhin sind in 8 lediglich eine Grundplatte 1D und das isolierende Substrat 2 gezeigt und eine Darstellung eines Aufbaus des Gehäuses CS und dergleichen, die nicht in engem Zusammenhang mit der Erfindung stehen, werden weggelassen.
  • Die Grundplatte 1D ist eine Grundplatte mit einem bekannten Aufbau, ausgebildet aus dem Metallmatrix-Komposit aus Aluminium und Keramik, wie beispielsweise Al-SiC. In einer Deckflächenelektrodenschicht 11A auf einem isolierenden Substrat 2A dienen jedoch Abschnitte entsprechend den Stellen unmittelbar unterhalb des IGBT-Chips 3 bzw. des Diodenchips 4 als konkave Abschnitte CP11 und CP12, welche größere Dicken als der Rest aufweisen.
  • Hier können die ebenen Gestalten der konkaven Abschnitte CP11 und CP12 Rechteckgestalten angepasst an die ebenen Gestalten des IGBT-Chips 3 und des Diodenchips 4 sein oder kreisförmige Gestalten oder elliptische Gestalten. Weiterhin sind die Größen in der Ebene so ausgelegt, dass sie gleich den Größen in der Ebene des IGBT-Chips 3 bzw. des Diodenchips 4 entsprechen oder größer sind.
  • In der Bodenflächenelektrodenschicht 12C sind die Dicken der Abschnitte entsprechend den Stellen unmittelbar unterhalb des Diodenchips 4 und des IGBT-Chips 3 größer als die Dicke des Rests.
  • Mit solch einem Aufbau ist es möglich, die Dicke der Lotschicht 10 in den Abschnitten entsprechend den Stellen unmittelbar unterhalb des IGBT-Chips 3 und des Diodenchips 4 klein zu machen. Wenn die Dicke der Lotschicht 10 mit einer niedrigen Wärmeleitfähigkeit klein gemacht wird, dann ist der Wärmewiderstand an den Positionen entsprechend den Stellen unmittelbar unterhalb des IGBT-Chips 3 und des Diodenchips 4 verglichen mit dem Rest reduziert.
  • In dem so aufgebauten Leistungshalbleitervorrichtungsmodul 100D ist die Wärmeableitungswirkung der zur Zeit des Betriebs des IGBT-Chips 3 und des Diodenchips 4 erzeugten Wärme erhöht, wodurch es möglich ist, eine während des Temperaturwechsels erzeugte thermische Spannung für jede Komponente innerhalb des Moduls zu reduzieren, während ein Temperaturanstieg des Chips verhindert wird, so dass eine Verkürzung einer Produktlebensdauer unterdrückt wird.
  • Da eine Grundplatte mit einem bekannten Aufbau als eine Grundplatte 1D in dem Leistungshalbleitervorrichtungsmodul 100D verwendet werden kann, ist es weiterhin möglich, eine Vergrößerung der Herstellungskosten zu vermeiden.
  • Da die Dicken der Abschnitte entsprechend den Stellen unmittelbar unterhalb des Diodenchips 4 und des IGBT-Chips 3 der Deckflächenelektrodenschicht 11A klein gemacht werden und die Dicke der Bodenflächenelektrodenschicht 12C groß gemacht wird, ist hier die Dicke der Lotschicht 10 klein und es ist somit möglich, die Wirkung der Reduzierung des Wärmewiderstands zu erhalten, obwohl eine Gesamtdicke der Deckflächenelektrodenschicht 11A und der Bodenflächenelektrodenschicht 12C nicht so klein ist.
  • Es sollte bemerkt werden, dass, wenn die Dicke der Lotschicht 10 als Ganzes klein gemacht wird, der Effekt der weiteren Reduzierung des Wärmewiderstands erzielt wird, jedoch in der Lotschicht 10 in diesem Fall Risse aufgrund der durch einen Temperaturzyklus erzeugten thermischen Spannung auftreten können. Aus diesem Grund werden lediglich die Dicken der Abschnitte entsprechend den Stellen unmittelbar unterhalb des Diodenchips 4 und des IGBT-Chips 3 klein gemacht und die Dicke des Randabschnitts wird beibehalten.
  • Zum Beibehalten der Dicke des Randabschnitts kann der Raum zwischen der unteren Hauptoberfläche des isolierenden Substrats 2 und der oberen Hauptoberfläche der Grundplatte 1D nicht verringert werden und folglich wird die Dicke der Bodenflächenelektrodenschicht 12C größer gemacht zum Erhalt eines Aufbaus, bei dem lediglich die Dicken der Lotschicht 10 in den Abschnitten entsprechend den Stellen unmittelbar unterhalb des Diodechips 4 und des IGBT-Chips 3 klein gemacht werden.
  • Es sollte bemerkt werden, dass die Lotschicht 10 in den Abschnitten entsprechend den Stellen unmittelbar unterhalb des Diodenchips 4 und des IGBT-Chips 3 normalerweise eine Dicke von 200 bis 300 µm aufweist und zum Erhalt des Effekts der Reduzierung des Wärmewiderstands die Dicke kleiner als 200 µm, z.B. 20 bis 150 µm, gemacht wird.
  • Obwohl oben das Beispiel beschrieben wurde, bei dem die Grundplatte 1D aus dem Metallmatrix-Komposit aus Aluminium und Keramik, wie beispielsweise Al-SiC, ausgebildet ist, ist weiterhin das Material für die Grundplatte 1D nicht hierauf beschränkt und die vorliegende Erfindung ist ebenfalls wirksam in dem Fall, in dem das Material aus beispielsweise Aluminiumoxidkeramik oder dergleichen besteht.
  • Fünfte Ausführungsform
  • Eine fünfte Ausführungsform des Leistungshalbleitervorrichtungsmoduls wird unter Bezugnahme auf 9 beschrieben. 9 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls 100E in der fünften Ausführungsform zeigt. Es sollte bemerkt werden, dass der gleiche Aufbau wie bei dem Leistungshalbleitervorrichtungsmodul 100, das in 1 gezeigt ist, mit den gleichen Bezugszeichen versehen ist und eine Beschreibung derselben nicht wiederholt wird. Weiterhin sind in 9 lediglich eine Grundplatte 1E und das isolierende Substrat 2 gezeigt und die Darstellung eines Aufbaus des Gehäuses CS und dergleichen, die nicht in engem Zusammenhang mit der Erfindung stehen, wird weggelassen.
  • Die Grundplatte 1E ist aus dem Metallmatrix-Komposit bestehend aus Aluminium und Keramik, wie beispielsweise Al-SiC, ausgebildet und ein konkaver Abschnitt CP2 ist an einer Position entsprechend einer Stelle unmittelbar unterhalb der Bodenflächenelektrodenschicht 12 auf dem isolierenden Substrat 2 vorgesehen.
  • Das isolierende Substrat 2 hat einen Aufbau, bei dem die Bodenflächenelektrodenschicht 12 so auf die Grundplatte 1E montiert ist, dass sie in den konkaven Abschnitt CP2 eingeführt ist und über die Lotschicht 10 mit der oberen Oberfläche der Grundplatte 1E verbunden ist.
  • Das Vorsehen des konkaven Abschnitts CP2 in der Grundplatte 1E kann die Dicke der Grundplatte 1E an der Position klein machen, die der Stelle unmittelbar unterhalb der Bodenflächenelektrodenschicht 12 entspricht. Aus diesem Grund ist der Wärmewiderstand dieses Abschnitts reduziert. Der Abschnitt der Grundplatte 1E, dessen Dicke klein gemacht wurde und der die so beschriebene Funktion hat, wird als ein Wärmewiderstandsreduzierungsabschnitt bezeichnet.
  • Bei dem so aufgebauten Leistungshalbleitervorrichtungsmodul 100E ist die Wärmeableitungswirkung für die zur Zeit des Betriebs des IGBT-Chips 3 und des Diodenchips 4 erzeugte Wärme vergrößert, wodurch es möglich ist, die aufgrund des Temperaturwechsels erzeugte thermische Spannung für jede Komponente innerhalb des Moduls zu reduzieren, während ein Temperaturanstieg des Chips verhindert wird, so dass eine Verkürzung einer Produktlebensdauer vermieden wird.
  • Weiterhin hat das Leistungshalbleitervorrichtungsmodul 100E ebenfalls den Vorteil, dass die Positionierung des isolierenden Substrats 2 bezüglich der Grundplatte 1E erleichtert ist, da die Grundplatte 1E den konkaven Abschnitt CP2 aufweist.
  • Da die Dicke der Lotschicht 10, die die Bodenflächenelektrodenschicht 12 auf dem isolierenden Substrat 2 mit dem konkaven Abschnitt CP2 der Grundplatte 1E verbindet, im Vergleich zu den Lotschichten 10 der Leistungshalbleitervorrichtungsmodule 100 bis 100C, die bei der ersten bis dritten Ausführungsform beschrieben wurden, klein ist, ist es möglich, den Effekt der Reduzierung des Wärmewiderstands zu erhalten, welcher aus der Reduzierung der Dicke der Lotschicht 10 resultiert.
  • Die Lotschicht 10, die zwischen der Bodenflächenelektrodenschicht 12 und dem konkaven Abschnitt CP2 der Grundplatte 1E angeordnet ist, hat nicht eine ebene Gestalt, sondern eine Stufengestalt, da die Bodenflächenelektrodenschicht 12 in den konkaven Abschnitt CP2 der Grundplatte 1E eingeführt wird. Sogar wenn ausgehend von dem Rand der Lotschicht 10 aufgrund einer durch einen Temperaturzyklus erzeugten thermischen Spannung Risse auftreten, wird daher das lineare Vorandringen der Risse aufgrund des Vorhandenseins des Stufenabschnitts unterdrückt, so dass eine Verkürzung der Produktlebensdauer unterdrückt wird.
  • Hier kann eine ebene Gestalt des konkaven Abschnitts CP2, der in der Grundplatte 1E vorgesehen ist, eine Rechteckgestalt anpasst an die ebene Gestalt der Bodenflächenelektrodenschicht 12 auf dem isolierenden Substrat 2 sein oder eine Kreisgestalt oder eine elliptische Gestalt. Weiterhin ist die Größe des konkaven Abschnitts CP2 in der Ebene so ausgelegt, dass sie der Größe der Bodenflächenelektrodenschicht 12 in der Ebene entspricht oder größer ist.
  • Es sollte bemerkt werden, dass das Ausmaß, um das die Dicke der Grundplatte 1E durch das Vorsehen des konkaven Abschnitts CP2 verringert wird, unter Berücksichtigung eines Verbiegens („twist“) oder Verzugs („warpage“) aufgrund thermischer Spannungen festgelegt wird. Beispielsweise wird eine Tiefe des konkaven Abschnitts CP2 so festgelegt, dass sie 20 bis 30% der Originaldicke der Grundplatte 1E entspricht.
  • Obwohl oben das Beispiel beschrieben wurde, bei dem die Grundplatte 1E aus dem Metallmatrix-Komposit aus Aluminium und Keramik, wie beispielsweise Al-SiC, ausgebildet ist, ist das Material für die Grundplatte 1E nicht hierauf beschränkt und die vorliegende Erfindung ist ebenfalls in dem Fall wirksam, in dem das Material beispielsweise aus Aluminiumoxidkeramik und dergleichen besteht.
  • Sechste Ausführungsform
  • Eine sechste Ausführungsform des Leistungshalbleitervorrichtungsmoduls gemäß der vorliegenden Erfindung wird unter Bezugnahme auf 10 beschrieben. 10 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls 100F bei der sechsten Ausführungsform zeigt. Es soll bemerkt werden, dass der gleiche Aufbau wie bei dem Leistungshalbleitervorrichtungsmodul 100, das in 1 gezeigt ist, mit den gleichen Bezugszeichen versehen ist und eine Beschreibung derselben unterlassen wird. Weiterhin sind in 10 lediglich eine Grundplatte 1F und das isolierende Substrat 2 gezeigt und eine Darstellung eines Aufbaus des Gehäuses CS und dergleichen, die nicht in engem Zusammenhang mit der Erfindung stehen, wird weggelassen.
  • In der Grundplatte 1F, die in 10 gezeigt ist, ist ein thermisch leitender Block 7A, der aus einem Metallmaterial mit einer höheren Wärmeleitfähigkeit als jener der SiC-preform 6 ausgebildet ist, beispielsweise aus Aluminium oder Kupfer, so in die Grundplatte 1F an einer Position entsprechend einer Stelle unmittelbar unterhalb des Diodenchips 4, der auf das isolierende Substrat 2 montiert ist, eingelassen, das ein Teil des thermisch leitenden Blocks 7A vertikal von der oberen Hauptoberfläche der Grundplatte 1F empor ragt. Es sollte bemerkt werden, dass die eine Endfläche des thermisch leitenden Blocks 7A vertikal aus der oberen Hauptoberfläche der Grundplatte 1 hervorragt und die andere Endfläche eine Ebene mit der unteren Hauptoberfläche der Grundplatte 1F bildet.
  • Weiterhin ist ein konkaver Abschnitt CP3 an einer Position entsprechend einer Stelle unmittelbar unterhalb des Diodenchips 4 in der Bodenflächenelektrodenschicht 12D auf dem isolierenden Substrat 2 vorgesehen und dieser Teil hat eine geringe Dicke.
  • Die andere Endfläche des thermisch leitenden Blocks 7A hat eine Dicke, die bis zu einer Höhe reicht, welche einer Summe aus der Dicke der Lotschicht 10 und einer Tiefe des konkaven Abschnitts CP3 der Bodenflächenelektrodenschicht 12D entspricht. Die Montage eines isolierenden Substrats 2D auf der Grundplatte 1F dergestalt, dass ein hervorragender Abschnitt des thermisch leitenden Blocks 7A in den konkaven Abschnitt CP3 eingeführt wird, und das Verbinden derselben über die Lotschicht 10 führt zu einem Verbindungsabschnitt, ausgebildet mittels der Lotschicht 10 in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4, der eine außerordentlich geringe Dicke aufweist.
  • Dies bedeutet, wenn das isolierende Substrat 2D wie oben beschrieben auf der Grundplatte 1F montiert wird und mittels der Lotschicht 10 befestigt wird, dann wird das Lotteil auf der Seite der oberen Hauptoberfläche der Grundplatte 1F angeordnet und die Grundplatte 1F wird beheizt zum Schmelzen des Lotteils. Danach wird das isolierende Substrat 2 so auf der Grundplatte 1F montiert, dass der hervorragende Abschnitt des thermisch leitenden Blocks 7A in den konkaven Abschnitt CP3 eingeführt wird, wodurch sich das geschmolzene Lotteil zwischen der Bodenflächenelektrodenschicht 12D auf dem isolierenden Substrat 2 und der oberen Hauptoberfläche der Grundplatte 1F ausdehnt und das isolierende Substrat 2 auf der Grundplatte 1F befestigt wird. Zu diesem Zeitpunkt dringt das geschmolzene Lot ebenfalls zwischen die Bodenfläche des konkaven Abschnitts CP3 und die andere Endfläche des thermisch leitenden Blocks 7A zum Ausbilden einer dünnen Lotschicht.
  • Mit dem thermisch leitenden Block 7A mit einer höheren Wärmeleitfähigkeit als jener der SiC-preform 6 ist der Wärmewiderstand des Abschnitts entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 verglichen mit einem Aufbau ohne den thermisch leitenden Block 7A reduziert. Der thermisch leitende Bock 7A mit solch einer Funktion wird als ein Wärmewiderstandsreduzierungsabschnitt bezeichnet.
  • In dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 wird weiterhin der mittels der Lotschicht 10 ausgebildete Verbindungsabschnitt außerordentlich klein, während die Dicke der Bodenflächenelektrodenschicht 12D klein wird zum weiteren Reduzieren des Wärmewiderstands.
  • Weiterhin können die Dicke der Bodenflächenelektrodenschicht 12D und die Dicke der Lotschicht 10 in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 beide auf ungefähr 50 µm gesetzt werden.
  • In dem Diodenchip 4 erzeugte Wärme wird über die Deckflächenelektrodenschicht 11, das isolierende Substrat 2, die dünne Bodenflächenelektrodenschicht 12D und die Lotschicht 10 in einer vertikalen Richtung des Substrats zu dem thermisch leitenden Block 7A geleitet und über den thermisch leitenden Block 7A mit einer hohen Wärmeleitfähigkeit nach außen abgegeben.
  • In dem so aufgebauten Leistungshalbleitervorrichtungsmodul 100F ist die Wärmeableitungswirkung der zur Zeit des Betriebs des Diodenchips 4 erzeugten Wärme erhöht, wodurch es möglich ist, durch den Temperaturwechsel erzeugte thermische Spannungen für jede Komponente innerhalb des Moduls zu reduzieren, während ein Temperaturanstieg des Chips verhindert wird, so dass eine Verkürzung einer Produktlebensdauer herabgedrückt wird.
  • Es sollte bemerkt werden, dass ein Herstellungsverfahren für die Grundplatte 1F das gleiche ist wie das Herstellungsverfahren für die Grundplatte 1, das mit Bezugnahme auf 2 und 3 beschrieben wurde und bei dem die SiC-preform 6 vorbereitet wird, in der ein Abschnitt, in den der thermisch leitende Block 7A eingeführt ist, als ein Durchgangsloch dient und ein Metallblock, der den thermisch leitenden Block 7A darstellt, in das Durchgangsloch eingeführt ist. Zu diesem Zeitpunkt ist die Dicke des thermisch leitenden Blocks 7A so eingestellt, dass die andere Endfläche des Metallblocks, der in das Durchgangsloch eingeführt ist, eine Dicke hat, die bis zu einer Höhe entsprechend einer Summe aus der Dicke der Lotschicht 10 und einer Tiefe des konkaven Abschnitts CP3 der Bodenflächenelektrodenschicht 12D entspricht.
  • Es sollte bemerkt werden, dass, da der Metallblock infolge des Aluminiumimprägnierungsvorgangs durch eine Aluminiumschicht bedeckt ist, eine Höhe des Metallblocks unter Berücksichtigung der Dicke der Aluminiumschicht gewählt wird.
  • Die Dicke des thermisch leitenden Blocks 7A wird weiterhin wie oben beschrieben gewählt, da, wenn der Abstand zwischen der oberen Hauptoberfläche der Grundplatte 1F und der Bodenfläche der Bodenflächenelektrodenschicht 12D groß wird im Vergleich zu dem Fall ohne den thermisch leitenden Block 7A, die Dicke der Lotschicht 10 als Ganzes groß wird, wodurch der Effekt der Verringerung des Wärmewiderstands abnimmt.
  • Obwohl oben das Beispiel beschrieben wurde, bei dem die Grundplatte 1F aus dem Metallmatrix-Komposit aus Aluminium und Keramik, wie beispielsweise Al-SiC, ausgebildet ist, ist das Material der Grundplatte 1F nicht hierauf beschränkt und die vorliegende Erfindung ist ebenfalls wirksam in dem Fall, in dem das Material aus beispielsweise Aluminiumoxidkeramik und dergleichen besteht.
  • Abgewandeltes Beispiel
  • Wie oben beschrieben, weist das Leistungshalbleitervorrichtungsmodul 100F der sechsten Ausführungsform den Aufbau auf, bei dem die Dicke der Bodenflächenelektrodenschicht 12D in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 klein ist. Die in 11 gezeigte Konfiguration kann jedoch ebenfalls verwendet werden.
  • Bei einem in 11 gezeigten Leistungshalbleitervorrichtungsmodul 100G dienen in einer Deckflächenelektrodenschicht 11A auf dem isolierenden Substrat 2 Abschnitte entsprechend den Stellen unmittelbar unterhalb des IGBT-Chips 3 bzw. des Diodenchips 4 als konkave Abschnitte CP11 und CP12, die eine geringere Dicke als der Rest aufweisen.
  • Hier kann eine ebene Gestalt der konkaven Abschnitte CP11 bzw. CP12 eine Rechteckgestalt angepasst an die ebene Gestalt des IGBT-Chips 3 bzw. des Diodenchips 4 sein oder eine Kreisgestalt oder eine elliptische Gestalt. Weiterhin ist eine Größe in der Ebene der konkaven Abschnitte CP11 und CP12 so ausgelegt, dass sie gleich einer Größe in der Ebene des IGBT-Chips 3 bzw. des Diodenchips 4 ist oder größer ist.
  • Mit solch einem Aufbau wird der Wärmewiderstand an den Positionen entsprechend den Stellen unmittelbar unterhalb des Diodenchips 4 und des IGBT-Chips 3 verglichen zu dem Rest weiter reduziert.
  • Siebte Ausführungsform
  • Eine siebte Ausführungsform des Leistungshalbleitervorrichtungsmoduls wird unter Bezugnahme auf 12 und 13 beschrieben. 12 ist eine Schnittansicht, die einen Aufbau eines Leistungshalbleitervorrichtungsmoduls 100H bei der siebten Ausführungsform zeigt. Es sollte bemerkt werden, dass der gleiche Aufbau wie bei dem Leistungshalbleitervorrichtungsmodul 100, das in 1 gezeigt ist, mit den gleichen Bezugszeichen versehen ist und eine Beschreibung desselben nicht wiederholt wird. Weiterhin sind in 12 lediglich eine Grundplatte 1G und das isolierende Substrat 2 gezeigt und eine Darstellung eines Aufbaus des Gehäuses CS und dergleichen, die nicht in engem Zusammenhang mit der Erfindung stehen, wird weggelassen.
  • Die in 12 gezeigte Grundplatte 1G weist einen Metallfüllbereich 9 in Matrixgestalt an einer Position entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4, der auf das isolierende Substrat 2 montiert ist, auf. 13 zeigt eine ebene Ansicht der Grundplatte 1G.
  • Wie in 13 gezeigt, hat der Metallfüllbereich 9 eine Mehrzahl von Durchfüllungsabschnitten 91, die voneinander beabstandet so vorgesehen sind, dass sie die SiC-preform 6 in einer vertikalen Richtung durchdringen und die Mehrzahl von Durchfüllungsabschnitten 91 ist in vertikaler und horizontaler Richtung zum Ausbilden einer Matrixgestalt angeordnet.
  • Der Durchfüllungsabschnitt 91 wird ausgebildet durch Füllen des Inneren des Durchgangsabschnitts, dessen Öffnung eine kreisförmige Gestalt, eine rechteckige Gestalt oder eine andere Gestalt aufweist, mit einem Metallmaterial mit einer hohen Wärmeleitfähigkeit, wie beispielsweise Aluminium. Wenn beispielsweise die ebene Gestalt des Durchfüllungsabschnitts 91 eine Kreisgestalt ist, dann wird ein Durchmesser desselben auf ungefähr 1 mm gesetzt, und ein Zwischenraum zwischen benachbarten Durchfüllungsabschnitten 91 wird auf ungefähr 1 mm als Minimalwerte gesetzt. Dies sind Werte unter Berücksichtigung der mechanischen Festigkeit und des Fließverhaltens des Aluminiums.
  • Der Metallfüllbereich 9 mit solch einem Aufbau wird auf eine Position entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 gesetzt, was somit zu einer Reduzierung des Wärmewiderstands in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 verglichen mit einem Aufbau ohne den Metallfüllbereich 9 führt. Der Metallfüllbereich 9 mit solch einer Funktion wird als ein Wärmewiderstandsreduzierungsabschnitt bezeichnet.
  • In dem Diodenchip 4 erzeugte Wärme wird über die Deckflächenelektrodenschicht 11, das isolierende Substrat 2, die Bodenflächenelektrodenschicht 12 und die Lotschicht 10 in einer vertikalen Richtung des Substrats zu dem Metallfüllbereich 9 übertragen und über die Durchfüllungsabschnitte 91, die mit Aluminium mit einer hohen Wärmeleitfähigkeit ausgefüllt sind, nach außen abgegeben.
  • Bei dem so aufgebauten Leistungshalbleitervorrichtungsmodul 100H ist der Wärmeableitungseffekt für die zur Zeit des Betriebs des Diodenchips 4 erzeugte Wärme erhöht, wodurch es möglich ist, durch den Temperaturwechsel erzeugte thermische Spannungen für jede Komponente innerhalb des Moduls zu reduzieren, während ein Temperaturanstieg des Chips verhindert wird, so dass eine Verkürzung einer Produktlebensdauer vermieden wird.
  • Es sollte bemerkt werden, dass bei einem Herstellungsverfahren für die Grundplatte 1G die SiC-preform 6, in der ein Abschnitt mit den Durchfüllungsabschnitten 91 als ein Durchgangsloch dient, vorbereitet wird und die SiC-preform 6 mit Aluminium imprägniert wird zum Erhalt des Metallfüllbereichs 9, in dem das Innere des Durchgangslochs mit Aluminium ausgefüllt ist und die Durchfüllungsabschnitte 91 in Matrixgestalt angeordnet sind.
  • Die Durchgangslöcher zum Ausbilden der Durchfüllungsabschnitte 91 können gleichzeitig zur Zeit des Formens der SiC-preform 6 ausgebildet werden oder können so ausgebildet werden, dass eine SiC-preform 6 in einem Zustand ohne ein Durchgangsloch ausgeformt wird und dann einer mechanischen Bearbeitung unterzogen wird.
  • Die Durchfüllungsabschnitte 91 können weiterhin in einer anderen Gestalt als der Matrix-Gestalt angeordnet sein und beispielsweise in einer konzentrischen Gestalt oder in einer Zick-Zack-Gestalt angeordnet sein.
  • Der mit den Durchfüllungsabschnitten 91 zu versehende Durchgangsabschnitt kann weiterhin nicht aus Löchern, sondern aus Schlitzen bestehen. Der Metallfüllbereich 9 kann ausgebildet werden durch paralleles Anordnen einer Mehrzahl von Schlitzen und Füllen derselben mit Aluminium.
  • Obwohl oben das Beispiel beschrieben wurde, bei dem die Durchfüllungsabschnitte 91 mit Aluminium gefüllt werden, da die Grundplatte 1G ausgebildet wird, wenn die SiC-preform 6 mit Aluminium imprägniert wird, ist das Metallmaterial zum Füllen der Durchfüllungsabschnitte 91 nicht auf Aluminium beschränkt, sondern kann beispielsweise Kupfer oder ein anderes Metallmaterial mit einer hohen Wärmeleitfähigkeit sein, wenn die Grundplatte 1G ohne Imprägnierung mit Aluminium ausgebildet wird, sondern z.B. eine Aluminiumoxidkeramik ist.
  • Wie somit beschrieben wurde, erfordert das Leistungshalbleitervorrichtungsmodul 100H nicht ein spezielles Material für die Grundplatte 1G, sondern kann in dem gleichen Herstellungsverfahren wie dem bekannten Verfahren hergestellt werden, wodurch es möglich ist, eine Vergrößerung der Herstellungskosten herabzudrücken.
  • Obwohl bei der oben beschriebenen ersten bis dritten, sechsten und siebten Ausführungsform Beispiele gezeigt wurden, bei denen der Aufbau zum Reduzieren des Wärmewiderstands (der Wärmewiderstandsreduzierungsabschnitt) in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des Diodenchips 4 vorgesehen ist, basierend auf der Annahme, dass der Diodenchip 4 ein SiC-Halbleiterchip ist, kann natürlich der Aufbau zum Reduzieren des Wärmewiderstands auch in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb des IGBT-Chips 3 vorgesehen werden, wenn der IGBT-Chip 3 ebenfalls ein SiC-Halbleiterchip ist.
  • Wie bei der vierten Ausführungsform unter Bezugnahme auf 8 beschrieben wurde, kann weiterhin bei der ersten bis dritten, fünften und siebten Ausführungsform solch ein Aufbau verwendet werden, bei dem konkave Abschnitte entsprechend in Abschnitten der Deckflächenelektrodenschicht auf dem isolierenden Substrat ausgebildet sind, die Stellen unmittelbar unterhalb des IGBT-Chips 3 und des Diodenchips 4 entsprechen, und die Dicken der Deckflächenelektrodenschicht dieser Abschnitte sind geringer als jene des restlichen Abschnitts der Deckflächenelektrodenschicht. Die Dicke der Deckflächenelektrodenschicht wird noch kleiner gemacht zum Erhalt der Wirkung einer weiteren Reduzierung des Wärmewiderstands.
  • Weiterhin ist die vorliegende Erfindung sogar dann effektiv, wenn der IGBT-Chip 3 und der Diodenchip 4 nicht SiC-Halbleiterchips sind, sondern Silizium-Halbleiterchips. Die vorliegende Erfindung ist auch wirkungsvoll bei einem Halbleiterchip, für den ein anderer Halbleiter mit großer Bandlücke als SiC verwendet wird.
  • Beispiele für andere Halbleiter mit großer Bandlücke beinhalten Galliumnitridbasiertes Material, Aluminiumnitrid-basiertes Material, Diamant und dergleichen.
  • Da eine Schaltvorrichtung und eine Diode, die unter Verwendung eines Halbleiters mit einer großen Bandlücke als Substratmaterial ausgebildet sind, eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte aufweisen, können sie verglichen zu der Silizium-Halbleitervorrichtung in der Größe reduziert werden und durch Verwendung einer Schaltvorrichtung und der Diode, die in der Größe reduziert sind, kann ein Halbleitervorrichtungsmodul, das diese Vorrichtungen enthält, in der Größe reduziert werden.
  • Da solch eine Schaltvorrichtung und Diode einen hohen Wärmewiderstand aufweisen, kann eine Abstrahlrippe eines Kühlkörpers in der Größe reduziert werden und eine Kühlung kann nicht mittels Wasser, sondern mittels Luft durchgeführt werden und daher kann das Halbleitervorrichtungsmodul weiter in der Größe reduziert werden.
  • In dem Falle der Montage eines MOS-Transistorchips aus SiC anstelle des IGBT-Chips 3 kann ein ähnlicher Effekt erhalten werden, wenn in einem Abschnitt entsprechend einer Stelle unmittelbar unterhalb des MOS-Transistorchips ein Aufbau zum Reduzieren des Wärmewiderstands vorgesehen wird.
  • Es sollte bemerkt werden, dass bei der vorliegenden Erfindung jede Ausführungsform ohne Einschränkung in geeigneter Weise mit einer anderen Ausführungsform kombiniert werden kann und entsprechend den Beispielen in geeigneter Weise abgewandelt werden kann.

Claims (8)

  1. Leistungshalbleitervorrichtungsmodul mit: einer Grundplatte (1F); einem isolierenden Substrat (2), das auf die Grundplatte montiert ist, und einer Leistungshalbleitervorrichtung (3, 4), die auf das isolierende Substrat (2) montiert ist, wobei das Vorrichtungsmodul erhalten wurde durch Modularisieren der Grundplatte (1F), des isolierenden Substrats (2) und der Leistungshalbleitervorrichtung (3, 4), wobei das isolierende Substrat (2) eine erste Elektrodenschicht (11, 11A), die auf einer ersten Hauptoberfläche angeordnet ist, und eine zweite Elektrodenschicht (12D), die auf einer zweiten Hauptoberfläche angeordnet ist, aufweist, die Leistungshalbleitervorrichtung (3, 4) an die erste Elektrodenschicht (11, 11A) gefügt ist, die zweite Elektrodenschicht (12D) auf eine erste Hauptoberfläche der Grundplatte (1F) gefügt ist, ein Wärmewiderstandsreduzierungsabschnitt, der den thermischen Widerstand reduziert, in der zweiten Elektrodenschicht (12D) eines Abschnitts, der einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) entspricht, vorhanden ist, der Wärmewiderstandsreduzierungsabschnitt aus einem metallischen thermisch leitenden Block (7A) ausgebildet ist, der in einen Abschnitt der Grundplatte (1F) entsprechend einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) so eingelassen ist, dass ein Teil desselben vertikal von der ersten Hauptoberfläche der Grundplatte (1F) hervorragt, die zweite Elektrodenschicht (12D) einen konkaven Abschnitt (CP3) aufweist, der in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) vorgesehen ist, und das isolierende Substrat (2) auf die Grundplatte (1F) so montiert ist, dass ein hervorragender Abschnitt des thermisch leitenden Blocks (7A) in den konkaven Abschnitt (CP3) eingeführt ist.
  2. Leistungshalbleitervorrichtungsmodul nach Anspruch 1, bei dem eine Endfläche des thermisch leitenden Blocks (7A) eine Dicke aufweist, die bis zu einer Höhe entsprechend einer Summe aus einer Tiefe des konkaven Abschnitts (CP3) und einer Dicke einer Lotschicht (10), welche die zweite Elektrodenschicht (12D) mit der ersten Hauptoberfläche der Grundplatte (1F) verbindet, reicht, wenn die andere Endfläche des thermisch leitenden Blocks (7A) plan mit der zweiten Hauptoberfläche der Grundplatte (1F) ist.
  3. Leistungshalbleitervorrichtungsmodul mit: einer Grundplatte (1B); einem isolierenden Substrat (2), das auf die Grundplatte (1B) montiert ist, und einer Leistungshalbleitervorrichtung (3, 4), die auf das isolierende Substrat (2) montiert ist, wobei das Vorrichtungsmodul erhalten wurde durch Modularisieren der Grundplatte (1B), des isolierenden Substrats (2) und einer Leistungshalbleitervorrichtung (3, 4), wobei das isolierende Substrat (2) eine erste Elektrodenschicht (11), die auf einer ersten Hauptoberfläche angeordnet ist, und eine zweite Elektrodenschicht (12), die auf einer zweiten Hauptoberfläche angeordnet ist, aufweist, die Leistungshalbleitervorrichtung (3, 4) an die erste Elektrodenschicht (11) gefügt ist, die zweite Elektrodenschicht (12A) auf eine erste Hauptoberfläche der Grundplatte (1B) gefügt ist, ein Wärmewiderstandsreduzierungsabschnitt, der den thermischen Widerstand reduziert, in der zweiten Elektrodenschicht (12A) eines Abschnitts, der einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) entspricht, vorhanden ist, der Wärmewiderstandsreduzierungsabschnitt aus einem hervorragenden Abschnitt (9A) ausgebildet ist, der so vorgesehen ist, dass er vertikal von einem Abschnitt der zweiten Elektrodenschicht (12A) entsprechend einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) hervorragt, die Grundplatte (1B) ein Durchgangsloch (TH1) aufweist, das in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (4) vorhanden ist, und das isolierende Substrat (2) so auf die Grundplatte (1B) montiert ist, dass der hervorragende Abschnitt (9A) in das Durchgangsloch (TH1) eingeführt ist.
  4. Leistungshalbleitervorrichtungsmodul nach Anspruch 3, bei dem der hervorragende Abschnitt (9A) eine Höhe aufweist, die der Summe aus einer Dicke der Grundplatte (1B) und einer Dicke einer Lotschicht (10), welche die zweite Elektrodenschicht (12A) mit der ersten Hauptoberfläche der Grundplatte (1B) so verbindet, dass die Endfläche derselben mit der zweiten Hauptoberfläche plan ist, wenn der hervorragende Abschnitt (9A) in das Durchgangsloch (TH1) der Grundplatte (1B) eingeführt ist, entspricht.
  5. Leistungshalbleitervorrichtungsmodul mit: einer Grundplatte (1C); einem isolierenden Substrat (2), das auf die Grundplatte (1C) montiert ist, und einer Leistungshalbleitervorrichtung (3, 4), die auf das isolierende Substrat (2) montiert ist, wobei das Vorrichtungsmodul erhalten wurde durch Modularisieren der Grundplatte(1C), des isolierenden Substrats (2) und einer Leistungshalbleitervorrichtung (3, 4), wobei das isolierende Substrat (2) eine erste Elektrodenschicht (11), die auf einer ersten Hauptoberfläche angeordnet ist, und eine zweite Elektrodenschicht (12), die auf einer zweiten Hauptoberfläche angeordnet ist, aufweist, die Leistungshalbleitervorrichtung (3, 4) an die erste Elektrodenschicht (11) gefügt ist, die zweite Elektrodenschicht (12) auf eine erste Hauptoberfläche der Grundplatte (1C) gefügt ist, ein Wärmewiderstandsreduzierungsabschnitt, der den thermischen Widerstand reduziert, in der zweiten Elektrodenschicht (12) eines Abschnitts, der einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) entspricht, vorhanden ist, der Wärmewiderstandsreduzierungsabschnitt ausgebildet ist aus: einem vorspringenden Abschnitt (9B), der so vorgesehen ist, dass er vertikal von einem Abschnitt entsprechend einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) auf der zweiten Elektrodenschicht (12) hervorragt und einer Aluminiumschicht (81), die einen Boden eines konkaven Abschnitts (CP1) darstellt, der in einem Abschnitt der Grundplatte (1C) entsprechend einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) vorhanden ist, wobei das isolierende Substrat (2) so auf die Grundplatte (1C) montiert ist, dass der vorspringende Abschnitt (9B) in den konkaven Abschnitt (CP1) eingeführt ist.
  6. Leistungshalbleitervorrichtungsmodul nach Anspruch 5, bei dem der vorspringende Abschnitt (9B) eine Höhe aufweist, die der Summe aus einer Tiefe des konkaven Abschnitts (CP1) und einer Dicke einer Lotschicht (10), die die zweite Elektrodenschicht (12) mit der ersten Hauptoberfläche der Grundplatte (1C) so verbindet, dass die Endfläche derselben in Kontakt mit einer Bodenfläche kommt, wenn der vorspringende Abschnitt (9B) in den konkaven Abschnitt (CP1) der Grundplatte (1C) eingeführt ist, entspricht.
  7. Leistungshalbleitervorrichtungsmodul mit: einer Grundplatte (1D), einem isolierenden Substrat (2), das auf die Grundplatte montiert ist, und einer Leistungshalbleitervorrichtung (3, 4), die auf das isolierende Substrat (2) montiert ist, wobei das Vorrichtungsmodul erhalten wurde durch Modularisieren der Grundplatte (1D), des isolierenden Substrats (2) und der Leistungshalbleitervorrichtung (3, 4), wobei das isolierende Substrat (2) eine erste Elektrodenschicht (11) aufweist, die auf einer ersten Hauptoberfläche angeordnet ist, und eine zweite Elektrodenschicht (12C), die auf einer zweiten Hauptoberfläche angeordnet ist, wobei die Leistungshalbleitervorrichtung auf die erste Elektrodenschicht (11) gefügt ist, wobei die zweite Elektrodenschicht (12) auf eine erste Hauptoberfläche der Grundplatte gefügt ist, wobei die Dicke der zweiten Elektrodenschicht (12) in einem Abschnitt entsprechend einer Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung (3, 4) größer gemacht ist als jene des restlichen Abschnitts, und die erste Elektrodenschicht (11) einen konkaven Abschnitt (CP11, CP12) in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung aufweist.
  8. Leistungshalbleitervorrichtungsmodul nach einem der Ansprüche 1, 3 und 5, bei dem die erste Elektrodenschicht (11) einen konkaven Abschnitt (CP11, CP12) in dem Abschnitt entsprechend der Stelle unmittelbar unterhalb der Leistungshalbleitervorrichtung aufweist.
DE102012218304.3A 2012-03-22 2012-10-08 Leistungshalbleitervorrichtungsmodul Active DE102012218304B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-064757 2012-03-22
JP2012064757A JP5738226B2 (ja) 2012-03-22 2012-03-22 電力用半導体装置モジュール

Publications (2)

Publication Number Publication Date
DE102012218304A1 DE102012218304A1 (de) 2013-09-26
DE102012218304B4 true DE102012218304B4 (de) 2018-11-08

Family

ID=49112295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012218304.3A Active DE102012218304B4 (de) 2012-03-22 2012-10-08 Leistungshalbleitervorrichtungsmodul

Country Status (3)

Country Link
US (1) US8569890B2 (de)
JP (1) JP5738226B2 (de)
DE (1) DE102012218304B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478473B2 (en) * 2013-05-21 2016-10-25 Globalfoundries Inc. Fabricating a microelectronics lid using sol-gel processing
JP6086055B2 (ja) 2013-11-26 2017-03-01 トヨタ自動車株式会社 半導体装置
JP6289063B2 (ja) * 2013-12-09 2018-03-07 三菱電機株式会社 電子部品実装装置及びそれを備える半導体装置
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
JP6701701B2 (ja) * 2015-12-04 2020-05-27 富士電機株式会社 インバータ装置
US11476179B2 (en) 2016-10-25 2022-10-18 Tesla, Inc. Inverter
US11232991B2 (en) * 2017-02-23 2022-01-25 Mitsubishi Electric Corporation Semiconductor apparatus
JP6776953B2 (ja) * 2017-03-07 2020-10-28 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
JP2018157201A (ja) * 2017-03-16 2018-10-04 三菱マテリアル株式会社 抵抗装置、及び、抵抗装置の製造方法
JP6696481B2 (ja) * 2017-06-21 2020-05-20 三菱電機株式会社 パワーモジュールの製造方法及び冷却治具
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP7367309B2 (ja) * 2019-02-08 2023-10-24 富士電機株式会社 半導体モジュール、半導体装置及び半導体装置の製造方法
DE102019212638B4 (de) * 2019-08-23 2023-12-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Fertigung und Aufbringung eines leistungselektronischen Moduls auf einen Kühlkörper und damit erhaltene Anordnung
CN110504230B (zh) * 2019-08-29 2024-04-16 富芯微电子有限公司 一种高强度导热igbt芯片及其加工工艺与加工装置
TWI743557B (zh) 2019-09-05 2021-10-21 朋程科技股份有限公司 功率元件封裝結構
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构
JP7178978B2 (ja) * 2019-10-24 2022-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102564818B1 (ko) * 2021-03-25 2023-08-08 주식회사 아모센스 파워모듈 및 그 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546028A (en) * 1982-04-27 1985-10-08 Compagnie D'informatique Militaire Spatiale & Aeronautique Composite substrate with high heat conduction
US5616886A (en) * 1995-06-05 1997-04-01 Motorola Wirebondless module package
US5944097A (en) * 1997-05-06 1999-08-31 Northrop Grumman Corporation Composite substrate carrier for high power electronic devices
US20020060356A1 (en) * 2000-11-17 2002-05-23 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
US20040150956A1 (en) * 2003-01-24 2004-08-05 Robert Conte Pin fin heat sink for power electronic applications
DE10337640A1 (de) * 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
JP2006344841A (ja) * 2005-06-10 2006-12-21 Mitsubishi Electric Corp パワー半導体モジュール
JP2010062203A (ja) * 2008-09-01 2010-03-18 Shindengen Electric Mfg Co Ltd 放熱基板ユニット
JP2011054732A (ja) * 2009-09-01 2011-03-17 Toyota Motor Corp 半導体モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381957A (en) 1976-12-27 1978-07-19 Fujitsu Ltd Multilyer ceramic board with heat sink
JPS6237951A (ja) 1985-08-13 1987-02-18 Furukawa Electric Co Ltd:The 半導体用放熱基板とその製造法
JP2001135758A (ja) * 1999-11-04 2001-05-18 Toyota Autom Loom Works Ltd パワーモジュールの放熱構造
JP2002237556A (ja) * 2001-02-09 2002-08-23 Mitsubishi Electric Corp パワー半導体装置
JP2003007936A (ja) * 2001-06-18 2003-01-10 Sumitomo Metal Electronics Devices Inc パワーモジュール基板
JP2003060142A (ja) * 2001-08-14 2003-02-28 Matsushita Electric Ind Co Ltd サブマウント装置およびその製造方法
JP3683859B2 (ja) 2002-01-24 2005-08-17 京セラ株式会社 半導体素子収納用パッケージ
JP4457905B2 (ja) * 2005-02-02 2010-04-28 三菱マテリアル株式会社 パワーモジュール用の絶縁回路基板およびパワーモジュール
JP5050633B2 (ja) * 2007-05-02 2012-10-17 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2011018807A (ja) * 2009-07-09 2011-01-27 Toyota Motor Corp パワーモジュール

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546028A (en) * 1982-04-27 1985-10-08 Compagnie D'informatique Militaire Spatiale & Aeronautique Composite substrate with high heat conduction
US5616886A (en) * 1995-06-05 1997-04-01 Motorola Wirebondless module package
US5944097A (en) * 1997-05-06 1999-08-31 Northrop Grumman Corporation Composite substrate carrier for high power electronic devices
US20020060356A1 (en) * 2000-11-17 2002-05-23 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
US20040150956A1 (en) * 2003-01-24 2004-08-05 Robert Conte Pin fin heat sink for power electronic applications
DE10337640A1 (de) * 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
JP2006344841A (ja) * 2005-06-10 2006-12-21 Mitsubishi Electric Corp パワー半導体モジュール
JP2010062203A (ja) * 2008-09-01 2010-03-18 Shindengen Electric Mfg Co Ltd 放熱基板ユニット
JP2011054732A (ja) * 2009-09-01 2011-03-17 Toyota Motor Corp 半導体モジュール

Also Published As

Publication number Publication date
JP2013197432A (ja) 2013-09-30
US8569890B2 (en) 2013-10-29
DE102012218304A1 (de) 2013-09-26
US20130249100A1 (en) 2013-09-26
JP5738226B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
DE102012218304B4 (de) Leistungshalbleitervorrichtungsmodul
EP3008753B1 (de) Leistungsmodul
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE112013007390B4 (de) Halbleitermodul, Halbleitervorrichtung und Fahrzeug
DE112015000446B4 (de) Wasserdichte elektronische Vorrichtung und Verfahren zu ihrer Herstellung
DE102009043441B4 (de) Halbleitermodul
DE102014113238A1 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
EP0221399A2 (de) Leistungshalbleitermodul
DE112012003296T5 (de) Halbleitermodul, Halbleitervorrichtung mit dem Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE112014005694T5 (de) Halbleitermodul
DE102018104509A1 (de) Halbleitervorrichtung
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE102014111786A1 (de) Kühlplatte, Bauelement, das eine Kühlplatte umfasst, und Verfahren zum Herstellen einer Kühlplatte
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
EP3794642A1 (de) Elektronikmodul und verfahren zur herstellung desselben
DE112011104406B4 (de) Halbleitervorrichtung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102017203132A1 (de) Leistungsmodul
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final